[go: up one dir, main page]

CN111223879B - 一种显示基板及其制造方法、显示装置 - Google Patents

一种显示基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN111223879B
CN111223879B CN202010128028.9A CN202010128028A CN111223879B CN 111223879 B CN111223879 B CN 111223879B CN 202010128028 A CN202010128028 A CN 202010128028A CN 111223879 B CN111223879 B CN 111223879B
Authority
CN
China
Prior art keywords
area
layer
display
conductive layer
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010128028.9A
Other languages
English (en)
Other versions
CN111223879A (zh
Inventor
麻志强
闫岩
王婷婷
王雪
王骁
祁亚亚
李晓颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010128028.9A priority Critical patent/CN111223879B/zh
Publication of CN111223879A publication Critical patent/CN111223879A/zh
Application granted granted Critical
Publication of CN111223879B publication Critical patent/CN111223879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示基板及其制造方法、显示装置,所述显示基板包括衬底基板,衬底基板包括相背设置的第一表面和第二表面,衬底基板包括显示区和位于显示区一侧的绑定区,在衬底基板的第一表面上、绑定区包括第一区域和第二区域,第一区域设有覆晶薄膜,第二区域为未设置覆晶薄膜的区域;在衬底基板的第一表面上,第二区域设有填充结构,填充结构与覆晶薄膜在垂直于第一表面的方向上的高度差小于预定值。本发明的目的在于提供一种显示基板及其制造方法、显示装置,能够减少绑定区的断差,改善摩擦毛的工作环境,极大地降低了摩擦毛的损伤几率,从而使降低Rubbing Mura的发生几率,提高生产效率。

Description

一种显示基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板及其制造方法、显示装置。
背景技术
随着平板显示技术的不断进步,液晶显示器已经成功应用于笔记本、显示器、电视机等各种显示设备中。在液晶显示器生产过程中,会因设计或工艺原因导致各种不良现象的发生,这对生产的连续性和生产效率产生了很大的影响。摩擦配向不良(Rubbing Mura)就是其中之一。
液晶显示器生产过程中,需要对基板表面的PI膜(聚酰亚胺薄膜)表面进行摩擦,使其表面形成沟道,以对液晶进行配向。在摩擦配向的过程中,会因为各种原因而导致Rubbing Mura的出现。其中,基板边缘的端差损伤摩擦毛是最主要的原因之一。传统的显示产品中,包括显示区和绑定区,在所述绑定区设有COF(Chip On Flex,or,Chip On Film,常称覆晶薄膜),COF两侧的区域为空白区域,未填充任何材料,在进行摩擦配向工艺时,由于空白区域的存在,存在高度差,摩擦布在经过边框区时,会导致摩擦毛损伤,在摩擦毛损伤的地方,PI膜表面不能有效地形成沟道,从而导致Rubbing Mura的发生。
发明内容
本发明的目的在于提供一种显示基板及其制造方法、显示装置,能够减少绑定区的断差,改善摩擦毛的工作环境,极大地降低了摩擦毛的损伤几率,从而使降低RubbingMura的发生几率,提高生产效率。
本发明所提供的技术方案如下:
一种显示基板,包括衬底基板,所述衬底基板包括相背设置的第一表面和第二表面,所述衬底基板包括显示区和位于所述显示区一侧的绑定区,在所述衬底基板的所述第一表面上、所述绑定区包括第一区域和第二区域,所述第一区域设有覆晶薄膜,所述第二区域为未设置所述覆晶薄膜的区域;
在所述衬底基板的第一表面上,所述第二区域设有填充结构,所述填充结构与所述覆晶薄膜在垂直于所述第一表面的方向上的高度差小于预定值。
示例性的,所述显示基板在所述显示区内设有多个导电膜层,所述多个导电膜层包括:形成于所述衬底基板的所述第一表面上的金属导电层和ITO导电层;其中所述填充结构包括与所述显示区的导电膜层相同材料制成的伪导电膜层,且所述伪导电膜层与所述显示区内的导电膜层之间绝缘设置。
示例性的,所述金属导电层包括栅线金属层;
所述ITO导电层包括第一ITO导电层和第二ITO导电层,所述第二ITO导电层形成于所述第一ITO导电层的远离所述第一表面的一侧;
其中,所述伪导电膜层包括:
与所述栅线金属层同材质且同层设置的伪栅线金属层,且所述伪栅线金属层与所述显示区的所述栅线金属层绝缘设置;
和/或,与所述第二ITO导电层同材质且同层设置的伪第二ITO导电层,且所述伪第二ITO导电层与所述第二ITO导电层绝缘设置。
示例性的,所述填充结构包括第一部分和第二部分,其中,
所述第一部分相对所述第二部分、位于所述第二部分的靠近所述覆晶薄膜的一侧,采用所述伪第二ITO导电层形成;
所述第二部分采用所述伪栅线金属层和所述伪第二ITO导电层形成,且所述伪第二ITO导电层位于所述伪栅线金属层的远离所述第一表面的一侧。
示例性的,所述显示基板包括采用栅线金属层形成的定位标记,在靠近所述定位标记的位置,所述填充结构采用所述伪第二ITO导电层形成。
示例性的,所述伪导电膜层包括平行设置的多个条状结构。
示例性的,所述显示基板为阵列基板。
一种显示装置,包括如上所述的显示基板。
一种显示基板的制造方法,包括:
提供一衬底基板,所述衬底基板包括相背设置的第一表面和第二表面,所述衬底基板包括显示区和位于所述显示区一侧的绑定区,所述绑定区包括第一区域和第二区域;
在所述衬底基板的所述第一表面上,所述绑定区的所述第一区域内形成覆晶薄膜,在所述第二区域形成填充结构,所述填充结构与所述覆晶薄膜在垂直于所述第一表面的方向上的高度差小于预定值。
示例性的,所述方法中,所述在所述衬底基板的所述第一表面上,所述绑定区的所述第一区域内形成覆晶薄膜,在所述第二区域形成填充结构,具体包括:
采用同一次构图工艺在所述显示区形成栅线金属层,在所述第二区域形成伪栅线金属层;
采用同一次构图工艺在所述显示区形成第二ITO导电层,在所述第二区域形成伪第二ITO导电层。
本发明所带来的有益效果如下:
上述方案中,在显示基板的绑定区未设置覆晶薄膜的区域处,设置了填充结构,通过该填充结构来对覆晶薄膜周围的区域进行填充,以使得显示基板的绑定区断差减小,从而改善摩擦毛的工作环境,极大地降低了摩擦毛的损伤几率,降低Rubbing Mura的发生几率,提高产品的良率。
附图说明
图1表示本发明实施例提供的显示基板的绑定区的局部结构示意图;
图2表示图1中B-B向的剖视结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
针对现有技术中显示基板绑定区的覆晶薄膜周围为空白区域,导致绑定区的断差大,在进行摩擦配向时,易导致摩擦毛损伤而产生摩擦配向不良的问题,本发明实施例提供了一种显示基板及其制造方法、显示装置,能够显示基板的绑定区断差减小,改善摩擦毛的工作环境,极大地降低了摩擦毛的损伤几率,从而使降低Rubbing Mura的发生几率,提高产品的良率。
如图1所示,本发明实施例提供的显示基板包括衬底基板100,所述衬底基板100包括相背设置的第一表面和第二表面,所述衬底基板100包括显示区AA和位于所述显示区AA一侧的绑定区,在所述衬底基板100的所述第一表面上、所述绑定区包括第一区域和第二区域,所述第一区域设有覆晶薄膜(COF)200,所述第二区域为未设置所述覆晶薄膜200的区域;在所述衬底基板100的第一表面上,所述第二区域设有填充结构(dummy填充结构)300,所述填充结构300与所述覆晶薄膜200在垂直于所述第一表面的方向上的高度差小于预定值。
上述方案中,在所述显示基板的绑定区未设置覆晶薄膜200的第二区域处,设置了填充结构300,通过该填充结构300来对覆晶薄膜200周围的空白区域进行填充,以使得显示基板的绑定区断差减小,从而改善摩擦毛的工作环境,极大地降低了摩擦毛的损伤几率,降低Rubbing Mura的发生几率,提高产品的良率。
需要说明的是,所述填充结构300与所述覆晶薄膜200在垂直于所述第一表面的方向上的高度差小于预定值,其中所述预定值的取值范围并不做限定,可根据实际需要来进行设计,只要满足所述预定值小于覆晶薄膜200与第一表面之间的高度差即可。
在本发明所提供的实施例中,所述显示基板在所述显示区AA内设有多个导电膜层,所述多个导电膜层包括:形成于所述衬底基板100的所述第一表面上的金属导电层和ITO导电层等,例如,以所述显示基板为阵列基板为例,所述金属导电层可以包括栅线金属层、栅极金属层(栅极金属层与栅线金属层可以同材料且同层设置)、数据线金属层等;所述ITO导电层可以包括第一ITO导电层(1ITO)、第二ITO导电层(2ITO)等,所述第二ITO导电层形成于所述第一ITO导电层的远离所述第一表面的一侧,例如,以所述显示基板为阵列基板为例,所述第一ITO导电层可以是像素电极层,所述第二ITO电极层可以是COM信号线层等。其中,所述填充结构300可以包括采用与所述显示区AA的导电膜层相同材质制成的伪导电膜层(dummy导电膜层),该伪导电膜层与显示区AA内的导电膜层之间绝缘设置。
采用上述方案,所述填充结构300可以是采用与显示区AA内的金属导电层、或者ITO导电层来形成,这样,可以在制作显示区AA内的金属导电层或ITO导电层的同时,采用同一次构图工艺来形成所述填充结构300。
需要说明的是,在实际应用中,所述填充结构300也可以是采用其他材料来制成,对此不做限定,例如,也可以是采用绝缘层材料等来形成。但是,采用金属导电层或ITO导电层材料,相较于采用其他材料来说,图案化工艺更简单。
此外,在一种实施例性的实施例中,所述伪导电膜层包括:
与所述栅线金属层同材质且同层设置的伪栅线金属层(dummy gate层)310,且所述伪栅线金属层310与所述显示区AA的所述栅线金属层绝缘设置;
和/或,与所述第二ITO导电层同材质且同层设置的伪第二ITO导电层(dummy 2ITO层)320,且所述伪第二ITO导电层320与所述第二ITO导电层绝缘设置。
采用上述方案,所述填充结构300的伪导电膜层可以是与显示区AA的栅线同层且同材质的伪栅线金属层310,也可以是与所述第二ITO导电层同层且同材质的伪第二ITO导电层320,且可以是伪栅线金属层310和伪第二ITO导电层320中的一个或两个来构成所述填充结构300。
采用上述方案,以阵列基板为例,由于显示区AA的栅线金属层和第二ITO导电层的厚度之和与覆晶薄膜200的厚度更为接近,因此,在绑定区的第二区域,优选的,采用栅线金属层和第二ITO导电层来形成所述填充结构300,这样,填充结构300与覆晶薄膜200的高度差值较小,工艺和结构更为简单。此外,需要说明的是,该填充结构300中的伪导电膜层可以仅起到填充作用,与显示区和绑定区的其他导电膜层均绝缘设置,不进行电连接。
当然可以理解的是,在实际应用中,针对不同类型和型号的显示产品,也可以根据显示区AA的各膜层厚度等,来采用合适的膜层材料形成所述填充结构300,在此不做限定。
此外,在本发明一种示例性的实施例中,如图1和图2所示,所述填充结构300包括第一部分300a和第二部分300b,其中,所述第一部分300a相对所述第二部分300b,位于靠近所述覆晶薄膜200的一侧,采用所述伪第二ITO导电层320形成;所述第二部分300b采用所述伪栅线金属层310和所述伪第二ITO导电层320形成,且所述伪第二ITO导电层320位于所述伪栅线金属层310的远离所述第一表面的一侧。
采用上述方案,由于所述覆晶薄膜200所在的区域或靠近覆晶薄膜200的位置,存在由所述栅线金属层所形成的结构,在靠近所述覆晶薄膜200的位置仅采用伪第二ITO导电层320来填充,在远离所述覆晶薄膜200的位置采用伪栅线金属层310和所述伪第二ITO导电层320来填充。
需要说明的是,上述靠近所述覆晶薄膜200的位置和所述远离所述覆晶薄膜的位置,可根据实际应用来限定该位置,对此并不进行限定。
在一种示例性的,所述显示基板包括采用栅线金属层形成的定位标记201,在靠近所述定位标记201的位置,所述填充结构300采用所述伪第二ITO导电层320形成。
采用上述方案,所述显示基板包括用于绑定定位的定位标记201,采用栅线金属层形成,因此,为了避免所述伪栅线金属层310距离这部分栅线金属层太近而造成不良影响,例如,距离所述定位标记太近,导致不易识别所述定位标记等,在靠近所述定位标记的位置仅采用伪第二ITO导电层320来填充,在远离所述定位标记的位置采用伪栅线金属层310和所述伪第二ITO导电层320来填充。
此外,如图1和图2所示,在一种示例性的实施例中,所述伪导电膜层包括平行设置的多个条状结构。
采用上述方案,所述伪导电膜层为条形光栅结构,这是由于当所述伪导电膜层采用金属层来形成时,金属层为不透光材料,影响透光率,将伪导电膜层设计为条形,可增加透光率。当然可以理解的是,当所述伪导电膜层为透光材料时,例如仅由ITO导电层形成时,也可以不是条形结构。对此不限定。
此外,需要说明的是,本发明实施例提供的显示基板可以是阵列基板,也可以是其他类型基板,对此并不限定。
本发明实施例中还提供了一种显示装置,包括本发明实施例提供的显示基板。
本发明实施例中还提供了一种显示基板的制造方法,用于制造本发明实施例提供的显示基板,所述方法包括如下步骤:
步骤S1、提供一衬底基板100,所述衬底基板100包括相背设置的第一表面和第二表面,所述衬底基板100包括显示区AA和位于所述显示区AA一侧的绑定区,所述绑定区包括第一区域和第二区域;
步骤S2、在所述衬底基板100的所述第一表面上,所述绑定区的所述第一区域内形成覆晶薄膜200,在所述第二区域形成填充结构300,所述填充结构300与所述覆晶薄膜200在垂直于所述第一表面的方向上的高度差小于预定值。
在所述方法中,所述步骤S2具体包括:
采用同一次构图工艺在所述显示区AA形成导电膜层,在所述第二区域形成伪导电膜层。
具体的,所述步骤S2包括:
步骤S21、采用同一次构图工艺在所述显示区AA形成栅线金属层,在所述第二区域形成伪栅线金属层310;
步骤S22、采用同一次构图工艺在所述显示区AA形成第二ITO导电层,在所述第二区域形成伪第二ITO导电层320。
有以下几点需要说明:
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)为了清晰起见,在用于描述本公开的实施例的附图中,层或区域的厚度被放大或缩小,即这些附图并非按照实际的比例绘制。可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,本公开的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种显示基板,包括衬底基板,所述衬底基板包括相背设置的第一表面和第二表面,所述衬底基板包括显示区和位于所述显示区一侧的绑定区,在所述衬底基板的所述第一表面上、所述绑定区包括第一区域和第二区域,所述第一区域设有覆晶薄膜,所述第二区域为未设置所述覆晶薄膜的区域;
其特征在于,在所述衬底基板的第一表面上,所述第二区域设有填充结构,所述填充结构与所述覆晶薄膜在垂直于所述第一表面的方向上的高度差小于预定值;
所述显示基板在所述显示区内设有多个导电膜层,所述多个导电膜层包括:形成于所述衬底基板的所述第一表面上的金属导电层和ITO导电层;
其中所述填充结构包括与所述显示区的导电膜层相同材料制成的伪导电膜层,且所述伪导电膜层与所述显示区内的导电膜层之间绝缘设置;
所述金属导电层包括栅线金属层;
所述ITO导电层包括第一ITO导电层和第二ITO导电层,所述第二ITO导电层形成于所述第一ITO导电层的远离所述第一表面的一侧;
其中,所述伪导电膜层包括:
与所述栅线金属层同材质且同层设置的伪栅线金属层,且所述伪栅线金属层与所述显示区的所述栅线金属层绝缘设置;
和/或,与所述第二ITO导电层同材质且同层设置的伪第二ITO导电层,且所述伪第二ITO导电层与所述第二ITO导电层绝缘设置;
所述填充结构包括第一部分和第二部分,其中,
所述第一部分相对所述第二部分、位于所述第二部分的靠近所述覆晶薄膜的一侧,采用所述伪第二ITO导电层形成;
所述第二部分采用所述伪栅线金属层和所述伪第二ITO导电层形成,且所述伪第二ITO导电层位于所述伪栅线金属层的远离所述第一表面的一侧;
所述显示基板包括采用栅线金属层形成的定位标记,在靠近所述定位标记的位置,所述填充结构采用所述伪第二ITO导电层形成。
2.根据权利要求1所述的显示基板,其特征在于,
所述伪导电膜层包括平行设置的多个条状结构。
3.根据权利要求1至2任一项所述的显示基板,其特征在于,
所述显示基板为阵列基板。
4.一种显示装置,其特征在于,包括如权利要求1至3任一项所述的显示基板。
5.一种显示基板的制造方法,应用于如权利要求1-3任一项所述的显示基板,其特征在于,包括:
提供一衬底基板,所述衬底基板包括相背设置的第一表面和第二表面,所述衬底基板包括显示区和位于所述显示区一侧的绑定区,所述绑定区包括第一区域和第二区域;
在所述衬底基板的所述第一表面上,所述绑定区的所述第一区域内形成覆晶薄膜,在所述第二区域形成填充结构,所述填充结构与所述覆晶薄膜在垂直于所述第一表面的方向上的高度差小于预定值。
6.根据权利要求5所述的显示基板的制造方法,其特征在于,用于制造如权利要求1所述的显示基板,所述方法中,所述在所述衬底基板的所述第一表面上,所述绑定区的所述第一区域内形成覆晶薄膜,在所述第二区域形成填充结构,具体包括:
采用同一次构图工艺在所述显示区形成栅线金属层,在所述第二区域形成伪栅线金属层;
采用同一次构图工艺在所述显示区形成第二ITO导电层,在所述第二区域形成伪第二ITO导电层。
CN202010128028.9A 2020-02-28 2020-02-28 一种显示基板及其制造方法、显示装置 Active CN111223879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010128028.9A CN111223879B (zh) 2020-02-28 2020-02-28 一种显示基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010128028.9A CN111223879B (zh) 2020-02-28 2020-02-28 一种显示基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN111223879A CN111223879A (zh) 2020-06-02
CN111223879B true CN111223879B (zh) 2022-10-18

Family

ID=70828395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010128028.9A Active CN111223879B (zh) 2020-02-28 2020-02-28 一种显示基板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN111223879B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745287B (zh) * 2021-08-16 2023-07-28 深圳市华星光电半导体显示技术有限公司 显示装置及其制备方法
CN114171665B (zh) * 2021-12-09 2024-07-16 惠州华星光电显示有限公司 显示面板及其制备方法
CN119400078B (zh) * 2024-10-31 2025-10-21 武汉华星光电技术有限公司 显示模组及显示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203084394U (zh) * 2013-02-20 2013-07-24 北京京东方光电科技有限公司 一种阵列基板及液晶显示装置
CN103579219A (zh) * 2012-07-27 2014-02-12 北京京东方光电科技有限公司 一种平板阵列基板、传感器及平板阵列基板的制造方法
CN105304649A (zh) * 2015-10-28 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN106653775A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制作工艺、显示面板、显示装置
CN206248977U (zh) * 2016-12-16 2017-06-13 信利半导体有限公司 一种tft基板及lcd盒
CN109407412A (zh) * 2018-12-18 2019-03-01 信利半导体有限公司 摩擦配向基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154613B (zh) * 2016-06-30 2018-09-18 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579219A (zh) * 2012-07-27 2014-02-12 北京京东方光电科技有限公司 一种平板阵列基板、传感器及平板阵列基板的制造方法
CN203084394U (zh) * 2013-02-20 2013-07-24 北京京东方光电科技有限公司 一种阵列基板及液晶显示装置
CN105304649A (zh) * 2015-10-28 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN206248977U (zh) * 2016-12-16 2017-06-13 信利半导体有限公司 一种tft基板及lcd盒
CN106653775A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制作工艺、显示面板、显示装置
CN109407412A (zh) * 2018-12-18 2019-03-01 信利半导体有限公司 摩擦配向基板

Also Published As

Publication number Publication date
CN111223879A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
CN104714344A (zh) 蓝相液晶显示装置及其制作方法
CN102629606B (zh) 阵列基板及其制备方法和显示装置
CN111223879B (zh) 一种显示基板及其制造方法、显示装置
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
US9343621B2 (en) Liquid crystal display panel and manufacturing method thereof
CN206479745U (zh) 一种阵列基板及显示装置
CN104516133A (zh) 阵列基板及该阵列基板的断线修补方法
CN105093729B (zh) 阵列基板及其制作方法、显示装置
CN110161740A (zh) 一种显示面板及其制作方法、显示装置
CN102636920A (zh) 一种硬屏液晶显示的装置和实现方法及其应用
WO2020103292A1 (zh) 液晶显示装置
CN103346160B (zh) 阵列基板及其制作方法、显示装置
CN104280963A (zh) 阵列基板及其制造方法、显示装置
CN110286510B (zh) 一种多信号hva模式液晶显示面板
CN103345095A (zh) 一种tft-lcd阵列基板及显示装置
CN107861301B (zh) 一种阵列基板及显示面板
WO2022141519A1 (zh) 一种液晶显示面板及其制作方法、显示装置
JP2018508031A (ja) アレイ基板とその断線補修方法
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
CN110854139B (zh) 一种tft阵列基板、其制备方法及其显示面板
US11101230B2 (en) Array substrate and chip bonding method
CN103633101A (zh) 一种阵列结构及其制作方法、阵列基板和显示装置
CN111338136B (zh) 一种阵列基板及显示装置
WO2019178904A1 (zh) 一种阵列基板及制备方法
CN116759428A (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant