CN111211752B - 滤波器及其制造方法、多工器和通信设备 - Google Patents

Abstract

本发明涉及滤波器技术领域，特别地涉及一种滤波器及其制造方法、多工器和通信设备，该方法使用低温共烧陶瓷技术，在多层上下叠加设置的陶瓷基板中制作低通原型滤波器，在该低通原型滤波器中，多个第一电感串接形成滤波器的串联支路，第二电感与电容串接形成滤波器的并联支路；将靠近输入端和/或输出端的并联支路中的电容替换为压电谐振器，从而制成性能符合预设指标的混合型滤波器。根据本发明提供的技术方案，其采用的是低通滤波器与压电谐振器组成的混合型滤波器，通过对电感的合理布置，可有效的降低电感间的耦合，进而提高滤波器的带外抑制；同时，利用压电谐振器替换部分电容，使滤波器的滚降提高。

Description

滤波器及其制造方法、多工器和通信设备

技术领域

本发明涉及滤波器技术领域，特别地涉及一种滤波器及其制造方法、多工器和通信设备。

背景技术

近年来，移动通信行业蓬勃发展，5G逐渐开始走入人们的生活，以手机为代表的移动通信终端成为人们日常生活中必不可少的通信工具。随着频谱资源的日益拥挤，对终端的数据吞吐量和功耗要求越来越高，这给射频前端电路的设计带来了巨大挑战。

目前，能够满足通讯终端使用的小尺寸滤波类器件主要是压电滤波器，构成此类滤波器的谐振器主要包括：FBAR(Film Bulk Acoustic Resonator，薄膜体声波谐振器)，SMR(Solidly Mounted Resonator，固态装配谐振器)，SAW(Surface Acoustic Wave，表面声波谐振器)。压电滤波器，相比常见的基于电磁波原理的滤波器，具有尺寸小，谐振器Q值高的特点。其中，FBAR和SMR又合称为BAW器件(Bulk Acoustic Wave，体声波)。相比于主要应用于3.5GHz以下的SAW滤波器，BAW滤波器具有更高的频率应用范围(1GHz～10GHz)，更小的插入损耗，以及更好的静电释放(ESD)及功率耐受(Power handling)能力。

除了压电滤波器，采用LTCC(Low Temperature Co-fired Ceramic，低温共烧陶瓷)技术制作的滤波器，也被广大射频电路设计工程师普遍使用。与压电滤波器相比，LTCC主要应用的是电学原理，利用多层结构制作出LC(电感，电容)集总元件组成的谐振器，从而形成滤波器电路。这些LC谐振器Q值略低，尺寸大，与具有窄带宽的高Q值声学谐振器不同，它们更适用于宽带设计。另外常用的还有基于IPD(Integrated Passive Device，无源集成器件)技术的滤波器，它的原理与LTCC滤波器类似，但大多采用半导体工艺制作。

发明内容

本发明提供了一种滤波器及其制造方法、多工器和通信设备，有助于提高滤波器、多工器以及通讯设备的性能。

根据本发明的第一方面，提供了一种滤波器制造方法。

本发明的滤波器制造方法包括：使用低温共烧陶瓷技术，在多层上下叠加设置的陶瓷基板中制作低通原型滤波器，在该低通原型滤波器中，多个第一电感串接形成滤波器的串联支路，第二电感与电容串接形成滤波器的并联支路。

可选地，还包括：将靠近输入端和/或输出端的并联支路中的电容替换为压电谐振器，从而制成性能符合预设指标的混合型滤波器。

可选地，多个第一电感和多个第二电感之间在水平方向相错设置以减小互感。

可选地，靠近输入端的第一个并联支路和靠近输出端的最后一个并联支路分别位于陶瓷基板的两角处，以增加两者之间的间距。

根据本发明的第二方面，提供了一种滤波器。

本发明的滤波器包括多层上下叠加设置的陶瓷基板；每层陶瓷基板上设有金属线路和电子元件，相邻陶瓷基板上的金属线路和电子元件由过孔相互连接，从而形成滤波器，其中，该滤波器的串联支路包括多个串接的第一电感，并联支路包括串接的第二电感和容性元件。

可选地，靠近输入端的并联支路和/或靠近输出端的并联支路中的容性元件为压电谐振器，位于该两条并联支路之间的并联支路上的容性元件为电容。

可选地，多个第一电感和多个第二电感之间在水平方向相错设置。

可选地，多个第一电感和多个第二电感的线圈绕向相同。

可选地，滤波器的输入管脚、输出管脚，以及接地管脚设置在底层的陶瓷基板；第一电感和第二电感设置在由上至下的一层或多层陶瓷基板；电容设置在底层的陶瓷基板上方的一层或多层陶瓷基板。

可选地，多个第一电感和/或多个第二电感，与电容在竖直方向交叠设置。

可选地，该滤波器中，靠近输入端的第一个并联支路和靠近输出端的最后一个并联支路设置在陶瓷基板的两角处。

可选地，第一个并联支路和最后一个并联支路之间设有隔离墙。

可选地，第一电感和第二电感设置在多层陶瓷基板中，第一电感和第二电感为多层U型金属线路在竖直方向交叠形成的螺旋带状线结构。

可选地，电容设置在多层陶瓷基板中，电容为多层平板状金属线路在竖直方向交叠形成的层叠结构。

可选地，所述压电谐振器的串联谐振频率位于0.9f0～1.2f0之间，其中f0表示压电谐振器通带插损3dB对应的频率。

根据本发明的第三方面，提供了一种多工器，其包括多个本发明所述的滤波器。

根据本发明的第四方面，提供了一种通信设备，其包括本发明所述的滤波器。

根据本发明提供的技术方案，其采用的是低通滤波器与压电谐振器组成的混合型滤波器，其中，该滤波器中，通过对电感的合理布置，可有效的降低电感间的耦合，进而提高滤波器的带外抑制；同时，利用压电谐振器替换部分电容，使滤波器的滚降提高。

附图说明

为了说明而非限制的目的，现在将根据本发明的优选实施例、特别是参考附图来描述本发明，其中：

图1为本实施例提供的低通型滤波器的电路图；

图2为图1所示的电路图的三维结构图；

图3是图2中三维结构的俯视图；

图4为图2中的三维结构的侧视图；

图5为陶瓷基板L8的俯视图；

图6为陶瓷基板L7的俯视图；

图7为陶瓷基板L6的俯视图；

图8为陶瓷基板L5的俯视图；

图9为陶瓷基板L4的俯视图；

图10为陶瓷基板L3的俯视图；

图11为陶瓷基板L2的俯视图；

图12为陶瓷基板L1的俯视图；

图13为一个电感的电流流向及磁场方向的示意图；

图14为两个竖直方面设置的螺旋电感示意图；

图15为两个螺旋绕向完全相同的电感并排水平放置的示意图；

图16为串联支路中的Ls1～Ls3布置示意图；

图17为图16中电感的侧视图；

图18a为不同t值下串联支路中总电感值曲线图；

图18b为不同t值下串联支路中Q值曲线图；

图19为Ls2绕向相反的示意图；

图20a示出了电感对比曲线图；

图20b示出了Q值对比曲线图；

图21a为本实施例提供的滤波器的插入损耗曲线；

图21b为本实施例提供的滤波器的两个端口的回波损耗特性曲线；

图22为去除隔离墙的三维结构图；

图23为插入损耗对比曲线图；

图24为改变电感Lp4绕向的三维结构图；

图25为插入损耗对比曲线图；

图26为改变电感Ls3绕向的三维结构图；

图27a为0～8GHz范围的插入损耗曲线对比图；

图27b为对比曲线在2GHz～2.5GHz范围的曲线对比图；

图28为混合型滤波器的电路图；

图29为混合滤波器的三维结构图；

图30为混合滤波器三维结构的侧视图；

图31为低通滤波器与混合滤波器的性能对比曲线图；

图32为压电谐振器的正面贴装示意图；

图33a为压电谐振器电学符号；

图33b为压电滤波器的等效电路图；

图34为谐振器的阻抗在史密斯圆图中的曲线；

图35为混合滤波器制造方法的流程图。

具体实施方式

本发明实施方式中，通过对低通型滤波器中各元件进行合理的设置，能降低各电感之间的耦合，即互感，从而提高滤波器的带外抑制性能，同时，再将利用压电谐振器替换部分并联支路中的电容，还可提高滤波器的滚降性能，以下具体加以说明。

图1为本实施例提供的低通型滤波器的电路图，如图1所示，位于输入端口和输出端口之间的串联支路上包括三个电感Ls1～Ls3，串联支路的各个节点上分别连接并联支路，每个并联支路包括由一个电感和一个电容串接组成的谐振电路，如Lp1和Cp1。该电路中包括7个电感，由于每个导通电流的电感的周围均存在电磁场，因此上述电感之间在空间上均存在电磁场的耦合，即互感；图1中示出了电感Lp1和Lp4之间的互感M(电感的极性未示出)。滤波器是一种插入在输入端口和输出端口之间的用于滤除输入端口无用信号的无源器件，输入端口和输出端口之间的隔离度对滤波器的性能影响较大。其中，互感的存在，会降低隔离度，也会改变电感的实际电感量，其对滤波器的性能产生一定影响。表1为电磁仿真优化后各个电路元件的实际数值，由此表可知，实际数值与额定值略有不同。

表1

Ls1：3.6nH	Ls2：3.6nH	Ls3：4nH
				Lp1：5.5nH	Lp2：3.6nH	Lp3：2.2nH	Lp4：2nH
Cp1：0.7pF	Cp1：1.2pF	Cp1：1.6pF	Cp1：0.85pF

图2为图1所示的电路图的三维结构图，图3是图2中三维结构的俯视图；图4为图2中的三维结构的侧视图。如图2所示，该三维结构是利用LTCC工艺制作的多层电路结构，LTCC的陶瓷介电常数通常在7～30之间，而线路的金属一般为含有银的金属混合物。本实施例选用的是介电常数为7.5的陶瓷材料，如图4所示，共有8层陶瓷基板，从上到下依次为L1、L2…L8，8层陶瓷基板以层叠压合的方式制作在陶瓷介质之中，各层之间的线路通过过孔相互连接。此三维结构的尺寸为3mm×3mm×1mm，为截止频率为2GHz的小型化低通滤波器。

图28为混合型滤波器的电路图，图中，将第1并联支路的电容Cp1和第4并联支路中的电容Cp4，分别替换成了压电谐振器R1和R2。需要说明的是，由于原来的电容直接接地位于芯片的下方，而替换后的压电谐振器需要贴装在LTCC基板的上方，因此交换谐振器与电感的位置，改为电感接地，交换与否对电路的性能并无本质影响。

图33a为压电谐振器电学符号，图33b为压电滤波器的等效电路图，其中，图33b中的电路也被称作是BVD模型。在不考虑损耗项的情况下，电学模型简化为Lm，Cm和C0组成的谐振电路。其中包含一个连接在输入和输出端口之间的静态电容C0，还有一个与C0并联的谐振支路，谐振支路由Lm和Cm串联。根据谐振条件可知，该谐振电路存在两个谐振频点：一个是谐振电路阻抗值达到最小值时的fs，将fs定义为该谐振器的串联谐振频点；另一个是当谐振电路阻抗值达到最大值时的fp，将fp定义为该谐振器的并联谐振频点。其中，

在谐振器远离谐振频点的频率范围内，谐振器总体上表现为静态电容C0，而在距离谐振器谐振频率较近的范围内，因为谐振的存在，谐振器的阻抗会有突变，在与其它LC元件搭配后，可以在相应的频率形成抑制点。图34是当谐振器为FBAR时，其阻抗在史密斯圆图中的曲线，如图34所示，FBAR谐振器的特性曲线与史密斯圆图中的水平位置的虚部等于0的直线分别有两个交点，位于圆图左侧的为谐振器的串联谐振频率(Fs)，位圆图右侧的为谐振器的并联谐振频率(Fp)。图中用虚线表示出的远离谐振频率的容性区域，在这些区域，FBAR谐振器总体表现出与静态电容C0相近的性能。

本实施例中将电容替换为谐振器，遵循的一个原则是，替换后的谐振器C0与被替换的电容值基本相同(但并非完全相同)，同时串联谐振频率位于滤波器滚降沿附近的区域，在保证距离谐振点稍远处的通带范围内(0GHz～2GHz)，滤波器的插入损耗和回波性能不变，但是由于谐振器的引入，会在频率附近产生抑制点，提升滤波器的滚降特性。选择Cp1和Cp4作为替换，对滤波器性能的提升有更明显的作用。当两个电容被替换为谐振器时，两个谐振器的串联谐振频率可相同也可不同，机电耦合系数可相同也可不同；本实施例中，R1和R2的机电耦合系数Kt²均为4％，串联谐振频率分别为2310MHz和2317MHz。这两个谐振器的串联谐振频率可选择在0.9f0～1.2f0之间，其中f0表示压电谐振器通带插损3dB对应的频率。

图29为混合滤波器的三维结构图，图30为该三维结构的侧视图，图29和图30中的混合滤波器的三维结构与图2所示的三维结构的不同点在于：Cp1和Cp4已经从结构中去掉，而电感Lp1和Lp4也直接向下方通过导通孔连接到了地平面上。在L1层，由于电感不与串联支路直接相连，因此断开的位置分别添加了两个焊盘，用于焊接压电谐振器R1和R2。

图31是低通滤波器与混合滤波器的性能对比曲线图，图中粗实线为图2所示的低通滤波器的性能曲线，细虚线是图29所示的混合滤波器的性能曲线；由图31可知，由于FBAR替换了电容，滤波器的滚降得到明显的改善。但是由于FBAR的窄带谐振，在2.5GHz附近的位置，产生一个抑制尖峰，此处带外抑制略有恶化，仍在可以接受的范围内。混合滤波器在2.5GHz～5.8GHz范围的带外抑制与低通滤波器相当甚至略好，在5.8～7GHz范围内的抑制，有10dB左右的提升。

图32为压电谐振器的正面贴装示意图。如图29所示，图中，压电谐振器R1和R2是以倒装(Flip Chip)的方式贴装在LTCC基板上；其也可以采用如图32中的正面贴装配合键合线的方式进行连接。

图35为混合滤波器制造方法的流程图，如图35所示，利用该方法，可将低通滤波器转化为含有压电谐振器的混合滤波器，该混合滤波器不仅具备低通滤波器的优点，同时，还兼具高滚降的性能优势。

如图2和图4所示，位于最下方的一层陶瓷基板L8是裸露在芯片(三维结构)外的引脚图形，该引脚图形的形状具体参考图5，图5为陶瓷基板L8的俯视图，图5中包含了三个引脚，分别是左侧(以该图中的视角方向)的输入引脚，右侧的输出引脚，以及遍布于其它区域的底面地引脚。上述各引脚用于与装载本芯片的载板进行电学连接，其中底面地引脚与载板上的地平面连接，并为本芯片提供良好的参考地平面。

图2和图3中示出了电路中各个元件的位置，其中，输入引脚，以及Lp2和Lp3未在图中示出。本实施例中，各个电感Ls1～Ls3、Lp1～Lp4在布局允许的情况下，尽量制造在靠上的陶瓷基板上(图2中的电感制造在靠上的3层陶瓷基板上)，使其与位于下方的参考地拉开距离，以增大电感的Q值；其中，电路中的电感以螺旋带状线的形式制作，即在一层绕过270度的U型后，通过过孔连接到下一层，再绕一段U型，以此类推，螺旋状的电感既能增加电感量，还能提高空间利用率；另外，本实施例中，所有电感的绕向相同，均为顺时针方向，目的是相抵各电感之间的耦合。图2中，电感Ls1～Ls3，通过过孔将输入输出引脚导通到上方陶瓷基板后，以三个相同绕向的螺旋线方式，顺次连接在输入和输出之间；在串联支路上各个需要连接并联支路的节点上分别连接电感Lp1～Lp4，四个电感的末端，再分别连接电容的非地端口，电路中的电容则以多层平板交叠的方式实现，即非接地的各层通过过孔连接在一起，接地的各层通过过孔连接在一起，接地层与非接地层交错相叠，实现电容的最大化，提高空间利用率；电容布置在芯片位于下方的几层陶瓷基板上，使电容靠近芯片的接地位置，以减少电容的分布寄生电感。另外，在靠近输入端的并联支路和靠近输出端的并联支路之间制作一个多层接地屏蔽墙结构，用于减少Lp1和Lp4之间的互感。

图3是图2中三维结构的俯视图，图3示出了各元件的布局位置，其中，底面引脚的图形添加了阴影纹理。图3中，Ls1～Ls3位于芯片中下方(以图3的视角方向)，Lp1～Lp4位于中部及偏上方的位置；四个电容则分别位于芯片底面地引脚的四个角上。Lp1和Lp4都位于图中上方，二者之间直线距离已经最大化布置，在二者之间的空间里设置了一个多层接地屏蔽墙结构，用于减少Lp1和Lp4之间的互感。图中所有的电感，以电流流入为起点，均为同一方向绕向，即顺时针方向，如图中各电感中心的弧状箭头所示。并且，Lp1与Cp1在竖直方向上可以重叠，Lp4与Cp4在竖直方向上可以重叠，Ls1～Ls3从左到右顺次排开，可以与下方的Cp2和Cp3在竖直方向上重叠，但与Lp2和Lp3无重叠，以减少串并联电感之间的互感影响。进一步的，从竖直方向看，所有的电感器件均不互相重叠。

图5到图12为从下到上，各层陶瓷基板上金属线路(包含其向下导通的过孔)的示意图。图中包含了金属线路的图形形状，以及过孔所在位置，图中的各陶瓷基板按照找顺序关系上下地接后，在利用过孔连接金属线路，即可成型图2中的三维结构，其电路图即为图1所示的电路图。

图13为一个电感的电流流向及磁场方向的示意图，如图13所示，电流由左上角(图13的视角方向)上层输入，在右上角下层输出(如直箭头所示)，此时电感产生的磁力线在外部成发散的密闭线圈，图中截取部分弧状曲线并添加箭头指示方向，由上到下穿过螺旋线圈围绕的区域。当电流输入的方向有变化，或者电感螺旋线的绕向有变化，电感的磁力线方向也会发生变化。

图14为两个竖直方面设置的螺旋电感示意图，当上下两个电感螺旋绕向完全相同时，上方电感产生的磁力线以从上到下的方向通过下方的电感，而上方电感螺旋绕线内部的投影区域内的磁力线密度大，互感的绝对数值也大。

图15为两个螺旋绕向完全相同的电感并排水平放置的示意图，左侧(图15视角方向)电感产生的磁力线在绕线区域以外，以从下到上的方向通过右侧的电感，但因为其在右侧电感包围区域内的磁力线密度较小，因此互感的绝对数值也小。

由此可知，两个电感的互感只与电感的相对位置和环绕方向有关，对于在滤波器电路中距离较远的电感(如Lp1和Lp4，分别位于输入端口和输入出端口)，如果存在互感，则会影响带外抑制点的位置以及深度，从而影响滤波器电学特性。在本实施例中，通过优化布局，以减少电感之间的互感，如图3所示，图中Lp1和Lp4被制造在位于上方的两角处，增大两者之间的间距。Lp1和Lp4也可以设置在图中的对角处。

本实施例中，电感被制造在靠上的陶瓷基板上，远离下方的参考地(即陶瓷基板L8)，以增大电感的Q值。图16为串联支路中的Ls1～Ls3布置示意图，图16中，将串联支路中的Ls1～Ls3提取出来，并示意出了下方的参考地平面。三个电感位于同一水平面，均使用3层带状线路围绕制成，首尾相接，且电感的绕向完全相同。

图17则是图16中电感的侧视图，如图17所示，每个电感最下一层线圈与参考地平面的距离为t，并通过过孔与参考地平面形成左侧有一个缺口的非闭合环路，通过在这个缺口添加激励源，可以借助图中环状箭头曲线所示出的环路方向，得到整个通路的等效电感及Q值性能。t的大小对串联支路总电感的性能有一定影响，图18a为不同t值下串联支路中总电感值曲线图，图18b为不同t值下串联支路中Q值曲线图，图18a和图18b中，粗实线是t为0.3mm时的串联支路总电感值与Q值曲线，细虚线是t为0.6mm时的串联支路总电感值与Q值曲线。由图18a曲线图可知，t为0.6mm时，电路的谐振频点更靠高频，即计算电感值的峰值更靠右，在2GHz以下，更接近一个性能稳定的电感。由图18b曲线图可知，t为0.6mm时，串联支路的Q值相对高出约10％，串联支路的电感的Q值高，则意味着滤波器在传输射频信号时损耗更好，即滤波器插入损耗更小，性能更好。因此，在允许的情况下，应该尽量使得螺旋电感远离其下方的参考地平面，以便提高电感的综合性能。本实施例中，Ls1，Ls2，Ls3，Lp1，Lp4五个电感，均位于L1～L3层，距离下方的参考地平面L8层有最大的距离；另外两个电感Lp2和Lp3受布局位置的限制，不能位于与Ls1～Ls3相同的L1～L3这三层，其中，Lp2，位于L4～L6三层上，Lp3，位于L4～L5层上，上述电感布置都遵循了尽量远离参考地平面的原则。

本实施例中，滤波器中的各电感为同一绕向，其中，图16中的三个电感绕向相同，图19为Ls2绕向相反的示意图，图19中，Ls1与Ls3形状位置完全相同，仅把Ls2的绕向(包含平面顺逆时针方向和纵向两个维度)改变，改变前后虽均为顺时针方向，但是电感的接入方向改为L3层的线路与Ls1的尾端接，位于L1层的线路与Ls3的首端接，也就是相比图16中的电感布置，图19中Ls2的绕向发生了改变。

图20a示出了电感对比曲线图，图20b示出了Q值对比曲线图；图20a和20b中，粗实线为图16布置方式的电感值和Q值，细虚线为图19布置方式的电感值和Q值，由图20a和20b可以看出，如图16将所有电感采用相同绕线方向的设置，电路的谐振频点更靠高频，即计算电感值的峰值更靠右，在2GHz以下，更接近一个性能稳定的电感，同时电感的Q值也会略微高出。

图21a是本实施例提供的滤波器的插入损耗曲线，图21b是本实施例提供的滤波器的两个端口的回波损耗特性曲线，如图21a所示，截止频率为2GHz，直流到2GHz频率范围内的插入损耗最大为-2.3dB，而在2.32GHz～5GHz范围内的带外抑制可以达到平均45dB左右，最差点为2.32GHz的抑制为-39.3dB。在5GHz以上的高频频率，因为电感和电容的寄生效应，会产生带外抑制的尖峰，这是低频滤波器无法避免的性能恶化，属于正常现象，本实施例中的高频抑制仍可达到-20dB左右。如图21b所示，实线为输入端口的回波损耗，虚线为输出端口的回波损耗，在直流到2GHz频率范围内，两个端口的回波损耗均可达到-12dB以下，由此表明滤波器的端口匹配良好。

图22为去除隔离墙的三维结构图，如图22所示，Lp1与Lp4之间无隔离墙结构。图23为插入损耗对比曲线图，如图23中，粗实线是包含隔离墙的插入损耗曲线，细虚线去除隔离墙的插入损耗曲线，从图中可以看出，去掉隔离墙结构后，滤波器的临近带外抑制和远带带外抑制变差，体现在2.3GHz～3.2GHz范围内的带外抑制整体恶化较多，最差点恶化到-37dB，而且实线圈中所示的传输抑制凹点，因为Lp1与Lp4之间的隔离度变差基本被填平，同时，虚线圈中的高频抑制，也恶化到-13dB左右。通过上述插入损耗曲线对比可以看出，隔离墙有效的隔断了Lp1与Lp4两个电感之间的耦合路径，降低了互感，从而改善了性能。

图24为改变电感Lp4绕向的三维结构图，图中，Lp4的绕向与图2中Lp4的绕向相反。图25为插入损耗对比曲线图，图25中粗实线是图2中绕向的插入损耗曲线，细虚线是相反绕向的插入损耗曲线，由此图可以看出，在Lp4的电感绕向相反后，尽管有隔离墙的存在，由于Lp1和Lp4之间的互感发生了较大的变化，滤波器的带外抑制也发生了变化，2.35GHz处的带外抑制略有变差，从-46dB变差到-44dB，而3.3GHz～5.3GHz处的带外抑制明显的变差，从原来的-40dB变差到-30dB左右，整体恶化了约10dB。而6GHz～7GHz处抑制相对略有变好，但改变幅度仅5dB左右。从重要性来讲，本实施例中的滤波器更关注滚降特性，其次是在5.8GHz以下的整体带外抑制。

图26为改变电感Ls3绕向的三维结构图，图26中，电感Ls3的绕向与图2中的Ls3的绕向相反。图27a为0～8GHz范围的插入损耗曲线对比图，图中粗实线为图2中绕向的插入损耗曲线，细虚线是相反绕向的插入损耗曲线；图27b为对比曲线在2GHz～2.5GHz范围的详细展示，由图27a和图27b可知，在Ls3的电感绕向相反后，滤波器在2GHz～2.32GHz范围内的滚降特性明显变差，在2.4GHz处的带外抑制也由原来的-45dB变差到了-40dB。尽管在3.8GHz～5.8GHz范围内的抑制有5dB的变好，但是从滤波器性能来讲，还是临近阻带的抑制相对更重要，需优先考虑该部分性能。

本发明实施方式中的滤波器，可以组成多工器(包括双工器)，也可进一步应用在通信设备中。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (15)

1.一种滤波器制造方法，其特征在于，包括：

使用低温共烧陶瓷技术，在多层上下叠加设置的陶瓷基板中制作低通原型滤波器，在该低通原型滤波器中，多个第一电感串接形成滤波器的串联支路，第二电感与电容串接形成滤波器的并联支路；

将靠近输入端和/或输出端的并联支路中的电容替换为压电谐振器，位于靠近输入端的和靠近输出端的两条并联支路之间的并联支路上的容性元件仍为电容，从而制成性能符合预设指标的混合型滤波器。

2.根据权利要求1所述的方法，其特征在于，多个第一电感和多个第二电感之间在水平方向相错设置以减小互感。

3.根据权利要求1所述的方法，其特征在于：靠近输入端的第一个并联支路和靠近输出端的最后一个并联支路分别位于陶瓷基板的两角处，以增加两者之间的间距。

4.一种滤波器，其特征在于，包括多层上下叠加设置的陶瓷基板；

每层陶瓷基板上设有金属线路和电子元件，相邻陶瓷基板上的金属线路和电子元件由过孔相互连接，从而形成滤波器，其中，该滤波器的串联支路包括多个串接的第一电感，并联支路包括串接的第二电感和容性元件；

靠近输入端的并联支路和/或靠近输出端的并联支路中的容性元件为压电谐振器，位于靠近输入端的和靠近输出端的两条并联支路之间的并联支路上的容性元件为电容。

5.根据权利要求4所述的滤波器，其特征在于，多个第一电感和多个第二电感之间在水平方向相错设置。

6.根据权利要求4所述的滤波器，其特征在于，多个第一电感和多个第二电感的线圈绕向相同。

7.根据权利要求4所述的滤波器，其特征在于，

滤波器的输入管脚、输出管脚，以及接地管脚设置在底层的陶瓷基板；

第一电感和第二电感设置在由上至下的一层或多层陶瓷基板；电容设置在底层的陶瓷基板上方的一层或多层陶瓷基板。

8.根据权利要求7所述的滤波器，其特征在于，多个第一电感和/或多个第二电感，与电容在竖直方向交叠设置。

9.根据权利要求4所述的滤波器，其特征在于，该滤波器中，靠近输入端的第一个并联支路和靠近输出端的最后一个并联支路设置在陶瓷基板的两角处。

10.根据权利要求9所述的滤波器，其特征在于，第一个并联支路和最后一个并联支路之间设有隔离墙。

11.根据权利要求4所述的滤波器，其特征在于，第一电感和第二电感设置在多层陶瓷基板中，第一电感和第二电感为多层U型金属线路在竖直方向交叠形成的螺旋带状线结构。

12.根据权利要求4所述的滤波器，其特征在于，电容设置在多层陶瓷基板中，电容为多层平板状金属线路在竖直方向交叠形成的层叠结构。

13. 根据权利要求4所述的滤波器，其特征在于，所述压电谐振器的串联谐振频率位于0.9f0~1.2 f0之间，其中f0表示压电谐振器通带插损3dB对应的频率。

14.一种多工器，其特征在于，包括多个权利要求4至13中任一项所述的滤波器。

15.一种通信设备，其特征在于，包括权利要求4至13中任一项所述的滤波器。

Images