CN111192862A - 半导体器件、重布线层结构及其制造方法 - Google Patents

Abstract

本公开提供一种半导体器件、重布线层结构及重布线层结构的制造方法，涉及半导体技术领域。该重布线层结构包括基底、第一导电层、加强层和第二导电层。第一导电层设于基底，且具有第一焊垫区；加强层设于第一导电层远离基底的表面，且位于第一焊垫区；第二导电层覆盖加强层和第一导电层未被加强层覆盖的区域；加强层为导电材质，且加强层的材料的强度大于第一导电层和第二导电层。本公开的重布线层结构可提升半导体器件的性能。

Description

半导体器件、重布线层结构及其制造方法

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种半导体器件、重布线层结构及重布线层结构的制造方法。

背景技术

重布线层(Redietribution Layer，RDL)技术，是一种能够对芯片等半导体器件的输入/输出端口重新布局的技术，以使芯片不同的封装形式。在实现电路连接时，通常需要对重布线层进行打线(Wire Bonding)，即压焊。

但是，在压焊过程中，焊球会对重布线层造成冲击，使压焊部位的材料外移，焊球直接撞击在基底上，会造成基底破裂或变形造成短路失效；目前，为了提高重布线层抵抗焊球撞击的能力，需要使重布线层的厚度增大，但这会产生寄生电容效应，影响电路性能。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种半导体器件、重布线层结构及重布线层结构的制造方法，可避免基底因打线而损坏，有利于提升半导体器件的性能。

根据本公开的一个方面，提供一种重布线层结构，包括：

基底；

第一导电层，设于所述基底，且具有第一焊垫区；

加强层，设于所述第一导电层远离所述基底的表面，且位于所述第一焊垫区；

第二导电层，覆盖所述加强层和所述第一导电层未被所述加强层覆盖的区域；

所述加强层为导电材质，且所述加强层的材料的强度大于所述第一导电层和所述第二导电层。

在本公开的一种示例性实施例中，所述加强层具有至少一个第一通孔，所述第二导电层填充所述第一通孔并与所述第一导电层连接。

在本公开的一种示例性实施例中，所述第一通孔的数量为多个，且多个所述第一通孔沿环形轨迹间隔分布。

在本公开的一种示例性实施例中，所述加强层的材料包括金属和金属氮化物中至少一种。

在本公开的一种示例性实施例中，所述加强层的材料包括钨、钛、钽、氮化钛和氮化钽中至少一种。

在本公开的一种示例性实施例中，所述第一导电层、所述加强层和所述第二导电层在所述基底上的正投影的边缘位于所述基底的边缘的内侧。

在本公开的一种示例性实施例中，所述第二导电层具有第二焊垫区和第二凹陷部，所述第二焊垫区与所述加强层正对设置，所述第二凹陷部位于所述第二焊垫区以外，并向所述第一导电层凹陷。

在本公开的一种示例性实施例中，所述第二凹陷部的深度为0.05μm-0.5μm。

在本公开的一种示例性实施例中，所述重布线层结构还包括：

钝化层，覆盖所述第二导电层，且具有第二通孔，所述第二通孔露出所述第二导电层正对于所述加强层的区域。

根据本公开的一个方面，提供一种重布线层结构的制造方法，包括：

提供一基底；

在所述基底上形成第一导电层，所述第一导电层具有第一焊垫区；

在所述第一导电层远离所述基底的表面形成加强层，所述加强层位于所述第一焊垫区；

形成第二导电层，所述第二导电层覆盖所述加强层和所述第一导电层未被所述加强层覆盖的区域；

所述加强层为导电材质，且所述加强层的材料的强度大于所述第一导电层和所述第二导电层。

在本公开的一种示例性实施例中，在所述第一导电层远离所述基底的表面形成加强层，所述加强层设于所述第一导电层的第一焊垫区，包括：

在所述第一导电层远离所述基底的表面形成加强材料层；

去除所述加强材料层位于所述第一焊垫区以外的材料，并在所述被所述加强材料层露出的第一导电层上形成第一凹陷部；

所述第二导电层覆盖所述加强层和所述第一导电层未被所述加强层覆盖的区域，且所述第二导电层在所述第一凹陷部的位置凹入所述第一凹陷部，以形成第二凹陷部。

在本公开的一种示例性实施例中，所述加强层具有至少一个第一通孔，所述第二导电层填充所述第一通孔并与所述第一导电层连接。

在本公开的一种示例性实施例中，所述第一通孔的数量为多个，且多个所述第一通孔沿环形轨迹间隔分布。

在本公开的一种示例性实施例中，所述加强层的材料包括金属和金属氮化物中至少一种。

在本公开的一种示例性实施例中，所述加强层的材料包括钨、钛、钽、氮化钛和氮化钽中至少一种。

在本公开的一种示例性实施例中，所述制造方法还包括：

去除所述第一导电层、所述加强层和所述第二导电层的边缘的材料，以使所述第一导电层、所述加强层和所述第二导电层在所述基底上的正投影的边缘位于所述基底的边缘的内侧。

在本公开的一种示例性实施例中，所述制造方法还包括：

形成覆盖所述第二导电层的钝化层，所述钝化层且具有第二通孔，所述第二通孔露出所述第二导电层正对于所述加强层的区域。

根据本公开的一个方面，提供一种半导体器件，包括上述任意一项所述的重布线层结构。

本公开的半导体器件、重布线层结构及重布线层结构的制造方法，由于在第一导电层和第二导电层之间具有加强层，且加强层的强度大于第一导电层和第二导电层，加强层可对焊球的撞击进行缓冲，从而可提高重布线层抵抗焊球冲击的能力，避免撞击造成基底损坏而发生电路短路。同时，由于加强层的存在，使得第一导电层和第二导电层的厚度可减薄，有利于在保证抗撞击性能的前提下，减小重布线层的厚度，从而降低寄生电容效应，从而提升半导体器件的性能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中重布线层结构在打线时的示意图。

图2为本公开实施方式重布线层结构的示意图。

图3为本公开实施方式重布线层结构在打线时的示意图。

图4为本公开实施方式重布线层结构的加强层的俯视图。

图5为本公开实施方式重布线层结构的焊接部和导线部的示意图。

图6为本公开实施方式重布线层结构的制造方法的流程图。

图7为图6中制造方法的步骤S130的流程图。

图8为完成图6中步骤S120后的结构示意图。

图9为完成图7中步骤S1310后的结构示意图。

图10为完成图7中步骤S1320后的结构示意图。

图11为完成图6中步骤S140后的结构示意图。

图12为完成图6中步骤S150后的结构示意图。

图1中：100、基底；200、导电层；300、焊球。

图2-图12中：1、基底；101、电子器件；102、空气间隙；2、第一导电层；21、第一凹陷部；3、加强层；31、第一通孔；32、缓冲部；4、第二导电层；41、第二凹陷部；5、钝化层；51、第二通孔；6、焊球；1a、焊垫部；2a、导线部。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。

相关技术中，如图1所示，重布线层结构可包括基底100和形成于基底100上的导电层200，导电层200为重布线层，具有焊垫部、连接焊垫的导线部。在进行打线时，焊球300对导电层200的焊垫部造成撞击，若导电层200的厚度较小，则焊球300容易直接撞击在基底100上，会造成基底100破裂或变形，造成短路失效；若导电层200的厚度较大，则会产生寄生电容效应，影响电路性能。

本公开实施方式提供了一种重布线层结构，可用于一半导体器件，该半导体器件可为芯片，该芯片可以是存储器、处理器等。当然，该半导体器件还可以是其它集成电路，在此不再一一列举。

如图2所示，本公开实施方式的重布线层结构可包括基底1、第一导电层2、加强层3和第二导电层4，其中：

第一导电层2可设于基底1，且具有第一焊垫区。

加强层3可设于第一导电层2远离基底1的表面，且位于第一焊垫区。

第二导电层4可覆盖加强层3和第一导电层2未被加强层3覆盖的区域。

加强层3为导电材质，且加强层3的材料的强度大于第一导电层2和第二导电层4。

本公开实施方式的重布线层结构，由于加强层3的强度大于第一导电层2和第二导电层4，如图3所示，在打线时，加强层3可对焊球6的撞击进行缓冲，从而提高重布线层结构抵抗焊球6的撞击的能力，避免撞击造成电路短路。同时，由于加强层3的存在，使得第一导电层2和第二导电层4的厚度可减薄，有利于在保证抗撞击性能的前提下，减小重布线层结构厚度，从而有利于降低寄生电容效应，从而提升采用该重布线层结构的半导体器件的性能。

下面对本公开实施方式的重布线层结构的各部分进行详细说明：

如图2所示，基底1可以是介电层，该介电层可包括多个间隔设置的电子器件101，该电子器件101可以是晶体管或底层导电层，但不限于此，也可以是导线等，相邻两个电子器件101可通过空气间隙102分隔，该空气间隙102可为基底1内的空腔。当然，基底1还可以是其它结构，在此不做限定。

如图2所示，第一导电层2可设于基底1的一表面上，且第一导电层2的材料可以是铝，当然，也可以是其它导电的金属或非金属材料。第一导电层2可具有第一焊垫区，在打线时，即压焊时，第一焊垫区为第一导电层2与焊球6正对的区域。

如图2和图10所示，第一导电层2远离基底1的表面可设有向基底1凹陷的第一凹陷部21，第一凹陷部21位于第一焊垫区以外，且不露出基底1。

如图2所示，加强层3可设于第一导电层2远离基底1的表面，且位于第一焊垫区，第一焊垫区可为第一导电层2上被加强层3覆盖的区域。加强层3的材料的强度大于第一导电层2，且加强层3的材料可包括金属和金属氮化物中的至少一种，举例而言，第一导电层2的材料为铝，加强层3的材料可包括钨、钛、钽、氮化钛和氮化钽中的至少一种。当然，加强层3还可以是其它材料。

为了降低RC延迟(Resistance Capacitance Delay，电阻电容延迟)效应，如图4所示，加强层3可具有第一通孔31，第一通孔31的数量可为一个、两个或更多个，从而可在保证强度的同时，减小加强层3的面积，从而降低RC延迟效应，提升电路的性能。若第一通孔31的数量为多个时，多个第一通孔31可呈环形轨迹间隔分布。第一通孔31的形状可以呈L形，也可以是圆形、矩形或其他形状，在此不再一一列举。

在一实施方式中，如图4所示，第一通孔31的数量为四个，且各个第一通孔31均呈L形，且每个第一通孔31的宽度均可为0.3μm-10μm，以便在保证强度的同时，降低RC延迟效应。当然，第一通孔31的宽度也可以小于0.3μm或大于10μm。四个第一通孔31可呈环形轨迹间隔分布，该环形轨迹可为矩形，各个第一通孔31可呈环形分布，将加强层3分为外围部和缓冲部32，外围部围绕缓冲部32设置，且缓冲部32通过相邻两第一通孔31间的部分与外围部连接。如图3所示，在压焊时，焊球6可正对于缓冲部32，焊球6在加强层3上的正投影可位于各个第一通孔31围成的范围内，从而可通过加强层3的缓冲部32对焊球6的撞击进行缓冲，且由于缓冲部32通过相邻两第一通孔31间的部分与外围部连接，使得缓冲部32易于发生形变，但不断裂，从而提高缓冲能力。

如图2所示，第二导电层4可覆盖加强层3以及第一导电层2未被加强层3覆盖的区域。第二导电层4的材料可为导电材料，其材料的强度小于加强层3。第二导电层4的材料可与第一导电层2的材料相同，例如第一导电层2和第二导电层4的材料均可以是铝，当然，第二导电层4也可以是其它导电的金属或非金属材料。对于具有第一通孔31的加强层3，第二导电层4可填充第一通孔31并与第一导电层2连接。

第二导电层4可具有第二焊垫区和第二凹陷部41，第二焊垫区与加强层3正对设置，具体而言，第二焊垫区为第二导电层4覆盖加强层3的区域，第一导电层2的第一焊垫区、加强层3和第二导电层4的第二焊垫区层叠设置，且可形成重布线层结构的焊垫部。第二凹陷部41位于第二焊垫区以外，并向第一导电层2凹陷，并可凹入第一凹陷部21内。在制造时，若第一导电层2具有第一凹陷部21，在形成第二导电层4时，第二导电层4可自然填充入第一凹陷部21的部分即为第二凹陷部41，从而可免于在第二导电层4通过刻蚀或其它专门工艺开设第二凹陷部41。第一凹陷部21和第二凹陷部41层叠设置，可形成于该焊垫部连接的导线部，该导线部可呈预设轨迹延伸，该预设轨迹可为直线、曲线或折线等，在此不做特殊限定。焊垫部和导线部的形状和结构如图5所示，图5中，焊垫部1a可为矩形结构，导线部2a呈弯曲状延伸，其余焊垫部1a连接，当然，图5中的结构仅为示例性说明，并不构成对重布线层结构的限定。

第二凹陷部41的深度可与第一凹陷部21的深度相同，例如，第二凹陷部41的深度可为0.05μm-0.5μm，当然，也可以小于0.05μm，或大于0.5μm。在压焊时，焊球6冲击第二导电层4，其可被向外挤压，第二凹陷部41可为材料的移动提供空间。

此外，如图2所示，第一导电层2、加强层3和第二导电层4在基底1上的正投影的边缘可位于基底1的边缘的内侧，也就是说，第一导电层2、加强层3和第二导电层4的边缘均与基底1的边缘具有预设的距离，以便为第一导电层2、加强层3和第二导电层4在压焊时的移动提供空间。当然，第一导电层2、加强层3和第二导电层4的边缘也可与基底1的边缘平齐。

如图2所示，本公开实施方式的重布线层结构还可以包括钝化层5，钝化层5可覆盖于第二导电层4远离第一导电层2的表面，钝化层5的材料可为耐腐蚀的绝缘材料，例如氧化硅、磷硅玻璃或聚酰亚胺等。钝化层5的材料也可为氮化硅、氮氧化硅。钝化层5具有第二通孔51，第二通孔51可露出第二导电层4正对于加强层3的区域，即露出第二焊垫区，在压焊时，第二通孔51可为焊球6提供空间。若第一导电层2、加强层3和第二导电层4在基底1上的正投影的边缘位于基底1的边缘的内侧，钝化层5可覆盖第一导电层2、加强层3和第二导电层4之侧壁露出的区域。

本公开实施方式还提供一种重布线层结构的制造方法，如图6所示，该制造方法可包括：

步骤S110、提供一基底；

步骤S120、在所述基底上形成第一导电层，所述第一导电层具有第一焊垫区；

步骤S130、在所述第一导电层远离所述基底的表面形成加强层，所述加强层位于所述第一焊垫区；

步骤S140、形成第二导电层，所述第二导电层覆盖所述加强层和所述第一导电层未被所述加强层覆盖的区域；

所述加强层为导电材质，且其材料的强度大于所述第一导电层和所述第二导电层。

下面对本公开实施方式的制造方法的各步骤进行详细说明：

在步骤S110中，提供一基底。

如图8所示，基底1可以是介电层，该介电层可包括多个间隔设置的电子器件101，该电子器件可以是晶体管或底层导电层等，相邻两个电子器件可通过空气间隙102分隔。当然，基底1还可以是其它结构，在此不做限定。

在步骤S120中，在所述基底上形成第一导电层，所述第一导电层具有第一焊垫区。

如图8所示，第一导电层2的材料可以是铝，当然，也可以是其它导电的金属或非金属材料。第一导电层2可具有第一焊垫区，在压焊时，第一焊垫区为第一导电层2与焊球6正对的区域。

步骤S130、在所述第一导电层远离所述基底的表面形成加强层，所述加强层位于所述第一焊垫区。

如图10和图4所示，加强层3可设于第一导电层2远离基底1的表面，且位于第一焊垫区，第一焊垫区可为第一导电层2上被加强层3覆盖的区域。加强层3的材料的强度大于第一导电层2，且加强层3的材料可包括金属和金属氮化物中的至少一种，举例而言，第一导电层2的材料为铝，加强层3的材料可包括钨、钛、钽、氮化钛和氮化钽中的至少一种。当然，加强层3还可以是其它材料。

如图4所示，为了降低RC延迟(Resistance Capacitance Delay，电阻电容延迟)效应，加强层3可具有第一通孔31，第一通孔31的数量可为一个、两个或更多个，从而可在保证强度的同时，减小加强层3的面积，从而降低RC延迟效应，提升电路的性能。若第一通孔31的数量为多个时，多个第一通孔31可呈环形轨迹间隔分布。第一通孔31的形状可以呈L形，也可以是圆形、矩形或其他形状。上述重布线层结构的实施方式已对加强层3进行了示例性说明，在此不再详述。

如图10所示，第一导电层2远离基底1的表面可设有向基底1凹陷的第一凹陷部21，第一凹陷部21位于第一焊垫区以外，且不露出基底1。

举例而言，如图7所示，步骤S130可包括：

步骤S1310、在所述第一导电层远离所述基底的表面形成加强材料层；

如图9所示，加强材料层的材料即为加强层3的材料，在此不再详述。可在第一导电层2远离基底1的表面沉积加强材料层，加强材料层可完全覆盖第一导电层2。加强材料层的材料即为加强层3的材料。

步骤S1320、去除所述加强材料层位于所述第一焊垫区以外的材料，并在所述被所述加强材料层露出的第一导电层上形成第一凹陷部。

如图10所示，可通过光刻工艺去除加强材料层位于第一焊垫区以外的材料，并在被加强材料层露出的第一导电层2上形成第一凹陷部21。光刻工艺可包括涂布光刻胶、曝光、显影、刻蚀和剥离等工序，在此不再详述。其中，刻蚀工序可采用干法刻蚀，例如等离子刻蚀等。

在步骤S140中，形成第二导电层，所述第二导电层覆盖所述加强层和所述第一导电层未被所述加强层覆盖的区域。

如图11所示，第二导电层4的材料可为导电材料，其材料的强度小于加强层3。第二导电层4的材料可与第一导电层2的材料相同，例如第一导电层2和第二导电层4的材料均可以是铝，当然，第二导电层4也可以是其它导电的金属或非金属材料。对于具有第一通孔31的加强层3，第二导电层4可填充第一通孔31并与第一导电层2连接加强层3为导电材质，且其材料的强度大于所述第一导电层和所述第二导电层。

对于具有第一凹陷部21的第一导电层2而言，在形成第二导电层4时，第二导电层4的材料可在第一凹陷部21的位置凹入第一凹陷部21，从而可在第二导电层4上形成第二凹陷部41。第二凹陷部41的深度可与第一凹陷部21的深度相同，例如，第二凹陷部41的深度可为0.05μm-0.5μm，当然，也可以小于0.05μm，或大于0.5μm。在压焊时，焊球6撞击第二导电层4，其可被向外挤压，第二凹陷部41可为材料的移动提供空间。

在上述步骤S110-步骤S140的基础上，如图6和图12所示，本公开实施方式的制造方法还可以包括：

步骤S150、去除所述第一导电层、所述加强层和所述第二导电层的边缘的材料，以使所述第一导电层、所述加强层和所述第二导电层在所述基底上的正投影的边缘位于所述基底的边缘的内侧。

在上述步骤S110-步骤S150的基础上，如图12所示，本公开实施方式的制造方法还可以包括：

步骤S160、形成覆盖所述第二导电层的钝化层，所述钝化层且具有第二通孔，所述第二通孔露出所述第二导电层正对于所述加强层的区域。

钝化层5可覆盖于第二导电层4远离第一导电层2的表面，钝化层5的材料可为耐腐蚀的绝缘材料，例如氧化硅、磷硅玻璃或聚酰亚胺等。钝化层5的材料也可为氮化硅、氮氧化硅。钝化层5的第二通孔51可露出第二导电层4正对于加强层3的区域，即露出第二焊垫区，在压焊时，第二通孔51可为焊球6提供空间。同时，钝化层5可覆盖第一导电层2、加强层3和第二导电层4之侧壁露出的区域。

本公开实施方式还提供一种半导体器件，该半导体结构可包括上述实施方式的重布线层结构。该半导体器件可以是存储芯片等独立的芯片，也可以是包括多个芯片的集成电路等，只要包括重布线层结构即可，在此不做特殊限定。同时，该半导体器件的有益效果可参考上述实施方式中的重布线层结构的有益效果，在此不再赘述。

需要说明的是，尽管在附图中以特定顺序描述了本公开中制造方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (18)

1.一种重布线层结构，其特征在于，包括：

基底；

第一导电层，设于所述基底，且具有第一焊垫区；

加强层，设于所述第一导电层远离所述基底的表面，且位于所述第一焊垫区；

第二导电层，覆盖所述加强层和所述第一导电层未被所述加强层覆盖的区域；

所述加强层为导电材质，且所述加强层的材料的强度大于所述第一导电层和所述第二导电层。

2.根据权利要求1所述的重布线层结构，其特征在于，所述加强层具有至少一个第一通孔，所述第二导电层填充所述第一通孔并与所述第一导电层连接。

3.根据权利要求2所述的重布线层结构，其特征在于，所述第一通孔的数量为多个，且多个所述第一通孔沿环形轨迹间隔分布。

4.根据权利要求1所述的重布线层结构，其特征在于，所述加强层的材料包括金属和金属氮化物中至少一种。

5.根据权利要求4所述的重布线层结构，其特征在于，所述加强层的材料包括钨、钛、钽、氮化钛和氮化钽中至少一种。

6.根据权利要求1所述的重布线层结构，其特征在于，所述第一导电层、所述加强层和所述第二导电层在所述基底上的正投影的边缘位于所述基底的边缘的内侧。

7.根据权利要求1所述的重布线层结构，其特征在于，所述第二导电层具有第二焊垫区和第二凹陷部，所述第二焊垫区与所述加强层正对设置，所述第二凹陷部位于所述第二焊垫区以外，并向所述第一导电层凹陷。

8.根据权利要求7所述的重布线层结构，其特征在于，所述第二凹陷部的深度为0.05μm-0.5μm。

9.根据权利要求1所述的重布线层结构，其特征在于，所述重布线层结构还包括：

钝化层，覆盖所述第二导电层，且具有第二通孔，所述第二通孔露出所述第二导电层正对于所述加强层的区域。

10.一种重布线层结构的制造方法，其特征在于，包括：

提供一基底；

在所述基底上形成第一导电层，所述第一导电层具有第一焊垫区；

在所述第一导电层远离所述基底的表面形成加强层，所述加强层位于所述第一焊垫区；

形成第二导电层，所述第二导电层覆盖所述加强层和所述第一导电层未被所述加强层覆盖的区域；

所述加强层为导电材质，且所述加强层的材料的强度大于所述第一导电层和所述第二导电层。

11.根据权利要求10所述的制造方法，其特征在于，在所述第一导电层远离所述基底的表面形成加强层，所述加强层设于所述第一导电层的第一焊垫区，包括：

在所述第一导电层远离所述基底的表面形成加强材料层；

去除所述加强材料层位于所述第一焊垫区以外的材料，并在所述被所述加强材料层露出的第一导电层上形成第一凹陷部；

所述第二导电层覆盖所述加强层和所述第一导电层未被所述加强层覆盖的区域，且所述第二导电层在所述第一凹陷部的位置凹入所述第一凹陷部，以形成第二凹陷部。

12.根据权利要求10所述的制造方法，其特征在于，所述加强层具有至少一个第一通孔，所述第二导电层填充所述第一通孔并与所述第一导电层连接。

13.根据权利要求12所述的制造方法，其特征在于，所述第一通孔的数量为多个，且多个所述第一通孔沿环形轨迹间隔分布。

14.根据权利要求10所述的制造方法，其特征在于，所述加强层的材料包括金属和金属氮化物中至少一种。

15.根据权利要求14所述的制造方法，其特征在于，所述加强层的材料包括钨、钛、钽、氮化钛和氮化钽中至少一种。

16.根据权利要求10所述的制造方法，其特征在于，所述制造方法还包括：

去除所述第一导电层、所述加强层和所述第二导电层的边缘的材料，以使所述第一导电层、所述加强层和所述第二导电层在所述基底上的正投影的边缘位于所述基底的边缘的内侧。

17.根据权利要求10所述的制造方法，其特征在于，所述制造方法还包括：

形成覆盖所述第二导电层的钝化层，所述钝化层且具有第二通孔，所述第二通孔露出所述第二导电层正对于所述加强层的区域。

18.一种半导体器件，其特征在于，包括权利要求1-9任一项所述的重布线层结构。

Images