[go: up one dir, main page]

CN111181552B - 一种双向频率同步振荡器电路 - Google Patents

一种双向频率同步振荡器电路 Download PDF

Info

Publication number
CN111181552B
CN111181552B CN202010017879.6A CN202010017879A CN111181552B CN 111181552 B CN111181552 B CN 111181552B CN 202010017879 A CN202010017879 A CN 202010017879A CN 111181552 B CN111181552 B CN 111181552B
Authority
CN
China
Prior art keywords
gate
terminal
clock signal
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010017879.6A
Other languages
English (en)
Other versions
CN111181552A (zh
Inventor
周泽坤
曹建文
王卓
唐鹤
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010017879.6A priority Critical patent/CN111181552B/zh
Publication of CN111181552A publication Critical patent/CN111181552A/zh
Application granted granted Critical
Publication of CN111181552B publication Critical patent/CN111181552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

一种双向频率同步振荡器电路，包括振荡器主体模块、同步时钟信号产生模块、检测外部时钟信号模块和防内外时钟信号互扰模块，振荡器主体模块连接外挂电阻控制外挂电容周期性充放电产生的三角波信号，内部包括外挂电容的充放电电路以相关控制电路；同步时钟信号产生模块在外部没有时钟信号时，将振荡器主体模块产生的时钟信号输出，可作为其他电源系统的时钟信号；检测外部时钟信号模块用于检测外部是否有时钟信号，检测到外部时钟信号时通过控制振荡器主体模块同步至外部时钟信号；防内外时钟信号互扰模块用于避免外部时钟信号与内部所产生的时钟信号相互干扰，使得外部时钟信号与内部所产生的时钟信号不会同时出现，避免逻辑错误。

Description

一种双向频率同步振荡器电路
技术领域
本发明属于电源管理技术领域，具体涉及一种双向频率同步振荡器电路。
背景技术
开关电源以其重量轻、效率高等优异性能广泛应用于各种电子产品的电源系统中。而时钟产生电路是开关电源控制系统的重要模块，其所产生的时钟信号频率决定了开关电源系统的开关频率。通常情况下，一个电子产品里含有多个开关电源模块，这些电源模块工作于不同的开关频率下，因此电磁干扰和开关噪声对电路产生较强的干扰。当多个开关电源并联或者串联时，其影响尤为严重。开关电源的开关频率通常由内部振荡器产生，频率固定，不能随着外部环境改变而改变。目前，可通过锁相环来实现开关电源与外部的时钟同频功能，但是该种方法需要考虑锁相环的环路稳定性，电路设计比较复杂，且需要较长时间锁定频率。另外，目前也存在将开关电源同频至高频的电路，其工作原理为高频信号将振荡器三角波提前放电以实现高频同步功能。该种设计方法不能够同频至外部较低的时钟频率信号，同时也不能为其他电路提供时钟信号。
发明内容
针对上述传统开关电源中振荡器频率固定、不能为其他电路提供时钟、与外部时钟同频时存在的稳定性、复杂度问题以及只能同频至高频电路等不足之处，本发明提出一种双向频率同步振荡器电路，可以同步至外部的高频和低频时钟信号，也可以为其他电路提供时钟同步信号，实现了双向频率同步，可广泛应用于各种频率同步开关电源系统中。
本发明的技术方案是：
一种双向频率同步振荡器电路，包括振荡器主体模块、同步时钟信号产生模块、检测外部时钟信号模块和防内外时钟信号互扰模块，
所述振荡器主体模块包括第一恒流源、开关、第一比较器、第二比较器、第三比较器、第一或门、第一非门、第二非门、第三非门、第一与非门、第二与非门和第三与非门，
开关的一端连接所述振荡器电路的输入信号、第一比较器和第二比较器的正向输入端、以及第三比较器的负向输入端，其另一端通过第一恒流源后接地；
所述振荡器电路的输入信号为三角波信号；
第一比较器的负向输入端连接第一基准电压，其输出端连接第一或门的第一输入端；
第二比较器的负向输入端连接第二基准电压，其输出端连接第一或门的第二输入端并输出第二标志信号；
第一或门的第三输入端连接所述检测外部时钟信号模块的输出端，其输出端通过第一非门后连接第二与非门的第一输入端；
第三比较器的正向输入端连接第三基准电压，其输出端连接第二非门的输入端和第一与非门的第一输入端；
所述第一基准电压和所述第二基准电压为高限电压，所述第三基准电压为低限电压，且所述第一基准电压的电压值高于所述第二基准电压的电压值；
第一与非门的第二输入端连接使能信号，其输出端连接第三与非门的第一输入端；
第二与非门的第二输入端连接第三与非门的输出端，其输出端连接第三与非门的第二输入端并输出开关控制信号控制所述开关的开启和关断；
第三非门的输入端连接第二非门的输出端，其输出端输出第一标志信号；
所述同步时钟信号产生模块包括延时单元、第四非门、第五非门、第六非门、第七非门、第八非门、第九非门、第一与门、第四与非门、第二恒流源、第一电阻、第一电容、第二电容、第一锁存器、第一斯密特触发器、第二斯密特触发器、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管MN2，其中第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管MN2为具有驱动能力的MOS管；
延时单元的输入端连接所述第一标志信号，其输出端通过第四非门后连接第一锁存器的S输入端；
第五非门的输入端连接所述第二标志信号，其输出端连接第一锁存器的R输入端；
第八非门的输入端连接使能信号，其接地端通过第二恒流源后接地，其输出端连接第一斯密特触发器的输入端并通过第一电容后接地；
第一与门的第一输入端连接第一锁存器的输出端，其第二输入端连接第一斯密特触发器的输出端和第四与非门的第一输入端，其输出端连接第六非门的输入端；
第七非门的输入端连接第六非门的输出端和第二NMOS管的栅极，其输出端连接第二PMOS管的栅极；
第四与非门的第二输入端连接所述第二标志信号，其输出端连接第九非门的输入端；
第九非门的接地端通过第一电阻后接地，其输出端连接第二斯密特触发器的输入端并通过第二电容后接地；
第一PMOS管的源极连接电源，其栅极连接第一NMOS管的栅极和第二斯密特触发器的输出端，其漏极连接第二PMOS管的源极；
第二NMOS管的漏极连接第二PMOS管的漏极并产生所述振荡器电路的输出时钟信号连接至所述振荡器电路的时钟端，其源极连接第一NMOS管的漏极；
第一NMOS管的源极接地；
所述检测外部时钟信号模块包括第四比较器、第五比较器、第二与门、第十非门、第十一非门和第二锁存器，
第四比较器的负向输入端连接第四基准电压，其正向输入端连接所述振荡器电路的输入信号，其输出端连接第二与门的第一输入端；
所述第一标志信号经过第十非门后连接第二锁存器的S输入端，所述第二标志信号经过第十一非门后连接第二锁存器的R输入端；
第二与门的第二输入端连接第二锁存器的输出端，其第三输入端连接使能信号，其输出端连接第五比较器的使能端；
第五比较器的负向输入端连接第五基准电压，其正向输入端连接所述振荡器电路的时钟端，其输出端作为所述检测外部时钟信号模块的输出端；所述振荡器电路的时钟端还连接外部时钟信号；
所述防内外时钟信号互扰模块包括第十二非门、第十三非门、第十四非门、第十五非门、第五与非门、第三与门、第三锁存器、第一D触发器、第二D触发器、第三PMOS管、第三NMOS管、第二电阻、第三电容和第三斯密特触发器，
所述第一标志信号经过第十二非门后连接第三锁存器的S输入端，所述第二标志信号经过第十三非门后连接第三锁存器的R输入端；
第一D触发器的数据输入端连接高电平，其时钟输入端连接所述检测外部时钟信号模块的输出端，其置位端连接所述第一标志信号，其输出端连接第五与非门的第一输入端；
第五与非门的第二输入端连接第三锁存器的输出端，其输出端连接第三PMOS管和第三NMOS管的栅极；
第三PMOS管的源极连接电源，其漏极连接第二电阻的一端、第三电容的一端和第三斯密特触发器的输入端；
第三NMOS管的漏极连接第二电阻的另一端，其源极连接第三电容的另一端并接地；
第十四非门的输入端连接第三斯密特触发器的输出端，其输出端连接第二D触发器的数据输入端；
第二D触发器的时钟输入端连接所述第一标志信号，其输出端通过第十五非门后连接第三与门的第一输入端；
第三与门的第二输入端连接使能信号，其输出端连接所述振荡器主体模块中第二比较器的使能端。
具体的，所述振荡器电路的输入信号由外挂电阻和外挂电容产生，外挂电阻的一端连接电源，另一端通过外挂电容后接地；电源通过外挂电阻给外挂电容充电，所述外挂电容上的电压为所述振荡器电路的输入信号。
具体的，所述第四基准电压的电压值高于所述第三基准电压的电压值。
本发明的有益效果为：本发明提出了一种新的同步外部频率的方式，避免了传统频率同步方法中采用复杂的锁相环结构；并且本发明提出的一种双向频率同步振荡器电路既可以同频至高频时钟信号又可以同频至低频时钟信号，同时在不增加芯片管脚的情况下也可以输出同步时钟信号；本发明在相同的成本下，可以实现更多的功能，提升了芯片应用的灵活性。
附图说明
图1本发明提出的一种双向频率同步振荡器电路中振荡器主体模块的电路图。
图2本发明提出的一种双向频率同步振荡器电路中同步时钟信号产生模块的电路图。
图3本发明提出的一种双向频率同步振荡器电路中检测外部时钟信号模块的电路图。
图4本发明提出的一种双向频率同步振荡器电路中防内外时钟信号互扰模块的电路图。
图5本发明提出的一种双向频率同步振荡器电路输出同步时钟信号的时序图。
图6本发明提出的一种双向频率同步振荡器电路同步至高频时钟信号的时序图。
图7本发明提出的一种双向频率同步振荡器电路同步至低频时钟信号的时序图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的阐述。
本发明提出一种双向频率同步振荡器电路，包括四个部分，分别是图1、图2、图3、图4所示的振荡器主体模块、同步时钟信号产生模块、检测外部时钟信号模块和防内外时钟信号互扰模块。振荡器主体模块连接外挂电阻控制外挂电容周期性充放电产生的三角波信号，内部包括外挂电容的充放电电路以相关控制电路；同步时钟信号产生模块在外部没有时钟信号时，将振荡器主体模块产生的时钟信号输出，可作为其他电源系统的时钟信号；检测外部时钟信号模块主要是用来检测外部是否有时钟信号，检测到外部时钟信号时通过控制振荡器主体模块同步至外部时钟信号；防内外时钟信号互扰模块主要是用来避免外部时钟信号与内部所产生的时钟信号相互干扰，当检测到外部时钟信号时振荡器电路就不会产生内部时钟信号；若外部没有时钟信号，振荡器电路内部就产生时钟信号；因此，两者不会同时出现，避免逻辑错误。
如图1，振荡器主体模块包括第一恒流源Id1、开关、第一比较器CP1、第二比较器CP2、第三比较器CP3、第一或门OR1、第一非门INV1、第二非门INV2、第三非门INV3、第一与非门NAND1、第二与非门NAND2和第三与非门NAND3，开关的一端连接振荡器电路的输入信号RTCT、第一比较器CP1和第一比较器CP2的正向输入端、以及第三比较器CP3的负向输入端，其另一端通过第一恒流源Id1后接地；第一比较器CP1的负向输入端连接第一基准电压Vref1，其输出端连接第一或门OR1的第一输入端；第一比较器CP2的负向输入端连接第二基准电压Vref2，其输出端连接第一或门OR1的第二输入端并输出第二标志信号RTCT_Max；第一或门OR1的第三输入端连接检测外部时钟信号模块的输出端，其输出端通过第一非门INV1后连接第二与非门NAND2的第一输入端；第三比较器CP3的正向输入端连接第三基准电压Vref3，其输出端连接第二非门INV2的输入端和第一与非门NAND1的第一输入端；第一与非门NAND1的第二输入端连接使能信号，其输出端连接第三与非门NAND3的第一输入端；第二与非门NAND2的第二输入端连接第三与非门NAND3的输出端，其输出端连接第三与非门NAND3的第二输入端并输出开关控制信号Id_Ctrl控制开关的开启和关断；第三非门的输入端连接第二非门INV2的输出端，其输出端输出第一标志信号Clr_H。
振荡器电路的输入信号RTCT为三角波信号，如图1所示，振荡器电路的输入信号RTCT由外挂电阻RT和外挂电容CT产生，外挂电阻RT的一端连接电源VREF，另一端通过外挂电容CT后接地；电源VREF通过外挂电阻RT给外挂电容CT充电，外挂电容CT上的电压即为产生振荡器电路的输入信号RTCT。
第一基准电压Vref1和第二基准电压Vref2为高限电压，第三基准电压Vref3为低限电压，且为了实现振荡器可以同频至低频信号需要将第一基准电压Vref1的电压值设置为高于第二基准电压Vref2的电压值，当第二比较器不使能时高限电压从第二基准电压Vref2提高到第一基准电压Vref1，使得外挂电容CT充电时间增加，从而降低频率。第二比较器的使能信号由防内外时钟信号互扰模块产生，当防内外时钟信号互扰模块检测到外部时钟信号时，输出第二比较器的使能信号CP2_EN为低电平，第二比较器CP2失效；当防内外时钟信号互扰模块没有检测到外部时钟信号时，输出第二比较器的使能信号CP2_EN为高电平，第二比较器CP2正常工作。
当外挂电容CT上电压(即振荡器电路的输入信号RTCT)达到振荡器高限电压(第二比较器CP2正常工作时将振荡器电路的输入信号RTCT与第二基准电压Vref2进行比较，第二比较器CP2失效时将振荡器电路的输入信号RTCT与第一基准电压Vref1进行比较)时，第二比较器CP2(或者第一比较器CP1)的输出为高，经过第一或门OR1和第一非门INV1以及第二与非门NAND2和第三与非门NAND3后输出开关控制信号Id_Ctrl控制开关闭合，从而控制外挂电容CT经由第一恒流源Id1向地放电；当外挂电容CT上电压降低至低限电压级第三基准电压Vref3时，第三比较器CP3输出高电平脉冲，经过第一或门OR1和第一非门INV1以及第二与非门NAND2和第三与非门NAND3后输出信号开关控制信号Id_Ctrl控制开关断开，关断第一恒流源Id1，外挂电容CT放电完成，由此完成了一个周期的充放电。
根据外挂电阻RT和电容CT的节点充放电电流情况，可以得出该振荡器电路所确定的充电时间TON为：
Figure BDA0002359609030000061
放电时间TOFF为：
Figure BDA0002359609030000062
在主体振荡器电路的基础上，实现双向频率同步功能是本发明的关键所在，下面结合其他模块的具体电路来说明该过程。
如图2所示，同步时钟信号产生模块包括延时单元、第四非门INV4、第五非门INV5、第一锁存器Latch1、第一与门AND1、第六非门INV6、第七非门INV7、第八非门INV8、第二恒流源Id2、第一电容C1、第一斯密特触发器SMIT1、第四与非门NAND4、第九非门INV9、第一电阻R1、第二电容C2、第二斯密特触发器SMIT2、第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2，延时单元的输入端连接第一标志信号Clr_H，其输出端通过第四非门INV4后连接第一锁存器Latch1的S输入端；第五非门INV5的输入端连接第二标志信号RTCT_Max，其输出端连接第一锁存器Latch1的R输入端；第八非门INV8的输入端连接使能信号EN，其接地端通过第二恒流源Id2后接地，其输出端连接第一斯密特触发器SMIT1的输入端并通过第一电容C1后接地；第一与门AND1的第一输入端连接第一锁存器Latch1的输出端，其第二输入端连接第一斯密特触发器SMIT1的输出端和第四与非门NAND4的第一输入端，其输出端连接第六非门INV6的输入端；第七非门INV7的输入端连接第六非门INV6的输出端和第二NMOS管MN2的栅极，其输出端连接第二PMOS管MP2的栅极；第四与非门NAND4的第二输入端连接第二标志信号RTCT_Max，其输出端连接第九非门INV9的输入端；第九非门INV9的接地端通过第一电阻R1后接地，其输出端连接第二斯密特触发器SMIT2的输入端并通过第二电容C2后接地；第一PMOS管MP1的源极连接电源VREF，其栅极连接第一NMOS管MN1的栅极和第二斯密特触发器SMIT2的输出端，其漏极连接第二PMOS管MP2的源极；第二NMOS管MN2的漏极连接第二PMOS管MP2的漏极并产生振荡器电路的输出时钟信号连接至振荡器电路的时钟端SYNC，其源极连接第一NMOS管MN1的漏极；第一NMOS管MN1的源极接地。
第一标志信号Clr_H为外挂电容CT开始充电的标志信号，为方波脉冲，持续时间短；第二标志信号RTCT_Max为没有外部时钟信号时外挂电容CT开始放电的标志信号，为方波脉冲，持续时间短。当芯片外部上电完成后，使能信号EN为高，经过第二恒流源Id2、第一电容C1和第一斯密特触发器SMIT1产生一定时间延时后，后续逻辑开始正常工作。当第一标志信号Clr_H为高，经延时单元的一定延时后，第一锁存器Latch1输出为高电平；当第二标志信号RTCT_Max为高电平脉冲时，第一锁存器Latch1输出为低电平，第六非们INV6的输出信号Ctrl_L和第七非门INV7的输出信号Ctrl_H分别为高电平和低电平，第二NMOS管MN2和第二PMOS管MP2都处于导通的状态。第九非门INV9快速对第二电容C2充电，第二斯密特触发器SMIT2输出低电平，第一PMOS管MP1打开，振荡器电路的时钟端SYNC被拉至高电平。窄方波脉冲的第二标志信号RTCT_Max变为低电平时，第二电容C2经过第一电阻R1向地放电，经过一定时间后，第二电容C2上为低电平，第二斯密特触发器SMIT2输出为高，振荡器电路的时钟端SYNC被拉至地电位。由于第一电阻R1的存在，使得振荡器电路的时钟端SYNC输出的方波信号即振荡器电路的输出时钟信号相对于第二标志信号RTCT_Max宽度变宽。振荡器电路的时钟端SYNC输出的输出时钟信号可以作为其他芯片的同步时钟信号，因此输出第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2需要具有一定的驱动能力，可以根据负载情况设置第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2的驱动能力。第一标志信号Clr_H需要延时是为了输出高占空比的高频时钟信号，这是因为产生高占空比的高频时钟信号时，外挂电容CT放电时间短，有可能会小于该电路的输出时钟信号；第一NMOS管MN1和第二NMOS管MN2提前关断，振荡器电路的时钟端SYNC的输出时钟信号会处于中间电位；这可能会使得后续逻辑发生错误。而使能信号EN需要延时，这是因为在芯片刚开始建立的时候，输出时钟信号和外部时钟信号容易相互干扰，因此开始阶段需要屏蔽该模块，待稳定后该模块开始作用。
如图3所示，检测外部时钟信号模块包括第四比较器CP4、第五比较器CP5、第二与门AND2、第十非门INV10、第十一非门INV11和第二锁存器Latch2，第四比较器CP的负向输入端连接第四基准电压Vref4，其正向输入端连接振荡器电路的输入信号RTCT，其输出端连接第二与门AND2的第一输入端；第一标志信号Clr_H经过第十非门INV10后连接第二锁存器Latch2的S输入端，第二标志信号RTCT_Max经过第十一非门INV11后连接第二锁存器Latch2的R输入端；第二与门AND2的第二输入端连接第二锁存器Latch2的输出端，其第三输入端连接使能信号EN，其输出端连接第五比较器CP5的使能端；第五比较器CP5的负向输入端连接第五基准电压Vref5，其正向输入端连接振荡器电路的时钟端，其输出端作为检测外部时钟信号模块的输出端连接振荡器主体模块中第一或门OR1。
振荡器电路的时钟端还连接外部时钟信号，即振荡器电路的时钟端既连接外部时钟信号，还在没有检测到外部时钟信号时输出振荡器电路产生的输出时钟信号。第五比较器CP5正向输入端连接的振荡器电路的时钟端SYNC用来检测外部时钟信号，由第一标志信号Clr_H和第二标志信号RTCT_Max决定第二锁存器Latch2的Q输出端为高时，且当振荡器电路的输入信号RTCT电压超过第四基准电压Vref4时，第四比较器CP4的输出DT_H为高电平，则第二与门AND2输出的第五比较器CP5的使能信号CP5_EN为高电平，第五比较器CP5开始工作。振荡器电路的时钟端SYNC电压超过第五基准电压Vref5(第五基准电压Vref5用于确定外部时钟信号高电平阈值)时，第五比较器CP5的输出信号SYNC_H为高电平脉冲信号，第五比较器CP5的输出信号SYNC_H作为检测外部时钟信号模块的输出信号连接振荡器主体模块中第一或门OR1的输入端，高电平脉冲信号SYNC_H通过第一或非门OR1控制第一恒流源Id1对外挂电容CT进行放电，由此实现同步至外部时钟信号。
一些实施例中将第四基准电压Vref4设置得比振荡器电路的输入信号RTCT低限电压(即第三基准电压Vref3)高，可以以此来防止外部时钟频率相对于本发明的振荡器所确定的频率太高时，外挂电容CT短时间充放电，后续逻辑来不及响应，造成一定混乱，由此确定了本发明的振荡器可以同步外部时钟信号的最高频率。第一标志信号Clr_H为高电平，第二锁存器Latch2的Q输出端为高电平，第二标志信号RTCT_Max为高时第二锁存器Latch2的Q输出端为低电平，由此保证外部检测外部时钟信号只在外挂电容CT充电阶段；由图2可知，输出同步时钟信号在外挂电容CT放电阶段，检测外部时钟信号和内部时钟信号产生时间处于不同的时间段，避免两者同时出现，使电路发生异常。
防内外时钟信号互扰模块用于防止外部时钟信号与内部所产生的时钟信号相互干扰，如图4所示，防内外时钟信号互扰模块包括第十二非门INV12、第十三非门INV13、第三锁存器Latch3、第一D触发器DFF1、第五与非门NAND5、第三PMOS管MP3、第三NMOS管MN3、第一电阻R1、第三电容C3、第三斯密特触发器SMIT3、第十四非门INV14、第二D触发器DFF2、第十五非门INV15和第三与门AND3，第一标志信号Clr_H经过第十二非门INV12后连接第三锁存器Latch3的S输入端，第二标志信号RTCT_Max经过第十三非门INV13后连接第三锁存器Latch3的R输入端；第一D触发器DFF1的数据输入端连接高电平，其时钟输入端连接检测外部时钟信号模块的输出端输出的SYNC_H信号，其置位端连接第一标志信号Clr_H，其输出端连接第五与非门NAND5的第一输入端；第五与非门NAND5的第二输入端连接第三锁存器Latch3的输出端，其输出端连接第三PMOS管MP3和第三NMOS管MN3的栅极；第三PMOS管MP3的源极连接电源VREF，其漏极连接第二电阻R2的一端、第三电容C3的一端和第三斯密特触发器SMIT3的输入端；第三NMOS管MN3的漏极连接第二电阻R2的另一端，其源极连接第三电容C3的另一端并接地；第十四非门INV14的输入端连接第三斯密特触发器SMIT3的输出端，其输出端连接第二D触发器DFF2的数据输入端；第二D触发器DFF2的时钟输入端连接第一标志信号Clr_H，其输出端通过第十五非门INV15后连接第三与门AND3的第一输入端；第三与门AND3的第二输入端连接使能信号EN，其输出端输出振荡器主体模块中第二比较器CP2的使能信号CP2_EN连接第二比较器CP2的使能端。
第三锁存器Latch3的Q输出端在外挂电容CT充电阶段保持为高电平状态(工作原理类似于图3中检测外部时钟信号模块的第二锁存器Latch2)。当检测外部时钟信号模块的输出信号SYNC_H为高电平，第一触发器DFF1将高电平信号传递给第五与非门NAND5的输入端，因此第五与非门NAND5的输出为低电平，第三PMOS管MP3快速将第三电容C3充电至高电平，因此第二触发器DFF2的D端为高电平；此时由于检测外部时钟信号模块的输出信号SYNC_H为高，外挂电容CT开始放电，第二标志信号RTCT_Max不会产生，第三锁存器Latch3的Q输出端始终保持为高；当外挂电容CT放电完成重新开始充电时，第一标志信号Clr_H为高，第一D触发器的DFF1的Q输出端为低，经过第二电阻R2和第三电容C3的延时，第二触发器DFF2的输出输入端即D端保持一段时间的高电平，以保证第一标志信号Clr_H上升沿到来时，第二D触发器DFF2可以采样其数据输入端即D端高电平信号。之后第三与门AND3输出低电平的第二比较器CP2的使能信号CP2_EN，该信号使得振荡器主体模块中第二比较器CP2的输出始终为低，第二比较器CP2失效，即第二标志信号RTCT_Max始终保持为低电平的状态，此时振荡器的高限比较器由第一比较器CP1决定，第一基准电压Vref1决定了振荡器可以到达的最低频率。所以，当外挂电阻RT的阻值和外挂电容CT的电容值确定时，本发明提出的这种振荡器可以同步至外部时钟信号，频率可高可低。若没有外部时钟信号，检测外部时钟信号模块的输出信号SYNC_H始终为低电平，同时在第一标志信号Clr_H上升沿到来之前，第二D触发器DFF2的正向输出端为低电平。因此，第三与门AND3输出的第二比较器CP2的使能信号CP2_EN始终为高电平，第二比较器CP2处于正常工作状态。第二标志信号RTCT_Max正常产生，仍然可以产生同步时钟信号以便其他模块使用。在产生同步时钟信号时，图3中第五比较器CP5有可能暂时处于工作状态，SYNC_H信号暂时输出高电平，当第二锁存器Latch2响应后，第五比较器CP5失效，SYNC_H信号为低电平；由于第二标志信号RTCT_Max为高电平脉冲状态，所以当第一标志信号Clr_H上升沿到来之前，第二D触发器的数据输入端即D端始终保持为低电平的状态，所以在下一周期第三与门AND3的输出信号CP2_EN仍然为高电平。
图5为本发明提出的一种双向频率同步振荡器电路输出同步时钟信号的时序图。当振荡器电路的输入信号RTCT电压达到第二基准电压Vref2时，第二标志信号RTCT_Max输出窄脉冲，经过一定拓展电路后在时钟端SYNC输出时钟信号。当振荡器电路的输入信号RTCT电压高于第四基准电压Vref4时，第四比较器CP4的输出信号DT_H为高电平。DFF2_D为第二触发器的数据输入端即D端信号，在振荡器电路的输入信号RTCT放电阶段，虽然SYNC_H信号为高，但是第一D触发器的输出为低，所以第二D触发器的D端保持为低电平状态；在RTCT充电阶段，第一D触发器DFF1的Q输出端保持为低电平，所以第二D触发器DFF2的数据输入端即D端保持为低电平状态。所以，外部无时钟信号时，本发明提出的振荡器在时钟端SYNC会产生输出时钟信号，可以作为其他电路的同步时钟信号。
图6为本发明提出的一种双向频率同步振荡器电路同步至高频时钟信号时序图。只有在外挂电容CT充电阶段以及振荡器电路的输入信号RTCT电压高于第四基准电压Vref4的时候才检测外部时钟信号，所以前两个SYNC脉冲信号不被检测，第二标志信号RTCT_Max输出高电平脉冲信号。当检测到时钟端SYNC出现外部高频时钟信号时，外挂电容CT开始放电，SYNC_H信号输出为高，第一标志信号Clr_H上升沿到来时第二D触发器DFF2的数据输入端即D端仍然保持高电平状态，所以输出信号CP2_EN输出低电平，第二比较器CP2不工作，之后的每个周期振荡器电路的输入信号RTCT都同步至外部高频时钟信号。
图7为本发明提出的一种双向频率同步振荡器电路同步至低频时钟信号时序图。时钟端SYNC第一个信号不被检测，因为振荡器电路的输入信号RTCT电压小于第四基准电压Vref4。第二标志信号RTCT_Max会输出一个窄脉冲。当时钟端SYNC检测到外部低频时钟信号时，同样，CP2_EN为低电平，使得第二比较器CP2不工作，第一比较器CP1仍然在工作状态。此时，RTCT高限参考电压由第二基准电压Vref2上升至第一基准电压Vref1，因此可以同步至外部低频时钟信号；外部时钟信号最低频率由第一基准电压Vref1决定。时钟端SYNC检测到外部时钟信号，外挂电容CT开始放电，由此周期性重复，所以RTCT可以同步至外部低频时钟信号。同样，由于第二比较器CP2失效，第二标志信号RTCT_Max不输出脉冲信号，内部时钟信号产生电路处于不工作状态。因此，时钟端SYNC既作为输出管脚也作为输入管脚，经过相关逻辑处理后，两者不会相互干扰从而对电路产生潜在的影响。
综上所述，本发明提出了一种双向频率同步振荡器电路，通过检测外部时钟信号模块检测外部是否存在时钟信号，利用防内外时钟信号互扰模块使能第二比较器，使得没有检测到外部时钟信号时使能第二比较器，将RTCT信号与第二基准电压进行比较控制外挂电容充放电，振荡器电路内部产生输出时钟信号；当检测到外部时钟信号时不使能第二比较器，检测外部时钟信号模块的输出信号控制外挂电容CT进行放电，实现与外部时钟信号的同频。使用一个时钟管脚既产生内部电路的输出时钟信号又同步至外部时钟信号，且不会产生相互的干扰，既可以同频至高频时钟信号又可以同频至低频时钟信号，应用范围广。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种双向频率同步振荡器电路，其特征在于，包括振荡器主体模块、同步时钟信号产生模块、检测外部时钟信号模块和防内外时钟信号互扰模块，
所述振荡器主体模块包括第一恒流源、开关、第一比较器、第二比较器、第三比较器、第一或门、第一非门、第二非门、第三非门、第一与非门、第二与非门和第三与非门，
开关的一端连接所述振荡器电路的输入信号、第一比较器和第二比较器的正向输入端、以及第三比较器的负向输入端，其另一端通过第一恒流源后接地；
所述振荡器电路的输入信号为三角波信号；
第一比较器的负向输入端连接第一基准电压，其输出端连接第一或门的第一输入端；
第二比较器的负向输入端连接第二基准电压，其输出端连接第一或门的第二输入端并输出第二标志信号；
第一或门的第三输入端连接所述检测外部时钟信号模块的输出端，其输出端通过第一非门后连接第二与非门的第一输入端；
第三比较器的正向输入端连接第三基准电压，其输出端连接第二非门的输入端和第一与非门的第一输入端；
所述第一基准电压和所述第二基准电压为高限电压，所述第三基准电压为低限电压，且所述第一基准电压的电压值高于所述第二基准电压的电压值；
第一与非门的第二输入端连接使能信号，其输出端连接第三与非门的第一输入端；
第二与非门的第二输入端连接第三与非门的输出端，其输出端连接第三与非门的第二输入端并输出开关控制信号控制所述开关的开启和关断；
第三非门的输入端连接第二非门的输出端，其输出端输出第一标志信号；
所述同步时钟信号产生模块包括延时单元、第四非门、第五非门、第六非门、第七非门、第八非门、第九非门、第一与门、第四与非门、第二恒流源、第一电阻、第一电容、第二电容、第一锁存器、第一斯密特触发器、第二斯密特触发器、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管MN2，其中第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管MN2为具有驱动能力的MOS管；
延时单元的输入端连接所述第一标志信号，其输出端通过第四非门后连接第一锁存器的S输入端；
第五非门的输入端连接所述第二标志信号，其输出端连接第一锁存器的R输入端；
第八非门的输入端连接使能信号，其接地端通过第二恒流源后接地，其输出端连接第一斯密特触发器的输入端并通过第一电容后接地；
第一与门的第一输入端连接第一锁存器的输出端，其第二输入端连接第一斯密特触发器的输出端和第四与非门的第一输入端，其输出端连接第六非门的输入端；
第七非门的输入端连接第六非门的输出端和第二NMOS管的栅极，其输出端连接第二PMOS管的栅极；
第四与非门的第二输入端连接所述第二标志信号，其输出端连接第九非门的输入端；
第九非门的接地端通过第一电阻后接地，其输出端连接第二斯密特触发器的输入端并通过第二电容后接地；
第一PMOS管的源极连接电源，其栅极连接第一NMOS管的栅极和第二斯密特触发器的输出端，其漏极连接第二PMOS管的源极；
第二NMOS管的漏极连接第二PMOS管的漏极并产生所述振荡器电路的输出时钟信号连接至所述振荡器电路的时钟端，其源极连接第一NMOS管的漏极；
第一NMOS管的源极接地；
所述检测外部时钟信号模块包括第四比较器、第五比较器、第二与门、第十非门、第十一非门和第二锁存器，
第四比较器的负向输入端连接第四基准电压，其正向输入端连接所述振荡器电路的输入信号，其输出端连接第二与门的第一输入端；
所述第一标志信号经过第十非门后连接第二锁存器的S输入端，所述第二标志信号经过第十一非门后连接第二锁存器的R输入端；
第二与门的第二输入端连接第二锁存器的输出端，其第三输入端连接使能信号，其输出端连接第五比较器的使能端；
第五比较器的负向输入端连接第五基准电压，其正向输入端连接所述振荡器电路的时钟端，其输出端作为所述检测外部时钟信号模块的输出端；所述振荡器电路的时钟端还连接外部时钟信号；
所述防内外时钟信号互扰模块包括第十二非门、第十三非门、第十四非门、第十五非门、第五与非门、第三与门、第三锁存器、第一D触发器、第二D触发器、第三PMOS管、第三NMOS管、第二电阻、第三电容和第三斯密特触发器，
所述第一标志信号经过第十二非门后连接第三锁存器的S输入端，所述第二标志信号经过第十三非门后连接第三锁存器的R输入端；
第一D触发器的数据输入端连接高电平，其时钟输入端连接所述检测外部时钟信号模块的输出端，其置位端连接所述第一标志信号，其输出端连接第五与非门的第一输入端；
第五与非门的第二输入端连接第三锁存器的输出端，其输出端连接第三PMOS管和第三NMOS管的栅极；
第三PMOS管的源极连接电源，其漏极连接第二电阻的一端、第三电容的一端和第三斯密特触发器的输入端；
第三NMOS管的漏极连接第二电阻的另一端，其源极连接第三电容的另一端并接地；
第十四非门的输入端连接第三斯密特触发器的输出端，其输出端连接第二D触发器的数据输入端；
第二D触发器的时钟输入端连接所述第一标志信号，其输出端通过第十五非门后连接第三与门的第一输入端；
第三与门的第二输入端连接使能信号，其输出端连接所述振荡器主体模块中第二比较器的使能端。
2.根据权利要求1所述的双向频率同步振荡器电路，其特征在于，所述振荡器电路的输入信号由外挂电阻和外挂电容产生，外挂电阻的一端连接电源，另一端通过外挂电容后接地；电源通过外挂电阻给外挂电容充电，所述外挂电容上的电压为所述振荡器电路的输入信号。
3.根据权利要求1或2所述的双向频率同步振荡器电路，其特征在于，所述第四基准电压的电压值高于所述第三基准电压的电压值。
CN202010017879.6A 2020-01-08 2020-01-08 一种双向频率同步振荡器电路 Active CN111181552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010017879.6A CN111181552B (zh) 2020-01-08 2020-01-08 一种双向频率同步振荡器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010017879.6A CN111181552B (zh) 2020-01-08 2020-01-08 一种双向频率同步振荡器电路

Publications (2)

Publication Number Publication Date
CN111181552A CN111181552A (zh) 2020-05-19
CN111181552B true CN111181552B (zh) 2023-03-24

Family

ID=70658067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010017879.6A Active CN111181552B (zh) 2020-01-08 2020-01-08 一种双向频率同步振荡器电路

Country Status (1)

Country Link
CN (1) CN111181552B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020172B (zh) * 2020-09-15 2023-04-18 铠强科技(平潭)有限公司 一种电源传输信号的led灯控制芯片
CN114041639B (zh) * 2021-11-10 2022-09-02 陕西亚成微电子股份有限公司 一种传感器供电管理系统及方法
CN116599465B (zh) * 2023-07-19 2023-12-08 芯天下技术股份有限公司 一种振荡器电路及存储芯片
CN117200752B (zh) * 2023-09-18 2024-04-05 江苏帝奥微电子股份有限公司 一种同步高频方波信号电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103368528A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 振荡器
CN206149227U (zh) * 2016-10-21 2017-05-03 深圳市汇春科技股份有限公司 一种快启动低功耗时钟振荡器
CN108494384A (zh) * 2018-04-16 2018-09-04 电子科技大学 一种用于振荡器的修调电路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088590B2 (ja) * 1993-06-11 2000-09-18 キヤノン株式会社 位相同期信号発生装置
JP3275222B2 (ja) * 1994-03-04 2002-04-15 富士通株式会社 位相同期発振器
JP3234974B2 (ja) * 1997-09-29 2001-12-04 エルジー セミコン カンパニー リミテッド 周波数合成装置
EP0905909B1 (en) * 1997-09-29 2005-12-07 Texas Instruments Incorporated Phase locked loop and method of recovering a clock signal
US6903613B1 (en) * 2002-12-20 2005-06-07 Cypress Semiconductor Corporation Voltage controlled oscillator
ATE460774T1 (de) * 2003-04-02 2010-03-15 Christopher Julian Travis Numerisch gesteuerter oszillator und verfahren zum erzeugen eines ereignis-taktes
JP2006030136A (ja) * 2004-07-21 2006-02-02 Toshiba Corp リアルタイムクロック回路及び半導体集積回路並びに電力量計装置
JP4442363B2 (ja) * 2004-08-24 2010-03-31 株式会社村田製作所 クロック発振器
CN102811054A (zh) * 2011-05-30 2012-12-05 贺林 一种低功耗的松弛振荡器
JP5807508B2 (ja) * 2011-10-24 2015-11-10 株式会社ソシオネクスト 発振回路を有するマイクロコントローラ
JP5853870B2 (ja) * 2012-06-08 2016-02-09 富士通株式会社 クロック分配器及び電子装置
CN103812445B (zh) * 2012-11-06 2017-11-17 比亚迪股份有限公司 一种振荡器
JP2014123796A (ja) * 2012-12-20 2014-07-03 Sony Corp クロック・データ・リカバリ回路、データ受信装置およびデータ送受信システム
CN103297046B (zh) * 2013-05-09 2018-04-13 英特格灵芯片(天津)有限公司 一种锁相环及其时钟产生方法和电路
US9507373B2 (en) * 2013-07-04 2016-11-29 Freescale Semiconductor, Inc. Oscillator circuit and method of generating a clock signal
CN103401553B (zh) * 2013-07-19 2016-02-03 电子科技大学 一种同步振荡器电路
CN103607112B (zh) * 2013-12-01 2016-03-02 西安电子科技大学 自适应开关频率调整电路
CN103888138B (zh) * 2014-03-23 2017-04-12 上海正耘电子科技有限公司 一种输出高精准高频时钟信号的方法及其振荡电路
CN105634445B (zh) * 2015-12-28 2018-07-31 北京时代民芯科技有限公司 一种应用于开关电源的频率可配置的振荡器电路
CN106374881B (zh) * 2016-10-21 2023-10-31 深圳市汇春科技股份有限公司 一种快启动低功耗时钟振荡器
CN107276587B (zh) * 2017-08-16 2020-04-14 电子科技大学 一种具有外部同步功能的振荡器电路
CN108063617A (zh) * 2017-11-20 2018-05-22 珠海慧联科技有限公司 一种低频rc振荡器的时钟频率校准方法和系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103368528A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 振荡器
CN206149227U (zh) * 2016-10-21 2017-05-03 深圳市汇春科技股份有限公司 一种快启动低功耗时钟振荡器
CN108494384A (zh) * 2018-04-16 2018-09-04 电子科技大学 一种用于振荡器的修调电路

Also Published As

Publication number Publication date
CN111181552A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
CN111181552B (zh) 一种双向频率同步振荡器电路
CN107979359B (zh) 一种维持固定脉冲的时钟同步电路
US8248154B2 (en) Charge pump circuit
US6943533B2 (en) Voltage conversion circuit, semiconductor integrated circuit device, and portable terminal
CN101841229B (zh) 一种开关电源的时钟外同步装置
CN106532629A (zh) 一种具有自恢复功能的过流保护电路
EP3591842A1 (en) Rc oscillator watchdog circuit
CN102006039B (zh) 一种复位电路
US20040070433A1 (en) Pulse generator circuit and semiconductor device including same
CN108322211A (zh) 一种i/o接口电路输出状态的检测电路和电子系统
CN107565953B (zh) 一种跳变检测器及时钟频率调节系统的控制电路
CN103152035B (zh) 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器
CN118295857A (zh) 一种时钟电路
CN108089631B (zh) 一种用于微控制器芯片的时钟侦测电路
CN1941629B (zh) 控制晶粒内建终端电阻的装置及方法
CN207853863U (zh) 一种维持固定脉冲的时钟同步电路
CN112583355A (zh) 高精度张弛振荡器
TWI749979B (zh) 控制電路及操作系統
US20240372535A1 (en) Quadrature duty cycle correction circuit
Anuar et al. Adiabatic logic versus CMOS for low power applications
CN111193500B (zh) 一种能够同步外部时钟的振荡器
CN110971215B (zh) 一种与工艺无关的高精度片上时钟产生器
CN116527019B (zh) 一种片内振荡器电路
CN117200752B (zh) 一种同步高频方波信号电路
TWI844207B (zh) 非揮發性記憶體及其電壓偵測電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant