[go: up one dir, main page]

CN1111785C - 可编程控制器系统和在该系统中切换主板功能的方法 - Google Patents

可编程控制器系统和在该系统中切换主板功能的方法 Download PDF

Info

Publication number
CN1111785C
CN1111785C CN98118602A CN98118602A CN1111785C CN 1111785 C CN1111785 C CN 1111785C CN 98118602 A CN98118602 A CN 98118602A CN 98118602 A CN98118602 A CN 98118602A CN 1111785 C CN1111785 C CN 1111785C
Authority
CN
China
Prior art keywords
unit
circuit
groove
power supply
mainboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98118602A
Other languages
English (en)
Other versions
CN1209602A (zh
Inventor
三品一博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Industrial Devices SUNX Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN1209602A publication Critical patent/CN1209602A/zh
Application granted granted Critical
Publication of CN1111785C publication Critical patent/CN1111785C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Programmable Controllers (AREA)
  • Power Sources (AREA)
  • Pinball Game Machines (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种可编程控制器系统，包括：主板，含有多个槽；电源单元，安装到至少一个槽中；CPU单元，安装到至少一个槽中，用于指定一个执行I/O单元用于执行I/O处理；鉴别装置，用于鉴别根据电源单元和CPU单元占用的槽数而改变的I/O单元的转移的位置的总数；校正装置，用于根据I/O单元的转移的位置的总数，校正I/O单元指定信号；以及选择装置，用于根据已校正的I/O指定信号，选择一个安装所指定的I/O单元的实际槽。

Description

可编程控制器系统和在该系统中 切换主板功能的方法
技术领域
本发明涉及一种可编程控制器系统，包括：主板(base board)、以及要安装到主板上的电源单元和CPU单元。
背景技术
已经有了可编程控制器等具有将各个单元安装到主板上的配置的系统(见未经审查的日本专利申请特开平-4-308952、特开平-2-116903、特开平-1-175607、特开平-2-176833等)。
图13是一种传统的可编程制器系统的系统配置图，该系统包括：主板B″；电源单元SU′，用于提供电源；CPU单元CU′，用于执行输入/输出处理和各种算术运算；输入/输出单元(I/O单元)IU1、…、IUn，用于输入/输出操作；等等，以上各单元都安装到主板B″上。该电源单元SU′、CPU单元CU′、I/O单元IU1、…、IUn分别插到主板B″中提供的多个槽上，并且具有要连接到各自的槽中的接线器(connector)上的配对接线器(mating connector)。要安装CPU单元CU′的主板B″称为基本主板(fundamental base board)。另一方面，还有一块扩充主板(extension base board)，通过扩充电缆连接到主板B″中的扩充接线器13上，并用于扩充I/O单元IU1、…、IUn等。基本上，只有电源单元SU′、I/O单元IU1、…、IUn等安装到这样的扩充主板上，而CPU单元CU′则未安装到其上。图中，所示CPU单元CU′是一个占用两个槽的单元。
在基本主板B″中，连接电源单元SU′的电源接线器15、连接CPU单元CU′的CPU接线器16、连接I/O单元IU1、…、IUn的I/O接线器171、…、17n、以及扩充接线器13通过电源线Lp连接在一起，同时，在CPU接线器16、I/O接线器171、…、17n以及扩充接线器13之间提供地址总线AB和数据总线DB。
此外，分别用于选择基本主板B″和扩充主板的主板选择信号US3和US4、以及用于选择安装到各个主板的槽上的I/O单元IU1、…、IUn的I/O选择信号US0至US2均从CPU单元CU′输出。这些选择信号通过CPU接线器16提供给基本主板B″上的选择电路18。在选择电路18中，根据提供的选择信号，向连接到I/O单元IU1、…、IUn上的I/O接线器171、…、17n中被选择的接线器提供槽选择信号。用这样的方式，通过I/O接线器171、…、17n向I/O单元IU1、…、IUn提供槽选择信号，并通过该I/O单元和CPU单元CU′之间的地址总线和数据总线执行数据的输入/输出。
另一方面，在基本主板B″和扩充主板B″中，各个槽被排列为一排。如图14(a)所示，安装到各自的槽0、…、n上的电源单元SU′、CPU单元CU′、以及I/O单元IU1、…、IUn被相邻地并排排列。
然而，如图14(b)所示，当电源单元为高容量电源单元SU″时，其体积很大，以致电源单元占用基本主板B″的两个槽(电源槽和槽0)。此时，由于原来要安装CPU单元CU′的槽0被电源单元SU″占用了，所以若要安装CPU单元CU′就必须将其转移到相邻的槽1上。然后，用这样的方式将要安装I/O单元IU1、…、IUn的槽依次地逐个转移，例如，将要安装I/O单元IU1的槽从槽1转移到槽2。因此，有一个问题就是，在布线时固定了来自上述选择电路18的槽选择信号，而I/O单元IU1、…、IUn的I/O单元识别号(selectnumber)(用于识别I/O单元IU1、…、IUn的标号)却改变了。此外，如图14(a)和(b)所示，将基本主板B″与扩充板互相比较可见，槽的物理位置和I/O单元识别号根据CPU单元CU′的安装与否而变得不同。既然这两种主板不能互相通用，所以就必须分别提供基本主板B″和扩充板。
发明内容
本发明的目的是解决上述问题，即，提供一种主板以及安装到主板上的电源单元和CPU单元，即使当电源单元和CPU单元的宽度独立地及分别地改变时，或即使当CPU单元未安装时，主板上安装I/O单元等的槽也能被正确地识别。
为实现上述目的，根据本发明的一个方面，本发明提供一种可编程控制器系统，包括：主板，含有多个槽；电源单元，安装到该多个槽的至少一个槽上，用于向主板供电；至少一个I/O单元，都安装到剩余槽上，用于执行I/O处理；在主板上提供的控制信号端子，用于输入I/O单元指定信号，以指定一个执行该I/O处理的I/O单元；以及选择装置，用于选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽，其特征在于该可编程控制器系统：鉴别装置，用于鉴别根据电源单元占用的槽数而改变的I/O单元的转移的位置的总数，包括：第一电路，具有不可改变的配置；以及第二电路，具有可根据电源单元占用的槽数而变化的配置；以及校正装置，用于根据鉴别装置鉴别出的I/O单元的转移的位置的总数，校正I/O单元指定信号，以便该选择装置能根据已校正的I/O指定信号，选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽。
根据本发明的另一方面，提供一种可编程控制器系统，包括：主板，含有多个槽；电源单元，安装到所述多个槽的至少一个槽上，用于向主板供电；至少一个I/O单元，都安装到剩余槽上，用于执行I/O处理；以及CPU单元，安装到所述多个槽的至少一个槽上，用于输出I/O单元指定信号，以便指定一个执行I/O单元处理的I/O单元；选择装置，用于选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽，其特征在于该可编程控制器系统：鉴别装置，用于鉴别根据电源单元和CPU单元占用的槽数而改变的I/O单元的转移的位置的总数；以及校正装置，用于根据鉴别装置鉴别出的I/O单元的转移的位置的总数，校正I/O单元指定信号，以便根据已校正的I/O指定信号，选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽。
具体地说，鉴别装置包括：第一电路，具有不可改变的配置；第二电路，具有根据电源单元占用的槽数而变化的配置；以及第三电路，具有根据CPU单元占用的槽数而变化的配置；并且，其中，I/O单元的转移的位置的总数唯一地取决于第一电路、第二电路、以及第三电路的组合。
第一电路是在主板上提供的逻辑电路；第二电路在电源单元中提供；而第三电路在CPU单元中提供，并且当电源单元安装到主板上时，第一电路、第二电路、和第三电路唯一地形成向校正装置输出鉴别信号的鉴别电路。
在系统中，当占用主板的槽的电源单元和CPU单元的宽度独立地改变时，或当CPU单元未安装时，能分别得到不同的识别信号。因此，即使在这种情况下，也能够正确地识别安装I/O单元等的槽。
此外，本发明还采用了一种方法，用于切换该可编程控制器系统中的主板的功能。该方法包括以下步骤：在主板上的多个槽中的至少一个槽上，安装用于向主板供电的电源单元；在其中一个槽上可拆卸地安装CPU单元，用于输出I/O单元指定信号，以从安装到剩余槽上的至少一个I/O单元中，指定一个执行I/O单元用于执行I/O处理；检测CPU单元是否安装到主板上；当检测到CPU单元存在时，鉴别根据电源单元和CPU单元占用的槽数而改变的I/O单元的转移的位置的总数；根据鉴别装置鉴别出的I/O单元的转移的位置的总数，校正I/O单元指定信号；根据已校正的I/O指定信号，选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽；以及将主板上的控制信号端子切换为输出端子，并且当检测到CPU单元不存在时，将控制信号端子切换为输入端子，并通过该控制端子从外部单元接收I/O单元指定信号；鉴别根据电源单元占用的槽数而改变的I/O单元的转移的位置的总数；根据鉴别装置鉴别出的I/O单元的转移的位置的总数，校正I/O单元指定信号；以及根据已校正的I/O指定信号，选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽。
在该方法中，当检测到CPU单元不存在时，I/O单元的转移的位置的总数唯一地取决于第一电路和第二电路的组合，第一电路在主板中提供，具有不可改变的配置，而第二电路在电源单元中提供，具有根据电源单元占用的槽数而变化的配置。
在该方法中，当检测到CPU单元存在时，I/O单元的转移的位置的总数唯一地取决于第一电路、第二电路、以及第三电路的组合，第一电路在主板中提供，具有不可改变的配置，第二电路在电源单元中提供，具有根据电源单元占用的槽数而变化配置，而第三电路在CPU单元中提供，具有根据CPU单元占用的槽数而变化的配置。
因此，与CPU单元是否存在相对应，同一块主板可以被通用为基本主板和扩充主板。
附图说明
附图的简要说明：
图1是本发明的第一个实施例的示意性配置图；
图2是第一个实施例中各种系统配置下的信号图；
图3是第一个实施例中主要部分的电路配置图；
图4是第一个实施例中主板的主要部分的电路配置图；
图5是本发明的第二个实施例的主要部分的电路配置图；
图6是第二个实施例的另一主要部分的电路配置图；
图7是第二个实施例中的标准型电源单元的示意性配置图；
图8是第二个实施例中的高容量电源单元的示意性配置图；
图9是第二个实施例中的标准型CPU单元的示意性配置图；
图10是第二个实施例中的高机能CPU单元的示意性配置图；
图11(a)-(f)是第二个实施例中的系统配置的举例图；
图12是第二个实施例中各种系统配置下的识别信号和输出信号图；
图13是一种传统系统的示意性配置图；以及
图14(a)-(c)是传统系统中系统配置的举例图。
具体实施方式
下面将结合附图详细地描述优选实施例。在本实施例中，本发明被应用于一种可编程控制器系统。然而，在不脱离本发明的范围和精神的情况下，可将本发明应用于可编程控制器以外的其它系统。
图1示出了本发明第一个实施例的示意性配置。其中，主板B包括：电源槽，含有电源接线器1；槽0和1，与电源槽相邻且分别含有接线器20、21，该接线器中提供的多对信号端子101至104分别通过电阻接地。CPU单元CU包括含有一对信号端子81和82的配对接线器7，该信号端子被一个电阻R上拉(pull up)。如图2所示，根据主板B，在CPU单元CU安装到基本主板B的槽0和槽1上、安装到槽1和槽2上、以及没有安装的情况下，能够得到信号P1和P2的不同组合。
如图3所示，在该主板B中，提供了：加法器11，用于将选择槽0至7的表示为“0”或“1”的选择信号US0至US2与取信号P2作为低位有效数字及取信号P1作为高位数字而组成的信号进行相加；以及一个译码器12，用于对加法器11的输出Y0至Y2进行译码，以得到选择槽0至7的选择信号Z0至Z7。因此，对于相同的选择信号US0至US2，可对应于CPU单元CU安装到槽0或1上而输出不同的选择信号。例如，假定选择信号US0至US2表示为“000”以选择与I/O单元识别号对应的I/O单元。这时，当CPU单元CU安装到槽0和1上时，加法器11的输出取“010”从而选择槽2。另一方面，当CPU单元CU安装到槽1和2上时，加法器11的输出取“011”从而选择槽3。不论CPU单元CU安装到槽0上或是槽1上，总能选择出与I/O单元识别号对应的安装I/O单元的正确的槽。
如图4所示，在基本主板B中，在扩充接线器13的上游还提供了能够切换数据总线DB、地址总线AB以及控制信号线CL的信号传输方向的缓冲电路(buffer circuit)141至144。在上述缓冲电路中，设计用于地址总线AB的缓冲电路142和143、以及用于控制信号线CL的缓冲电路144的目的是根据信号P1切换信号传输方向。即，当信号P1取“1”时，相应的信号输出到扩充接线器13，从而使主板起基本主板的作用。当信号P1取“0”时，相应的信号从扩充接线器13输入，从而使主板起扩充主板的作用。
此外，设计用于数据总线DB的缓冲电路141，以便能够通过信号P1和控制信号中的RD(读)信号切换其信号传输方向。当以P1取“1”读时，相应的信号从扩充接线器13输入，从而使主板起基本主板的作用；而当以P1取“0”读时，相应的信号从扩充接线器13输出，从而使主板起扩充主板的作用。用于选择基本主板和扩充主板的信号US3和US4，以及用于选择各自的槽0至7的信号US0至US2直接交换，而不通过缓冲电路141至144，如上所述。
图5示出了本发明的第二个实施例的主板B’的主要部分的电路图。在主板B’上的电源接线器1和接线器20至22的相同位置上，分别提供了几对槽端(slot-side)识别信号端子31至38，总计8个。图中省略了主板B’上的其它的槽和接线器。
电源接线器1中的一个槽端识别信号端子31为开路(N.C.)，同时另一个槽端识别信号端子32连接到接线器20的相同位置上的槽端识别信号端子34上。
接线器20中的上述槽端识别信号端子34通过电阻R4接地，同时另一个槽端识别信号端子33通过上拉电阻R1接电源VCC。此外，接线器21中的一个槽端识别信号端子35通过上拉电阻R2接电源VCC，同时另一个槽端识别信号端子36通过电阻R5接地。另外，接线器22中的一个槽端识别信号端子37通过电阻R3接地，同时另一槽端识别信号端子38通过电阻R6接地。
此外，主板B’提供了逻辑电路IC1，用于对输入到槽端识别信号端子33的识别信号S1、和输入到槽端识别信号端子35的识别信号S2进行“与非”运算。该逻辑电路IC1的输出信号Q1将成为标志主板B’中的CPU单元CU的安装的信号。此外，主板B’还提供了：逻辑电路IC2，用于对输入到槽端识别信号端子35的识别信号S2、和输入到槽端识别信号端子37的识别信号S3进行“或”运算；逻辑电路IC3，用于对所述逻辑电路IC2的输出信号和输入到槽端识别信号端子34的识别信号S4进行“与”运算；逻辑电路IC5，用于对所述逻辑电路IC3的输出信号和输入到槽端识别信号端子38的识别信号S6进行“或”运算；以及逻辑电路IC4，用于对输入到槽端识别信号端子36的识别信号S5、和上述识别信号S6进行“或”运算。这里，逻辑电路IC4和IC5的输出信号(校正信号)Q3、Q2被分别输入到图6所示的加法器11中。
图7示出了具有仅占用一个槽(电源槽)的宽度的标准型电源单元SU1，同时图8示出了宽到占用两个槽(电源槽和槽0)的高容量电源单元SU2。在标准型电源单元SU1的电源接线器41中，在与主板B’的电源接线器1中的槽端识别信号端子31和32相对应的位置上，提供了单元端(unit-side)识别信号端子51和52。两个端子51和52全部开路(N.C.)。另一方面，高容量电源单元SU2具有一个要连接到主板B’的电源接线器1上的电源接线器42，并且在电源接线器42的与槽端识别信号端子31和32相对应的位置中提供单元端识别信号端子53和54。一个单元端识别信号端子53开路(N.C.)，同时另一个单元端识别信号端子54接电源VCC。
图9示出了具有仅占用一个槽的宽度的标准型CPU单元CU1，同时图10示出了宽到占用两个槽的高机能CPU单元CU2。在标准型CPU单元CU1的接线器61中，在与主板B’的接线器20和21中的槽端识别信号端子33和36相对应的位置上，提供了单元端识别信号端子55和56。一个单元端识别信号端子55接地，同时另一个单元端识别信号端子56接电源VCC。
另一方面，高机能CPU单元CU2具有2个接线器62和63，并且在各自的接线器62和63的与槽端识别信号端子33至36或35至38相对应的位置上，提供了单元端识别信号端子57至510。接线器62中的一个单元端识别信号端子57接地，同时另一个单元端识别信号端子58开路(N.C.)。另外，接线器63中的两个单元端识别信号端子59和510都接电源VCC。
如图11(a)至11(f)所示，将电源单元SU1和SU2、CPU单元CU1和CU2、以及I/O单元IU1、…、IUn安装到主板B’的各槽上的组合数总计为6。其中，在图11(a)至11(d)的各组合中，主板B’上安装了CPU单元CU1或CU2，起基本主板的作用。在图11(e)和11(f)中，由于主板B’上既没有安装CPU单元CU1也没有安装CU2，所以主板B’起扩充主板的作用。此外，图12示出了图11(a)至11(f)的各个组合中的识别信号S1至S6和输出信号Q1至Q3。在图12中，标准型电源单元SU1被称为“1”，而高容量电源单元SU2被称为“2”。另外，标准型CPU单元CU1被称为“1”，而高机能CPU单元CU2被称为“2”。
首先，如图11(a)所示，将标准型电源单元SU1和标准CPU单元CU1安装到主板B’上的最基本的组合中，电源单元SU1的电源接线器41连接到主板B’的电源接线器1上，从而使槽端识别信号端子31和32分别与单元端识别信号端子51和52互相连接。此外，CPU单元CU1的接线器61连接到主板B’的槽0中的接线器20上，从而使槽端识别信号端子33和34分别与单元端识别信号端子55和56互相连接。
此时，接线器20中的槽端识别信号端子33通过单元端识别信号端子55接地，从而使识别信号S1变为“0”。另一方面，槽端识别信号端子34通过CPU单元CU1的接线器61中的单元端识别信号端子56接电源VCC，从而使识别信号S4变为“1”。虽然I/O单元IU1、…、IUn中的接线器连接到了主板B’的接线器21、…、2n上，但是该接线器并未提供连接到槽端识别信号端子35至36上的任何端子。因此，识别信号S2、S3、S5和S6分别保留其初始值“1”、“0”、“0”和“0”。
因此，逻辑电路IC1的输出Q1变为“1”，逻辑电路IC5的输出Q2变为“1”，以及逻辑电路IC4的输出Q3变为“0”。其中，输出信号Q1是指示CPU单元CU1或CU2是否安装到主板B’上的信号。输出Q1在没有连接CPU单元CU1或CU2时取“ 0”，而在连接CPU单元CU1或CU2时取“1”。即，当输出Q1为“1”时，说明主板B，起基本主板的作用。当输出Q1为“0”时，说明主板B’起扩充主板的作用。
接着，在如图11(b)所示的高容量电源单元SU2和标准型CPU单元CU1的组合中，电源单元SU2的电源接线器42连接到电源接线器1，从而使槽端识别信号端子31和32分别与单元端识别信号端子53和54互相连接。此外，由于主板B，的槽0被电源单元SU2占用，所以CPU单元CU1被安装到槽1上。然后接线器61连接到主板B’的接线器21上，从而使槽端识别信号端子35和36分别与单元端识别信号端子55和56互相连接。
此时，接线器20被电源单元SU2占用，并且槽端识别信号端子33接电源Vcc。因此，识别信号S1保留其初始值“1”。另一方面，槽端识别信号34通过电源接线器1的槽端识别信号端子32以及电源单元SU2的接线器42中的单元端识别信号端子54接电源VCC。因此，识别信号S4取“1”。此外，接线器21中的槽端识别信号端子35通过单元端识别信号端子55接地。因此，识别信号S2取“0”。另外，槽端识别信号端子36通过单元端识别信号端子56接电源VCC。因此，识别信号S5取“1”。虽然I/O单元IU1、…、IUn-1中的接线器都连接到了主板B’的接线器22、…、2n上，但是这些接线器并未提供连接到槽端识别信号端子37至38上的任何端子。因此，识别信号S3和S6都保留其初始值“0”。结果，逻辑电路IC1的输出Q1变为“1”，逻辑电路IC5的输出Q2变为“0”，而逻辑电路IC4的输出Q3变为“1”。
接着，在如图11(c)所示的标准型电源单元SU1和高机能CPU单元CU2的组合中，电源单元SU1的电源接线器41连接到电源接线器1上，从而使槽端识别信号端子31和32分别与单元端识别信号端子51和52互相连接。此外，CPU单元的接线器62和63分别连接到接线器20和21上，从而使槽端识别信号端子33和34分别与单元端识别信号端子57和58互相连接，并且使槽端识别信号端子35和36分别与单元端识别信号端子59和510互相连接。
此时，接线器20中的槽端识别信号端子33通过单元端识别信号端子57接地。因此，识别信号S1取“0”。此外，槽端识别信号端子34通过单元端识别信号端子58开路。因此，识别信号S4取“0”。另外，接线器21中的槽端识别信号端子35通过单元端识别端子59接电源VCC。因此，识别信号S2取“1”。此外，槽端识别信号端子36通过单元端识别信号端子510接电源VCC。因此，识别信号S5也取“ 1”。由于I/O单元IU1、…、IUn中的接线器都连接到主板B，的接线器22、…、2n上，所以识别信号S3和S6都保留其初始值“0”。结果，逻辑电路IC1的输出Q1变为“1”，逻辑电路IC5的输出Q2变为“0”，而逻辑电路IC4的输出Q3变为“1”。
接着，在如图11(d)所示的高容量电源单元SU2和高机能CPU单元CU2的组合中，电源单元SU2的电源接线器42连接到电源接线器1上，从而使槽端识别信号端子31和32分别与单元端识别信号端子53和54互相连接。此外，由于主板B’的槽0被电源单元SU2占用，所以CPU单元CU2被安装到槽1和槽2上。因此，接线器62和63分别连接到主板B’的接线器21和22上，从而使槽端识别信号端子35和36分别与单元端识别信号端子57和58互相连接，同时，槽端识别信号端子37和38分别与单元端识别信号端子59和510互相连接。
此时，接线器20被电源单元SU2占用，并且槽端识别信号端子33接电源VCC。因此，识别信号S1保留其初始值“1”。此外，槽端识别信号34通过电源接线器1的槽端识别信号端子32以及电源单元SU2的接线器42中的单元端识别信号端子54接电源VCC。因此，识别信号S4取“1”。此外，接线器21中的槽端识别信号端子35通过单元端识别信号端子57接地。因此，识别信号S2取“0”。此外，槽端识别信号端子36通过单元端识别信号端子58开路。因此，识别信号S5也取“0”。此外，接线器22中的槽端识别信号端子37和38分别通过单元端识别信号端子59和510接电源VCC。因此，两个识别信号S3和S6都取“1”。结果，逻辑电路IC1的输出Q1、逻辑电路IC5的输出Q2、以及逻辑电路IC4的输出Q3都变为“1”。
接着，在如图11(e)所示的将标准型电源单元SU1和I/O单元IU1、…、IUn+1安装到主板B’上以便使主板B’起扩充主板作用的组合中，电源单元SU1的电源接线器41连接到电源接线器1上，从而使槽端识别信号端子31和32分别与单元端识别信号端子51和52互相连接。此外，I/O单元IU1、…、IUn+1的接线器连接到槽0及其后续槽中的各个接线器20、…、2n上。
此时，接线器20中的槽端识别信号端子34通过槽端识别端子32以及电源接线器1中的单元端识别端子52开路。因此，识别信号S4取“0”。另一方面，I/O单元IU1、…、IUn+1中的接线器连接到接线器20、…、2n上。因此，识别信号S1至S3、S5和S6分别保留其初始值“1”、“1”、“0”、“0”和“0”。结果，逻辑电路IC1的输出Q1、逻辑电路IC5的输出Q2、以及逻辑电路IC4的输出Q3都变为“0”。
最后，在如图11(f)所示的将高容量电源单元SU2和I/O单元IU1、…、IUn安装到主板B’上以便使主板B’起扩充主板作用的组合中，电源单元SU2的电源接线器42连接到电源接线器1上，从而使槽端识别信号端子31和32分别与单元端识别信号端子53和54互相连接。此外，由于主板B’的槽0被电源单元SU2占用，所以I/O单元IU1、…、IUn被安装到槽1和其后续的槽上。
此时，由于接线器20被电源单元SU2占用，并且槽端识别信号端子33接电源VCC。因此，识别信号S1保留其初始值“1”。由于槽端识别信号34通过电源接线器1的槽端识别信号端子32以及电源单元SU2的接线器42中的单元端识别信号端子54接电源VCC。因此，识别信号S4取“1”。由于I/O单元IU1、…、IUn中的接线器连接到接线器21和22上，所以识别信号S2、S3、S5和S6分别保留其初始值“1”、“0”、“0”和“0”。结果，逻辑电路IC1的输出Q1变为“0”，逻辑电路IC5的输出Q2变为“1”，而逻辑电路IC4的输出Q3变为“0”。
采用和第一个实施例同样的方式，本实施例的主板B’提供了：一个加法器11，用于将选择槽0至7的选择信号US0至US2与取输出信号Q2作为低位有效数字和取输出信号Q3作为高位数字而组成的信号相加；以及一个译码器12，用于对加法器11的输出进行译码，以便得到选择槽0至7的选择信号。因此，在上述的6种组合中，即使当主板B’上安装两种不同宽度的电源单元SU1和SU2及两种不同宽度的CPU单元CU1和CU2时，对于相同的选择信号US0至US2，也可根据安装I/O单元IU1、…、IUn的槽0、…、n输出不同的选择信号。即，在第一个实施例中描述的配置中，能够解决仅电源单元的宽度改变的情况，而在本实施例中，通过向加法器11提供已校正的信号Q2和Q3，除能解决上述情况以外，还能解决电源单元SU1或SU2的宽度及CPU单元CU1或CU2的宽度同时改变的情况。
例如，假定选择信号US0至US2表示为“000”，以选择与I/O单元识别号对应的I/O单元IU1。这时，在图11(a)所示的组合中，加法器11的输出取“001”从而选择槽1。在图11(b)和11(c)所示的组合中，加法器11的输出取“ 010”从而选择槽2。在图11(d)所示的组合中，加法器11的输出取“011”从而选择槽3。在图11(e)所示的组合中，加法器11的输出取“000”从而选择槽0。在图11(f)所示的组合中，加法器11的输出取“001”从而选择槽1。在各种组合中，总能够正确地选择出安装I/O单元识别号的I/O单元的槽。
此外，如图4所示，采用和第一个实施例中同样的方式，在本实施例的主板B’中，在扩充接线器13的上游提供了能够切换数据总线DB、地址总线AB以及控制总线CL的信号传输方向的缓冲电路141至144。其中，设计用于地址总线AB的缓冲电路142和143以及用于控制信号线CL的缓冲电路144的目的是能够根据输出信号Q1切换其信号传输方向。即，当输出信号Q1取“1”时，相应的信号输出到扩充接线器13，以便使主板B’起基本主板的作用。当输出信号Q1取“ 0”时，相应的信号从扩充接线器13输入，以便使主板B’起扩充主板的作用。
如上所述，在本实施例中，从逻辑电路IC1的输出信号Q1可以判断主板B’是基本主板还是扩充主板。此外，从逻辑电路IC5的输出信号Q2及逻辑电路IC4的输出信号Q3的组合，可以判断出所安装的电源单元SU1或SU2的宽度(或种类)及所安装的CPU单元CU1或CU2的宽度(或种类)。因此，不仅是在电源单元SU1或SU2的宽度改变的情况下，而且在CPU单元CU1或CU2的宽度改变的情况下，在CPU单元CU1或CU2中都能够正确地识别出安装I/O单元IU1、…、IUn等的槽。如此，在相同的主板B’上，可以分别地改变电源单元SU1和SU2以及CPU单元CU1和CU2的宽度。此外，可使相同的主板不仅起基本主板的作用，而且还起扩充主板的作用。因此，就能实现其功能的改进和合理化。
如上所述，根据本发明，当占用主板的槽的电源单元和CPU单元的宽度独立地改变时，或CPU单元没有安装时，都能分别地得到不同的识别信号。因此，即使在该情况下，也能正确地识别出安装I/O单元等的槽。
根据本发明，一块相同的主板可根据CPU单元的安装与否，通用为基本主板和扩充主板。
此外，根据本发明，使用简单的电路配置就可得到上述效果。

Claims (9)

1、一种可编程控制器系统，包括：
主板，含有多个槽；
电源单元，安装到所述多个槽的至少一个槽上，用于向主板供电；
至少一个I/O单元，都安装到剩余槽上，用于执行I/O处理；
在主板上提供的控制信号端子，用于输入I/O单元指定信号，以指定一个执行该I/O处理的I/O单元；以及
选择装置，用于选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽，
其特征在于
该可编程控制器系统：
鉴别装置，用于鉴别根据电源单元占用的槽数而改变的I/O单元的转移的位置的总数，包括：第一电路，具有不可改变的配置；以及第二电路，具有可根据电源单元占用的槽数而变化的配置；以及
校正装置，用于根据鉴别装置鉴别出的I/O单元的转移的位置的总数，校正I/O单元指定信号，以便该选择装置能根据已校正的I/O指定信号，选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽。
2、如权利要求1所述的可编程控制器系统，其中，I/O单元的转移的位置的总数唯一地取决于第一电路和第二电路的组合。
3、如权利要求2所述的可编程控制器系统，其中，第一电路是在主板上提供的逻辑电路，而第二电路在电源单元中提供，以及
其中，当电源单元安装到主板上并且没有CPU单元插入到任何槽时，第一电路和第二电路唯一地形成向校正装置输出鉴别信号的鉴别电路。
4、一种可编程控制器系统，包括：
主板，含有多个槽；
电源单元，安装到所述多个槽的至少一个槽上，用于向主板供电；
至少一个I/O单元，都安装到剩余槽上，用于执行I/O处理；以及
CPU单元，安装到所述多个槽的至少一个槽上，用于输出I/O单元指定信号，以便指定一个执行I/O单元处理的I/O单元；以及
选择装置，用于选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽，
其特征在于
该可编程控制器系统：
鉴别装置，用于鉴别根据电源单元和CPU单元占用的槽数而改变的I/O单元的转移的位置的总数；以及
校正装置，用于根据鉴别装置鉴别出的I/O单元的转移的位置的总数，校正I/O单元指定信号，以便根据已校正的I/O指定信号，选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽。
5、如权利要求4所述的可编程控制器系统，其中，鉴别装置包括：第一电路，具有不可改变的配置；第二电路，具有根据电源单元占用的槽数而变化的配置；及第三电路，具有可根据CPU单元占用的槽数而变化的配置，以及
其中，I/O单元的转移的位置的总数唯一地取决于第一电路、第二电路和第三电路的组合。
6、如权利要求5所述的可编程控制器系统，其中，第一电路是在主板上提供的逻辑电路，第二电路在电源单元中提供，而第三电路在CPU单元中提供，以及
其中，当电源单元安装到主板上时，第一电路，第二电路和第三电路唯一地形成向校正装置输出鉴别信号的鉴别电路。
7、一种用于切换可编程控制器系统中的主板的功能的方法，包括以下步骤：
在主板的多个槽的至少一个槽上，安装用于向主板供电的电源单元；
在所述槽的一个槽上可拆卸地安装CPU单元，用于输出I/O单元指定信号，以便从安装到剩余槽上的至少一个I/O单元中，指定一个执行I/O单元用于执行I/O处理；
检测CPU单元是否安装到主板上；
当检测到CPU单元存在时，
鉴别根据电源单元和CPU单元占用的槽数而改变的I/O单元的转移的位置的总数；
根据鉴别装置鉴别出的I/O单元的转移的位置的总数，校正I/O单元指定信号；
根据已校正的I/O指定信号，选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽；以及
将主板上的控制信号端子切换为输出端子，并且
当检测到CPU单元不存在时，
将控制信号端子切换为输入端子，并通过所述控制端子从外部单元接收I/O单元指定信号；
鉴别根据电源单元占用的槽数而改变的I/O单元的转移的位置的总数；
根据鉴别装置鉴别出的I/O单元的转移的位置的总数，校正I/O单元指定信号；以及
根据已校正的I/O指定信号，选择一个安装由I/O单元指定信号所指定的I/O单元的实际槽。
8、如权利要求7所述的用于切换主板的功能的方法，其中，当检测到CPU单元不存在时，I/O单元的转移的位置的总数唯一地取决于第一电路和第二电路的组合，第一电路在主板中提供，具有不可改变的配置，而第二电路在电源单元中提供，具有可根据电源单元占用的槽数而变化的配置。
9、如权利要求7所述的用于切换主板的功能的方法，其中，当检测到CPU单元存在时，I/O单元的转移的位置的总数唯一地取决于第一电路、第二电路和第三电路的组合，第一电路在主板中提供，具有不可改变的配置，第二电路在电源单元中提供，具有根据电源单元占用的槽数而变化的配置，而第三电路在CPU单元中提供，具有根据CPU单元占用的槽数而变化的配置。
CN98118602A 1997-08-26 1998-08-21 可编程控制器系统和在该系统中切换主板功能的方法 Expired - Fee Related CN1111785C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP229950/97 1997-08-26
JP22995097A JP3663846B2 (ja) 1997-08-26 1997-08-26 ベースボード及びそれに装着される電源ユニット並びにｃｐｕユニット
JP229950/1997 1997-08-26

Publications (2)

Publication Number Publication Date
CN1209602A CN1209602A (zh) 1999-03-03
CN1111785C true CN1111785C (zh) 2003-06-18

Family

ID=16900262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98118602A Expired - Fee Related CN1111785C (zh) 1997-08-26 1998-08-21 可编程控制器系统和在该系统中切换主板功能的方法

Country Status (6)

Country Link
US (1) US6393329B1 (zh)
JP (1) JP3663846B2 (zh)
KR (1) KR100350031B1 (zh)
CN (1) CN1111785C (zh)
DE (1) DE19838178B4 (zh)
IT (1) IT1303243B1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6648050B1 (en) * 1997-11-04 2003-11-18 Andrew J. Toti Spring drive system and window cover
DE10020075C5 (de) * 2000-04-22 2011-06-22 Pilz GmbH & Co. KG, 73760 Sicherheitsschaltgeräte-Modulanordnung
DE102007006830B8 (de) * 2007-02-07 2009-12-24 Phoenix Contact Gmbh & Co. Kg Steuer- und/oder Datenübertragungsmodul
CN103186301A (zh) * 2011-12-30 2013-07-03 宸鸿光电科技股份有限公司 触控感测装置及其可程序化控制器
WO2013140512A1 (ja) * 2012-03-19 2013-09-26 富士通株式会社 情報処理装置、誤接続検出方法、及び誤接続検出プログラム
JPWO2013140512A1 (ja) * 2012-03-19 2015-08-03 富士通株式会社 情報処理装置、誤接続検出方法、及び誤接続検出プログラム
JP6724327B2 (ja) * 2015-10-02 2020-07-15 株式会社ジェイテクト プログラマブルコントローラ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404651A (en) * 1981-03-09 1983-09-13 Allen-Bradley Company Programmable controller for using coded I/O data technique
WO1985004268A1 (en) * 1984-03-14 1985-09-26 Fanuc Ltd Programmable controller
CN1016291B (zh) * 1987-03-13 1992-04-15 国际商用机器公司 可编程选件的选择
US5473757A (en) * 1992-12-11 1995-12-05 Ge Fanuc Automation North America, Inc. I/O controller using single data lines for slot enable/interrupt signals and specific circuit for distinguishing between the signals thereof
US5491789A (en) * 1990-05-10 1996-02-13 International Business Machines Corporation Data processing apparatus and control circuit unit connected thereto

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180862A (en) * 1976-07-01 1979-12-25 Gulf & Western Industries, Inc. Programmable controller using microprocessor
US4275455A (en) * 1977-07-11 1981-06-23 Automation Systems, Inc. Output interface card suitable for use with a programmable logic controller
US4307447A (en) * 1979-06-19 1981-12-22 Gould Inc. Programmable controller
US4477882A (en) * 1982-02-24 1984-10-16 Allen-Bradley Company Communications network for programmable controllers
JPS62245461A (ja) * 1986-04-18 1987-10-26 Fanuc Ltd ボ−ドスロツト番号の割当方法
JPH0752429B2 (ja) * 1987-07-08 1995-06-05 富士電機株式会社 マスタカ−ドのマスタ番号設定方式
JPS6417607A (en) 1987-07-13 1989-01-20 Akashiya Co Ltd Ear of brush
JPH01175607A (ja) * 1987-12-29 1989-07-12 Fuji Electric Co Ltd プログラマブル・コントローラ
US5038317A (en) * 1988-07-25 1991-08-06 Allen-Bradley Company, Inc. Programmable controller module rack with a relative rack slot addressing mechanism
JPH02116903A (ja) 1988-10-27 1990-05-01 Toshiba Corp プログラマブルコントローラの入出力アドレス割付方式
JPH02176833A (ja) 1988-12-27 1990-07-10 Fujitsu General Ltd モジュールボードの実装確認装置
JPH04308952A (ja) 1991-04-08 1992-10-30 Fuji Electric Co Ltd 入出力端末のアドレス設定方法
JPH05265945A (ja) * 1992-03-19 1993-10-15 Fuji Xerox Co Ltd 情報処理装置
JPH05289778A (ja) * 1992-04-10 1993-11-05 Fuji Xerox Co Ltd 情報処理装置
JPH05303456A (ja) * 1992-04-24 1993-11-16 Fuji Xerox Co Ltd 情報処理装置
US5455911A (en) * 1993-04-05 1995-10-03 Allen-Bradley Company, Inc. Communications protocol for use in transferring data over a serial bus
JP3309932B2 (ja) * 1993-07-08 2002-07-29 理化工業株式会社 制御装置
JP3200829B2 (ja) * 1993-12-24 2001-08-20 理化工業株式会社 制御装置
JPH0830306A (ja) * 1994-07-12 1996-02-02 Rika Kogyo Kk 制御装置
JPH08161009A (ja) * 1994-12-05 1996-06-21 Fuji Electric Co Ltd プログラマブルコントローラ
JP3332669B2 (ja) * 1995-06-20 2002-10-07 株式会社日立製作所 プログラマブルコントローラ
US5956665A (en) * 1996-11-15 1999-09-21 Digital Equipment Corporation Automatic mapping, monitoring, and control of computer room components
JPH10240674A (ja) * 1997-02-24 1998-09-11 Matsushita Electric Works Ltd ベースボード及びそれに装着されるｃｐｕユニット
JPH10333720A (ja) * 1997-06-04 1998-12-18 Yokogawa Electric Corp プログラマブル・ロジック・コントローラ
JPH1165615A (ja) * 1997-08-11 1999-03-09 Fuji Electric Co Ltd 機能モジュールの位置検出方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404651A (en) * 1981-03-09 1983-09-13 Allen-Bradley Company Programmable controller for using coded I/O data technique
WO1985004268A1 (en) * 1984-03-14 1985-09-26 Fanuc Ltd Programmable controller
CN1016291B (zh) * 1987-03-13 1992-04-15 国际商用机器公司 可编程选件的选择
US5491789A (en) * 1990-05-10 1996-02-13 International Business Machines Corporation Data processing apparatus and control circuit unit connected thereto
US5473757A (en) * 1992-12-11 1995-12-05 Ge Fanuc Automation North America, Inc. I/O controller using single data lines for slot enable/interrupt signals and specific circuit for distinguishing between the signals thereof

Also Published As

Publication number Publication date
KR100350031B1 (ko) 2002-11-18
DE19838178B4 (de) 2007-06-21
JP3663846B2 (ja) 2005-06-22
DE19838178A1 (de) 1999-03-04
US6393329B1 (en) 2002-05-21
JPH1165618A (ja) 1999-03-09
ITTO980719A0 (it) 1998-08-21
ITTO980719A1 (it) 2000-02-21
KR19990023847A (ko) 1999-03-25
IT1303243B1 (it) 2000-11-02
CN1209602A (zh) 1999-03-03

Similar Documents

Publication Publication Date Title
CN1224916C (zh) 控制通用序列总线装置的操作模式的方法与相关装置
KR101461038B1 (ko) 크로스커넥트 패치 안내 시스템
US20040215841A1 (en) Modular computer system and I/O module
US8542020B2 (en) Electronic device and apparatus for identifying electronic product
CN1235304A (zh) 可配置的通用串行总线节点
CN1111785C (zh) 可编程控制器系统和在该系统中切换主板功能的方法
CN112732982A (zh) 一种故障码存储方法、装置、终端设备及可读存储介质
CN107678988A (zh) 一种多功能串口装置及实现方法
CN101394185A (zh) 一种按键检测电路及其方法
TWI626592B (zh) 基本輸入輸出系統對pci-e通道的控制方法
CN107577630A (zh) 一种扩展模块自动寻址系统
CN110943373B (zh) 电控箱的走线布置方法、装置及计算机可读存储介质
US6816919B2 (en) Method and system for configuring input/output points
CN105334424B (zh) 用于分布式控制系统的控制柜的接线正确性检测方法
DE10052619C1 (de) Modular aufgebautes System
US20220246077A1 (en) Layout arrangement of driver integrated circuit
CN1853149A (zh) 用于电子处理器的多功能便携设备
CN119473968A (zh) Pcie转接卡和pcie设备卡在位检测电路及方法
CN1794146A (zh) 控制移动终端的按键的装置和方法
CN1820241A (zh) 装置识别
CN104572547A (zh) 电子装置连接系统
CN116662241A (zh) 一种计算机背板接口地址匹配系统与方法
CN116737623A (zh) 一种通信协议切换方法、芯片和电子设备
US20020124121A1 (en) High-density system
CN115204103A (zh) 基于cb分类的快速布线方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC WORKS SUNX

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC WORKS LTD.

Effective date: 20111101

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111101

Address after: Aichi

Patentee after: Panasonic Electric Works Sunx Co., Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Works, Ltd.

C56 Change in the name or address of the patentee

Owner name: PANASONIC SUNX CO., LTD.

Free format text: FORMER NAME: PANASONIC ELECTRIC WORKS SUNX CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Aichi

Patentee after: Panasonic Electric Works Sunx Co., Ltd.

Address before: Aichi

Patentee before: Panasonic Electric Works Sunx Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030618

Termination date: 20140821

EXPY Termination of patent right or utility model