CN111164766A - 一种制作半导体发光元件的方法 - Google Patents
一种制作半导体发光元件的方法 Download PDFInfo
- Publication number
- CN111164766A CN111164766A CN201980004736.7A CN201980004736A CN111164766A CN 111164766 A CN111164766 A CN 111164766A CN 201980004736 A CN201980004736 A CN 201980004736A CN 111164766 A CN111164766 A CN 111164766A
- Authority
- CN
- China
- Prior art keywords
- layer
- ohmic contact
- sacrificial
- block
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
- H10H20/8162—Current-blocking structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
Landscapes
- Led Devices (AREA)
Abstract
一种制作半导体发光元件的方法,包括:获得半导体序列层,包括第一导电类型半导体层、发光层和第二导电类型半导体层和第三半导体层,第三半导体层作为第一牺牲层在第二导电类型半导体层一侧;蚀刻第一牺牲层形成多个开口;制作欧姆接触块在开口内;在欧姆接触块的上方制作第二牺牲块;蚀刻去除第一牺牲层;制作氟化物绝缘层覆盖第二导电类型半导体层以及第二牺牲块;去除多处第二牺牲块,形成氟化物绝缘层和多个欧姆接触块覆盖在第二导电类型半导体层侧。以第三半导体层为第一牺牲层,结合CVD制作的绝缘层作为第二牺牲块,可以有效控制上宽下窄的牺牲块的尺寸在合理范围内,从而获得均匀开口的氟化物绝缘层以及平整的氟化物绝缘层。
Description
技术领域
涉及一种半导体发光元件。
背景技术
现有的发光二极管包括一种垂直类型的发光二极管,其通过半导体发光序列转移到其它的基板如硅、碳化硅或金属基板上,并移除原始外延生长衬底的工艺获得,相较于水平类型,可以有效改善生长衬底带来的吸光、电流拥挤或散热性差的技术问题。衬底的转移一般是键合工艺,键合主要是金属-金属高温高压键合,在半导体发光序列一侧与基板之间形成金属键合层。半导体序列另一侧提供出光侧,出光侧配置有一打线电极提供电流的注入或流出,半导体序列下方的基板提供电流的流出或流入以及散热功能。
为了提高出光效率,所述的金属键合层一侧往往会设计金属反射层或金属反射层与电流阻挡层组合形成ODR反射结构,将金属键合层一侧的出光反射至出光侧,提高出光效率。电流阻挡层通常为氮化硅、氧化硅、氟化镁或氟化钙,其中氟化物的折射率更低,能够更加促进反射,已经被广泛运用。
电绝缘层通常被设计有开口,以提供自反射层一侧的欧姆接触区域。欧姆接触通常是金属欧姆接触或透明导电层形成欧姆接触。然而目前一种做法是先做氟化物绝缘层再做金属欧姆接触,将金属欧姆接触设计在氟化物绝缘层开口内,会容易造成金属欧姆接触块的边缘与氟化物绝缘层开口的边缘形成搭界区域,造成吸光,另外一方面氟化物难以采用化学溶液蚀刻。
CN2017106685523专利揭露了一种剥离氟化镁的方法:在所述基材上表面的第一区域形成牺牲层,所述牺牲层呈上宽下窄状;在所述基材的上表面沉积待剥离的材料层,由于所述牺牲层呈上宽下窄状,使得所述材料层覆盖在所述牺牲层的部分与覆盖在所述基材上表面的第二区域的部分断开;蚀刻去除所述牺牲层,从而将位于所述牺牲层表面上的材料层剥离。然而该工序中蒸镀金属牺牲层成本较高,牺牲层需要两次蚀刻工艺,且所选择的金属蚀刻液容易对欧姆接触块也产生蚀刻作用。如果直接换成两层CVD两种不同的绝缘层,两种绝缘层在同一蚀刻液中易发生不同速率的蚀刻反应,侧蚀速率难以控制,上宽下窄的帽子形状尺寸不易控制。
发明内容
基于本发明的目的,本发明提供入如下一种制作半导体发光元件的方法,其包括:
获得半导体发光序列层,包括第一导电类型半导体层、发光层和第二导电类型半导体层;
在第二导电类型半导体层一侧形成欧姆接触块以及欧姆接触块上的牺牲块,其中欧姆接触块和牺牲块水平延伸,且欧姆接触块的水平面积小于牺牲块的水平面积;
生长氟化物绝缘层覆盖欧姆接触块、欧姆接触块上的牺牲块和第二导电类型半导体层一侧;
去除牺牲块,形成绝缘层和多个欧姆接触块覆盖在第二导电类型半导体层侧。
优选的,欧姆接触块以及欧姆接触块上的牺牲块的步骤是先制作欧姆接触层,然后制作多处的牺牲块在欧姆接触层上,蚀刻欧姆接触层至形成多处的欧姆接触块。
优选的,所述的牺牲块的材质能够用不同于欧姆接触层的蚀刻工艺去除。
优选的,所述的第二导电类型半导体层一侧为p型半导体层。
优选的,所述的欧姆接触层包括至少两种金属。
优选的,所述去除牺牲块的方法为BOE。
优选的,所述的牺牲块为单层或多层。
优选的,所述的牺牲块为氧化物和或氮化物。
优选的,所述的氟化物绝缘层以围绕所述的欧姆接触块的形式形成在第二导电类型半导体层侧。
优选的,在蒸生长氟化物绝缘层之前,对欧姆接触块进行高温熔合处理。
优选的,制作第一电极与第一导电类型半导体层连接、制作第二电极与第二导电类型半导体层连接。
优选的,其中第二电极位于氟化物绝缘层以及欧姆接触块的同侧。
优选的,第二电极包括反射镜层,反射镜层覆盖在氟化物绝缘层以及欧姆接触块的同侧。
优选的,所述的牺牲块的高度为欧姆接触块的高度的2~4倍。
本发明同时提供如下一种制作半导体发光元件的方法,其包括:
获得半导体序列层,包括第一导电类型半导体层、发光层和第二导电类型半导体层和第三半导体层,第三半导体层作为第一牺牲层在第二导电类型半导体层一侧;
蚀刻第一牺牲层形成多个开口;
制作欧姆接触块在开口内;
在欧姆接触块的上方制作第二牺牲块;
蚀刻去除第一牺牲层;
制作氟化物绝缘层覆盖第二导电类型半导体层以及第二牺牲块;
去除多处第二牺牲块,形成氟化物绝缘层和多个欧姆接触块覆盖在第二导电类型半导体层侧。
优选的,制作第二掩膜层覆盖第一牺牲层和欧姆接触块;蚀刻第二掩膜层,以在每一欧姆接触块的上方形成第二牺牲块。
优选的,第二牺牲块的水平宽度尺寸或面积比欧姆接触块的水平宽度尺寸或面积大。
优选的,所述的第一牺牲层、第二牺牲块与欧姆接触块的材料用不同的蚀刻工艺去除。
优选的,所述的第二牺牲块的高度为欧姆接触块的高度的2~4倍。
优选的,第二牺牲块为至少一层不同于第一牺牲层的材料制成。
优选的,第二牺牲块为能够耐受制作局氟化物绝缘层的温度的材料。
优选的,第二掩膜块材料为氮化物或氧化物至少一种。
优选的,所述的半导体发光序列层为MOCVD方法获得。
优选的,所述的第一牺牲层为铝镓砷或砷化镓。
优选的,所述的欧姆接触块包括为金锗、金铍、金锗镍或金锌。
优选的,所述的氟化物绝缘层形成之前对欧姆接触块进行高温熔合处理。
优选的,所述的第三半导体层生长在P型导电类型半导体层上。
优选的,第二掩膜块材料为氮化物和氧化物的组合。
优选的,所述的第三半导体层的厚度为至少800埃。
优选的,制作第一电极与第一导电类型半导体层连接、制作第二电极与第二导电类型半导体层连接,第二电极与第二导电类型半导体层之间具有反射镜层,反射镜层覆盖在氟化物绝缘层以及欧姆接触块的同侧。
本发明同时提供如下一种用于制作半导体发光元件的多层半导体发光序列层,其包括多层半导体发光序列层,多层半导体发光序列层包括N型半导体层、发光层和P型半导体层;
第三半导体层设置在P型半导体层一侧,第三半导体层为铝镓砷或砷化镓。
优选的,所述的第三半导体层的厚度为至少800A。
本发明同时提供如下一种半导体发光元件,其特征在于:包括半导体发光序列层,半导体发光序列层包括第一导电类型半导体层、发光层和第二导电类型半导体层;
半导体发光序列层一侧包括氟化物绝缘层,氟化物绝缘层具有多个开口,开口内包括欧姆接触块,氟化物绝缘层在开口的侧壁是倾斜的。
优选的,所述的每个开口中填充的欧姆接触块与邻近的一个欧姆接触块的水平宽度尺寸差异不大于±0.5μm或者每个开口中填充的欧姆接触块与邻近的一个欧姆接触块的尺寸差异不超过前者的±10%。
优选的,开口的侧壁倾斜的角度相对于远离半导体发光序列层的一面侧为110~170°。
优选的,开口内具有欧姆接触块,欧姆接触快的尺寸为2~10μm。
优选的,所述的电绝缘层形成在p型半导体层一侧。
优选的,氟化物绝缘层的开口内可露出部分半导体发光序列层,露出的半导体发光序列层的宽度为0~1μm。
本发明同时提供如下一种发光装置,其包括采用本发明的半导体发光元件以及电路驱动以获得光辐射。
有益效果:
(1)以欧姆接触块和其上方的牺牲块形成上宽下窄的牺牲块,可以获得平整的氟化物绝缘层,牺牲块优选为CVD绝缘层,工艺上容易获得,成本低,且蚀刻工艺不会对欧姆接触块形成破坏,且牺牲块的尺寸较容易控制。
(2)以第三半导体层为第一牺牲层,可以有效控制欧姆接触块的宽度尺寸均匀性,结合CVD制作的绝缘层作为第二牺牲块,可以有效控制上宽下窄的牺牲块的尺寸在合理范围内,从而获得均匀开口的氟化物绝缘层以及平整的氟化物绝缘层,且第三掩膜层可采用湿法蚀刻去除。
附图说明
图1为实施例一的制作方法的流程示意图。
图2~12为实施例一的制作方法的各步骤获得的结构示意图。
图13为实施例二的制作方法的结构示意图。
图14~25为实施例三的各步骤获得的结构示意图。
具体实施方式
下面结合示意图对本实用新型的半导体发光元件的结构进行详细的描述,在进一步介绍本实用新型之前,应当理解,由于可以对特定的实施例进行改造,因此,本实用新型并不限于下述的特定实施例。还应当理解,由于本实用新型的范围只由所附权利要求限定,因此所采用的实施例只是介绍性的,而不是限制性的。除非另有说明,否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
实施例一
本申请实施例提供了一种半导体发光元件的制作方法,可提供一种更简单、成本低的工艺在半导体发光序列一侧更形成欧姆接触块以及氟化物绝缘层。本申请实施例提供的技术方案如下,具体结合图1对本申请实施例提供的技术方案进行详细的描述。本申请实施例提供如下一种表面粗化的LED芯片的制作方法,包括:
S1,获得半导体发光序列层,包括第一导电类型半导体层、发光层和第二导电类型半导体层;
S2,形成欧姆接触块以及欧姆接触块上的牺牲块,其中欧姆接触块和牺牲块水平延伸,且欧姆接触块的水平面积小于牺牲块的水平面积;
S3,生长氟化物绝缘层覆盖欧姆接触块、欧姆接触块上的牺牲块和第二导电类型半导体层一侧;
S4,去除牺牲块,形成绝缘层和多个欧姆接触块覆盖在第二导电类型半导体层侧。
下面结合附图对本申请提供的制作方法进行详细的描述,如图2-图11所示的各个步骤对应的结构示意图。
需要说明的是,本申请下面实施例以四元系铝镓铟磷基发光二极管芯片为例进行说明,但是,本申请并不仅限于此。在本申请其他实施例中,发光二极管芯片还可以为其他材料体系的芯片,如三元系LED芯片,对此本申请不做具体限定,如铝镓砷。
S1,获得半导体发光序列层,包括第一导电类型半导体层、发光层和第二导电类型半导体层。
半导体发光序列形成在生长衬底201上。如图2所示,对应生长衬底201可以由蓝宝石 (Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP、Ge以及Ga2O3中的至少一个形成,但是不限于此。半导体发光序列包括第一导电类型半导体层108、发光层107和第二导电类型半导体层106。为了保证外延生长质量,在生长衬底上通常制作缓冲层,或为了后续移除生长衬底,可以在生长衬底上制作过度层、蚀刻截止层等。本实施例中,生长衬底201为砷化镓衬底,其中第一导电类型半导体层108、发光层107和第二导电类型半导体层106为铝铟磷、铝镓铟磷、铝镓砷和砷化镓材料任意组合的多层材料,发光波长为红光或红外。本实施例中,生长衬底201为砷化镓衬底,其中第一导电类型半导体层108、发光层107和第二导电类型半导体层106为铝铟磷、铝镓铟磷、铝镓砷和砷化镓材料任意组合的多层材料,发光波长为红光或红外。
本申请可以采用MOCVD,金属有机化合物化学气相沉淀技术获得半导体发光序列。第一导电类型和第二导电类型分别为n型或p型导电类型。
以本实施例为例,第一导电类型为常规的n型,第二导电类型为常规的p型,但并不以此为限,也是相反的掺杂类型。
第一导电类型半导体层108至少包括n型覆盖层提供电子,可进一步包括n型窗口层n型砷化镓提供电极与第一导电类型半导体层一侧的欧姆接触、第二导电类型半导体层106至少包括p型覆盖层提供空穴,可进一步包括窗口层p型磷化镓以提供电流扩展和欧姆接触。
具体的,各层的功能及参数可参照下表一。
S2,形成欧姆接触块以及欧姆接触块上的牺牲块。
本申请提供的欧姆接触块可以为金锌、金锗、金锗镍或金铍的金属组合物的至少一种,其作用提供与第二导电类型半导体层106一侧的欧姆接触。在本实施例中,欧姆接触块105为先形成一层金锌层,金锌层通过常规的蒸镀工艺即可获得。该金锌层的材料厚度为50~500nm,更优选的为50~150nm,本实施例为100nm。
如图4所示,在欧姆接触块105的金锌层上形成一用于制作牺牲块204的掩膜层,对掩膜层进一步蚀刻即可形成牺牲块,所述的掩膜层的材质能够用不同于欧姆接触块的蚀刻工艺去除。更优选的,该材料能够耐受后续氟化镁蒸镀的温度。
本实施例所述的掩膜层的材料为氮化物或氧化物,作为一种实施方式,掩膜层可以是CVD生长一层氮化硅或氧化硅层或者氮化硅与氧化硅的组合,更优选的是先生长一层氧化硅层,再生长一层氮化硅层。该层的厚度为100~500nm。较佳的,该层的厚度为欧姆接触层的2~4倍。
如图5所示,然后在掩膜层204表面制作光刻胶图形203。以光刻胶图形203为掩膜,对氮化硅或氧化硅的掩膜层进行BOE蚀刻形成多处的牺牲块204。更优选的掩膜层204为氮化硅,氮化硅的蚀刻速率会低于氮化硅,因此在光刻胶图形203下方可以有效控制蚀刻时间,保证掩膜层204残留的宽度形成牺牲块204。或者掩膜层204为一层氧化硅层层叠一层氮化硅层的层。其中掩膜层的水平宽度优选至少大于欧姆接触层的水平宽度的2μm。
如图6所示,以牺牲块204和光刻胶图形203组合为掩膜选择常规的蚀刻液如金蚀刻液(主要成分是碘化钾)蚀刻金锌获得欧姆接触块105,该欧姆接触块105可分布在多处。欧姆接触块105的水平宽度尺寸为1~10μm,更优选的为2~7μm,更优选的为平均尺寸为5μm。欧姆接触块的厚度为80~200μm。
去除光刻胶图形203,露出牺牲块204。
为了形成欧姆接触块与第二导电类型半导体层一侧的欧姆接触,因此对其进行退火处理以形成欧姆接触熔合。高温处理的条件为400~520℃,较佳的温度为460~500℃,时间为1~60min,较佳的为10~20min。在生长氟化物绝缘层之前对欧姆接触块进行熔合处理,以形成欧姆接触。
S3,生长氟化物绝缘层覆盖欧姆接触块、欧姆接触块上的牺牲块和第二导电类型半导体层一侧。
如图7所示,氟化物绝缘层104采用通常的工艺如蒸镀的技术获得,蒸镀的条件至少为120℃,或200℃左右或更高为300℃左右,温度越高,膜层致密性越好。氟化物绝缘层的材料为氟化镁或氟化钙,厚度为50~500nm为最佳,更优选的为100~200nm。
S4,去除牺牲块,形成绝缘层和多个欧姆接触块覆盖在第二导电类型半导体层侧。
采用BOE蚀刻技术去除掩膜层204以及其表面的氟化物绝缘层。如图8所示,留下欧姆接触块105以及围绕欧姆接触块的氟化物绝缘层104覆盖在第二导电类型半导体层106的表面侧。即氟化物绝缘层104形成开口,开口内具有欧姆接触块105。欧姆接触块105和氟化物绝缘层104将第二导电类型半导体层106的表面侧划分成欧姆接触区和电绝缘区。
在本实施例中由于欧姆接触块与牺牲块形成上宽下窄的形状,结合蒸镀的工艺,促进该氟化物绝缘层在侧壁的自动断裂,获得平整的氟化物绝缘层覆盖在第二导电类型表面,并且在欧姆接触块的周围形成表面平整的开口。
为了给半导体发光序列形成外部电连接,还包括制作第一电极和第二电极分别与半导体发光序列的第一导电类型半导体层和第二导电类型半导体层一侧形成电连接,具体的可采用后续的常规步骤制作获得:
S5,如图9所示,依次生长反射镜层103、扩散阻挡层和键合层102在欧姆接触块和氟化物绝缘层一侧。
反射镜层103可以由包含Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、 Zn、Pt、Au以及Hf中的至少一个的金属或者合金形成。反射镜层103的作用是将半导体发光序列一侧的光反射回半导体发光序列中,并从相反侧或侧面出光。金属键合层102通常采用如金、锡、钛、镍、铂等金属,该金属键合层本身可以是多层材料组合。反射镜层103与金属键合层102之间还可以包括金属阻挡层(图中未示出),金属阻挡层的作用是防止反射层的金属,如银,扩散至键合金属层一侧,影响反射效果,金属阻挡层的材料可以选择的是钛、铂、铬等阻挡金属材料。通过常规的蒸镀工艺即可依次获得上述反射镜层103、扩散阻挡层和键合层102。
S6,键合基板和去除生长衬底。
如图10所示,制备导电支撑基板101。使用金属键合层102作为粘接层将导电支撑基板101粘附到半导体发光序列的表面。尽管在当前实施例中可以使用高温键合工艺通过键合层耦合导电支撑基板,但是可以使用镀或者沉积工艺形成导电支撑基板。
移除生长衬底201。生长衬底201可根据实际材料选择采用研磨、激光剥离和或湿法蚀刻去除。本实施例的砷化镓衬底可以采用湿法蚀刻去除,露出第二导电类型半导体层108的表面。
S7,制作第一电极和第二电极。
如图11所示,制作第一电极109和第二电极100,第一电极109包括主焊盘电极1091和延伸电极1092在第二导电类型半导体层108的表面,其中主焊盘电极1091为一定面积的块状,延伸电极1093沿着主焊盘电极1091周围在第二导电类型半导体层108的表面延伸出去,并且延伸至靠近边缘侧。为了主焊盘电极1091和延伸电极1093与第二导电类型半导体层108的表面形成良好的欧姆接触,所述的第二导电类型半导体层108可以包括掺杂的外延欧姆接触层如砷化镓或磷化镓,所述的外延欧姆接触层可以选择性仅保留在延伸电极下方的部分,其余部分被蚀刻去除,以防止该层的吸光效应。
第二电极100位于基板的背面侧,可选的可以是金、铂等元素经过蒸镀形成。
S8,分离形成单一的半导体发光元件。
露出的第二导电类型半导体层108的表面被粗化或图案化处理以利于出光。
通过芯片分离工艺将半导体发光序列分离成单位芯片区域,并且可形成钝化层至少在半导体发光序列的侧壁以及出光侧,然后经过后续的切割工艺分离形成独立的多个芯片。
该工艺实现先制作金锌,以金锌和CVD制作的绝缘层作为上宽下窄的形状,工艺简单,CVD制作的掩膜层相较于蒸镀金属的工艺简单,耗时较短,有成本优势,无需额外剥离欧姆接触块的工艺。
实施例二
作为实施例一的一种替代性的实施方式,掩膜层204为一层氧化硅层层叠一层氮化硅层的层,其中由于氮化硅层的蚀刻工艺慢于氮化硅层,如图13所示,形成的牺牲块204本身下宽下窄。通过该设计,可更加容易实现氟化镁在牺牲块侧壁形成自动断裂,促进氟化镁层的平整性。并且氮化硅和氧化硅可以通过在同一生长炉中连续的两个生长步骤获得,工艺简单,且可行性高。
实施例三
如实施例一所述,CVD制作掩膜层,然后以光刻胶图形作为掩膜蚀刻CVD制作的牺牲块工艺,可以有效控制牺牲块的尺寸,并以牺牲块作为掩膜对欧姆接触层进行水平蚀刻以及侧向蚀刻获得在牺牲块下方的欧姆接触块。然而欧姆接触块是通过湿蚀刻工艺获得的,由于欧姆接触块通常较薄,例如100nm,侧蚀难以控制,蚀刻出的欧姆接触块容易大小尺寸不均匀,会造成光电参数不均匀。
本实施例提供的方法进行进一步改进,对欧姆接触块的尺寸可以进一步均匀地控制,从而控制欧姆接触块与牺牲块形成均匀尺寸的上宽下窄的掩膜图形,利于后续获得均匀开口且表面平整的氟化物绝缘层,提高光电性能。
本实施例的制作方法如图14所示的操作步骤流程图。
S1,获得半导体序列层,包括第一导电类型半导体层、发光层、第二导电类型半导体层和第三半导体层,第三半导体层作为第一牺牲层形成在第二导电类型半导体层一侧。
本实施例中,如图15所示,生长衬底201为砷化镓衬底,其中第一导电类型半导体层108、发光层107和第二导电类型半导体层106的分布、参数和功能参见表一。在第二导电类型半导体层106生长完成后,继续生长第三半导体层306。
优选的,第三半导体层306为砷化镓或者是铝镓砷,铝镓砷和砷化镓可以采用常规的外延制作方法获得,例如砷化镓的制作工艺条件可以与第一导电类型半导体层中的n型欧姆接触层接近或相同,砷化镓与铝镓砷可以无需掺杂。第三半导体层306为后续做掩膜和牺牲层使用,因此该层的蚀刻工艺至少不会破坏第二导电性半导体层106。本实施例优选砷化镓,砷化镓的厚度为至少80nm,本实施例为150nm,可直接采用湿法蚀刻工艺去除。
S2,蚀刻第一牺牲层形成多个开口。
如图16所示,制作光刻胶图形305在第三半导体层306的表面。以光刻胶图形305为掩膜,湿法蚀刻第三半导体层306,第三半导体层306获得多个开口区域。蚀刻液可选择使用H3PO4和H2O2混合的稀释液。
S3,制作欧姆接触块在开口内。
如图17所示,制作一层欧姆接触块105的层,欧姆接触块105的层的材料和厚度的选择与实施例一相同。
如图18所示,去除光刻胶图形305,获得第三半导体层306的多个开口区域内填充有多个欧姆接触块105。由于实施例一欧姆接触块是通过氮化硅或氧化硅牺牲块作为掩膜,湿法蚀刻形成。欧姆接触层在湿法蚀刻过程中,由于侧蚀的不均匀性,在牺牲块的下方难以控制侧向蚀刻速率均匀一致,会容易导致牺牲块和欧姆接触块上下不对称,导致氟化物绝缘层不平整。本实施例通过第一牺牲层开口内填充欧姆接触块105结合光刻胶剥离的技术可以避免欧姆接触块侧蚀速率不均匀的问题。欧姆接触块105的厚度较佳的至少80nm,本实施例为150nm,优选的,欧姆接触块105与第三半导体层的厚度一致,或最多相差±10%的厚度。
S4,在欧姆接触块的上方形成第二牺牲块。
如图19所示,在欧姆接触块105和第三半导体层306的表面CVD一层氮化硅或氧化硅层的掩膜层304,该层的厚度为100~500nm,CVD的厚度是第三半导体层的厚度的2~4倍为佳,更佳的是400nm左右。其中CVD的氮化硅或氧化硅都可以,但是由于氧化硅的蚀刻速率更快,较难控制蚀刻时间,因此较佳的是氮化硅材料。
然后制作一光刻胶图形303位于欧姆接触块105的上方。光刻胶尽量左右对称的位于欧姆接触块105的上方。
如图20所示,以光刻胶303为掩膜BOE蚀刻氮化硅或氧化硅的掩膜层304,获得在欧姆接触块的上方形成第二牺牲块304。由于光刻胶图形303容易实现与欧姆接触块105的位置在竖直方向重叠度高的对准。因此,容易获得第二牺牲块304在竖直方向上与欧姆接触块105重叠、对称的对准。优选的,并且第二牺牲块304的水平宽度尺寸或面积大于欧姆接触块105。
优选的第二牺牲块304的水平宽度尺寸至少欧姆接触块105的水平宽度尺寸大2μm,较佳的大于2~3μm,小于该宽度尺寸,将导致倾斜坡度减小,氟化物电绝缘层覆盖在第二牺牲快的侧壁的部分不容易自动形成断裂面,去除第二牺牲块后容易导致氟化物电绝缘层开口边缘形成毛刺。更优选的,第二牺牲块304的厚度大于欧姆接触块105的厚度,更优选的,前者为后者的厚度的2~4倍。且较佳的,所述的欧姆接触块的厚度大于等于氟化物绝缘层的厚度,该高度差有利于氟化物绝缘层在第二牺牲块304的侧壁覆盖的区域与直接覆盖在第二导电类型半导体层一侧的氟化物绝缘层之间自动断裂,可有效避免氟化物开口边缘翘角的产生,同时可以获得氟化物绝缘层开口内侧壁倾斜的角度,有利于获得氟化物电绝缘层平整的表面以及后续蒸镀的镜面层平整的表面。
本实施例的第二牺牲块304的水平宽度尺寸至少大于欧姆接触块105控制在2μm左右,其中第二牺牲块304的厚度为400nm。
如图21所示,湿法蚀刻去除第三半导体层306,然后去除光刻胶303,露出第二牺牲块304和第二导电半导体层106一侧。GaAs厚度至少100nm,最佳是150nm,太薄造成横截面积太小,溶液无法浸入,导致GaAs容易侧蚀不干净,容易使GaAs残留在第二导电类型半导体层106一侧。GaAs不能太厚,太厚会造成蚀刻时间过长,浪费成本。
S5,生长氟化物绝缘层覆盖第二牺牲块和第二导电类型半导体层一侧。
如图22所示,生长氟化物绝缘层104在第二导电半导体层106一侧和第二牺牲块304的表面,生长的条件和厚度与实施例一相同。
采用BOE蚀刻技术去除氮化硅或氧化硅的第二掩膜层304以及其表面的氟化物绝缘层。如图23所示,留下欧姆接触块105以及围绕欧姆接触块的氟化物绝缘层104覆盖在第二导电类型半导体层106的表面侧。欧姆接触块105和氟化物绝缘层104将第二导电类型半导体层106的表面侧划分成欧姆接触区和电绝缘区。
为了给半导体发光序列形成外部电连接,还包括制作第一电极和第二电极分别与半导体发光序列的第一导电类型半导体层和第二导电类型半导体层一侧形成电连接,具体的可采用实施例一的S5-S8相同的工艺获得。
本实施例通过第三半导体层作为第一牺牲层,优选的为砷化镓,在第一牺牲层上设置开口,开口内制作欧姆接触块105,能够更加准确的控制牺牲块的尺寸均匀性,可以避免实施例一欧姆接触块的尺寸不均匀,光电特性不均匀的技术问题,可以有效提高光电特性均匀性。此外第一牺牲层和第二牺牲块需采用不同的材料,并且采用不同的蚀刻工艺,以保证在后续蚀刻制作第二牺牲块时不会蚀刻到第一牺牲层,去除第一牺牲层时不会对第二牺牲块进行蚀刻。第二牺牲块选择CVD工艺制作,成本低,工艺时间短。
通过欧姆接触块位于氟化物绝缘层的开口内,并且容易控制第二牺牲块与欧姆接触块在竖直方向上的对称,容易实现欧姆接触块对称地位于氟化物绝缘层的开口类,此外还通过欧姆接触块与第二牺牲块的上宽下窄的设计,如图23所示,可以获得氟化物绝缘层开口内侧壁是倾斜的,有利于后续获得平整的反射层。优选的,倾斜的角度介于110~170°之间。图24所示的是图23所述的结构自电绝缘层104一侧的俯视图,图25为图24的局部放大示意图。
其中欧姆接触块的水平宽度可以通过第一牺牲层的开口设计进行均匀的控制,具体的所述的欧姆接触块的水平宽度尺寸D1为1~10μm,更优选的为2~7μm,本实施例为5μm。通过第二牺牲块的宽度控制在至少大于欧姆接触块的水平宽度为2μm,可以控制绝缘层104的开口的水平宽度尺寸D2大于D1至少0.5μm,本实施例为2μm左右,每个开口中填充的欧姆接触块与邻近的一个欧姆接触块的尺寸差异不超过前者的±10%。
开口的侧壁底部边缘至欧姆接触块105的边缘可以具有一定的距离D3,由此第二导电类型半导体层106的一部分区域被暴露,一般情况下D3是0~1um。该暴露的部分区域小,且被反射层直接接触,对光电性能不会产生明显的影响。
开口的截面形状通常根据欧姆接触块的形状做成是圆形、椭圆形,也可以制作成方形或多边形。
通过本发明获得的上述半导体发光元件可以通过封装,如陶瓷或EMC支架,获得封装体,或直接安装在应用品的电路基板上获得发光装置,可广泛运用于照明、显示、识别器等领域。
实施例四
作为一个替代性的实施例,所述的第三半导体可以是铝镓砷(AlxGa1-xAs),0<x<1。优选地,其中x的取值最大为0.45,最小值为0.25。较佳的,其厚度至少为100nm,较佳的是150nm,也可根据其蚀刻速率,对铝含量以及厚度进行常规的调整,蚀刻液可以是H3PO4和H2O2。
实施例五
作为实施例三的一种替代方式,第二牺牲块304为一层氧化硅层上层叠一层氮化硅层的层进一步的BOE蚀刻获得。其中由于氮化硅层的蚀刻工艺慢于氮化硅层,在同一BOE步骤中蚀刻即可形成第二牺牲块304本身下宽下窄。作为一种实施方式,氮化硅的厚度为400nm和二氧化硅的厚度为200nm。欧姆接触块的厚度为150nm,绝缘层氟化物的厚度为100nm。通过该设计,可更加容易实现氟化镁在牺牲块侧壁形成断裂,促进氟化镁层的平整性,并且氮化硅和氧化硅可以通过在同一生长炉中连续的两个生长步骤获得,工艺简单,且可行。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (38)
1.一种制作半导体发光元件的方法,其包括:
获得半导体发光序列层,包括第一导电类型半导体层、发光层和第二导电类型半导体层;
在第二导电类型半导体层一侧形成欧姆接触块以及欧姆接触块上的牺牲块,其中欧姆接触块和牺牲块水平延伸,且欧姆接触块的水平面积小于牺牲块的水平面积;
生长氟化物绝缘层覆盖欧姆接触块、欧姆接触块上的牺牲块和第二导电类型半导体层一侧;
去除牺牲块,形成绝缘层和多个欧姆接触块覆盖在第二导电类型半导体层侧。
2.根据权利要求1所述的一种制作半导体发光元件的方法,其特征在于:所述的牺牲块的材质能够用不同于欧姆接触层的蚀刻工艺去除。
3.根据权利要求1所述一种制作半导体发光元件的方法,其特征在于:欧姆接触块以及欧姆接触块上的牺牲块的步骤是先制作欧姆接触层,然后制作多处的牺牲块在欧姆接触层上,蚀刻欧姆接触层至形成多处的欧姆接触块。
4.根据权利要求1所述的一种制作半导体发光元件的方法,其特征在于:所述的欧姆接触层包括至少两种金属。
5.根据权利要求1所述的一种制作半导体发光元件的方法,其特征在于:所述去除牺牲块的方法为BOE。
6.根据权利要求1所述的一种制作半导体发光元件的方法,其特征在于:所述的牺牲块为单层或多层。
7.根据权利要求1所述的一种制作半导体发光元件的方法,其特征在于:所述的牺牲块为氧化物和或氮化物。
8.根据权利要求1所述的一种制作半导体发光元件的方法,其特征在于:所述的氟化物绝缘层以围绕所述的欧姆接触块的形式形成在第二导电类型半导体层侧。
9.根据权利要求1所述的一种制作半导体发光元件的方法,其特征在于:在蒸生长氟化物绝缘层之前,对欧姆接触块进行高温熔合处理。
10.根据权利要求1所述一种制作半导体发光元件的方法,其特征在于:制作第一电极与第一导电类型半导体层连接、制作第二电极与第二导电类型半导体层连接。
11.根据权利要求10所述一种制作半导体发光元件的方法,其特征在于:其中第二电极位于氟化物绝缘层以及欧姆接触块的同侧。
12.根据权利要求10所述的一种制作半导体发光元件的方法,其特征在于:第二电极包括反射镜层,反射镜层覆盖在氟化物绝缘层以及欧姆接触块的同侧。
13.根据权利要求1所述的一种制作半导体发光元件的方法,其特征在于:所述的牺牲块的高度为欧姆接触块的高度的2~4倍。
14.一种制作半导体发光元件的方法,其包括:
获得半导体序列层,包括第一导电类型半导体层、发光层和第二导电类型半导体层和第三半导体层,第三半导体层作为第一牺牲层在第二导电类型半导体层一侧;
蚀刻第一牺牲层形成多个开口;
制作欧姆接触块在开口内;
在欧姆接触块的上方制作第二牺牲块;
蚀刻去除第一牺牲层;
制作氟化物绝缘层覆盖第二导电类型半导体层以及第二牺牲块;
去除多处第二牺牲块,形成氟化物绝缘层和多个欧姆接触块覆盖在第二导电类型半导体层侧。
15.根据一种制作半导体发光元件的方法,其特征在于:制作第二掩膜层覆盖第一牺牲层和欧姆接触块;蚀刻第二掩膜层,以在每一欧姆接触块的上方形成第二牺牲块。
16.根据权利要求14的一种制作半导体发光元件的方法,其特征在于:第二牺牲块的水平宽度尺寸或面积比欧姆接触块的水平宽度尺寸或面积大。
17.根据权利要求14的一种制作半导体发光元件的方法,其特征在于:所述的第一牺牲层、第二牺牲块与欧姆接触块的材料用不同的蚀刻工艺去除。
18.根据权利要求14的一种制作半导体发光元件的方法,其特征在于:所述的第二牺牲块的高度为欧姆接触块的高度的2~4倍。
19.根据权利要求14所述的一种制作半导体发光元件的方法,其特征在于:第二牺牲块为至少一层不同于第一牺牲层的材料制成。
20.根据权利要求14所述的一种制作半导体发光元件的方法,其特征在于:第二牺牲块为能够耐受制作局氟化物绝缘层的温度的材料。
21.根据权利要求19所述的一种制作半导体发光元件的方法,其特征在于:第二掩膜块材料为氮化物或氧化物至少一种。
22.根据权利要求14所述的一种制作半导体发光元件的方法,其特征在于:所述的半导体发光序列层为MOCVD方法获得。
23.根据权利要求14所述的一种制作半导体发光元件的方法,其特征在于:所述的第一牺牲层为铝镓砷或砷化镓。
24.根据权利要求14所述的一种制作半导体发光元件的方法,其特征在于:所述的欧姆接触块包括为金锗、金铍、金锗镍或金锌。
25.根据权利要求14所述的一种制作半导体发光元件的方法,其特征在于:所述的氟化物绝缘层形成之前对欧姆接触块进行高温熔合处理。
26.根据权利要求14的一种用于制作半导体发光元件的制作方法,其特征在于:所述的第三半导体层生长在P型导电类型半导体层上。
27.根据权利要求14的一种用于制作半导体发光元件的制作方法,其特征在于:第二掩膜块材料为氮化物和氧化物的组合。
28.根据权利要求14所述的一种用于制作半导体发光元件的制作方法,其特征在于:所述的第三半导体层的厚度为至少800埃。
29.根据权利要求14所述的一种制作半导体发光元件的方法,其特征在于:制作第一电极与第一导电类型半导体层连接、制作第二电极与第二导电类型半导体层连接,第二电极与第二导电类型半导体层之间具有反射镜层,反射镜层覆盖在氟化物绝缘层以及欧姆接触块的同侧。
30.一种用于制作半导体发光元件的多层半导体发光序列层,其包括多层半导体发光序列层,多层半导体发光序列层包括N型半导体层、发光层和P型半导体层;
第三半导体层设置在P型半导体层一侧,第三半导体层为铝镓砷或砷化镓。
31.根据权利要求30所述的一种用于制作半导体发光元件的多层半导体发光序列层,其特征在于:所述的第三半导体层的厚度为至少800A。
32.一种半导体发光元件,其特征在于:包括半导体发光序列层,半导体发光序列层包括第一导电类型半导体层、发光层和第二导电类型半导体层;
半导体发光序列层一侧包括氟化物绝缘层,氟化物绝缘层具有多个开口,开口内包括欧姆接触块,氟化物绝缘层在开口的侧壁是倾斜的。
33.根据权利要求32的一种半导体发光元件,其特征在于:开口内具有欧姆接触块,欧姆接触快的尺寸为2~10μm。
34.根据权利要求33所述的一种半导体发光元件,其特征在于:每个所述的开口中填充的欧姆接触块与邻近的一个欧姆接触块的水平宽度尺寸差异不大于±0.5μm或者每个开口中填充的欧姆接触块与邻近的一个欧姆接触块的尺寸差异不超过前者的±10%。
35.根据权利要求32的一种半导体发光元件,其特征在于:氟化物绝缘层在开口的侧壁倾斜的角度为110~170°。
36.根据权利要求32的一种半导体发光元件,其特征在于:所述的电绝缘层形成在p型半导体层一侧。
37.根据权利要求32的一种半导体发光元件,其特征在于:氟化物绝缘层的开口内可露出部分半导体发光序列层,露出的半导体发光序列层的宽度为0~1μm。
38.一种发光装置,其包括采用权利要求32~37任一项的半导体发光元件以及电路驱动以获得光辐射。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2019/087487 WO2020232587A1 (zh) | 2019-05-17 | 2019-05-17 | 一种制作半导体发光元件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111164766A true CN111164766A (zh) | 2020-05-15 |
| CN111164766B CN111164766B (zh) | 2023-02-03 |
Family
ID=70562375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980004736.7A Active CN111164766B (zh) | 2019-05-17 | 2019-05-17 | 一种制作半导体发光元件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN111164766B (zh) |
| TW (1) | TWI719759B (zh) |
| WO (1) | WO2020232587A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111710768A (zh) * | 2020-07-01 | 2020-09-25 | 厦门乾照光电股份有限公司 | 一种led芯片的制作方法 |
| CN113257662A (zh) * | 2021-07-14 | 2021-08-13 | 苏州汉天下电子有限公司 | 一种半导体器件及其制作方法 |
| CN116544323A (zh) * | 2023-07-06 | 2023-08-04 | 江西兆驰半导体有限公司 | 一种led芯片的制备方法及led芯片 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117690943B (zh) * | 2024-01-31 | 2024-06-04 | 合肥晶合集成电路股份有限公司 | 一种图像传感器的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080124823A1 (en) * | 2006-11-24 | 2008-05-29 | United Microdisplay Optronics Corp. | Method of fabricating patterned layer using lift-off process |
| CN106960819A (zh) * | 2016-01-08 | 2017-07-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN107403860A (zh) * | 2017-08-08 | 2017-11-28 | 天津三安光电有限公司 | 牺牲层结构及采用该结构剥离材料层的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100022494A1 (en) * | 2008-07-24 | 2010-01-28 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Method, device, and kit for maintaining physiological levels of steroid hormone in a subject |
| JP2010074131A (ja) * | 2008-08-21 | 2010-04-02 | Panasonic Corp | 半導体発光素子及びその製造方法 |
| KR100974784B1 (ko) * | 2009-03-10 | 2010-08-06 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| US10892390B2 (en) * | 2016-02-05 | 2021-01-12 | Lg Innotek Co., Ltd. | Light-emitting element and light-emitting element package including the same |
| CN107195745B (zh) * | 2017-05-10 | 2019-08-02 | 华灿光电(浙江)有限公司 | 电流阻挡层及发光二极管芯片的制作方法 |
-
2019
- 2019-05-17 WO PCT/CN2019/087487 patent/WO2020232587A1/zh not_active Ceased
- 2019-05-17 CN CN201980004736.7A patent/CN111164766B/zh active Active
- 2019-12-13 TW TW108145834A patent/TWI719759B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080124823A1 (en) * | 2006-11-24 | 2008-05-29 | United Microdisplay Optronics Corp. | Method of fabricating patterned layer using lift-off process |
| CN106960819A (zh) * | 2016-01-08 | 2017-07-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN107403860A (zh) * | 2017-08-08 | 2017-11-28 | 天津三安光电有限公司 | 牺牲层结构及采用该结构剥离材料层的方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111710768A (zh) * | 2020-07-01 | 2020-09-25 | 厦门乾照光电股份有限公司 | 一种led芯片的制作方法 |
| CN113257662A (zh) * | 2021-07-14 | 2021-08-13 | 苏州汉天下电子有限公司 | 一种半导体器件及其制作方法 |
| CN113257662B (zh) * | 2021-07-14 | 2021-09-24 | 苏州汉天下电子有限公司 | 一种半导体器件及其制作方法 |
| CN116544323A (zh) * | 2023-07-06 | 2023-08-04 | 江西兆驰半导体有限公司 | 一种led芯片的制备方法及led芯片 |
| CN116544323B (zh) * | 2023-07-06 | 2023-09-01 | 江西兆驰半导体有限公司 | 一种led芯片的制备方法及led芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111164766B (zh) | 2023-02-03 |
| TW202044625A (zh) | 2020-12-01 |
| WO2020232587A1 (zh) | 2020-11-26 |
| TWI719759B (zh) | 2021-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI791462B (zh) | 半導體發光元件 | |
| TWI546982B (zh) | 具溝槽及一頂部接點之發光裝置 | |
| US11069837B2 (en) | Sub pixel light emitting diodes for direct view display and methods of making the same | |
| CN105247695B (zh) | 半导体发光元件 | |
| US12527128B2 (en) | Light emitting diodes containing deactivated regions and methods of making the same | |
| JP2005150675A (ja) | 半導体発光ダイオードとその製造方法 | |
| CN102106004A (zh) | 包含窗口层和导光结构的半导体发光器件 | |
| JP2019204981A (ja) | 多孔質の反射性コンタクトを有するデバイス | |
| CN111164766B (zh) | 一种制作半导体发光元件的方法 | |
| TWI901722B (zh) | 半絕緣性InP基板的紅外LED元件 | |
| TW201128803A (en) | Devices on textured substrates and methods for fabricating semiconductive devices | |
| US20150311400A1 (en) | Light-emitting device | |
| KR101438812B1 (ko) | 반사 구조물 및 이를 구비하는 발광 장치 | |
| CN111261760B (zh) | 发光元件 | |
| US9306120B2 (en) | High efficiency light emitting diode | |
| JP2013207108A (ja) | 発光ダイオード素子およびその製造方法 | |
| CN115394887A (zh) | 发光元件及其制作方法 | |
| KR20140143657A (ko) | 고효율 발광 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |