CN111143815A - 一种数据处理设备及验证其完整性的方法 - Google Patents

Abstract

本发明公开了一种数据处理设备及验证其完整性的方法，包括多个数据处理硬件组件，所述数据处理硬件组件包括第一硬件组件和一个或多个剩余硬件组件，其中：第一硬件组件被配置为向一个或多个剩余硬件组件发送质询；每个剩余的硬件组件被配置为接收相应的挑战并处理挑战以产生响应；和该设备被配置为基于由一个或多个剩余硬件组件产生的一个或多个响应来验证设备的完整性。

Description

一种数据处理设备及验证其完整性的方法

技术领域

本发明涉及数据处理技术领域，具体而言，涉及一种数据处理设备及验证其完整性的方法。

背景技术

目前，大多数旨在劫持数字设备的攻击都集中在软件上，但随着安全软件的稳健性不断提高，攻击将越来越多地集中在硬件上。通过移除，添加或交换设备中的一个或多个集成电路或其他硬件组件或使用外部设备模拟这些硬件组件，基于硬件篡改的攻击是已知的。因此，在硬件级别验证设备完整性将变得越来越重要。特别是在设备的完整性对于保护收入流是至关重要的情况下，例如在条件访问系统中，例如在电视机顶盒或数字版权管理中，而且在所有通用计算平台（例如个人）中。计算机和便携式设备，如笔记本电脑，手机，智能手机，平板电脑等。

越来越多地用于敏感应用，包括隐私和安全问题，如电子银行或电子医疗。随着几乎所有日常设备（物联网）的连接性的增加，对硬件完整性检查的需求将变得无处不在。

确保数据处理系统中的软件完整性的若干解决方案是已知的并且包括各种方法，例如通过存储每个软件组件的散列并在系统启动时比较从每个软件组件创建的散列来创建软件组件的签名。这些解决方案有时由专用安全硬件来促进，例如由可信计算组（TGC）开发的可信平台模块（TPM）。在TCG的可信网络连接（TNC）架构中，TPM用于完整性测量和远程证明。在引导过程中，TPM会在加载之前测量（散列）PC的所有关键软件和固件组件，包括BIOS，引导加载程序和操作系统内核。通过在软件运行之前进行这些测量并将它们存储在TPM上，测量被隔离并且可以防止后续的修改尝试。当PC连接到网络时，存储的测量结果将发送到TNC服务器，根据服务器的可接受配置列表进行检查，如果发生不匹配，则将其隔离为受感染的端点。

发明内容

本发明提出了一种数据处理设备，包括多个数据处理硬件组件，所述数据处理硬件组件包括第一硬件组件和一个或多个剩余硬件组件，其中：

第一硬件组件被配置为向一个或多个剩余硬件组件发送质询；

每个剩余的硬件组件被配置为接收相应的挑战并处理挑战以产生响应；和

该设备被配置为基于由一个或多个剩余硬件组件产生的一个或多个响应来验证设备的完整性。

所述的数据处理设备，包括以加密形式存储任务关键信息的存储器，其中设备或设备的一个方面要求解密形式的任务关键信息起作用，和其中，所述设备被配置为基于由所述一个或多个剩余硬件组件产生的所述一个或多个响应，使用一个或多个设备验证密钥来解密所述加密的关键任务信息。

所述的数据处理设备，所述任务关键信息包括一个或多个软件；设备所需的固件或设备的一个方面的功能；一个BIOS；操作系统内核；硬件组件驱动程序；引导加载程序；和内容解密密钥。

所述的数据处理设备，所述数据处理设备包括条件访问设备，并且所述任务关键信息包括解密密钥，所述解密密钥供所述条件访问设备使用以使用所述数据处理设备控制对内容耗材的访问。

所述的数据处理设备，初始剩余硬件组件被配置为从第一硬件组件接收其质询；每个后续剩余硬件组件所接收的挑战是由相应的先前剩余硬件组件产生的响应；最后剩余的硬件组件被配置为将其响应发送到第一硬件组件；并且该设备被配置为使用从剩余硬件组件中的最后一个接收的响应来验证设备的完整性。

所述的数据处理设备，所述剩余硬件组件中的每一个被配置为将非传递函数应用于其质询以产生其响应。

所述的数据处理设备，剩余的硬件组件以链式连接第一硬件组件的输出的链中的初始剩余硬件组件的输入；

链中每个后续剩余硬件组件的输入，连接到链中相应的前面剩余硬件组件的输出；和第一硬件组件的输入，连接到链中剩余硬件组件的最后一个的输出，和

其中第一硬件组件被配置为向链中的初始剩余硬件组件的输入发送质询；和

接收由第一硬件组件的输入处的剩余硬件组件产生的一个或多个响应。

所述的数据处理设备，每个剩余的硬件组件包括：

指令移位寄存器，用于接收一组指令的指令，该指令集至少包括处理质询指令以处理质询并产生响应；和用于接收挑战的数据移位寄存器，对应于进程挑战指令，

其中每个剩余的硬件组件被配置为：

在第一模式中，一次一位地从其输入移位到指令移位寄存器，并且从指令移位寄存器一次一位地移位到其输出；

在第二种模式中，从输入到数据移位寄存器一次一位地移位一位，从数据移位寄存器到其输出一次移位一位；和

在第三模式中，当进程质询指令进入指令移位寄存器时，读取数据移位寄存器中的质询，处理质询以产生响应并将响应写入数据移位寄存器，其中第一硬件组件为配置为控制其余硬件组件的模式：

将各个指令移入指令移位寄存器；将挑战转移到数据移位寄存器；

使剩余的硬件组件处理挑战以产生响应；和

将响应移出数据移位寄存器，从而从剩余的硬件组件接收一个或多个响应，以及

其中，第一硬件组件被配置为在所有剩余硬件组件共用的模式控制线上一起控制所有剩余硬件组件的模式。

一种验证数据处理设备完整性的方法，该方法包括：

向多个硬件组件发送一个或多个挑战；

接收来自多个硬件组件的响应；

使用该响应来验证数据处理设备的完整性，

所述的方法，其中接收响应包括从多个硬件组件之一接收响应，来自多个硬件组件之一的响应取决于来自多个硬件中的另一个的相应响应组件，其中多个硬件组件按顺序提供相应的响应，序列中的后续硬件组件接收序列中的先前硬件组件的响应作为质询并且响应于所接收的质询产生响应，并且其中响应响应于所接收的挑战，产生作为所接收挑战的非传递功能。

具体实施方式

为了使得本发明的目的、技术方案及优点更加清楚明白，以下结合其实施例，对本发明进行进一步详细说明；应当理解，此处所描述的具体实施例仅用于解释本发明 ，并不用于限定本发明。对于本领域技术人员而言，在查阅以下详细描述之后，本实施例的其它系统、方法和/或特征将变得显而易见。旨在所有此类附加的系统、方法、特征和优点都包括在本说明书内、包括在本发明的范围内，并且受所附权利要求书的保护。在以下详细描述描述了所公开的实施例的另外的特征，并且这些特征根据以下将详细描述将是显而易见的。

实施例一：

一种数据处理设备，包括多个数据处理硬件组件，所述数据处理硬件组件包括第一硬件组件和一个或多个剩余硬件组件，其中：

第一硬件组件被配置为向一个或多个剩余硬件组件发送质询；

每个剩余的硬件组件被配置为接收相应的挑战并处理挑战以产生响应；和

该设备被配置为基于由一个或多个剩余硬件组件产生的一个或多个响应来验证设备的完整性。

所述的数据处理设备，包括以加密形式存储任务关键信息的存储器，

其中设备或设备的一个方面要求解密形式的任务关键信息起作用，和

其中，所述设备被配置为基于由所述一个或多个剩余硬件组件产生的所述一个或多个响应，使用一个或多个设备验证密钥来解密所述加密的关键任务信息。

所述的数据处理设备，其中所述任务关键信息包括一个或多个软件；设备所需的固件或设备的一个方面的功能；一个BIOS；操作系统内核；硬件组件驱动程序；引导加载程序；和内容解密密钥。

所述的数据处理设备，其中所述数据处理设备包括条件访问设备，并且所述任务关键信息包括解密密钥，所述解密密钥供所述条件访问设备使用以使用所述数据处理设备控制对内容耗材的访问。 。

所述的数据处理设备，其中，

初始剩余硬件组件被配置为从第一硬件组件接收其质询；

每个后续剩余硬件组件所接收的挑战是由相应的先前剩余硬件组件产生的响应；

最后剩余的硬件组件被配置为将其响应发送到第一硬件组件；并且该设备被配置为使用从剩余硬件组件中的最后一个接收的响应来验证设备的完整性。

所述的数据处理设备，其中，所述剩余硬件组件中的每一个被配置为将非传递函数应用于其质询以产生其响应。

所述的数据处理设备，

其中，剩余的硬件组件以链式连接

连接到第一硬件组件的输出的链中的初始剩余硬件组件的输入；

链中每个后续剩余硬件组件的输入，连接到链中相应的前面剩余硬件组件的输出；和

第一硬件组件的输入，连接到链中剩余硬件组件的最后一个的输出，和

其中第一硬件组件被配置为

向链中的初始剩余硬件组件的输入发送质询；和

接收由第一硬件组件的输入处的剩余硬件组件产生的一个或多个响应。

所述的数据处理设备，其中每个剩余的硬件组件包括：

指令移位寄存器，用于接收一组指令的指令，该指令集至少包括处理质询指令以处理质询并产生响应；和

用于接收挑战的数据移位寄存器，对应于进程挑战指令，

其中每个剩余的硬件组件被配置为：

在第一模式中，一次一位地从其输入移位到指令移位寄存器，并且从指令移位寄存器一次一位地移位到其输出；

在第二种模式中，从输入到数据移位寄存器一次一位地移位一位，从数据移位寄存器到其输出一次移位一位；和

在第三模式中，当进程质询指令进入指令移位寄存器时，读取数据移位寄存器中的质询，处理质询以产生响应并将响应写入数据移位寄存器，其中第一硬件组件为配置为控制其余硬件组件的模式：

将各个指令移入指令移位寄存器；将挑战转移到数据移位寄存器；

使剩余的硬件组件处理挑战以产生响应；和

将响应移出数据移位寄存器，从而从剩余的硬件组件接收一个或多个响应，以及

其中，第一硬件组件被配置为在所有剩余硬件组件共用的模式控制线上一起控制所有剩余硬件组件的模式。

所述的数据处理设备，其中，所述第一硬件组件被配置为使得：

将比特逐位移入初始剩余硬件组件的数据移位寄存器的挑战；

初始剩余的硬件组件，用于处理质询并将其响应写入其数据移位寄存器；

来自链中各个先前硬件组件的数据移位寄存器的响应被逐位移位到链中每个后续剩余硬件组件的数据移位寄存器中；

每个后续硬件组件处理来自其数据移位寄存器中相应的先前硬件组件的响应，作为将其响应写入数据移位寄存器的挑战；和

写入链中最后剩余硬件组件的相应数据移位寄存器的响应将逐位移位到第一硬件组件的输入。

所述的数据处理设备，其中，所述第一硬件组件被配置为使得所述链中的每个后续剩余硬件组件在所述链中的相应在前硬件组件已被写入之前不执行所述处理质询指令。它对数据寄存器的响应。

所述的数据处理设备，其中，所述第一硬件组件被配置为使得所述链中的每个剩余硬件组件仅在将所述质询移位到所述初始剩余硬件组件的数据移位寄存器之间时执行过程质询指令。链并将写入链中最后剩余硬件组件的数据移位寄存器的响应移位到第一硬件组件的输入。

所述的数据处理设备，其中用于实现初始和剩余硬件组件之间以及剩余硬件组件之间的通信的物理层通信接口规范，每个剩余的硬件组件。包括TMS，TCK，TDI和TDO引脚以及符合规范的状态机。

实施例二：

一种验证具有多个硬件组件的数据处理设备的完整性的方法，该方法包括：

向多个硬件组件发送一个或多个挑战；

接收来自多个硬件组件的响应；

使用该响应来验证数据处理设备的完整性。

所述的方法，其中接收响应包括从多个硬件组件之一接收响应，来自多个硬件组件之一的响应取决于来自多个硬件中的另一个的相应响应。组件，其中多个硬件组件按顺序提供相应的响应，序列中的后续硬件组件接收序列中的先前硬件组件的响应作为质询并且响应于所接收的质询产生响应，并且其中响应响应于所接收的挑战，产生作为所接收挑战的非传递功能。

所述的方法，其中，所述剩余硬件组件中的每一个被配置为将非传递函数应用于其质询以产生其响应。

所述的方法，

其中，剩余的硬件组件以链式连接

连接到第一硬件组件的输出的链中的初始剩余硬件组件的输入；

链中每个后续剩余硬件组件的输入，连接到链中相应的前面剩余硬件组件的输出；和

第一硬件组件的输入，连接到链中剩余硬件组件的最后一个的输出，和

其中第一硬件组件被配置为

向链中的初始剩余硬件组件的输入发送质询；和

接收由第一硬件组件的输入处的剩余硬件组件产生的一个或多个响应。

所述的方法，其中每个剩余的硬件组件包括：

指令移位寄存器，用于接收一组指令的指令，该指令集至少包括处理质询指令以处理质询并产生响应；和

用于接收挑战的数据移位寄存器，对应于进程挑战指令，

其中每个剩余的硬件组件被配置为：

在第一模式中，一次一位地从其输入移位到指令移位寄存器，并且从指令移位寄存器一次一位地移位到其输出；

在第二种模式中，从输入到数据移位寄存器一次一位地移位一位，从数据移位寄存器到其输出一次移位一位；和

在第三模式中，当进程质询指令进入指令移位寄存器时，读取数据移位寄存器中的质询，处理质询以产生响应并将响应写入数据移位寄存器，其中第一硬件组件为配置为控制其余硬件组件的模式：

将各个指令移入指令移位寄存器；将挑战转移到数据移位寄存器；

使剩余的硬件组件处理挑战以产生响应；和

将响应移出数据移位寄存器，从而从剩余的硬件组件接收一个或多个响应，以及

其中，第一硬件组件被配置为在所有剩余硬件组件共用的模式控制线上一起控制所有剩余硬件组件的模式。

所述的方法，其中，所述第一硬件组件被配置为使得：

将比特逐位移入初始剩余硬件组件的数据移位寄存器的挑战；

初始剩余的硬件组件，用于处理质询并将其响应写入其数据移位寄存器；

来自链中各个先前硬件组件的数据移位寄存器的响应被逐位移位到链中每个后续剩余硬件组件的数据移位寄存器中；

每个后续硬件组件处理来自其数据移位寄存器中相应的先前硬件组件的响应，作为将其响应写入数据移位寄存器的挑战；和

写入链中最后剩余硬件组件的相应数据移位寄存器的响应将逐位移位到第一硬件组件的输入。

所述的方法，其中，所述第一硬件组件被配置为使得所述链中的每个后续剩余硬件组件在所述链中的相应在前硬件组件已被写入之前不执行所述处理质询指令。它对数据寄存器的响应。

所述的方法，其中，所述第一硬件组件被配置为使得所述链中的每个剩余硬件组件仅在将所述质询移位到所述初始剩余硬件组件的数据移位寄存器之间时执行过程质询指令。链并将写入链中最后剩余硬件组件的数据移位寄存器的响应移位到第一硬件组件的输入。

所述的方法，其中用于实现初始和剩余硬件组件之间以及剩余硬件组件之间的通信的物理层通信接口规范，每个剩余的硬件组件。包括TMS，TCK，TDI和TDO引脚以及符合规范的状态机。

虽然上面已经参考各种实施例描述了本发明，但是应当理解，在不脱离本发明的范围的情况下，可以进行许多改变和修改。也就是说上面讨论的方法，系统或设备等均是示例。各种配置可以适当地省略，替换或添加各种过程或组件。例如，在替代配置中，可以以与所描述的顺序不同的顺序执行方法，和/或可以添加，省略和/或组合各种阶段。而且，关于某些配置描述的特征可以以各种其他配置组合。可以以类似的方式组合配置的不同方面和元素。此外，随着技术的发展许多元素仅是示例而不限制本公开或权利要求的范围。

在说明书中给出了具体细节以提供对包括实现的示例性配置的透彻理解。然而，可以在没有这些具体细节的情况下实践配置例如，已经示出了众所周知的电路、过程、算法、结构和技术而没有不必要的细节，以避免模糊配置。该描述仅提供示例配置，并且不限制权利要求的范围，适用性或配置。相反，前面对配置的描述将为本领域技术人员提供用于实现所描述的技术的使能描述。在不脱离本公开的精神或范围的情况下，可以对元件的功能和布置进行各种改变。

此外，尽管每个操作可以将操作描述为顺序过程，但是许多操作可以并行或同时执行。另外，可以重新排列操作的顺序。一个过程可能有其他步骤。此外，可以通过硬件、软件、固件、中间件、代码、硬件描述语言或其任何组合来实现方法的示例。当在软件、固件、中间件或代码中实现时，用于执行必要任务的程序代码或代码段可以存储在诸如存储介质的非暂时性计算机可读介质中，并通过处理器执行所描述的任务。

综上，其旨在上述详细描述被认为是例示性的而非限制性的，并且应当理解，所述权利要求(包括所有等同物)旨在限定本发明的精神和范围。以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (9)

1.一种数据处理设备，其特征在于，包括多个数据处理硬件组件，所述数据处理硬件组件包括第一硬件组件和一个或多个剩余硬件组件，其中：

第一硬件组件被配置为向一个或多个剩余硬件组件发送质询；

每个剩余的硬件组件被配置为接收相应的挑战并处理挑战以产生响应；和

该设备被配置为基于由一个或多个剩余硬件组件产生的一个或多个响应来验证设备的完整性。

2.根据权利要求1所述的数据处理设备，其特征在于，包括以加密形式存储任务关键信息的存储器，

其中设备或设备的一个方面要求解密形式的任务关键信息起作用，和

其中，所述设备被配置为基于由所述一个或多个剩余硬件组件产生的所述一个或多个响应，使用一个或多个设备验证密钥来解密所述加密的关键任务信息。

3.根据权利要求2所述的数据处理设备，其特征在于，所述任务关键信息包括一个或多个软件；设备所需的固件或设备的一个方面的功能；一个BIOS；操作系统内核；硬件组件驱动程序；引导加载程序；和内容解密密钥。

4.根据权利要求2或3所述的数据处理设备，其特征在于，所述数据处理设备包括条件访问设备，并且所述任务关键信息包括解密密钥，所述解密密钥供所述条件访问设备使用以使用所述数据处理设备控制对内容耗材的访问。

5.根据任一前述权利要求所述的数据处理设备，其特征在于，初始剩余硬件组件被配置为从第一硬件组件接收其质询；每个后续剩余硬件组件所接收的挑战是由相应的先前剩余硬件组件产生的响应；最后剩余的硬件组件被配置为将其响应发送到第一硬件组件；并且该设备被配置为使用从剩余硬件组件中的最后一个接收的响应来验证设备的完整性。

6.根据权利要求5所述的数据处理设备，其特征在于，所述剩余硬件组件中的每一个被配置为将非传递函数应用于其质询以产生其响应。

7.根据任一前述权利要求所述的数据处理设备，其特征在于，剩余的硬件组件以链式连接第一硬件组件的输出的链中的初始剩余硬件组件的输入；

链中每个后续剩余硬件组件的输入，连接到链中相应的前面剩余硬件组件的输出；和第一硬件组件的输入，连接到链中剩余硬件组件的最后一个的输出，和

其中第一硬件组件被配置为向链中的初始剩余硬件组件的输入发送质询；和

接收由第一硬件组件的输入处的剩余硬件组件产生的一个或多个响应。

8.根据权利要求7所述的数据处理设备，其特征在于，每个剩余的硬件组件包括：

指令移位寄存器，用于接收一组指令的指令，该指令集至少包括处理质询指令以处理质询并产生响应；和用于接收挑战的数据移位寄存器，对应于进程挑战指令，

其中每个剩余的硬件组件被配置为：

在第一模式中，一次一位地从其输入移位到指令移位寄存器，并且从指令移位寄存器一次一位地移位到其输出；

在第二种模式中，从输入到数据移位寄存器一次一位地移位一位，从数据移位寄存器到其输出一次移位一位；和

在第三模式中，当进程质询指令进入指令移位寄存器时，读取数据移位寄存器中的质询，处理质询以产生响应并将响应写入数据移位寄存器，其中第一硬件组件为配置为控制其余硬件组件的模式：

将各个指令移入指令移位寄存器；将挑战转移到数据移位寄存器；

使剩余的硬件组件处理挑战以产生响应；和

将响应移出数据移位寄存器，从而从剩余的硬件组件接收一个或多个响应，以及

其中，第一硬件组件被配置为在所有剩余硬件组件共用的模式控制线上一起控制所有剩余硬件组件的模式。

9.一种验证数据处理设备完整性的方法，其特征在于，该方法包括：

向多个硬件组件发送一个或多个挑战；

接收来自多个硬件组件的响应；

使用该响应来验证数据处理设备的完整性，

所述的方法，其中接收响应包括从多个硬件组件之一接收响应，来自多个硬件组件之一的响应取决于来自多个硬件中的另一个的相应响应组件，其中多个硬件组件按顺序提供相应的响应，序列中的后续硬件组件接收序列中的先前硬件组件的响应作为质询并且响应于所接收的质询产生响应，并且其中响应响应于所接收的挑战，产生作为所接收挑战的非传递功能。