CN111129164A - 肖特基二极管及其制备方法 - Google Patents
肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN111129164A CN111129164A CN201911231606.5A CN201911231606A CN111129164A CN 111129164 A CN111129164 A CN 111129164A CN 201911231606 A CN201911231606 A CN 201911231606A CN 111129164 A CN111129164 A CN 111129164A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- gallium oxide
- anode metal
- type gallium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体领域,特别涉及一种肖特基二极管及其制备方法。该制备方法包括:在衬底上外延n型氧化镓层;在所述n型氧化镓层上制备阳极金属层;在制备了阳极金属层的n型氧化镓层上制备掩膜层;其中,所述掩膜层具有倾斜的侧壁,所述侧壁的上边缘在所述阳极金属层上的投影位于所述阳极金属层的区域内或与所述阳极金属层的边缘重合;对器件正面进行干法刻蚀,直至阳极金属层对应区域以外的掩膜层去除,在所述n型氧化镓层形成内边缘和阳极金属层的边缘重合的斜面结构;去除器件表面残留的掩膜层,对器件正面进行高温退火处理,在n型氧化层中形成热氧化处理区;制备阴极金属层。采用上述制备方法可以提高制备的器件的击穿电压。
Description
技术领域
本发明涉及半导体领域,特别涉及一种肖特基二极管及其制备方法。
背景技术
氧化镓是一种宽禁带半导体材料,β-Ga2O3禁带宽度大约是4.85eV,其临界击穿电场高达8MV/cm,且n型掺杂可控,耐辐射,熔点高,非常适合于制作高压电力电子器件。其应用包括功率电子器件,射频电子器件,紫外探测器,气体传感器等,并在固态照明、通讯、消费电子产品,以及新能源汽车、智能电网等领域有广阔的应用前景。氧化镓具有比碳化硅等第三代半导体材料更优异的耐高压等特性,其Baliga优值(BFOM)比氮化镓高大约4倍,比碳化硅高9倍多,且同质衬底可以采用熔体方式加工,因此具有广阔的应用前景,切合国家节能减排、智能制造、通讯与信息安全的要求。
目前对氧化镓的研究还处于起步阶段,尽管实验表明氧化镓器件的击穿电场测试值已经超过氮化镓和碳化硅的理论值,但是由于氧化镓受主能级较深,且存在空穴自束缚效应,传统的p型受主元素很难掺杂至氧化镓中以构成p型材料。现有工艺条件下,利用氧化镓材料实现的pn结通常伴随着高技术难度以及高成本的问题,这在很大程度上限制了利用氧化镓材料来制作肖特基二极管,现有的制备方法无法利用氧化镓材料制备高性能的肖特基二极管,使得目前氧化镓肖特基二极管的击穿电压相比于其他第三代半导体器件仍然有一定的差距。
发明内容
有鉴于此,本发明实施例提供了一种肖特基二极管及其制备方法,以提高肖特基二极管的击穿电压。
本发明实施例第一方面提供了一种肖特基二极管的制备方法,包括:
在衬底上外延n型氧化镓层;
在所述n型氧化镓层上制备阳极金属层;
在制备了阳极金属层的n型氧化镓层上制备掩膜层;其中,所述掩膜层具有倾斜的侧壁,所述侧壁的上边缘在所述阳极金属层上的投影位于所述阳极金属层的区域内或与所述阳极金属层的边缘重合;
对器件正面进行干法刻蚀,直至阳极金属层对应区域以外的掩膜层去除,在所述n型氧化镓层形成内边缘和阳极金属层的边缘重合的斜面结构;
去除器件表面残留的掩膜层,对器件正面进行高温退火处理,在n型氧化层中形成热氧化处理区,其中,所述热氧化处理区为阳极金属层所对应区域以外的区域;
制备阴极金属层。
可选的,在制备了阳极金属层的n型氧化镓层上制备掩膜层包括:
在制备了阳极金属层的n型氧化镓层上旋涂光刻胶;
对旋涂光刻胶后的器件进行烘烤处理,以使所述光刻胶形成倾斜的侧壁,其中,所述侧壁与所述n型氧化镓层之间的角度小于60°。
可选的,所述烘烤处理时采用的温度为110℃,时间为2分钟。
可选的,所述对器件正面进行高温退火处理包括:
采用先第一温度后第二温度的退火方式或先第二温度后第一温度的退火方式对器件正面进行高温退火处理,其中,所述第一温度小于第二温度,且所述第一温度和所述第二温度均在200℃至900℃之间,所述第一温度对应的退火时间和第二温度对应的退火时间均在在10秒至30分钟之间。
可选的,在对器件正面进行高温退火处理后,还包括:
在器件正面淀积介质层;
通过干法刻蚀去除待制备场板结构所在区域的介质层;
制备场板结构,其中,所述场板结构的正投影覆盖全部阳极金属层。
本发明实施例第二方面提供了一种肖特基二极管,包括:
衬底;
n型氧化镓层,形成在所述衬底上,其中,所述n型氧化镓层形成有斜面结构,所述斜面结构的外边缘和所述n型氧化镓层的外边缘重合,且所述斜面结构对应区域的n型氧化镓层从外边缘向内边缘厚度增加,所述斜面结构下方具有通过高温退火处理所述n型氧化镓形成的热氧化处理区;
阳极金属层,形成在所述n型氧化镓层上;其中,所述阳极金属层在n型氧化镓层上的投影的边缘与所述斜面结构的内边缘重合;
阴极金属层,形成在衬底的背面。
可选的,所述斜面结构中的斜坡与水平方向的夹角小于60°
可选的,所述斜面结构上方设有介质层。
可选的,所述阳极金属层上方还设有场板结构,其中,所述场板结构的正投影覆盖全部阳极金属层。
可选的,所述场板结构和所述斜面结构之间通过介质层填充支撑。
本发明实施例提供在制备肖特基二极管时,在衬底上生长n型氧化镓层之后,首先在n型氧化镓层上制备阳极金属层,之后再制备了阳极金属层的n型氧化镓层上制备具有倾斜侧壁的掩膜层,之后对器件正面进行干法刻蚀,由于掩膜层具有倾斜侧壁,在刻蚀掩膜层的倾斜侧壁部分时,会刻蚀到n型氧化镓层,从而使n型氧化镓层形成和掩膜层的倾斜侧壁相似的斜面结构。阳极金属层和斜面结构的接触端点处形成的角度为钝角,可以大幅度降低尖峰电场的强度,提高击穿电压。并且先制备阳极金属层再进行刻蚀,可以在刻蚀后使斜面结构和阳极金属层完全对齐,从而进一步降低尖峰电场的强度。同时,在形成斜面结构后,对器件正面进行高温退火处理,使斜面结构的下方形成热氧化处理区,从而降低载流子浓度,促使正向压降降低,进而降低表面电场强度,提高击穿电压。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的肖特基二极管的制备方法的流程示意图;
图2是本发明实施例提供的在衬底上外延n型氧化镓层后的器件的剖面结构示意图;
图3是本发明实施例提供的在所述n型氧化镓层上制备阳极金属层后的器件的剖面结构示意图;
图4是本发明实施例提供的在制备了阳极金属层的n型氧化镓层上制备掩膜层后的器件的剖面结构示意图;
图5是本发明实施例提供的在n型氧化镓层形成斜面结构后的器件的剖面结构示意图;
图6是本发明实施例提供的在n型氧化层中形成热氧化处理区后的器件的剖面结构示意图;
图7是本发明实施例提供的制备阴极金属层后的器件的剖面结构示意图;
图8是本发明实施例提供的在器件正面淀积介质层后的器件的剖面结构示意图;
图9是本发明实施例提供的通过干法刻蚀去除待制备场板结构所在区域的介质层后的器件的剖面结构示意图;
图10是本发明实施例提供的制备场板结构后的器件的剖面结构示意图;
图11是本发明实施例提供的与图10对应的制备阴极金属层后的肖特基二极管的剖面结构示意图;
图12是本发明实施例提供的肖特基二极管的剖面结构示意图;
图13是本发明实施例提供的斜面结构中的斜坡与水平方向的夹角小于60°的肖特基二极管的剖面结构示意图;
图14是本发明实施例提供的斜面结构上方设有介质层的肖特基二极管的剖面结构示意图;
图15是本发明实施例提供的设有场板结构和介质层填充的肖特基二极管的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下对照附图并结合实施例,对本发明做进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
图1是本发明实施例提供的肖特基二极管的制备方法流程示意图,参示图5,该肖特基二极管的制备方法可以包括:
步骤S101,在衬底上外延n型氧化镓层。
本发明实施例中,参示图2,衬底101可以为n型重掺杂的氧化镓衬底。n型氧化镓层102可以通过掺杂Si或Sn实现,所述n型氧化镓层102的厚度根据实际需求进行设定。
步骤S102,在所述n型氧化镓层上制备阳极金属层。
本发明实施例中,参示图3,在所述n型氧化镓层102上制备阳极金属层105,形成如图3所示的器件结构。
步骤S103,在制备了阳极金属层的n型氧化镓层上制备掩膜层;其中,所述掩膜层具有倾斜的侧壁,所述侧壁的上边缘在所述阳极金属层上的投影位于所述阳极金属层的区域内或与所述阳极金属层的边缘重合。
本发明实施例中,参示图4,在制备了阳极金属层105的n型氧化镓层102上制备具有倾斜的侧壁掩膜层104。其中,形成的侧壁的上边缘在所述阳极金属层105上的投影位于所述阳极金属层105的区域内或与所述阳极金属层105的边缘重合。
步骤S104,对器件正面进行干法刻蚀,直至阳极金属层对应区域以外的掩膜层去除,在所述n型氧化镓层形成内边缘和阳极金属层的边缘重合的斜面结构。
本发明实施例中,结合参示图4和图5,对器件正面进行干法刻蚀,直至阳极金属层105对应区域以外的掩膜层去除,形成如图5所示的n型氧化镓层形成斜面结构的器件。由于存在掩膜层104,在刻蚀过程中,掩膜层104中倾斜的侧壁部分会逐渐被刻蚀完,等离子体继续刻蚀掩膜层104下的n型氧化镓层102,因此n型氧化镓层102也会形成与掩膜层104中倾斜的侧壁相似的斜面结构。形成的器件中,阳极金属层105和n型氧化镓层102的接触点形成钝角,能够大幅削弱尖峰电场的强度,提高器件击穿特性。在实际操作中,一般在最后的步骤制作金属电极,这种情况下,使后续制备的阳极金属层和先制备的斜面结构完全对齐是非常难的,当阳极金属层105在n型氧化镓层102上的投影位于斜面结构的内边缘的内部时,就无法在阳极金属层105和n型氧化镓层102的接触点形成钝角。本发明实施例中,首先制备阳极金属层105,再进行刻蚀,可以使阳极金属层105的边缘和形成的斜面结构的内边缘完全对齐,不仅可以简化工艺步骤,还可以进一步提高削弱尖峰电场的能力。
步骤S105,去除器件表面残留的掩膜层,对器件正面进行高温退火处理,在n型氧化层中形成热氧化处理区,其中,所述热氧化处理区为阳极金属层所对应区域以外的区域。
本发明实施例中,参示图6,使用干法刻蚀形成n型氧化镓层102形成斜面结构后,可能存在部分掩膜层残留,比如掩膜层为光刻胶时的碳化残留,将器件表面残留的掩膜层去除,以免影响后续热氧化处理区的形成。在去除掩膜层后,对器件置于氧气氛围中进行高温退火处理,由于阳极金属层105的遮挡,n型氧化镓层102中阳极金属层105所对应区域以外的区域形成热氧化处理区,即斜面结构的下方形成热氧化处理区,如图10中虚线标示的部分。在斜面结构的下方形成热氧化处理区可以降低载流子的浓度,从而降低正向压降和表面电场强度,进而提高器件的击穿电压。
步骤S106,制备阴极金属层。
本发明实施例中,参示图7,在器件背面,通过电子束蒸发等方法制备阴极金属层106,之后将器件置于N2氛围中进行退火处理,使阴极金属层106与衬底101之间形成欧姆接触。在实际操作中,制备阴极金属层的步骤可以置于上述步骤中的任意一步。
本发明实施例在制作肖特基二极管时,利用阳极金属层和具有倾斜侧壁的掩膜层的遮挡,对器件正面进行干法刻蚀,从而使n型氧化镓层形成和掩膜层的倾斜侧壁相似的斜面结构,且该斜面结构的边缘和阳极金属层的边缘完全对齐。阳极金属层和斜面结构的接触端点处形成的角度为钝角,大幅度降低尖峰电场的强度,提高击穿电压。同时,在形成斜面结构后,对器件正面进行高温退火处理,使斜面结构的下方形成热氧化处理区,从而降低载流子浓度,促使正向压降降低,进而降低表面电场强度,提高击穿电压。
一些实施例中,所述在制备了阳极金属层的n型氧化镓层上制备掩膜层包括:在制备了阳极金属层的n型氧化镓层上旋涂光刻胶;对旋涂光刻胶后的器件进行烘烤处理,以使所述光刻胶形成倾斜的侧壁,其中,所述侧壁与所述n型氧化镓层之间的角度小于60°。
本发明实施例中,在制备所述掩膜层时,可以采用光刻胶作为掩膜层,首先在制备了阳极金属层的n型氧化镓层上旋涂光刻胶,对旋涂光刻胶后的器件进行烘烤处理,以使所述光刻胶形成倾斜的侧壁,其中,所述侧壁与n型氧化镓之间的角度小于60°,具体可参示图4中掩膜层104的形态,所述侧壁和n型氧化镓102之间的角度小于60°,可以使得后续步骤中制备的斜面结构形成类似的倾斜角,当斜面结构的倾斜角在此范围内时,可以更好的达到幅削弱尖峰电场的强度的目的,提高击穿电压。
一些实施例中,所述烘烤处理时采用的温度为110℃,时间为2分钟。
一些实施例中,所述对器件正面进行高温退火处理包括:采用先第一温度后第二温度的退火方式或先第二温度后第一温度的退火方式对器件正面进行高温退火处理,其中,所述第一温度小于第二温度,且所述第一温度和所述第二温度均在200℃至900℃之间,所述第一温度对应的退火时间和第二温度对应的退火时间的和在10秒至30分钟之间。
本发明实施例中,在步骤S105中对器件正面进行高温退火处理时,可以采用变温变时间退火的方式进行退火,具体可以是采用先第一温度后第二温度的退火方式或先第二温度后第一温度的退火方式对器件正面进行高温退火处理,其中,所述第一温度小于第二温度,且所述第一温度和所述第二温度均在200℃至900℃之间,所述第一温度对应的退火时间和第二温度对应的退火时间的和在10秒至30分钟之间。采用不同温度和不同时间的时间进行退火,可以形成不同离子浓度层次的热氧化处理区,可以进一步降低载流子浓度,从而提高器件的击穿电压。
一些实施例中,在对器件正面进行高温退火处理后,还包括:在器件正面淀积介质层;通过干法刻蚀去除待制备场板结构所在区域的介质层;制备场板结构,其中,所述场板结构的正投影覆盖全部阳极金属层。
本发明实施例中,结合参示图6和图8~10,在图6所示的器件正面通过PECVD法淀积介质层形成如图8所示的器件结构,通过干法刻蚀将场板图形区域的介质层107去除形成如图9所示的器件结构,在阳极金属层105上制备场板结构形成如图10所示的器件结构。为阳极金属层105设置场板结构108可以优化器件的电场分布,使阳极金属层105下方的电场分布更加均匀,进一步降低尖峰电场强度,改善击穿特性。图10所示的器件结构在制备阴极金属层后如图11所示。制备阴极金属层106可以在步骤S101~S105中的任意一步,也可以在制备场板结构时的任意一步。
一些实施例中,所述n型氧化镓层为非均匀掺杂,且所述n型氧化镓层为从上至下浓度增加的多层结构,更有利提高器件的耐高压水平。
一些实施例中,所述介质层可以为SiN,厚度在50-1000nm之间。
一些实施例中,所述衬底为n型氧化镓衬底,掺杂浓度大于或等于1.0×1018cm-3。所述n型氧化镓层通过掺杂Si或Sn等实现,掺杂浓度为1.0×1015cm-3至1.0×1020cm-3范围之间。所述n型氧化镓层的厚度为100nm至50μm。
一些实施例中,所述阳极金属层可以是Ni/Au或Pt/Au等金属。
一些实施例中,所述场板结构的可以是Ti/Au或Ti/Al/Ni/Au等金属。
一些实施例中,所述阴极金属层可以是Ti/Au或Ti/Al/Ni/Au等金属。
图12是本发明实施例的提供的肖特基二极管的剖面结构示意图,参示图12,该肖特基二极管可以包括:
衬底101。
n型氧化镓层102,形成在所述衬底101上,其中,所述n型氧化镓层102形成有斜面结构,所述斜面结构的外边缘和所述n型氧化镓层的外边缘重合,且所述斜面结构对应区域的n型氧化镓层102从外边缘向内边缘厚度增加,所述斜面结构下方具有高温退火处理n型氧化镓层形成的热氧化处理区。
阳极金属层105,形成在所述n型氧化镓层102上;其中,所述阳极金属层105在n型氧化镓层102上的投影的边缘与所述斜面结构的内边缘重合。
阴极金属层106,形成在所述衬底101的背面。
由于传统的氧化镓器件的阳极的边缘下方具有很强的尖峰电场,因此器件的击穿往往发生在阳极下方。而本发明实施例中,n型氧化镓层102具有斜面结构,阳极金属层105形成在该n型氧化镓层102上,阳极金属层105与n型氧化镓层102接触的端点处形成角度为钝角,此种设置能够削弱尖峰电场的强度,从而提高击穿电压。阳极金属层105的边缘和斜面结构的内边缘完全对齐,可以优化阳极金属层105下方的电场,进一步提高击穿电压。在斜面结构的下方,通过对器件在含氧环境中进行高温退火处理,形成有热氧化处理区,即图12中虚线所示的部分。该斜面结构对应的n型氧化镓层102经过高温退火处理后,载流子浓度下降,不仅可以使正向压降降低,还可以使表面电场强度降低,从而进一步提高了击穿电压。
一些实施例中,所述斜面结构中的斜坡与水平方向的夹角小于60°。
本发明实施例中,参示图13,所述斜面结构中的斜坡与水平方向的夹角小于60°,即0°<θ<60°。当斜面结构的倾斜角在此范围内时,可以更好的达到幅削弱尖峰电场的强度的目的,提高击穿电压。
一些实施例中,所述斜面结构上方设有介质层。
本发明实施例中,参示图14,在斜面结构的上方设置有介质层107,斜面结构容易发生漏电,在斜面结构对应的n型氧化镓层102淀积介质层107可以避免漏电现象的产生。图14中的介质层的形状仅仅是示意性的,实际中,介质层在可以完全覆盖斜面结构对应的n型氧化镓层时均可。
一些实施例中,所述阳极金属层上方还设有场板结构,其中,所述场板结构的正投影覆盖全部阳极金属层。
一些实施例中,所述场板结构和所述斜面结构之间通过介质层填充支撑。
本发明实施例中,参示图15,阳极金属层105还可以设置有场板结构108,该场板结构108的正投影覆盖全部阳极金属层105,所述场板结构和所述斜面结构之间通过介质层107填充支撑。为阳极金属层105设置场板结构可以优化器件的电场分布,使阳极金属层105下方的电场分布更加均匀,进一步降低尖峰电场强度,改善击穿特性。
一些实施例中,所述介质层可以为SiN,厚度在50-1000nm之间。
一些实施例中,所述衬底为n型氧化镓衬底,掺杂浓度大于或等于1.0×1018cm-3。所述n型氧化镓层通过掺杂Si或Sn等实现,掺杂浓度为1.0×1015cm-3至1.0×1020cm-3范围之间。所述n型氧化镓层的厚度为100nm至50μm。
一些实施例中,所述n型氧化镓层为非均匀掺杂,且所述n型氧化镓层为从上至下浓度增加的多层结构,更有利提高器件的耐高压水平。
一些实施例中,所述阳极金属层可以是Ni/Au或Pt/Au等金属。
一些实施例中,所述场板结构的可以是Ti/Au或Ti/Al/Ni/Au等金属。
一些实施例中,所述阴极金属层可以是Ti/Au或Ti/Al/Ni/Au等金属。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (10)
1.一种肖特基二极管的制备方法,其特征在于,包括:
在衬底上外延n型氧化镓层;
在所述n型氧化镓层上制备阳极金属层;
在制备了阳极金属层的n型氧化镓层上制备掩膜层;其中,所述掩膜层具有倾斜的侧壁,所述侧壁的上边缘在所述阳极金属层上的投影位于所述阳极金属层的区域内或与所述阳极金属层的边缘重合;
对器件正面进行干法刻蚀,直至阳极金属层对应区域以外的掩膜层去除,在所述n型氧化镓层形成内边缘和阳极金属层的边缘重合的斜面结构;
去除器件表面残留的掩膜层,对器件正面进行高温退火处理,在n型氧化层中形成热氧化处理区,其中,所述热氧化处理区为阳极金属层所对应区域以外的区域;
制备阴极金属层。
2.如权利要求1所述的肖特基二极管的制备方法,其特征在于,在制备了阳极金属层的n型氧化镓层上制备掩膜层包括:
在制备了阳极金属层的n型氧化镓层上旋涂光刻胶;
对旋涂光刻胶后的器件进行烘烤处理,以使所述光刻胶形成倾斜的侧壁,其中,所述侧壁与所述n型氧化镓层之间的角度小于60°。
3.如权利要求2所述的肖特基二极管的制备方法,其特征在于,所述烘烤处理时采用的温度为温度为110℃,时间为2分钟。
4.如权利要求1所述的肖特基二极管的制备方法,其特征在于,所述对器件正面进行高温退火处理包括:
采用先第一温度后第二温度的退火方式或先第二温度后第一温度的退火方式对器件正面进行高温退火处理,其中,所述第一温度小于第二温度,且所述第一温度和所述第二温度均在200℃至900℃之间,所述第一温度对应的退火时间和第二温度对应的退火时间均在在10秒至30分钟之间。
5.如权利要求1所述的肖特基二极管的制备方法,其特征在于,在对器件正面进行高温退火处理后,还包括:
在器件正面淀积介质层;
通过干法刻蚀去除待制备场板结构所在区域的介质层;
制备场板结构,其中,所述场板结构的正投影覆盖全部阳极金属层。
6.一种肖特基二极管,其特征在于,包括:
衬底;
n型氧化镓层,形成在所述衬底上,其中,所述n型氧化镓层形成有斜面结构,所述斜面结构的外边缘和所述n型氧化镓层的外边缘重合,且所述斜面结构对应区域的n型氧化镓层从外边缘向内边缘厚度增加,所述斜面结构下方具有通过高温退火处理所述n型氧化镓形成的热氧化处理区;
阳极金属层,形成在所述n型氧化镓层上;其中,所述阳极金属层在n型氧化镓层上的投影的边缘与所述斜面结构的内边缘重合;
阴极金属层,形成在衬底的背面。
7.如权利要求6所述的肖特基二极管,其特征在于,
所述斜面结构中的斜坡与水平方向的夹角小于60°。
8.如权利要求6所述的肖特基二极管,其特征在于,所述斜面结构上方设有介质层。
9.如权利要求6所述的肖特基二极管,其特征在于,所述阳极金属层上方还设有场板结构,其中,所述场板结构的正投影覆盖全部阳极金属层。
10.如权利要求9所述的肖特基二极管,其特征在于,所述场板结构和所述斜面结构之间通过介质层填充支撑。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911231606.5A CN111129164B (zh) | 2019-12-05 | 2019-12-05 | 肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911231606.5A CN111129164B (zh) | 2019-12-05 | 2019-12-05 | 肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129164A true CN111129164A (zh) | 2020-05-08 |
| CN111129164B CN111129164B (zh) | 2023-09-26 |
Family
ID=70497579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911231606.5A Active CN111129164B (zh) | 2019-12-05 | 2019-12-05 | 肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129164B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114709138A (zh) * | 2022-02-11 | 2022-07-05 | 西安电子科技大学杭州研究院 | 一种氧化镓肖特基二极管及其制备方法和制备系统 |
| CN114743875A (zh) * | 2022-04-28 | 2022-07-12 | 中国电子科技集团公司第十三研究所 | 一种氧化镓二极管器件及其制备方法 |
| CN114743873A (zh) * | 2022-04-28 | 2022-07-12 | 中国电子科技集团公司第十三研究所 | 氧化镓二极管器件及其制备方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0712167A2 (en) * | 1994-11-11 | 1996-05-15 | Murata Manufacturing Co., Ltd. | Schottky barrier diode |
| SU1831213A1 (ru) * | 1990-08-22 | 1996-09-27 | НИИ "Полюс" | Способ изготовления инжекционного лазера |
| JP2010192770A (ja) * | 2009-02-19 | 2010-09-02 | Sumitomo Electric Ind Ltd | エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法 |
| CN102024893A (zh) * | 2010-05-29 | 2011-04-20 | 比亚迪股份有限公司 | 衬底、垂直结构led芯片及制备方法 |
| US20110297914A1 (en) * | 2010-06-07 | 2011-12-08 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Gallium nitride-based flip-chip light-emitting diode with double reflective layers on its side and fabrication method thereof |
| WO2015025500A1 (ja) * | 2013-08-19 | 2015-02-26 | 出光興産株式会社 | 酸化物半導体基板及びショットキーバリアダイオード |
| CN104810409A (zh) * | 2014-01-26 | 2015-07-29 | 国家电网公司 | 一种碳化硅二极管及其制造方法 |
| CN106684157A (zh) * | 2016-07-27 | 2017-05-17 | 西安电子科技大学 | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 |
| CN106876483A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压肖特基二极管及制作方法 |
| CN108091566A (zh) * | 2017-12-06 | 2018-05-29 | 中国科学院半导体研究所 | 一种凹槽阳极肖特基二极管的制备方法 |
| WO2018133224A1 (zh) * | 2017-01-19 | 2018-07-26 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及其制备方法 |
| CN110164962A (zh) * | 2019-05-22 | 2019-08-23 | 西安电子科技大学 | 高击穿电压的肖特基二极管及其制作方法 |
| CN110265486A (zh) * | 2019-06-20 | 2019-09-20 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
-
2019
- 2019-12-05 CN CN201911231606.5A patent/CN111129164B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1831213A1 (ru) * | 1990-08-22 | 1996-09-27 | НИИ "Полюс" | Способ изготовления инжекционного лазера |
| EP0712167A2 (en) * | 1994-11-11 | 1996-05-15 | Murata Manufacturing Co., Ltd. | Schottky barrier diode |
| JP2010192770A (ja) * | 2009-02-19 | 2010-09-02 | Sumitomo Electric Ind Ltd | エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法 |
| CN102024893A (zh) * | 2010-05-29 | 2011-04-20 | 比亚迪股份有限公司 | 衬底、垂直结构led芯片及制备方法 |
| US20110297914A1 (en) * | 2010-06-07 | 2011-12-08 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Gallium nitride-based flip-chip light-emitting diode with double reflective layers on its side and fabrication method thereof |
| WO2015025500A1 (ja) * | 2013-08-19 | 2015-02-26 | 出光興産株式会社 | 酸化物半導体基板及びショットキーバリアダイオード |
| CN104810409A (zh) * | 2014-01-26 | 2015-07-29 | 国家电网公司 | 一种碳化硅二极管及其制造方法 |
| CN106684157A (zh) * | 2016-07-27 | 2017-05-17 | 西安电子科技大学 | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 |
| WO2018133224A1 (zh) * | 2017-01-19 | 2018-07-26 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及其制备方法 |
| CN106876483A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压肖特基二极管及制作方法 |
| CN108091566A (zh) * | 2017-12-06 | 2018-05-29 | 中国科学院半导体研究所 | 一种凹槽阳极肖特基二极管的制备方法 |
| CN110164962A (zh) * | 2019-05-22 | 2019-08-23 | 西安电子科技大学 | 高击穿电压的肖特基二极管及其制作方法 |
| CN110265486A (zh) * | 2019-06-20 | 2019-09-20 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 赵正平等: "宽禁带半导体高频及微波功率器件与电路", 国防工业出版社, pages: 88 - 91 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114709138A (zh) * | 2022-02-11 | 2022-07-05 | 西安电子科技大学杭州研究院 | 一种氧化镓肖特基二极管及其制备方法和制备系统 |
| CN114743875A (zh) * | 2022-04-28 | 2022-07-12 | 中国电子科技集团公司第十三研究所 | 一种氧化镓二极管器件及其制备方法 |
| CN114743873A (zh) * | 2022-04-28 | 2022-07-12 | 中国电子科技集团公司第十三研究所 | 氧化镓二极管器件及其制备方法 |
| CN114743875B (zh) * | 2022-04-28 | 2025-08-12 | 中国电子科技集团公司第十三研究所 | 一种氧化镓二极管器件及其制备方法 |
| CN114743873B (zh) * | 2022-04-28 | 2025-10-17 | 中国电子科技集团公司第十三研究所 | 氧化镓二极管器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129164B (zh) | 2023-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108682695B (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| US8823410B2 (en) | Method of manufacturing a SiC bipolar junction transistor and SiC bipolar junction transistor thereof | |
| US9105557B2 (en) | Schottky-barrier device with locally planarized surface and related semiconductor product | |
| US9391137B2 (en) | Power semiconductor device and method of fabricating the same | |
| WO2018010545A1 (zh) | 一种异质结终端的碳化硅功率器件及其制备方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| Wen et al. | Vertical β-Ga₂O₃ Power Diodes: From Interface Engineering to Edge Termination | |
| CN113964040B (zh) | 一种异质pn结构氧化镓功率二极管及其制备方法 | |
| CN113964041B (zh) | 一种高击穿电压氧化镓功率二极管及其制备方法 | |
| CN111129164A (zh) | 肖特基二极管及其制备方法 | |
| CN108565295A (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN116960190A (zh) | 一种GaN基准垂直结势垒肖特基二极管及其制备方法 | |
| CN109037327A (zh) | 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法 | |
| CN107221565A (zh) | 基于离子注入氟实现高增益氮化镓肖特基二极管的制备方法 | |
| CN102376779B (zh) | SiC肖特基二极管及其制作方法 | |
| WO2012150161A1 (en) | Bipolar junction transistor in silicon carbide with improved breakdown voltage | |
| CN108550652B (zh) | 雪崩光电二极管的制备方法 | |
| CN111129165B (zh) | 肖特基二极管及其制备方法 | |
| CN110808292B (zh) | 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法 | |
| CN119677120A (zh) | 同质pn结终端氧化镓肖特基势垒二极管及制备方法 | |
| CN118610274A (zh) | 厚绝缘层pin结终端氧化镓肖特基势垒二极管及制备方法 | |
| CN207947287U (zh) | 一种碳化硅肖特基二极管 | |
| CN114864703A (zh) | 具有p型金刚石倾斜台面结终端的氧化镓肖特基二极管 | |
| CN116230750A (zh) | 一种垂直阶梯场板高压GaN基二极管及其制作方法 | |
| CN115117146A (zh) | 一种具有低导通压降的SiC基肖特基器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |