CN111128720A - 一种用于功率mos的接触孔刻蚀方法 - Google Patents
一种用于功率mos的接触孔刻蚀方法 Download PDFInfo
- Publication number
- CN111128720A CN111128720A CN201911362979.6A CN201911362979A CN111128720A CN 111128720 A CN111128720 A CN 111128720A CN 201911362979 A CN201911362979 A CN 201911362979A CN 111128720 A CN111128720 A CN 111128720A
- Authority
- CN
- China
- Prior art keywords
- etching
- contact hole
- silicon oxide
- photoresist
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W20/069—
-
- H10P50/283—
-
- H10P50/287—
-
- H10W20/081—
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种用于功率MOS的接触孔刻蚀方法,采用各向异性刻蚀,将接触孔的氧化硅厚度刻蚀到一半厚度的位置,用O2为主的气体,配以较高的压力和较低的源功率,对光刻胶进行横向刻蚀,光刻胶定义的关键尺寸扩大为原关键尺寸的1.5~2倍;采用各向同性较强的气体配比,对氧化硅进行各向同性刻蚀,氧化硅的侧壁形貌将变为侧壁较斜的碗状形貌,底部关键尺寸保持不变,顶部关键尺寸变大;进行Si沟槽刻蚀,形成最终的接触孔形貌。本发明通过更改刻蚀工艺,可以在保持接触孔底部关键尺寸不变的情况下,扩大顶部关键尺寸,从而降低深宽比,让热铝更容易填充至接触孔。
Description
技术领域
本发明涉及半导体制造领域,特别是涉及一种用于功率MOS的接触孔刻蚀方法。
背景技术
在功率(Power)MOS产品工艺流程中,接触孔(contact)的填充可以用钨,也可以用金属线的热铝直接填充进去。如图1所示,图1显示为现有技术中功率MOS产品的截面示意图;其中,FIELD表示为场,ESD POLY表示为静电保护多晶硅;HTO表示为高温氧化物;BPSG表示为含硼和磷的氧化硅;GATE POLY表示为多晶硅栅;GATE OXIDE表示为栅氧化物;BackMetal(Ag)表示为背面金属Ag;SOURCE表示为源极;GATE表示为栅极;DRAIN表示为漏极。该产品工艺中,相比于填充钨,热铝填充可以节省与钨有关的钨填充和钨化学机械研磨(CMP)或者钨回刻(etch back)等大量工艺步骤。但是,热铝填充工艺对接触孔的台阶覆盖能力是一个非常重要的关键因素。一般来说,PVD金属溅射(Sputter)工艺有较大的自掩蔽效应,金属填充时在接触孔的台阶侧壁的覆盖率较低。其中,影响台阶金属覆盖率的因素,不仅与溅射(Sputter)工艺优劣有关,也与接触孔的蚀刻形貌也有密切关系。
热铝填充工艺受制于接触孔的深宽比,对于深宽比大于4:1的接触孔难以填充进去。因此需要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种用于功率MOS的接触孔刻蚀方法,用于解决现有技术中由于接触孔深宽比大于4:1而导致热铝难以填充进去的问题。
为实现上述目的及其他相关目的,本发明提供一种用于功率MOS的接触孔刻蚀方法,该方法至少包括以下步骤:
步骤一、提供硅衬底,该硅衬底上设有氧化硅层,所述氧化硅层上悬涂有光刻胶,将所述光刻胶图形化,形成光刻胶沟槽;
步骤二、刻蚀所述氧化硅层至其原来厚度的一半,形成氧化硅沟槽;
步骤三、横向刻蚀所述图形化的光刻胶,将所述光刻胶沟槽宽度拓宽为其原来的1.5~2倍;
步骤四、采用各向同性刻蚀所述氧化硅层至露出所述硅衬底上表面为止,形成碗状沟槽;
步骤五、以所述碗状沟槽下表面为窗口刻蚀所述硅衬底,形成用于填充金属的接触孔沟槽。
优选地,步骤一中所述硅衬底上的氧化硅层的厚度为4000~10000埃。
优选地,步骤一中所述光刻胶被图形化后形成的光刻胶沟槽宽度为0.2~0.6微米。
优选地,步骤二中刻蚀所述氧化硅层的方法为干法刻蚀。
优选地,步骤二中刻蚀所述氧化硅层的方法为干法刻蚀中的等离子体刻蚀。
优选地,步骤三中横向刻蚀所述图形化的光刻胶的方法为干法刻蚀。
优选地,步骤三中横向刻蚀所述图形化的光刻胶的方法所用的气体为氧气。
优选地,步骤四中采用各向同性刻蚀所述氧化硅层所用的气体为氟化氮。
优选地,步骤四中采用各向同性刻蚀所述氧化硅层所用的压力为50mTorr。
优选地,步骤四中采用各向同性刻蚀所述氧化硅层所用的偏执功率小于100W。
优选地,步骤五中形成的所述接触孔沟槽为侧壁倾斜的沟槽。
如上所述,本发明的用于功率MOS的接触孔刻蚀方法,具有以下有益效果:采用各向异性刻蚀,将接触孔的氧化硅厚度刻蚀到一半厚度的位置,用O2为主的气体,配以较高的压力和较低的源功率,对光刻胶进行横向刻蚀,光刻胶定义的关键尺寸扩大为原关键尺寸的1.5~2倍;采用各向同性较强的气体配比,对氧化硅进行各向同性刻蚀,氧化硅的侧壁形貌将变为侧壁较斜的碗状形貌,底部关键尺寸保持不变,顶部关键尺寸变大;进行Si沟槽刻蚀,形成最终的接触孔形貌。本发明通过更改刻蚀工艺,可以在保持接触孔底部关键尺寸不变的情况下,扩大顶部关键尺寸,从而降低深宽比,让热铝更容易填充至接触孔。
附图说明
图1显示为现有技术中功率MOS产品的截面示意图;
图2显示为本发明的用于功率MOS的接触孔刻蚀方法流程示意图;
图3显示为本发明中形成图形化的光刻胶的结构示意图;
图4显示为本发明中刻蚀形成氧化硅沟槽的结构示意图;
图5显示为本发明中横向刻蚀光刻胶形成的结构示意图;
图6显示为本发明中刻蚀氧化硅形成碗状沟槽的结构示意图;
图7显示为本发明中刻蚀硅衬底形成接触孔沟槽的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图7。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明提供一种用于功率MOS的接触孔刻蚀方法,如图2所示,图2显示为本发明的用于功率MOS的接触孔刻蚀方法流程示意图。该方法至少包括以下步骤:
步骤一、提供硅衬底,该硅衬底上设有氧化硅层,所述氧化硅层上悬涂有光刻胶,将所述光刻胶图形化,形成光刻胶沟槽;如图3所示,图3显示为本发明中形成图形化的光刻胶的结构示意图。所述硅衬底01上设有氧化硅层02,所述氧化硅层02上悬涂了光刻胶之后,将所述光刻胶进行曝光显影后形成图形化的光刻胶图案,如图3所示,该图形化的光刻胶03显影后形成的沟槽为光刻胶沟槽;本发明进一步地,步骤一中所述硅衬底01上的氧化硅层02的厚度为4000~10000埃。本发明更进一步地,步骤一中所述光刻胶被图形化后形成的光刻胶沟槽宽度为0.2~0.6微米。由于后续需要根据该光刻胶沟槽的宽度进行拓宽,进而根据拓宽的光刻胶沟槽以及厚度为4000~10000埃的所述氧化硅层02刻蚀所述氧化硅层02,因此,本发明将所述光刻胶图形化后形成的光刻胶沟槽的宽度优选为0.2~0.6微米,有利于后续降低接触孔的深宽比。
步骤二、刻蚀所述氧化硅层至其原来厚度的一半,形成氧化硅沟槽;如图4所示,图4显示为本发明中刻蚀形成氧化硅沟槽的结构示意图,该步骤刻蚀所述氧化硅层02时是沿着所述图形化的光刻胶03形成的光刻胶沟槽刻蚀所述氧化硅层,本发明进一步地,步骤二中刻蚀所述氧化硅层02的方法为干法刻蚀。本发明更进一步地,步骤二中刻蚀所述氧化硅层的方法为干法刻蚀中的等离子体刻蚀。本实施例中所述氧化硅层层02原来的厚度为4000~10000埃,因此步骤二中刻蚀其至原来厚度的一半后,形成的所述氧化硅沟槽的深度为2000~5000埃,所述氧化硅沟槽底部剩余的所述氧化硅层的厚度为2000~5000埃。
步骤三、横向刻蚀所述图形化的光刻胶03,将所述光刻胶沟槽宽度拓宽为其原来的1.5~2倍;如图5所示,图5显示为本发明中横向刻蚀光刻胶形成的结构示意图。所述图形化的光刻胶03形成的光刻胶沟槽,其原来的宽度为0.2~0.6微米,因此该步骤中横向刻蚀所述图形化的光刻胶后,将原来光刻胶沟槽的宽度扩大了0.2~0.6微米的1.5~2倍,该步骤中所述光刻胶沟槽宽度的横向扩大的尺寸有利于后续工艺中形成碗状的氧化硅沟槽以及有利于形成侧壁倾斜的接触孔沟槽,因此有利于热铝在接触孔中的填充。
本发明进一步地,步骤三中横向刻蚀所述图形化的光刻胶的方法为干法刻蚀。本发明更进一步地,步骤三中横向刻蚀所述图形化的光刻胶的方法所用的气体为氧气。亦即采用将氧气等离子化后用以刻蚀所述光刻胶。
步骤四、采用各向同性刻蚀所述氧化硅层至露出所述硅衬底上表面为止,形成碗状沟槽;如图6所示,图6显示为本发明中刻蚀氧化硅形成碗状沟槽的结构示意图,步骤四中采用各向同性刻蚀所述氧化硅层所用的气体为氟化氮。本发明再进一步地,步骤四中采用各向同性刻蚀所述氧化硅层所用的压力为50mTorr。本发明更进一步地,步骤四中采用各向同性刻蚀所述氧化硅层所用的偏执功率小于100W。由于该步骤中刻蚀所述氧化硅层采用的是各向同性的干法刻蚀,因此在原来形成的所述氧化硅沟槽的基础上继续刻蚀所述氧化硅层,各项同性刻蚀的条件下,原来氧化硅沟槽的边角被刻蚀掉,随着逐渐向下刻蚀,形成了如图6所示的碗状沟槽,该步骤形成所述碗状沟槽的条件需采用各向同性较强的气体,本实施例采用氟化氮,并结合较高的压力50mTorr以及较低的偏执功率(功率小于100W)才可以实现形成本发明的所述氧化硅的碗状沟槽,有利于后续形成侧壁倾斜的硅衬底沟槽,有利于热铝的填充。
步骤五、以所述碗状沟槽下表面为窗口刻蚀所述硅衬底,形成用于填充金属的接触孔沟槽。如图7所示,图7显示为本发明中刻蚀硅衬底形成接触孔沟槽的结构示意图。本发明进一步地,步骤五中形成的所述接触孔沟槽为侧壁倾斜的沟槽。该步骤进行了接触孔Si沟槽刻蚀,形成最终的接触孔形貌;由于氧化硅刻蚀步骤采用了新型的刻蚀方法,降低了深宽比,倾斜的侧壁形貌也更有利于热铝填充。
综上所述,本发明采用各向异性刻蚀,将接触孔的氧化硅厚度刻蚀到一半厚度的位置,用O2为主的气体,配以较高的压力和较低的源功率,对光刻胶进行横向刻蚀,光刻胶定义的关键尺寸扩大为原关键尺寸的1.5~2倍;采用各向同性较强的气体配比,对氧化硅进行各向同性刻蚀,氧化硅的侧壁形貌将变为侧壁较斜的碗状形貌,底部关键尺寸保持不变,顶部关键尺寸变大;进行Si沟槽刻蚀,形成最终的接触孔形貌。本发明通过更改刻蚀工艺,可以在保持接触孔底部关键尺寸不变的情况下,扩大顶部关键尺寸,从而降低深宽比,让热铝更容易填充至接触孔。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种用于功率MOS的接触孔刻蚀方法,其特征在于,该方法至少包括以下步骤:
步骤一、提供硅衬底,该硅衬底上设有氧化硅层,所述氧化硅层上悬涂有光刻胶,将所述光刻胶图形化,形成光刻胶沟槽;
步骤二、刻蚀所述氧化硅层至其原来厚度的一半,形成氧化硅沟槽;
步骤三、横向刻蚀所述图形化的光刻胶,将所述光刻胶沟槽宽度拓宽为其原来的1.5~2倍;
步骤四、采用各向同性刻蚀所述氧化硅层至露出所述硅衬底上表面为止,形成碗状沟槽;
步骤五、以所述碗状沟槽下表面为窗口刻蚀所述硅衬底,形成用于填充金属的接触孔沟槽。
2.根据权利要求1所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤一中所述硅衬底上的氧化硅层的厚度为4000~10000埃。
3.根据权利要求1所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤一中所述光刻胶被图形化后形成的光刻胶沟槽宽度为0.2~0.6微米。
4.根据权利要求1所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤二中刻蚀所述氧化硅层的方法为干法刻蚀。
5.根据权利要求4所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤二中刻蚀所述氧化硅层的方法为干法刻蚀中的等离子体刻蚀。
6.根据权利要求1所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤三中横向刻蚀所述图形化的光刻胶的方法为干法刻蚀。
7.根据权利要求6所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤三中横向刻蚀所述图形化的光刻胶的方法所用的气体为氧气。
8.根据权利要求1所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤四中采用各向同性刻蚀所述氧化硅层所用的气体为氟化氮。
9.根据权利要求8所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤四中采用各向同性刻蚀所述氧化硅层所用的压力为50mTorr。
10.根据权利要求9所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤四中采用各向同性刻蚀所述氧化硅层所用的偏执功率小于100W。
11.根据权利要求1所述的用于功率MOS的接触孔刻蚀方法,其特征在于:步骤五中形成的所述接触孔沟槽为侧壁倾斜的沟槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911362979.6A CN111128720A (zh) | 2019-12-26 | 2019-12-26 | 一种用于功率mos的接触孔刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911362979.6A CN111128720A (zh) | 2019-12-26 | 2019-12-26 | 一种用于功率mos的接触孔刻蚀方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111128720A true CN111128720A (zh) | 2020-05-08 |
Family
ID=70502742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911362979.6A Pending CN111128720A (zh) | 2019-12-26 | 2019-12-26 | 一种用于功率mos的接触孔刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128720A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098131A (ja) * | 1995-06-15 | 1997-01-10 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
| CN102263133A (zh) * | 2011-08-22 | 2011-11-30 | 无锡新洁能功率半导体有限公司 | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 |
-
2019
- 2019-12-26 CN CN201911362979.6A patent/CN111128720A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098131A (ja) * | 1995-06-15 | 1997-01-10 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
| CN102263133A (zh) * | 2011-08-22 | 2011-11-30 | 无锡新洁能功率半导体有限公司 | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110911345A (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| CN104124139B (zh) | 半导体结构的形成方法 | |
| CN110890313A (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN115064444A (zh) | 去除伪栅多晶硅表面硬质掩膜层的方法 | |
| CN115116852A (zh) | 一种mosfet器件及其制作方法 | |
| CN111128720A (zh) | 一种用于功率mos的接触孔刻蚀方法 | |
| CN111312590B (zh) | 一种改善鳍型场效应晶体管栅高均匀性的方法 | |
| CN111354675A (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| CN113394105A (zh) | 一种用于减少寄生电容的FinFET的空气侧墙制作方法 | |
| CN114446788A (zh) | 半导体结构的形成方法 | |
| CN114843177B (zh) | 一种沟槽肖特基结构制作方法 | |
| CN106783565B (zh) | 改善有源区点状腐蚀缺陷的方法 | |
| CN112701041B (zh) | 半导体结构及其形成方法 | |
| CN118073396A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN114188278B (zh) | 半导体结构的形成方法 | |
| CN116759305A (zh) | 金属栅极的制造方法 | |
| CN102881650B (zh) | 一种双大马士革结构的制作方法 | |
| CN103545244A (zh) | 大马士革结构的制作方法 | |
| CN1260802C (zh) | 浅沟槽隔离的形成方法 | |
| CN102376563A (zh) | 平坦化凹槽和形成半导体结构的方法 | |
| CN116169023A (zh) | 台阶金属结构及硅光子器件结构的制备方法 | |
| CN100468694C (zh) | 多晶硅自对准插塞的制作方法 | |
| CN105870051A (zh) | 半导体结构的制作方法 | |
| CN107221511B (zh) | 沟槽隔离结构的制造方法 | |
| US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |