[go: up one dir, main page]

CN111104269B - 一种基于uart接口的处理器调试方法及系统 - Google Patents

一种基于uart接口的处理器调试方法及系统 Download PDF

Info

Publication number
CN111104269B
CN111104269B CN201911021637.8A CN201911021637A CN111104269B CN 111104269 B CN111104269 B CN 111104269B CN 201911021637 A CN201911021637 A CN 201911021637A CN 111104269 B CN111104269 B CN 111104269B
Authority
CN
China
Prior art keywords
command
data
request
read
characters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911021637.8A
Other languages
English (en)
Other versions
CN111104269A (zh
Inventor
朱敏
吴汉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinchuangzhi Shanghai Microelectronics Co ltd
Original Assignee
Xinchuangzhi Shanghai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinchuangzhi Shanghai Microelectronics Co ltd filed Critical Xinchuangzhi Shanghai Microelectronics Co ltd
Priority to CN201911021637.8A priority Critical patent/CN111104269B/zh
Publication of CN111104269A publication Critical patent/CN111104269A/zh
Application granted granted Critical
Publication of CN111104269B publication Critical patent/CN111104269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种基于UART接口的处理器调试方法及系统，包括：步骤1、调试上位机使用基本的读写操作，通过UART接口发送请求命令到带有UART的微控制器芯片，微控制器芯片的UART接口模块通过内置的一个专用主机UART命令解析器实现对请求命令的解析；步骤2、AHB总线控制器将步骤1解析的请求命令转换成标准AHB总线读写请求，实现读取微控制器内部模块的状态，控制微控制器内部模块的运行。本发明无需底层驱动程序等系统软件的支持，就能够实现读取内部模块的状态，控制内部模块的运行等调试功能。

Description

一种基于UART接口的处理器调试方法及系统
技术领域
本发明属于计算机领域，具体涉及一种基于UART接口的处理器调试方法及系统。
背景技术
在进行智能处理器设计时，通常需要调试接口读取内部模块的状态，控制内部模块的运行等调试功能。为了支持上述调试功能，除了实现相关硬件设计，通常还需要底层驱动程序等系统软件的支持。底层驱动是程序以访问底层硬件的形式实现人机交互，驱动程序和应用程序之间需要实现相应的信息交互：一方面，应用程序通过对驱动程序发送相应的指令，实现硬件控制的动作指令，另一方面，驱动程序将硬件读写的状态、从硬件上获得的数据传送给应用程序，实现应用程序与驱动程序间的交互。因此系统需要软硬件协同工作，增加了系统的复杂度。
申请号201710914325.4的专利公开了一种基于UART接口的嵌入式系统调试方法，本方法采用简单可靠的UART接口，仅需要在嵌入式系统中集成很少逻辑电路，对外使用UART的标准通讯信号，在集成有UART接口的PC上就能实现支持，可以在SOC样片上电测试阶段调试嵌入式系统内部寄存器上代替DFT、JTAG；同时可以对在线存储设备进行实时编程，无需编程器；降低成本，实现简洁，可靠程度高。虽然简化了调试步骤，降低了成本，但是其还是要对在线存储设备进行实时编程，没有从根本上解决现有的嵌入式系统调试中需要软硬件协同工作的问题，还是需要不断的进行软硬件调试，复杂度较高。
发明内容
针对现有技术中存在的缺陷，本发明的目的是提供一种基于UART接口的处理器调试方法及系统。该方法和系统能够使用内置专用主机UART命令解析器，在UART接口状态机的控制下，将输入字符转换成十六进制数据，实现对请求命令的解析，并且将解析后得到的请求命令类型、地址和读写数据设置到AHB总线控制器内部的请求控制寄存器，请求地址寄存器中的读写命令类型、读写的起始地址和读写的长度，从而生成标准AHB总线的读写请求，整个过程由硬件逻辑完成，无需底层驱动程序等系统软件的支持，就能够实现读取内部模块的状态，控制内部模块的运行等调试功能。
为达到以上目的，本发明采用的技术方案是：一种基于UART接口的处理器调试方法，包括以下步骤：
步骤1、调试上位机使用基本的读写操作，通过UART接口输入ASCII字符，发送请求命令和数据到带有UART的微控制器芯片，微控制器芯片的UART接口模块将用户输入的请求命令和数据保存在接收缓冲寄存器中；
步骤2、主机UART命令解析器发现接收缓冲寄存器中有数据后，产生APB接口访问，在UART接口状态机的控制下，按序从接收缓冲寄存器中依次读出请求和数据，将用户输出的ASCII码转换成十六进制数据，实现对请求命令和数据的解析；
步骤3、AHB总线控制器将步骤2解析的请求命令和数据转换成标准AHB总线读写请求和数据，实现读取微控制器芯片内部模块的状态，控制微控制器芯片内部模块的运行。
进一步地，所述步骤1中，对请求命令解析前，每个用户输入的ASCII字符都会被UART接口模块保存在接收数据缓冲寄存器中。
进一步地，所述步骤2中，对请求命令解析时，在UART接口状态机的控制下，按序从接收数据缓冲寄存器中依次读出请求和数据，将ASCII字符转换成十六进制数据，对请求命令和数据进行解析，具体为：
首先判断命令类型，如果输入的字符是w，说明是写命令；如果输入的字符是r，说明是读命令，如果输入的是非w或r的其余字符，则会报非法命令，丢弃数据，UART接口状态机回到初始Idle状态；
接着判断是否输入的字符是空格，如果不是空格字符则报错，UART接口状态机回到初始Idle状态，如果是空格字符，则继续判断后续输入字符是否是合法的请求地址，地址固定10个字符，以0x字符开头，后面8个字符是地址，如果不符合期望格式则会报错，UART接口状态机回到初始Idle状态；
如果是读命令，在得到读地址后，就会读操作，状态机进入等待读数据状态，在读数据返回后，状态机进入输出读数据状态，将64位的读数据转换成8个ASICII字符，保存在发送数据缓冲寄存器中，状态机返回初始Idle状态，等待处理下一条请求；
如果是写命令，在得到写地址后继续判断下一个字符是否是空格，如果不是字符空格报错，如果是字符空格，则继续判断后续输入字符是否是合法写数据，写数据固定10个字符，以0x字符开头，后面8个字符是64位写数据，状态机返回初始Idle状态，等待处理下一条请求；
至此得到了请求命令类型、地址和读写数据。
进一步地，所述步骤3中将请求命令转换成标准AHB总线读写请求具体为：UART命令解析器通过对AHB总线控制器内部的请求控制寄存器、请求地址寄存器的读写，将前一步骤得到的请求命令类型、地址和读写数据设置到读写命令类型、读写的起始地址和读写的长度，生成标准AHB总线的读写请求。
一种基于UART接口的处理器调试系统，包括：内置在微控制器芯片的UART接口模块的UART命令解析器、AHB总线控制器，其中：
UART命令解析器，实现对调试上位机发送的请求命令的解析，调试上位机使用基本的读写操作，通过UART接口发送请求命令到带有UART的微控制器芯片，微控制器芯片的UART接口模块通过内置的一个专用主机UART命令解析器实现对请求命令的解析；
AHB总线控制器，将UART命令解析器解析的请求命令转换成标准AHB总线读写请求，实现读取微控制器内部模块的状态，控制微控制器内部模块的运行。
进一步地，所述调试上位机端通过UART接口输入ASCII字符，发送请求命令和数据到带有UART的微控制器芯片，微控制器芯片的UART接口模块将用户输入的请求命令和数据保存在接收缓冲寄存器中。
进一步地，所述UART命令解析器对请求命令解析时，在UART接口状态机的控制下，按序从接收数据缓冲寄存器中依次读出请求和数据，将ASCII字符转换成十六进制数据，对请求命令和数据进行解析，具体为：
首先判断命令类型，如果输入的字符是w，说明是写命令；如果输入的字符是r，说明是读命令，如果输入的是非w或r的其余字符，则会报非法命令，丢弃数据，UART接口状态机回到初始Idle状态；
接着判断是否输入的字符是空格，如果不是空格字符则报错，UART接口状态机回到初始Idle状态，如果是空格字符，则继续判断后续输入字符是否是合法的请求地址，地址固定10个字符，以0x字符开头，后面8个字符是地址，如果不符合期望格式则会报错，UART接口状态机回到初始Idle状态；
如果是读命令，在得到读地址后，就会读操作，状态机进入等待读数据状态，在读数据返回后，状态机进入输出读数据状态，将64位的读数据转换成8个ASICII字符，保存在发送数据缓冲寄存器中，状态机返回初始Idle状态，等待处理下一条请求；
如果是写命令，在得到写地址后继续判断下一个字符是否是空格，如果不是字符空格报错，如果是字符空格，则继续判断后续输入字符是否是合法写数据，写数据固定10个字符，以0x字符开头，后面8个字符是64位写数据，状态机返回初始Idle状态，等待处理下一条请求；
至此得到了请求命令类型、地址和读写数据。
进一步地，所述UART命令解析器通过对AHB总线控制器内部的请求控制寄存器、请求地址寄存器的读写，将前一步骤得到的请求命令类型、地址和读写数据设置到读写命令类型、读写的起始地址和读写的长度，生成标准AHB总线的读写请求。
本发明的效果在于：本发明提供一种基于UART接口的处理器调试方法及系统，调试上位机使用基本的读写操作，通过UART接口发送到带有UART的微控制芯片，微控制器的UART接口模块内置一个专用UART命令解析器，可以在UART接口状态机的控制下，将输入字符转换成十六进制数据，实现对请求命令的解析，并且将解析后得到的请求命令类型、地址和读写数据设置到AHB总线控制器内部的请求控制寄存器，请求地址寄存器中的读写命令类型、读写的起始地址和读写的长度，从而生成标准AHB总线的读写请求，整个过程由硬件逻辑完成，无需底层驱动程序等系统软件的支持，就能够实现读取内部模块的状态，控制内部模块的运行等调试功能。
附图说明
图1是本发明的UART调试接口结构示意图；
图2是本发明的UART命令解析器内部状态机结构图；
图3是本发明的AHB总线控制器内部结构图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步描述。
如图2、3一种基于UART接口的处理器调试方法，包括以下步骤：
步骤1、调试上位机使用基本的读写操作，通过UART接口输入ASCII字符，发送请求命令和数据到带有UART的微控制器芯片，微控制器芯片的UART接口模块将用户输入的请求命令和数据保存在接收缓冲寄存器中；
步骤2、主机UART命令解析器发现接收缓冲寄存器中有数据后，产生APB接口访问，在UART接口状态机的控制下，按序从接收缓冲寄存器中依次读出请求和数据，将用户输出的ASCII码转换成十六进制数据，实现对请求命令和数据的解析；
步骤3、AHB总线控制器将步骤2解析的请求命令和数据转换成标准AHB总线读写请求和数据，实现读取微控制器芯片内部模块的状态，控制微控制器芯片内部模块的运行。
本实施例中，所述步骤1中，对请求命令解析前，每个用户输入的ASCII字符都会被UART接口模块保存在接收数据缓冲寄存器中。
本实施例中，所述步骤1中，对请求命令解析时，在UART接口状态机的控制下，按序从接收数据缓冲寄存器中依次读出ASCII字符，将ASCII字符转换成十六进制数据，对请求命令和数据进行解析。首先判断命令类型，如果输入的字符是w，说明是写命令；如果输入的字符是r，说明是读命令，如果输入的是非w或r的其余字符，则会报非法命令，丢弃数据，UART接口状态机回到初始Idle状态。接着判断是否输入的字符是空格，如果不是空格字符则报错，UART接口状态机回到初始Idle状态，如果是空格字符，则继续判断后续输入字符是否是合法的请求地址，地址固定10个字符，以0x字符开头，后面8个字符是地址，如果不符合期望格式则会报错，UART接口状态机回到初始Idle状态。如果是读命令，在得到读地址后，就会读操作，状态机进入等待读数据状态，在读数据返回后，状态机进入输出读数据状态，将64位的读数据转换成8个ASICII字符，保存在发送数据缓冲寄存器中，状态机返回初始Idle状态，等待处理下一条请求。如果是写命令，在得到写地址后继续判断下一个字符是否是空格，如果不是字符空格报错，如果是字符空格，则继续判断后续输入字符是否是合法写数据，写数据固定10个字符，以0x字符开头，后面8个字符是64位写数据，状态机返回初始Idle状态，等待处理下一条请求。至此得到了请求命令类型、地址和读写数据。
本实施例中，所述步骤2中将请求命令转换成标准AHB总线读写请求具体为：UART命令解析器通过对AHB总线控制器内部的请求控制寄存器、请求地址寄存器的读写，将前一步骤得到的请求命令类型、地址和读写数据设置到读写命令类型、读写的起始地址和读写的长度，生成标准AHB总线的读写请求。
如图1所示，一种基于UART接口的处理器调试系统，包括：内置在微控制器芯片的UART接口模块的UART命令解析器、AHB总线控制器，其中：
UART命令解析器，实现对调试上位机发送的请求命令的解析，调试上位机使用基本的读写操作，通过UART接口发送请求命令到带有UART的微控制器芯片，微控制器芯片的UART接口模块通过内置的一个专用主机UART命令解析器实现对请求命令的解析；
AHB总线控制器，将UART命令解析器解析的请求命令转换成标准AHB总线读写请求，实现读取微控制器内部模块的状态，控制微控制器内部模块的运行。
本实施例中，所述调试上位机使用基本的读写操作，通过UART接口输入ASCII字符，发送请求命令和数据到带有UART的微控制器芯片，微控制器芯片的UART接口模块将用户输入的请求命令和数据保存在接收缓冲寄存器中。
本实施例中，所述内置的一个专用主机UART命令解析器发现接收缓冲寄存器中有数据后，产生APB接口访问，在UART接口状态机的控制下，按序从接收缓冲寄存器中依次读出请求和数据，将用户输出的ASCII码转换成十六进制数据，实现对请求命令和数据的解析。
本实施例中，所述UART命令解析器通过对AHB总线控制器内部的请求控制寄存器、请求地址寄存器的读写，将前一步骤得到的请求命令类型、地址和读写数据设置到读写命令类型、读写的起始地址和读写的长度，生成标准AHB总线的读写请求。
本发明提供一种基于UART接口的处理器调试方法及系统，调试上位机使用基本的读写操作，通过UART接口发送到带有UART的微控制芯片，微控制器的UART接口模块内置一个专用UART命令解析器，可以实现对请求命令的解析，然后AHB总线控制器转换成标准AHB总线读写请求，从而无需底层驱动程序等系统软件的支持，就能够实现读取内部模块的状态，控制内部模块的运行等调试功能。
本领域技术人员应该明白，本发明所述的方法和系统并不限于具体实施方式中所述的实施例，上面的具体描述只是为了解释本发明的目的，并非用于限制本发明。本领域技术人员根据本发明的技术方案得出其他的实施方式，同样属于本发明的技术创新范围，本发明的保护范围由权利要求及其等同物限定。

Claims (4)

1.一种基于UART接口的处理器调试方法，包括以下步骤：
步骤1、调试上位机使用基本的读写操作，通过UART接口输入ASCII字符，发送请求命令和数据到带有UART的微控制器芯片，微控制器芯片的UART接口模块将用户输入的请求命令和数据保存在接收缓冲寄存器中；
步骤2、主机UART命令解析器发现接收缓冲寄存器中有数据后，产生APB接口访问，在UART接口状态机的控制下，按序从接收缓冲寄存器中依次读出请求和数据，将用户输出的ASCII码转换成十六进制数据，实现对请求命令和数据的解析；
步骤3、AHB总线控制器将步骤2解析的请求命令和数据转换成标准AHB总线读写请求和数据，实现读取微控制器芯片内部模块的状态，控制微控制器芯片内部模块的运行；
所述步骤1中，对请求命令解析前，每个用户输入的ASCII字符都会被UART接口模块保存在接收数据缓冲寄存器中；
所述步骤2中，对请求命令解析时，在UART接口状态机的控制下，按序从接收数据缓冲寄存器中依次读出请求和数据，将ASCII字符转换成十六进制数据，对请求命令和数据进行解析，具体为：
首先判断命令类型，如果输入的字符是w，说明是写命令；如果输入的字符是r，说明是读命令，如果输入的是非w或r的其余字符，则会报非法命令，丢弃数据，UART接口状态机回到初始Idle状态；
接着判断是否输入的字符是空格，如果不是空格字符则报错，UART接口状态机回到初始Idle状态，如果是空格字符，则继续判断后续输入字符是否是合法的请求地址，地址固定10个字符，以0x字符开头，后面8个字符是地址，如果不符合期望格式则会报错，UART接口状态机回到初始Idle状态；
如果是读命令，在得到读地址后，就会读操作，状态机进入等待读数据状态，在读数据返回后，状态机进入输出读数据状态，将64位的读数据转换成8个ASICII字符，保存在发送数据缓冲寄存器中，状态机返回初始Idle状态，等待处理下一条请求；
如果是写命令，在得到写地址后继续判断下一个字符是否是空格，如果不是字符空格报错，如果是字符空格，则继续判断后续输入字符是否是合法写数据，写数据固定10个字符，以0x字符开头，后面8个字符是64位写数据，状态机返回初始Idle状态，等待处理下一条请求；
至此得到了请求命令类型、地址和读写数据。
2.如权利要求1所述的一种基于UART接口的处理器调试方法，其特征是，所述步骤3中将请求命令转换成标准AHB总线读写请求具体为：UART命令解析器通过对AHB总线控制器内部的请求控制寄存器、请求地址寄存器的读写，将前一步骤得到的请求命令类型、地址和读写数据设置到读写命令类型、读写的起始地址和读写的长度，生成标准AHB总线的读写请求。
3.一种基于UART接口的处理器调试系统，包括：内置在微控制器芯片的UART接口模块的UART命令解析器、AHB总线控制器，其中：
UART命令解析器，实现对调试上位机发送的请求命令的解析，调试上位机使用基本的读写操作，通过UART接口发送请求命令到带有UART的微控制器芯片，微控制器芯片的UART接口模块通过内置的一个专用主机UART命令解析器实现对请求命令的解析；
AHB总线控制器，将UART命令解析器解析的请求命令转换成标准AHB总线读写请求，实现读取微控制器内部模块的状态，控制微控制器内部模块的运行；
所述调试上位机端通过UART接口输入ASCII字符，发送请求命令和数据到带有UART的微控制器芯片，微控制器芯片的UART接口模块将用户输入的请求命令和数据保存在接收缓冲寄存器中；
所述UART命令解析器对请求命令解析时，在UART接口状态机的控制下，按序从接收数据缓冲寄存器中依次读出请求和数据，将ASCII字符转换成十六进制数据，对请求命令和数据进行解析，具体为：
首先判断命令类型，如果输入的字符是w，说明是写命令；如果输入的字符是r，说明是读命令，如果输入的是非w或r的其余字符，则会报非法命令，丢弃数据，UART接口状态机回到初始Idle状态；
接着判断是否输入的字符是空格，如果不是空格字符则报错，UART接口状态机回到初始Idle状态，如果是空格字符，则继续判断后续输入字符是否是合法的请求地址，地址固定10个字符，以0x字符开头，后面8个字符是地址，如果不符合期望格式则会报错，UART接口状态机回到初始Idle状态；
如果是读命令，在得到读地址后，就会读操作，状态机进入等待读数据状态，在读数据返回后，状态机进入输出读数据状态，将64位的读数据转换成8个ASICII字符，保存在发送数据缓冲寄存器中，状态机返回初始Idle状态，等待处理下一条请求；
如果是写命令，在得到写地址后继续判断下一个字符是否是空格，如果不是字符空格报错，如果是字符空格，则继续判断后续输入字符是否是合法写数据，写数据固定10个字符，以0x字符开头，后面8个字符是64位写数据，状态机返回初始Idle状态，等待处理下一条请求；
至此得到了请求命令类型、地址和读写数据。
4.如权利要求3所述的一种基于UART接口的处理器调试系统，其特征在于：所述UART命令解析器通过对AHB总线控制器内部的请求控制寄存器、请求地址寄存器的读写，将前一步骤得到的请求命令类型、地址和读写数据设置到读写命令类型、读写的起始地址和读写的长度，生成标准AHB总线的读写请求。
CN201911021637.8A 2019-10-25 2019-10-25 一种基于uart接口的处理器调试方法及系统 Active CN111104269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911021637.8A CN111104269B (zh) 2019-10-25 2019-10-25 一种基于uart接口的处理器调试方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911021637.8A CN111104269B (zh) 2019-10-25 2019-10-25 一种基于uart接口的处理器调试方法及系统

Publications (2)

Publication Number Publication Date
CN111104269A CN111104269A (zh) 2020-05-05
CN111104269B true CN111104269B (zh) 2023-07-07

Family

ID=70421876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911021637.8A Active CN111104269B (zh) 2019-10-25 2019-10-25 一种基于uart接口的处理器调试方法及系统

Country Status (1)

Country Link
CN (1) CN111104269B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111881636B (zh) * 2020-07-07 2021-05-04 广芯微电子（广州）股份有限公司 一种基于risc-v芯片的仿真调试方法及装置
CN114077566B (zh) * 2020-08-20 2023-10-13 富联精密电子(天津)有限公司 用于上位机与cpld之间数据处理的系统及方法
CN112015649A (zh) * 2020-08-28 2020-12-01 安徽芯纪元科技有限公司 一种利用片上协计算核心对主计算核心进行调试的方法
CN114385544B (zh) * 2020-10-20 2025-04-25 Oppo广东移动通信有限公司 Uart芯片及fpga芯片
CN112564882B (zh) * 2020-11-26 2023-06-20 北京工业大学 一种基于ahb总线的单线数字通讯接口
CN112835824A (zh) * 2021-02-26 2021-05-25 深圳市航顺芯片技术研发有限公司 总线主设备、芯片、芯片控制方法、智能终端及存储介质
CN114416453B (zh) * 2022-01-20 2022-11-15 无锡众星微系统技术有限公司 一种基于外设接口的芯片硬件调试方法和装置
CN115373919A (zh) * 2022-08-25 2022-11-22 山东云海国创云计算装备产业创新中心有限公司 一种soc调试方法、系统、电子设备及存储介质
CN116166562A (zh) * 2023-03-03 2023-05-26 厦门紫光展锐科技有限公司 芯片的调试方法及调试通用异步收发器、可读存储介质
CN116909951B (zh) * 2023-09-11 2023-12-19 归芯科技(深圳)有限公司 芯片及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424113A (zh) * 2013-08-22 2015-03-18 株式会社东芝 存储设备及数据处理方法
CN105808396A (zh) * 2016-03-04 2016-07-27 浙江大华技术股份有限公司 一种芯片调试装置、调试方法及soc芯片系统
CN107861866A (zh) * 2017-09-30 2018-03-30 南京国睿中数电子科技有限公司 一种基于uart接口的嵌入式系统调试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010252090A (ja) * 2009-04-16 2010-11-04 Rohm Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424113A (zh) * 2013-08-22 2015-03-18 株式会社东芝 存储设备及数据处理方法
CN105808396A (zh) * 2016-03-04 2016-07-27 浙江大华技术股份有限公司 一种芯片调试装置、调试方法及soc芯片系统
CN107861866A (zh) * 2017-09-30 2018-03-30 南京国睿中数电子科技有限公司 一种基于uart接口的嵌入式系统调试方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Design of SoC verification platform based on VMM methodology;lu Kong等;《IEEE Xplore》;20091111;1272-1275 *
基于AMBA总线的SOC中UART电路的设计与实现;杨雪梅等;《信息技术》;20190620;第43卷(第06期);149-152+157 *
基于硅压阻压力传感器的气压式测高装置研制;杜屹航等;《电脑迷 》;20180108(第1期);213-214 *

Also Published As

Publication number Publication date
CN111104269A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
CN111104269B (zh) 一种基于uart接口的处理器调试方法及系统
CN110603528B (zh) 调试系统和方法
CN1229721C (zh) 利用高级编程语言的电路内仿真的设备和方法
CN115952758B (zh) 芯片验证方法、装置、电子设备及存储介质
US20200310944A1 (en) Processor including debug unit and debug system
CN115688676B (zh) 基于tlm的gpu联合仿真系统
US20070055911A1 (en) A Method and System for Automatically Generating a Test-Case
CN117935901B (zh) 一种用于访问sdram的emif的验证方法
CN115719047A (zh) 基于波形gpu联合仿真系统
CN117408061B (zh) 整车模型仿真性能优化系统及计算机装置
CN113609052A (zh) 基于fpga和微处理器的芯片模拟系统及实现方法
CN116451617B (zh) 芯片仿真中基于仿真波形的信息处理方法、装置及系统
US12124781B2 (en) Method and apparatus of compiling verification system
CN111737933A (zh) 一种soc原型验证方法、系统、设备及介质
WO2004036420A1 (ja) プログラム開発支援装置、プログラム実行装置、コンパイル方法およびデバッグ方法
CN110691004B (zh) 一种基于硬件仿真加速器的维护协议报文收发方法
US7318221B2 (en) Windows™ F-language interpreter
EP4538887A1 (en) Method and system for optimizing the simulation performance of a whole vehicle mode
CN115618800B (zh) 基于dpi的gpu联合仿真系统
CN112861138A (zh) 软件安全性分析方法及分析装置、电子设备及存储介质
US20070101034A1 (en) Monitor method for computer system
CN118760616B (zh) 嵌入式软件开发调试系统、方法以及转换链路装置
CN120832280B (zh) 芯片测试方法、装置、设备、存储介质及程序产品
CN115630485B (zh) 基于bfm的仿真系统及其验证方法、设备和介质
CN116842902B (zh) 针对黑盒模型的系统级仿真建模方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230608

Address after: Room 310, Building 1, No. 2966 Jinke Road, Pudong New Area Free Trade Pilot Zone, Shanghai, March 2012

Applicant after: Xinchuangzhi (Shanghai) Microelectronics Co.,Ltd.

Address before: 100176 1717, 17th floor, block a, building 1, No. 10, Ronghua Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing

Applicant before: ELOWNIPMICROELECTRONICS(BEIJING) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant