[go: up one dir, main page]

CN111092124A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111092124A
CN111092124A CN201811233288.1A CN201811233288A CN111092124A CN 111092124 A CN111092124 A CN 111092124A CN 201811233288 A CN201811233288 A CN 201811233288A CN 111092124 A CN111092124 A CN 111092124A
Authority
CN
China
Prior art keywords
region
semiconductor
semiconductor device
light
semiconductor island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811233288.1A
Other languages
English (en)
Inventor
林建宏
刘振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPK Touch Solutions Inc
Original Assignee
TPK Touch Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPK Touch Solutions Inc filed Critical TPK Touch Solutions Inc
Priority to CN201811233288.1A priority Critical patent/CN111092124A/zh
Priority to TW108119782A priority patent/TWI704697B/zh
Priority to TW108207258U priority patent/TWM585988U/zh
Publication of CN111092124A publication Critical patent/CN111092124A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10P14/3806—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体装置及其制造方法在此揭露，其中半导体装置包含半导体岛区与半导体元件。半导体岛区位于基板的第一面上，并包含结晶部分，其是由闪光灯透过光罩的透光区域照射半导体岛区所形成。半导体岛区为非晶态或微结晶态。半导体元件的通道位于结晶部分内。通过半导体岛区的图案设计配合光罩且/或光调节层的图案设计，并以闪光灯照射以进行半导体的结晶化，如此可有效地提高结晶强度的一致性。

Description

半导体装置及其制造方法
技术领域
本揭示内容是关于一种制造技术，且特别是关于一种半导体装置及其制造方法。
背景技术
为了结晶化半导体，一般而言考虑到基板的内受温度，准分子激光退火(ExcimerLaser Annealing，ELA)的制程是目前较常采用的技术。然而，线扫描(Linear scanning)的准分子激光退火受限于激光光点的尺寸而无法一次处理大面积的区域，并且由于每一个激光光点的功率不稳定，造成均匀性不佳而容易产生斑(Mura)的问题。因此，产能与基板的面积难以提高，生产成本居高不下之外，结晶品质与晶粒尺寸亦不理想。
此外，若欲利用半导体结晶部分制作元件，则需要根据最终制作完成的元件的位置，调整所采用的制程以结合结晶位置与元件位置，并决定结晶方向。此种方式常造成元件结晶化情形难以掌握，以及结晶强度一致性不高的现象。
发明内容
为了提高用于制作半导体元件的结晶部分的结晶强度一致性，本揭示内容是提供一种半导体装置，其包含半导体岛区与半导体元件。半导体岛区位于基板的第一面上，并包含结晶部分，其是由闪光灯(Flash lamp)透过光罩的透光(Transparent)区域照射半导体岛区所形成，其中半导体岛区为非晶态(Amorphous)或微结晶态(Micro-crystal)。半导体元件的通道位于结晶部分内。
于本揭示内容的一实施例中，其中半导体岛区包含第一部分与第二部分。第二部分位于透光区域的投影区域内，第一部分邻近第二部分。结晶部分是由闪光灯从第一面透过透光区域照射第二部分，并从第二部分与第一部分的接面开始结晶化所形成。
于本揭示内容的一实施例中，还包含光调节层以及绝缘层。光调节层设置于基板的第一面，以位于基板与半导体岛区之间。绝缘层覆盖于基板的第一面及光调节层，其中半导体岛区形成于绝缘层的表面上。半导体岛区位于透光区域的投影区域内，并包含第三部分与第四部分。光调节层对应于第三部分，第三部分邻近第四部分。结晶部分是由闪光灯从基板的相对于第一面的第二面透过透光区域照射第四部分，并从第四部分与第三部分的接面开始结晶化所形成。
于本揭示内容的一实施例中，其中光罩还包含不透光(Opaque)区域或部分透光(Semi-transparent)区域。
本揭示内容的另一态样是提供一种半导体装置的制造方法，包含：利用闪光灯与光罩，照射基板的第一面上的半导体岛区以形成结晶部分，其中半导体岛区为非晶态或微结晶态，结晶部分对应该光罩的透光区域。利用结晶部分形成半导体元件，其中半导体元件的通道位于结晶部分内。
于本揭示内容的一实施例中，还包含：利用闪光灯与光罩，由第一面照射半导体岛区，其中半导体岛区包含第一部分与第二部分，第二部分位于透光区域的投影区域内，第一部分邻近第二部分。第二部分从第二部分与第一部分的接面开始结晶化，以形成结晶部分。
于本揭示内容的一实施例中，还包含：设置一光调节层于基板的第一面，以位于半导体岛区和基板之间；设置一绝缘层，以覆盖于基板的第一面及光调节层，其中半导体岛区形成于绝缘层的表面上；利用闪光灯与光罩，由基板的相对于第一面的一第二面照射半导体岛区，半导体岛区位于透光区域的一投影区域内，并包含一第三部分与一第四部分，光调节层对应于第三部分，第三部分邻近第四部分。第四部分从第四部分与该第三部分的一接面开始结晶化，以形成结晶部分。
于本揭示内容的一实施例中，其中光罩还包含不透光区域或部分透光区域。
综上所述，本揭示内容是利用半导体岛区的图案设计配合光罩且/或光调节层的图案设计，并以闪光灯照射以进行半导体的结晶化，可设计半导体元件的结晶位置与结晶方向，亦有效地提高结晶强度的一致性，并且所形成的晶粒尺寸较大(例如微米(μm)等级)。
以下将以实施方式对上述的说明作详细的描述，并对本揭示内容的技术方案提供更进一步的解释。
附图说明
为让本揭示内容的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1是说明本揭示内容一实施例的半导体装置的上视示意图；
图2A是说明本揭示内容一实施例的半导体装置的截面示意图；
图2B是说明本揭示内容一实施例的半导体装置的截面示意图；
图2C是说明本揭示内容一实施例的半导体装置的截面示意图；
图3是说明本揭示内容一实施例的半导体装置的上视示意图；
图4是说明本揭示内容一实施例的半导体元件示意图；
图5是说明本揭示内容一实施例的半导体元件示意图；
图6是说明本揭示内容一实施例的半导体装置的上视示意图；
图7A是说明本揭示内容一实施例的半导体装置的截面示意图；
图7B是说明本揭示内容一实施例的半导体装置的截面示意图；
图7C是说明本揭示内容一实施例的半导体装置的截面示意图；
图8是说明本揭示内容一实施例的半导体装置的上视示意图；
图9是说明本揭示内容一实施例的半导体元件示意图；以及
图10是说明本揭示内容一实施例的制造方法流程图。
具体实施方式
为了使本揭示内容的叙述更加详尽与完备，可参照附图及以下所述的各种实施例。但所提供的实施例并非用以限制本发明所涵盖的范围；步骤的描述亦非用以限制其执行的顺序，任何由重新组合，所产生具有均等功效的装置，皆为本发明所涵盖的范围。
于实施方式与权利要求书中，除非内文中对于冠词有所特别限定，否则“一”与“该”可泛指单一个或复数个。将进一步理解的是，本文中所使用的“包含”、“包括”、“具有”及相似词汇，指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件，但不排除其所述或额外的其一个或多个其它特征、区域、整数、步骤、操作、元件、组件，与/或其中的群组。
关于本文中所使用的“约”、“大约”或“大致约”一般通常是指数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如“约”、“大约”或“大致约”所表示的误差或范围。
此外，相对词汇，如“下”或“底部”与“上”或“顶部”，用来描述文中在附图中所示的一元件与另一元件的关系。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的“下”侧将被定向为位于其他元件的“上”侧。例示性的词汇“下”，根据附图的特定方位可以包含“下”和“上”两种方位。
图1是说明本揭示内容一实施例的半导体装置100的上视示意图。半导体装置100包含半导体岛区(Island)110、120、130与半导体元件(未绘示)。如图1所示，半导体岛区110、120是有一部分位于光罩的透光(Transparent)区域在基板170上的投影区域140内，而有另一部分是位于光罩的不透光(Opaque)区域在基板170上的投影区域(投影区域140以外的区域)；而半导体岛区130是完全位于透光区域在基板170上的投影区域140内。于一实施例中，半导体岛区110、120、130为未结晶态(Amorphous)或微结晶态(Micro-crystal)，其是经过沉积(Deposition)制程与图案化(Patterning)制程而形成。沉积制程包含但不限于化学气相沉积(Chemical Vapor Deposition，CVD)、溅镀(Sputter)或应用溶液(Solutionbased)的方法。
为了说明结晶化过程，请参考图2A～图2C，其是依据图1的线段AA’方向的截面示意图。如图2A所示，闪光灯160的发光区域大于光罩的透光区域152，半导体岛区110位于基板170的第一面S1上，并且包含第一部分111与第二部分112，其中第二部分112对应位于光罩的透光区域152在基板170上的投影区域140内。当闪光灯(Flash lamp)160透过光罩照射半导体装置100时，光线可穿过光罩的透光区域152而照射半导体岛区110的第二部分112，第二部分112因此变为熔融态(Fusion)。
于一实施例中，半导体岛区110的第一部分111对应到光罩的不透光区域151，因此第一部分111被不透光区域151阻挡而不会受到闪光灯160的照射，而维持其原先状态(亦即未结晶态或微结晶态)。于另一实施例中，上述光罩的不透光区域151亦可设计为部分透光(Semi-transparent)区域，半导体岛区110的第一部分111对应到光罩的部分透光区域，因此接收到衰减后的闪光灯160照射，第一部分111的晶格可重新排列以具有较原先状态高的迁移率(Mobility)。应注意到，基板170亦可包含其他相同或不同材料的薄膜或结构，亦即半导体岛区110、120、130可形成在基板的其他材料的薄膜或结构上，本揭示内容并非限制半导体岛区110、120、130直接形成在基板上。
如图2B所示，闪光灯160停止照射，熔融态的第二部分112从第二部分112与第一部分111的接面J1开始结晶化(如图2B第二部分112内的虚线箭头所示)，以形成图2C所示的结晶部分113。于一实施例中，结晶部分113具有侧向结晶(Lateral crystallization)特性。
经过如图2A～图2C所示的制程后，半导体装置100的上视示意图如图3所示。对应光罩的透光区域152的投影区域140的半导体岛区的部分均经过闪光灯160照射与结晶化过程，因此形成结晶部分113、123、133。于一实施例中，由于半导体岛区110、120的第一部分111、121位于投影区域140之外，未受到照射而维持原先状态，因此受到闪光灯160照射而变为熔融态的第二部分112是分别从接面J1、J2开始结晶化而形成结晶部分113(123)，而结晶部分113、123具有侧向结晶特性。于另一实施例中，由于半导体岛区130完全位于投影区域140内，当受到闪光灯160照射变为熔融态之后，半导体岛区130结晶化形成结晶部分133，而结晶部分133具有微结晶特性。
由上述实施例制作出的结晶部分可用以形成半导体元件。举例而言，如图4所示，结晶部分213是进入熔融态的第二部分(与结晶部分213相同位置)从第二部分与第一部分211之间接面J3开始结晶化所形成。半导体元件(例如薄膜晶体管(Thin-Film Transistor，TFT))的通道位于结晶部分213内，并且位于源极221与漏极222之间。当半导体元件运作时，电流由源极221流向漏极222，亦即电流方向I。于一实施例中，电流方向I垂直于接面J3。于另一实施例中，半导体元件亦可设计为其电流方向I与接面J3呈现除了直角以外的其他角度。
为了因应不同种类的半导体元件设计，结晶部分的形状可透过半导体岛区的图案设计与光罩的图案设计，而具有不同的形状。于一实施例中，如图5所示，半导体岛区310为圆形，其包含第一部分311与第二部分312。第一部分311未受到闪光灯160照射，而维持其原先状态(亦即未结晶态或微结晶态)。第二部分312位于光罩的透光区域的投影区域内，因此受到闪光灯160照射并结晶化而形成环状(Doughnut shape)的结晶部分。
如此一来，本揭示内容利用光罩配合半导体岛区的图案设计，以闪光灯照射并且进行半导体岛区的结晶。相较于准分子激光退火技术，本揭示内容可达到高均匀度的结晶，因而提高结晶强度的一致性，并且所形成的晶粒尺寸较大(例如微米(μm)等级)。此外，由于光罩设计可将半导体岛区分类为完全位于照光区域内(如图1半导体岛区130)、部分位于照光区域内(如图1半导体岛区110、120)以及完全位于未照光区域之外。因此，结晶特性亦可依上述分类判断得知。举例而言，如图3所示，半导体岛区130的结晶区域133为微结晶特性，半导体岛区110、120的结晶区域113、123为侧向结晶特性。
于另一实施例中，闪光灯也可以从基板的背面(亦即第二面S2)照射半导体岛区以进行结晶。图6是说明本揭示内容一实施例的半导体装置400的上视示意图。半导体装置400包含半导体岛区410、420、光调节层430与半导体元件(未绘示)。如图6所示，半导体岛区410是仅有部分位于光罩的透光区域152在半导体装置400上的投影区域440内，而半导体岛区420完全位于透光区域152的投影区域440内。于一实施例中，半导体岛区410、420为未结晶态或微结晶态，其是经过沉积制程与图案化制程而形成。
为了说明结晶化过程，请参考图7A～图7C，其是依据图6线段BB’方向的截面示意图。如图7A所示，闪光灯160从基板470的第二面S2进行照射，并且闪光灯160的发光区域大于光罩的透光区域152。基板470的第一面S1上有光调节层430，并且绝缘层480覆盖于基板470的第一面S1及光调节层430，半导体岛区420形成于绝缘层480的表面上，并且包含第三部分421与第四部分422。当闪光灯160透过光罩从基板470的第一面S1相对的第二面S2照射半导体装置400时，光线可穿过光罩的透光区域152而照射光调节层430与半导体岛区420。由于光调节层430是作为反光层、光吸收层或是光衰减层的功能，因此光调节层430可完全阻挡闪光灯160照射半导体岛区420的第三部分421，而使第三部分421维持其原先状态(亦即未结晶态或微结晶态)。未受到光调节层430阻挡的第四部分422由于闪光灯160照射而变为熔融态。于另一实施例中，光调节层430可衰减闪光灯160对第三部分421的照射量，因此第三部分421的晶格可重新排列以具有较原先状态高的迁移率。
如图7B所示，闪光灯160停止照射，熔融态的第四部分422从第四部分422与第三部分421的接面J4开始结晶化(如图7B第四部分422内的虚线箭头所示)，以形成图7C所示的结晶部分423。于一实施例中，结晶部分423具有侧向结晶特性。
经过如图7A～图7C所示的制程后，半导体装置400的上视示意图如图8所示。对应光罩的透光区域152的投影区域440的半导体岛区并且没有被光调节层430阻挡的部分均经过闪光灯160照射与结晶化过程，因此形成结晶部分413、423。于一实施例中，由于半导体岛区410的第一部分411位于投影区域440之外，以及半导体岛区430的第三部分421受到光调节层430的阻挡，未受到闪光灯160照射而维持原先状态，因此受到闪光灯160照射而变为熔融态的第二部分412、422是分别从接面J4、J5开始结晶化而形成结晶部分413、423，而结晶部分413、423具有侧向结晶特性。
由上述实施例制作出的结晶部分423可用以形成半导体元件。举例而言，如图9所示，半导体元件(例如薄膜晶体管反相器(Inverter))的通道位于结晶部分423内，并且分别位于源极521与漏极522之间，以及漏极522与源极523之间。当半导体元件运作时，电流由源极521经过漏极522流向另一源极523，亦即电流方向I。于一实施例中，电流方向I垂直于接面J4。于另一实施例中，半导体元件亦可设计为其电流方向I与接面J4呈现除了直角以外的其他角度。
如此一来，本揭示内容的半导体装置400可利用光调节层421的设计以阻挡闪光灯从基板第二面S2照射一部分(例如第三部分421)的半导体岛区，而未被光调节层421阻挡的其他部分(例如第四部分422)则受到闪光灯照射而变为熔融态，并且从熔融态部分与未变为熔融态的接面J4开始结晶化以形成结晶部分423。
于另一实施例中，依实际设计需求，半导体岛区110～130、410、420上亦可在覆盖绝缘层(未绘示)的情况下进行结晶化。
图10是说明本揭示内容一实施例的制造方法1000流程图。制造方法1000具有多个步骤S1002～S1004，其可应用于如图1～图3、图6～图8所述的半导体装置100、400。然熟悉本案的技艺者应了解到，在本实施例中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。具体实作方式如前揭示，此处不再重复叙述。
于步骤S1002，利用闪光灯与光罩，照射基板的第一面上的半导体岛区以形成结晶部分，其中半导体岛区为非晶态或微结晶态，结晶部分对应光罩的透光区域。
于步骤S1004，利用结晶部分形成半导体元件，其中半导体元件的通道位于结晶部分内。
本揭示内容得以透过上述实施例，利用半导体岛区的图案设计配合光罩且/或光调节层的图案设计，并以闪光灯照射以进行半导体的结晶化，可设计半导体元件的结晶位置与结晶方向，亦有效地提高结晶强度的一致性，并且所形成的晶粒尺寸较大(例如微米(μm)等级)。
虽然本揭示内容已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本揭示内容的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定的范围为准。

Claims (8)

1.一种半导体装置的制造方法，其特征在于，包含：
利用一闪光灯与一光罩，照射一基板的一第一面上的一半导体岛区以形成一结晶部分，其中该半导体岛区为非晶态或微结晶态，该结晶部分对应该光罩的一透光区域；以及
利用该结晶部分形成一半导体元件，其中该半导体元件的一通道位于该结晶部分内。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，还包含：
利用该闪光灯与该光罩，由该第一面照射该半导体岛区，其中该半导体岛区包含一第一部分与一第二部分，该第二部分位于该透光区域的一投影区域内，该第一部分邻近该第二部分；以及
该第二部分从该第二部分与该第一部分的一接面开始结晶化，以形成该结晶部分。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，还包含：
设置一光调节层于该基板的该第一面，以位于该半导体岛区和该基板之间；
设置一绝缘层，以覆盖于该基板的该第一面及该光调节层，其中该半导体岛区形成于该绝缘层的表面上；
利用该闪光灯与该光罩，由该基板的相对于该第一面的一第二面照射该半导体岛区，该半导体岛区位于该透光区域的一投影区域内，并包含一第三部分与一第四部分，该光调节层对应于该第三部分，该第三部分邻近该第四部分；以及
该第四部分从该第四部分与该第三部分的一接面开始结晶化，以形成该结晶部分。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，该光罩还包含一不透光区域或一部分透光区域。
5.一种半导体装置，其特征在于，包含：
一半导体岛区，位于一基板的一第一面上，并包含一结晶部分，其是由一闪光灯透过一光罩的一透光区域照射该半导体岛区所形成，其中该半导体岛区为非晶态或微结晶态；以及
一半导体元件，其中该半导体元件的一通道位于该结晶部分内。
6.根据权利要求5所述的半导体装置，其特征在于，该半导体岛区包含一第一部分与一第二部分，该第二部分位于该透光区域的一投影区域内，该第一部分邻近该第二部分；该结晶部分是由该闪光灯从该第一面透过该透光区域照射该第二部分，并且该第二部分从该第二部分与该第一部分的一接面开始结晶化所形成。
7.根据权利要求5所述的半导体装置，其特征在于，还包含：
一光调节层，设置于该基板的该第一面，以位于该基板与该半导体岛区之间；及
一绝缘层，覆盖于该基板的该第一面及该光调节层，其中该半导体岛区形成于该绝缘层的表面上；
其中该半导体岛区位于该透光区域的一投影区域内，并包含一第三部分与一第四部分；该光调节层对应于该第三部分，该第三部分邻近该第四部分；该结晶部分是由该闪光灯从该基板的相对于该第一面的一第二面透过该透光区域照射该第四部分，并且该第四部分从该第四部分与该第三部分的一接面开始结晶化所形成。
8.根据权利要求5所述的半导体装置，其特征在于，该光罩还包含一不透光区域或一部分透光区域。
CN201811233288.1A 2018-10-23 2018-10-23 半导体装置及其制造方法 Withdrawn CN111092124A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811233288.1A CN111092124A (zh) 2018-10-23 2018-10-23 半导体装置及其制造方法
TW108119782A TWI704697B (zh) 2018-10-23 2019-06-06 半導體裝置及其製造方法
TW108207258U TWM585988U (zh) 2018-10-23 2019-06-06 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811233288.1A CN111092124A (zh) 2018-10-23 2018-10-23 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN111092124A true CN111092124A (zh) 2020-05-01

Family

ID=69189568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811233288.1A Withdrawn CN111092124A (zh) 2018-10-23 2018-10-23 半导体装置及其制造方法

Country Status (2)

Country Link
CN (1) CN111092124A (zh)
TW (2) TWM585988U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092124A (zh) * 2018-10-23 2020-05-01 宸鸿光电科技股份有限公司 半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168646A (ja) * 2001-12-04 2003-06-13 Sanyo Electric Co Ltd 半導体装置の製造方法
CN1728334A (zh) * 2004-07-28 2006-02-01 株式会社液晶先端技术开发中心 半导体器件的制造方法
US20060186415A1 (en) * 2005-02-24 2006-08-24 Akihiko Asano Thin film semiconductor device, method of manufacturing the same, and display
CN106898540A (zh) * 2015-12-17 2017-06-27 宸鸿光电科技股份有限公司 半导体制造方法与半导体层

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI366859B (en) * 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
US8569155B2 (en) * 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
CN111092124A (zh) * 2018-10-23 2020-05-01 宸鸿光电科技股份有限公司 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168646A (ja) * 2001-12-04 2003-06-13 Sanyo Electric Co Ltd 半導体装置の製造方法
CN1728334A (zh) * 2004-07-28 2006-02-01 株式会社液晶先端技术开发中心 半导体器件的制造方法
US20060186415A1 (en) * 2005-02-24 2006-08-24 Akihiko Asano Thin film semiconductor device, method of manufacturing the same, and display
CN106898540A (zh) * 2015-12-17 2017-06-27 宸鸿光电科技股份有限公司 半导体制造方法与半导体层

Also Published As

Publication number Publication date
TWI704697B (zh) 2020-09-11
TWM585988U (zh) 2019-11-01
TW202017202A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US7172841B2 (en) Crystallization apparatus, crystallization method, and phase shift mask
US7011709B2 (en) Crystallization apparatus, optical member for use in crystallization apparatus, crystallization method, thin film transistor, and display
CN102063011B (zh) 激光掩膜及使用该激光掩膜的连续横向固化结晶方法
US7018749B2 (en) Crystallization apparatus, crystallization method, and phase shift mask and filter for use in these apparatus and method
US20110212001A1 (en) Phase modulation device, phase modulation device fabrication method, crystallization apparatus, and crystallization method
CN111092124A (zh) 半导体装置及其制造方法
CN1477677A (zh) 结晶装置、结晶方法、薄膜晶体管以及显示装置
CN104779168B (zh) 用于制作薄膜晶体管的方法
CN205376471U (zh) 半导体层
TWI629381B (zh) 半導體製造方法與半導體層
JP2003318127A (ja) 結晶化半導体膜の製造装置および製造方法ならびに位相シフトマスク
US7217319B2 (en) Crystallization apparatus and crystallization method
CN208954994U (zh) 半导体装置
CN1892420B (zh) 用于连续横向固化技术的掩膜及用其形成多晶硅层的方法
CN111092015A (zh) 半导体制造方法与半导体层
US7485505B2 (en) Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors
CN101655645B (zh) 用于依序侧向结晶技术的掩膜及激光结晶方法
CN103377891B (zh) 激光晶化装置及用其制造薄膜晶体管阵列面板的方法
US20070201014A1 (en) Light irradiation apparatus, light irradiation method, crystallization apparatus, crystallization method, semiconductor device, and light modulation element
JP2009099797A (ja) 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200501