[go: up one dir, main page]

CN111081562A - 芯片的封装方法及芯片封装结构 - Google Patents

芯片的封装方法及芯片封装结构 Download PDF

Info

Publication number
CN111081562A
CN111081562A CN201911357759.4A CN201911357759A CN111081562A CN 111081562 A CN111081562 A CN 111081562A CN 201911357759 A CN201911357759 A CN 201911357759A CN 111081562 A CN111081562 A CN 111081562A
Authority
CN
China
Prior art keywords
chip
layer
packaged
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911357759.4A
Other languages
English (en)
Inventor
李飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Priority to CN201911357759.4A priority Critical patent/CN111081562A/zh
Publication of CN111081562A publication Critical patent/CN111081562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W74/014
    • H10P72/74
    • H10W74/019
    • H10W74/124
    • H10P72/7442

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种芯片的封装方法及芯片封装结构。方法包括:提供衬底和器件晶圆,器件晶圆上形成有多个待封装芯片;在衬底上形成临时键合层;在临时键合层上形成薄膜顶盖层;在薄膜顶盖层上形成支撑层,支撑层的材料为感光材料;在支撑层中形成与多个待封装芯片一一对应的多个空腔,空腔贯穿支撑层并暴露出薄膜顶盖层,空腔周围的支撑层与空腔暴露出的薄膜顶盖层形成与待封装芯片配合的盖体;将器件晶圆设有待封装芯片的一侧表面与支撑层键合,使每个盖体覆盖一个待封装芯片的有效功能区;去除临时键合层并移除衬底。能够有效降低完成封装的待封装芯片的厚度。

Description

芯片的封装方法及芯片封装结构
技术领域
本发明涉及半导体器件制造领域,尤其涉及一种芯片的封装方法及芯片封装结构。
背景技术
自模拟射频通讯技术在上世纪90代初被开发以来,射频前端模块已经逐渐成为通讯设备的核心组件。在所有射频前端模块中,滤波器已成为增长势头最猛、发展前景最大的部件。随着无线通讯技术的高速发展,5G通讯协议日渐成熟,市场对射频滤波器的各方面性能也提出了更为严格的标准。滤波器的性能由组成滤波器的谐振器单元决定。在现有的滤波器中,薄膜体声波谐振器(FBAR)因其体积小、插入损耗低、带外抑制大、品质因数高、工作频率高、功率容量大以及抗静电冲击能力良好等特点,成为最适合5G应用的滤波器之一。
对于现有的表面声波滤波器(SAW)或薄膜体声波滤波器(BAW)以及其他芯片,由于产品性能和设计功能需求,通常需要保证待封装芯片功能区域不能接触任何物质,即空腔结构设计。
随着半导体技术的发展,半导体器件越来越向着小而薄的方向发展。传统的滤波器封装方法是采用硅盖(Si cap)的方式,采用此种方式封装的待封装芯片整体厚度最低(最薄)只能达到约200um,无法满足高端封装模组的需求。
因此需要提出一种能够进一步降低芯片厚度的封装方法。
发明内容
本发明的目的在于提供一种芯片的封装方法及芯片封装结构,实现进一步降低待封装芯片的厚度。
为了实现上述目的,本发明提供一种芯片的封装方法,包括:
提供衬底和器件晶圆,所述器件晶圆上形成有多个待封装芯片;
在所述衬底上形成临时键合层;
在所述临时键合层上形成薄膜顶盖层;
在所述薄膜顶盖层上形成支撑层,所述支撑层的材料为感光材料;
在所述支撑层中形成与所述多个待封装芯片一一对应的多个空腔,所述空腔贯穿所述支撑层并暴露出所述薄膜顶盖层,所述空腔周围的支撑层与所述空腔暴露出的所述薄膜顶盖层形成与所述待封装芯片配合的盖体;
将所述器件晶圆设有所述待封装芯片的一侧表面与所述支撑层键合,使每个所述盖体覆盖一个所述待封装芯片的有效功能区;
降低所述临时键合层的粘性并移除所述衬底。
可选地,在所述衬底上形成临时键合层步骤中,包括:
清洗所述衬底,并在所述衬底上表面涂覆光热转换涂层,以形成所述临时键合层,所述衬底为透光衬底。
可选地,所述光热转换涂层的材质包括激光光解粘性材料。
可选地,所述薄膜顶盖层包含拉伸强度大于等于150MPa的聚合物材料。
可选地,在所述临时键合层上形成薄膜顶盖层步骤中,包括:
在所述临时键合层上贴附聚酰亚胺薄膜或涂覆聚酰亚胺涂层,以形成所述薄膜顶盖层。
可选地,在所述临时键合层上形成薄膜顶盖层步骤中,还包括:
对所述聚酰亚胺薄膜或所述涂覆聚酰亚胺涂层进行加热,使所述聚酰亚胺薄膜或所述涂覆聚酰亚胺涂层硬化,以形成所述薄膜顶盖层。
可选地,所述聚酰亚胺薄膜或所述聚酰亚胺涂层的厚度为10μm-20μm。
可选地,在所述薄膜顶盖层上形成支撑层,所述支撑层的材料为感光材料步骤中,包括:
在所述薄膜顶盖层上贴附干膜或涂覆光刻胶涂层,以形成所述支撑层。
可选地,所述干膜或所述光刻胶涂层的厚度为20μm-30μm。
可选地,在所述支撑层中形成与所述多个待封装芯片一一对应的多个空腔步骤中,包括:
按照预设图形对所述干膜或所述光刻胶涂层进行光刻,以在所述干膜或所述光刻胶涂层中形成与所述多个待封装芯片一一对应的多个所述空腔。
可选地,在将所述器件晶圆设有所述待封装芯片的一侧表面与所述支撑层键合步骤中,包括:
当所述支撑层为所述干膜时,将所述器件晶圆设有所述待封装芯片的一侧表面与所述干膜上表面粘合;
当所述支撑层为所述光刻胶涂层时,将所述器件晶圆设有所述待封装芯片的一侧表面与所述光刻胶涂层通过键合胶粘合。
可选地,在降低所述临时键合层的粘性并移除所述衬底步骤之前,还包括:
对所述器件晶圆远离所述待封装芯片的一侧依次进行背面减薄工艺和电性互连工艺。
可选地,在降低所述临时键合层的粘性并移除所述衬底步骤中,包括:
通过激光照射使所述光热转换涂层降低粘性并移除所述衬底。
可选地,在降低所述临时键合层的粘性并移除所述衬底步骤之后,还包括:
对所述器件晶圆进行切割工艺,形成多个完成封装的芯片,每个所述完成封装的芯片包括一个所述盖体和一个所述待封装芯片。
本发明还提供一种芯片,包括:待封装芯片以及盖设于所述待封装芯片上方的盖体,所述盖体覆盖所述待封装芯片的有效功能区并与所述待封装芯片上表面形成空腔;
所述盖体包括支撑部和薄膜顶盖,所述支撑部的底部与所述待封装芯片的边缘键合,所述支撑部的顶部与所述薄膜顶盖边缘键合;
所述支撑部的材料为感光材料。
可选地,所述薄膜顶盖的材料包括聚酰亚胺,所述薄膜顶盖的厚度为10μm-20μm。
可选地,所述支撑部的材质为干膜或光刻胶,所述支撑部的厚度为20μm-30μm。
可选地,所述薄膜顶盖与所述支撑部键合面相对的表面,粘结有临时键合层。
本发明的有益效果在于:
通过依次在衬底上依次形成临时键合层、薄膜顶盖层以及采用感光材料的支撑层,并在支撑层中形成与多个待封装芯片一一对应的多个空腔,基于空腔周围的支撑层与空腔暴露出的薄膜顶盖形成能够覆盖待封装芯片有效功能区的盖体,支撑层采用感光材料,空腔制作仅光刻就可以完成,精度容易控制,厚度可调,避免高成本干法刻蚀介质层;薄膜顶盖与支撑层粘结性更好,不需要额外的制程实现薄的厚度,提高晶圆封装良率,采用薄膜顶盖以及感光材料制作的支撑层能够有效降低完成封装芯片的厚度,能够满足更高端封装模组的需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种采用硅盖帽封装的待封装芯片结构示意图;
图2为本发明的一种芯片的封装方法的步骤图;
图3至图13为本实施例提供的一种芯片的封装方法的相应步骤对应的结构示意图;
附图标记说明:
图1中:
101、硅盖帽;102、待封装芯片。
图3~13中:
201、衬底;202、临时键合层;203、薄膜顶盖层;204、支撑层;205、空腔;206、器件晶圆;207、待封装芯片;203'、薄膜顶盖;204'、支撑部。
具体实施方式
如图1所示,现有的芯片封装方法采用硅盖帽101对待封装芯片102进行封装,由于硅盖帽101的厚度较厚,导致封装后的芯片整体最薄只能达到200um左右,无法满足高端封装模组的选择。
为解决上述问题,本发明提供一种芯片的封装方法及芯片。本发明提供的芯片的封装方法能够有效的降低完成封装的芯片的厚度,能够满足更高端封装模组的需求。
以下结合附图和具体实施例对本发明的芯片的封装方法作进一步详细说明。根据下面的说明和附图,本发明的优点和特征将更清楚,然而,需说明的是,本发明技术方案的构思可按照多种不同的形式实施,并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换,例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同,虽然在所有附图中都可轻易辨认出这些构件,但为了使附图的说明更为清楚,本说明书不会将所有相同构件的标号标于每一图中。
图2为本发明一实施例提供的一种芯片的封装方法的步骤图,请参考图2,芯片的封装方法,包括:
步骤1:提供衬底201和器件晶圆206,器件晶圆206上形成有多个待封装芯片207;
步骤2:在衬底201上形成临时键合层202;
步骤3:在临时键合层202上形成薄膜顶盖层203;
步骤4:在薄膜顶盖层203上形成支撑层204,支撑层204的材料为感光材料;
步骤5:在支撑层204中形成与多个待封装芯片207一一对应的多个空腔205,空腔205贯穿支撑层204并暴露出薄膜顶盖层203,空腔205周围的支撑层204与空腔205暴露出的薄膜顶盖层203形成与待封装芯片207配合的盖体;
步骤6:将器件晶圆206设有待封装芯片207的一侧表面与支撑层204上表面键合,使每个盖体覆盖一个待封装芯片207的有效功能区;
步骤7:降低临时键合层的粘性202并移除衬底201。
图3至13为本实施例提供的一种芯片的封装方法的相应步骤对应的结构示意图,以下将参考参考图图3至13详细说明本实施例提供的芯片的封装方法。
参考图3和图8,提供一个衬底201和器件晶圆206,其中器件晶圆206上形成有多个待封装芯片207,每个待封装芯片207均包括多个谐振器。衬底201可以为本领域技术人员熟知的任意透光的底材,本实施例中的衬底201为玻璃基底。
参考图4,清洗衬底201的表面,并在衬底201上表面涂覆光热转换涂层(LTHC),以形成临时键合层202。光热转换涂层具有接受光照后转换成热量并热解失去粘性的性质,能够起到临时粘合的作用。本实施例中,光热转换涂层的材质包括激光光解粘性材料,即只有激光照射产生的高温才能够使LTCH的粘性降低。其他实施例中临时键合层如为光解或热解干膜。
参考图5,薄膜顶盖层包含拉伸强度大于等于150MPa的聚合物材料。本实施例中选用聚酰亚胺(PI)材料形成薄膜顶盖层。具体地,在临时键合层202上表面涂覆一层厚度为10μm-20μm的聚酰亚胺(PI)涂层,以形成薄膜顶盖层203。聚酰亚胺是综合性能最佳的有机高分子材料之一,具有耐高温、高绝缘、热膨胀系数低,不易变形等性能,在临时键合层202上涂覆液体聚酰亚胺后可加热使其硬化(玻璃化温度200-300℃),能够在临时键合层202上形成一层硬质且具有较高机械强度的薄膜。在本发明的另一个实施例中,还可以在临时键合层202上表面贴附一层厚度为10μm-20μm的聚酰亚胺薄膜形成薄膜顶盖层203,然后加热硬化(玻璃化温度200-300℃),也同样能够达到相同的效果。由于LTCH具有耐高温的性质,只有激光照射才能使其粘性降低,因此在加热薄膜顶盖层203过程中仍能够保持对薄膜顶盖层203的粘附力。在本发明的其他实施例中,也可以选择聚酰亚胺的混合物作为薄膜顶盖层203的材料,如聚酰亚胺/二氧化硅或聚酰亚胺/二氧化钛等复合材料。聚酰亚胺涂层或聚酰亚胺薄膜的厚度也可以小于10μm或大于20微米,如5μm,30μm,40μm,50μm。本领域技术人员根据实际需求进行设计选择,此处不再赘述。
参考图6,在薄膜顶盖层203上表面贴附一层的干膜以形成支撑层204,干膜的厚度为20μm-30μm。在本发明的另一个实施例中,还可以采用光刻胶在薄膜顶盖层203上表面涂覆一层厚度为20μm-30μm的光刻胶涂层作为支撑层204。,在本发明的其他实施例中,干膜或光刻胶的厚度也可以小于20μm或大于30μm,如10μm,40μm,50μm。本领域技术人员可以根据支撑层需要的强度或支撑层的高度、空腔的尺寸等参数自行选择。具体实施过程中,根据盖体设计的具体需求,分别控制薄膜顶盖层203(聚酰亚胺涂层或聚酰亚胺膜)和支撑层204(干膜或光刻胶)的厚度,从而控制最后成型盖体的结构强度。
参考图7,按照预设图形对干膜或光刻胶涂层进行光刻,以在干膜或光刻胶涂层中形成与多个待封装芯片207一一对应的多个空腔205。空腔205贯穿支撑层204并暴露出薄膜顶盖层203,空腔205周围的支撑层204与空腔205暴露出的薄膜顶盖层203形成与待封装芯片207配合的盖体。
参考图9,将器件晶圆206设有待封装芯片207的一侧表面与支撑层204上表面键合,使每个盖体覆盖一个待封装芯片207的有效功能区。
在一个示例中,当支撑层204为干膜时,将器件晶圆206设有待封装芯片207的一侧表面与干膜上表面键合;在另一个示例中,当支撑层204为光刻胶涂层时,将器件晶圆206设有待封装芯片207的一侧表面与光刻胶涂层通过键合胶键合,键合胶可以选择绕纤固定环氧胶等。
参考图10,将器件晶圆206与支撑层204键合之后,对器件晶圆206远离待封装芯片207的一侧依次进行背面减薄工艺和电性互连工艺。其中背面减薄工艺可以采用研磨或刻蚀工艺,刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺,其中较佳地使用干法刻蚀工艺,干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀或者激光切割。干法刻蚀例如可以为感应耦合等离子体(ICP)刻蚀、反应离子刻蚀(RIE)等。电性互连工艺(bumping),即在器件晶圆206背面引出待封装芯片的电性,如制作硅通孔(TSV),露出器件晶圆206正面待封装芯片的电性焊垫,用导电插塞或金属线路将焊垫的电性引到器件晶圆的背面,还可以在背面制作金属重布线,在重布线上制作的铜锡或金凸点以实现芯片与外部的电连接。
参考图11,通过激光使光热转换涂层(激光光解粘性材料)热解并移除衬底201。之后将器件晶圆减薄的一面进行贴膜,贴膜的材料选用切割膜(双面胶),以对减薄后的器件晶圆进行加固避免其破裂,以便于后续切割工艺。
参考图12和图13,在降低临时键合层的粘性202并移除衬底201步骤之后,对器件晶圆206进行切割工艺(图12中的虚线为切割道),形成多个完成封装的芯片,每个完成封装的芯片包括一个盖体和一个待封装芯片207。
参考图13,本发明还提供一种芯片封装结构,包括:待封装芯片207以及盖设于待封装芯片207上方的盖体,盖体覆盖待封装芯片207的有效功能区并与待封装芯片207上表面形成空腔;
盖体包括支撑部204'和薄膜顶盖203',支撑部204'的底部与待封装芯片207的边缘键合,支撑部204'的顶部与薄膜顶盖203'下表面键合;
支撑部204'的材料为感光材料。
本实施例中,薄膜顶盖203'的材料包括聚酰亚胺,薄膜顶盖203'的厚度为10μm-20μm。支撑部204'的材质为干膜或光刻胶,支撑部204'的厚度为20μm-30μm。薄膜顶盖与支撑部键合面相对的表面,粘结有临时键合层。在一些实施例中,该临时键合层,在制作时,提供与支撑所用的衬底粘结,以方便制程。在去除衬底后,临时键合层与衬底脱离,已保留在薄膜顶盖上。该临时键合层在一定程度上,可以增加薄膜顶盖的支撑强度。在一些实施例中,该临时键合层可以是光热转换涂层、光解或热解干膜等。
综上,采用临时键合的方式可以将薄薄的一层聚酰亚胺或干膜覆盖在待封装芯片207的空腔表面,有效降低完成封装芯片的整体厚度并密封保护芯片。并且,本发明PI材质的薄膜顶盖层203和感光材料的支撑层204直接在玻璃基地上直接成型,避免了对器件晶圆上待封装芯片207的污染,因此对干膜或光刻胶的显影残留容忍度高。同时,本发明采用的聚酰亚胺、干膜或光刻胶的成本相对低廉,能够降低成本,可以根据实际需求控制聚酰亚胺和光刻胶的厚度,进而控制盖体的强度,以满足后续注塑成型等工艺要求。
需要说明的是,本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于结构实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (18)

1.一种芯片的封装方法,其特征在于,包括:
提供衬底和器件晶圆,所述器件晶圆上形成有多个待封装芯片;
在所述衬底上形成临时键合层;
在所述临时键合层上形成薄膜顶盖层;
在所述薄膜顶盖层上形成支撑层,所述支撑层的材料为感光材料;
在所述支撑层中形成与所述多个待封装芯片一一对应的多个空腔,所述空腔贯穿所述支撑层并暴露出所述薄膜顶盖层,所述空腔周围的支撑层与所述空腔暴露出的所述薄膜顶盖层形成与所述待封装芯片配合的盖体;
将所述器件晶圆设有所述待封装芯片的一侧表面与所述支撑层键合,使每个所述盖体覆盖一个所述待封装芯片的有效功能区;
降低所述临时键合层的粘性并移除所述衬底。
2.根据权利要求1所述的芯片的封装方法,其特征在于,在所述衬底上形成临时键合层步骤中,包括:
清洗所述衬底,并在所述衬底上表面涂覆光热转换涂层,以形成用于粘附所述薄膜顶盖层的所述临时键合层,所述衬底为透光衬底。
3.根据权利要求2所述的芯片的封装方法,其特征在于,所述光热转换涂层的材质包括激光光解粘性材料。
4.根据权利要求1所述的芯片的封装方法,其特征在于,所述薄膜顶盖层包含拉伸强度大于等于150MPa的聚合物材料。
5.根据权利要求1所述的芯片的封装方法,其特征在于,在所述临时键合层上形成薄膜顶盖层步骤中,包括:
在所述临时键合层上贴附聚酰亚胺薄膜或涂覆聚酰亚胺涂层。
6.根据权利要求5所述的芯片的封装方法,其特征在于,在所述临时键合层上形成薄膜顶盖层步骤中,还包括:
对所述聚酰亚胺薄膜或所述涂覆聚酰亚胺涂层进行加热,使所述聚酰亚胺薄膜或所述涂覆聚酰亚胺涂层硬化,以形成所述薄膜顶盖层。
7.根据权利要求5或6任意一项所述的芯片的封装方法,其特征在于,所述聚酰亚胺薄膜或所述聚酰亚胺涂层的厚度为10μm-20μm。
8.根据权利要求1所述的芯片的封装方法,其特征在于,在所述薄膜顶盖层上形成支撑层,所述支撑层的材料为感光材料步骤中,包括:
在所述薄膜顶盖层上贴附干膜或涂覆光刻胶涂层,以形成所述支撑层。
9.根据权利要求8所述的芯片的封装方法,其特征在于,所述干膜或所述光刻胶涂层的厚度为20μm-30μm。
10.根据权利要求9所述的芯片的封装方法,其特征在于,在所述支撑层中形成与所述多个待封装芯片一一对应的多个空腔步骤中,包括:
按照预设图形对所述干膜或所述光刻胶涂层进行光刻,以在所述干膜或所述光刻胶涂层中形成与所述多个待封装芯片一一对应的多个所述空腔。
11.根据权利要求10所述的芯片的封装方法,其特征在于,在将所述器件晶圆设有所述待封装芯片的一侧表面与所述支撑层键合步骤中,包括:
当所述支撑层为所述干膜时,将所述器件晶圆设有所述待封装芯片的一侧表面与所述干膜上表面粘合;
当所述支撑层为所述光刻胶涂层时,将所述器件晶圆设有所述待封装芯片的一侧表面与所述光刻胶涂层通过键合胶粘合。
12.根据权利要求1所述的芯片的封装方法,其特征在于,在降低所述临时键合层的粘性并移除所述衬底步骤之前,还包括:
对所述器件晶圆远离所述待封装芯片的一侧依次进行背面减薄工艺和电性互连工艺。
13.根据权利要求2所述的芯片的封装方法,其特征在于,在降低所述临时键合层的粘性并移除所述衬底步骤中,包括:
通过激光照射使所述光热转换涂层降低粘性并移除所述衬底。
14.根据权利要求1所述的芯片的封装方法,其特征在于,在降低所述临时键合层的粘性并移除所述衬底步骤之后,还包括:
对所述器件晶圆进行切割工艺,形成多个完成封装的芯片,每个所述完成封装的芯片包括一个所述盖体和一个所述待封装芯片。
15.一种芯片封装结构,其特征在于,包括:待封装芯片以及盖设于所述待封装芯片上方的盖体,所述盖体覆盖所述待封装芯片的有效功能区并与所述待封装芯片上表面形成空腔;
所述盖体包括支撑部和薄膜顶盖,所述支撑部的底部与所述待封装芯片的边缘键合,所述支撑部的顶部与所述薄膜顶盖边缘键合;
所述支撑部的材料为感光材料。
16.根据权利要求15所述的芯片封装结构,其特征在于,所述薄膜顶盖的材料包括聚酰亚胺,所述薄膜顶盖的厚度为10μm-20μm。
17.根据权利要求15所述的芯片封装结构,其特征在于,所述支撑部的材质为干膜或光刻胶,所述支撑部的厚度为20μm-30μm。
18.根据权利要求15所述的芯片封装结构,其特征在于,所述薄膜顶盖与所述支撑部键合面相对的表面,粘结有临时键合层。
CN201911357759.4A 2019-12-25 2019-12-25 芯片的封装方法及芯片封装结构 Pending CN111081562A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911357759.4A CN111081562A (zh) 2019-12-25 2019-12-25 芯片的封装方法及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911357759.4A CN111081562A (zh) 2019-12-25 2019-12-25 芯片的封装方法及芯片封装结构

Publications (1)

Publication Number Publication Date
CN111081562A true CN111081562A (zh) 2020-04-28

Family

ID=70317690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911357759.4A Pending CN111081562A (zh) 2019-12-25 2019-12-25 芯片的封装方法及芯片封装结构

Country Status (1)

Country Link
CN (1) CN111081562A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112624034A (zh) * 2020-12-30 2021-04-09 苏州科阳半导体有限公司 一种mems器件晶圆级封装方法及封装结构
CN112820655A (zh) * 2020-12-31 2021-05-18 中芯集成电路(宁波)有限公司 半导体器件的封装方法
CN114078998A (zh) * 2020-08-18 2022-02-22 中芯集成电路(宁波)有限公司 一种红外传感器及其制造方法
CN114244303A (zh) * 2021-12-28 2022-03-25 中国电子科技集团公司第二十六研究所 一种高可靠性大尺寸薄声表芯片倒装焊结构及制备方法
CN114955976A (zh) * 2021-02-26 2022-08-30 中芯集成电路(宁波)有限公司上海分公司 一种mems器件及其制作方法
CN115206880A (zh) * 2022-07-14 2022-10-18 上海新微半导体有限公司 一种GaN管芯的制备方法
CN115881862A (zh) * 2023-02-16 2023-03-31 江西兆驰半导体有限公司 一种mini LED芯片减薄方法及mini LED

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289235A (ja) * 2002-03-28 2003-10-10 Toshiba Corp 薄膜圧電共振子
CN1779932A (zh) * 2004-11-09 2006-05-31 安捷伦科技有限公司 半导体封装件和制作方法
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20090315430A1 (en) * 2008-06-24 2009-12-24 Nihon Dempa Kogyo Co., Ltd. Piezoelectric component and manufacturing method thereof
CN102280391A (zh) * 2011-09-01 2011-12-14 苏州晶方半导体科技股份有限公司 晶圆级封装结构及其形成方法
US20120094418A1 (en) * 2010-10-18 2012-04-19 Triquint Semiconductor, Inc. Wafer Level Package and Manufacturing Method Using Photodefinable Polymer for Enclosing Acoustic Devices
CN103569949A (zh) * 2012-07-31 2014-02-12 法国原子能及替代能源委员会 封装至少一个微电子装置的方法
CN103681619A (zh) * 2013-12-18 2014-03-26 中国电子科技集团公司第五十八研究所 一种硅基气密性密封结构及其制造方法
CN108109950A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289235A (ja) * 2002-03-28 2003-10-10 Toshiba Corp 薄膜圧電共振子
CN1779932A (zh) * 2004-11-09 2006-05-31 安捷伦科技有限公司 半导体封装件和制作方法
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
TW200737431A (en) * 2006-01-23 2007-10-01 Tessera Tech Hungary Kft Wafer level packaging to lidded chips
US20090315430A1 (en) * 2008-06-24 2009-12-24 Nihon Dempa Kogyo Co., Ltd. Piezoelectric component and manufacturing method thereof
US20120094418A1 (en) * 2010-10-18 2012-04-19 Triquint Semiconductor, Inc. Wafer Level Package and Manufacturing Method Using Photodefinable Polymer for Enclosing Acoustic Devices
CN102280391A (zh) * 2011-09-01 2011-12-14 苏州晶方半导体科技股份有限公司 晶圆级封装结构及其形成方法
CN103569949A (zh) * 2012-07-31 2014-02-12 法国原子能及替代能源委员会 封装至少一个微电子装置的方法
CN103681619A (zh) * 2013-12-18 2014-03-26 中国电子科技集团公司第五十八研究所 一种硅基气密性密封结构及其制造方法
CN108109950A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078998A (zh) * 2020-08-18 2022-02-22 中芯集成电路(宁波)有限公司 一种红外传感器及其制造方法
CN112624034A (zh) * 2020-12-30 2021-04-09 苏州科阳半导体有限公司 一种mems器件晶圆级封装方法及封装结构
CN112624034B (zh) * 2020-12-30 2025-08-05 苏州科阳半导体有限公司 一种mems器件晶圆级封装方法及封装结构
CN112820655A (zh) * 2020-12-31 2021-05-18 中芯集成电路(宁波)有限公司 半导体器件的封装方法
CN112820655B (zh) * 2020-12-31 2024-06-25 中芯集成电路(宁波)有限公司 半导体器件的封装方法
CN114955976A (zh) * 2021-02-26 2022-08-30 中芯集成电路(宁波)有限公司上海分公司 一种mems器件及其制作方法
CN114244303A (zh) * 2021-12-28 2022-03-25 中国电子科技集团公司第二十六研究所 一种高可靠性大尺寸薄声表芯片倒装焊结构及制备方法
CN115206880A (zh) * 2022-07-14 2022-10-18 上海新微半导体有限公司 一种GaN管芯的制备方法
CN115881862A (zh) * 2023-02-16 2023-03-31 江西兆驰半导体有限公司 一种mini LED芯片减薄方法及mini LED

Similar Documents

Publication Publication Date Title
CN111081562A (zh) 芯片的封装方法及芯片封装结构
TWI834012B (zh) 封裝核心組件及製造方法
CN112117982B (zh) 封装结构及其制作方法
TW202209620A (zh) 用於射頻應用之重組基板
US7556975B2 (en) Method for manufacturing backside-illuminated optical sensor
KR100752713B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
WO2019062238A1 (zh) 一种晶圆级系统封装方法以及封装结构
JP2000500617A (ja) 垂直方向に集積された半導体素子及びその製法
CN110649909B (zh) 一种声表面波滤波器件晶圆级封装方法及其结构
CN114361047B (zh) 一种集成电路封装模块及其制备方法、光电处理模组
TW200910584A (en) Electronic device wafer level scale packages and fabrication methods thereof
CN102163559A (zh) 堆叠装置的制造方法及装置晶片处理方法
JP2004031607A (ja) 半導体装置及びその製造方法
KR20030091022A (ko) 반도체 장치 및 그 제조 방법
CN100416802C (zh) 晶片级封装方法及结构
US20050161756A1 (en) Package of a semiconductor device with a flexible wiring substrate and method for the same
CN111403355B (zh) 一种完全塑封天线的封装结构及其制备工艺
JP2004363279A (ja) 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
CN113299561B (zh) 一种腔底防溢胶结构的制备方法
CN110890285A (zh) 一种芯片包覆封装结构及其封装方法
CN114649281B (zh) 一种晶圆级扇出型封装结构及其制作方法
CN115966477A (zh) 一种阻容与芯片集成封装制备方法
US7297613B1 (en) Method of fabricating and integrating high quality decoupling capacitors
CN112185940B (zh) 双极化封装天线及其制备方法
CN209880614U (zh) 扇出型指纹识别芯片的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200428

RJ01 Rejection of invention patent application after publication