CN111081140A - 显示面板及显示面板制作方法 - Google Patents
显示面板及显示面板制作方法 Download PDFInfo
- Publication number
- CN111081140A CN111081140A CN202010013538.1A CN202010013538A CN111081140A CN 111081140 A CN111081140 A CN 111081140A CN 202010013538 A CN202010013538 A CN 202010013538A CN 111081140 A CN111081140 A CN 111081140A
- Authority
- CN
- China
- Prior art keywords
- conductive
- substrate
- display panel
- conductive material
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 156
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 114
- 238000000034 method Methods 0.000 claims description 30
- 238000004381 surface treatment Methods 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 122
- 239000000463 material Substances 0.000 description 29
- 239000011229 interlayer Substances 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示面板及显示面板制作方法。显示面板包括一基板、多个主动元件、一导通结构以及多个第一导电图案。基板具有贯穿基板的多个贯孔。主动元件呈阵列排列且设置于基板的一上表面上。导通结构包括设置于基板的一下表面上的一线路层以及多个第一导通柱。第一导通柱分别与贯孔嵌合而贯穿基板，第一导通柱分别耦接线路层与主动元件之间。第一导电图案设置于基板的上表面上，第一导电图案分别包覆第一导通柱的侧壁。
Description
技术领域
本发明涉及一种电子装置及电子装置制作方法，且特别涉及一种显示面板及显示面板制作方法。
背景技术
一般而言，显示面板可具有显示区及位于显示区周围的非显示区。非显示区可包括布线区域以设置走线以及驱动电路区以设置用来驱动显示面板中的主动元件的驱动电路，例如源级驱动电路或栅极驱动电路，因此，显示面板的非显示区无法显示影像，而影响显示面板的外观设计。
具体而言，当非显示区的面积缩小时，显示区占据显示面板更大的面积，而对应地设置更多的像素，因此可提高显示面板的分辨率。当非显示区的面积缩小时，显示区的边界更接近显示面板的外缘，因此可实现窄边框设计。对于拼接而成的大型显示面板，非显示区形成无法显示影像的拼接缝隙，造成整体影像的不连续性，而影响显示品质。因此现有的显示面板仍有待改进。
发明内容
本发明的一实施例中，提供一种显示面板，其架构有助于缩小显示面板的尺寸，或者可缩减基板上的布线区域面积。
本发明的一实施例提出一种显示面板，包括一基板、多个主动元件、一导通结构以及多个第一导电图案。该基板具有贯穿该基板的多个贯孔。该些主动元件呈阵列排列且设置于该基板的一上表面上。该导通结构包括设置于该基板的一下表面上的一线路层以及多个第一导通柱。该些第一导通柱分别与该些贯孔嵌合而贯穿该基板，该些第一导通柱分别耦接该线路层与该些主动元件之间。该些第一导电图案设置于该基板的该上表面上，该些第一导电图案分别包覆该些第一导通柱的侧壁。
本发明的一实施例提出一种显示面板制作方法，包括形成多个主动元件于一基板的一上表面上、形成多个第一导电图案于该基板的该上表面上、形成贯穿该基板的多个贯孔以及形成一导通结构。该些主动元件呈阵列排列。该导通结构包括一线路层以及多个第一导通柱。该线路层设置于该基板的一下表面上。该些第一导通柱分别与该些贯孔嵌合而贯穿该基板。该些第一导通柱分别耦接该线路层与该些主动元件之间。该些第一导电图案分别包覆该些第一导通柱的侧壁。
在本发明的实施例的显示面板具有贯穿基板的贯孔，因此位于基板的上表面的元件可通过嵌入贯孔的导通结构，而耦接至位于基板的下表面的元件，如此一来，可实现尺寸微型化，或者可缩减基板上的布线区域面积，而可实现窄边框设计或是无缝拼接设计。此外，本发明的显示面板以导电材料结构的导电图案或基板的表面处理覆膜作为晶种层，其包覆导通结构，而利于导通结构的形成。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1A及图1B分别是本发明一实施方式的显示面板局部的剖面示意图。
图2A至图2D是图1A所示的显示面板的局部区域的制造流程的剖面示意图。
图3A及图3B分别是本发明一实施方式的显示面板局部的剖面示意图。
图4A及图4B分别是本发明一实施方式的显示面板局部的剖面示意图。
图5是本发明一实施方式的显示面板的平面示意图。
图6分别是本发明一实施方式的显示面板局部的剖面示意图。
附图标记说明：
10、30、40、50、60：显示面板
100、199、600、699、500、599a、599b：基板
100B、600B：下表面
100T、600T：上表面
100Va、100Vb、500V1a～500V22a、500V1b～500V18b、600V：贯孔
102：表面处理覆膜
110a、110b、610a、610b：缓冲层
120a、120b、620a、620b：栅绝缘层
130、630：层间介电层
140：平坦层
181C、182C、183C、184C、185C、186C、681C～686C：连接图案
181H1、181H2、182H、183H1、183H2、184H、181H1’、183H1’：开口
181P1、181P2、182P、183P1、183P2、184P、185P、186P、181P1’、183P1’、681P～684P：导电图案
181S、182S、183S、184S、185S、186S、181S’、183S’、681S、682S、683S、684S、685S、686S：导电材料结构
190：导通结构
190L、650：线路层
190L1、190L2a～190L5a、190L2b～190L5b、590L1a～590L22a、590L1b～590L18b：信号线
190P1a、190P2a、190P1b、190P2b、690P1a、690P1b：导通柱
190Pa、190Pb、690Pa、690Pb、690Pc：导通部
190Sa、190Sb、690Sa、690Sb、690Sc：连接区域
640：绝缘层
BDa、BDb：接合区
CH1、CH2：通道区
D1、D2：漏极
DP1a、DP1b、DP2a、DP2b：漏极区
G1、G2：栅极
H1～H3、H4～H6、H1’：接触洞
IC：驱动电路
L1、L2：发光单元
LL：特征长度
PE1、PE2：像素电极
PE1a、PE1b、PE2c：电极图案
S1、S2：源极
SE1、SE2：半导体层
SP1a、SP1b、SP2a、SP2b：源极区
T1、T2：主动元件
XX：交线
X、Y、Z：方向
具体实施方式
实施方式中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。在附图中，各附图示出的是特定示范实施例中所使用的方法、结构及/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些示范实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域及/或结构的相对尺寸、厚度及位置可能缩小或放大。
在实施方式中，相同或相似的元件将采用相同或相似的标号，且将省略其赘述。此外，不同示范实施例中的特征在没有冲突的情况下可相互组合，且依本说明书或权利要求所作的简单的等效变化与修饰，皆仍属本专利涵盖的范围内。另外，本说明书或权利要求中提及的“第一”、“第二”等用语仅用以命名分立(discrete)的元件或区别不同实施例或范围，而并非用来限制元件数量上的上限或下限，也并非用以限定元件的制造顺序或设置顺序。
图1A及图1B分别是本发明一实施方式的显示面板10局部的剖面示意图，其中，图1A及图1B的剖面相交于交线XX。请参照图1A及图1B，显示面板10可包括基板100、199、缓冲层(buffer)110a、110b、栅绝缘层(gate insulator，GI)120a、120b、层间介电层(inter-layer dielectric，ILD)130、平坦层(planarization layer，PL)140、导电材料结构181S、182S、183S、184S、185S、186S、导通结构190、驱动电路IC、主动元件T1、发光单元L1以及像素电极PE1。但本发明元件的数量不以此为限，而可视不同设计考量而适当调整，也就是说显示面板10可包括一个或多个基板、缓冲层、栅绝缘层、层间介电层、平坦层、导电材料结构、导通结构、驱动电路、主动元件、发光单元以及像素电极。
基板100适于承载其他元件，其可具有彼此相对的上表面100T以及下表面100B，并且上表面100T及下表面100B的法线方向可平行于方向Z。基板100可具有贯穿基板100的多个贯孔(如贯孔100Va、100Vb)。基板100包括表面处理覆膜102。表面处理覆膜102包覆基板100的贯孔100Va、100Vb以及基板100的下表面100B。在本实施例中，基板100可以是柔性基板，但本发明不限于此，在其他的实施例中，基板100也可以是刚性基板。贯孔100Va、100Vb的特征长度LL介于5微米(micrometer，μm)与50微米之间。
缓冲层110a、110b配置在基板100上且可为无机材料所构成的无机薄膜，且构成缓冲层110a、110b的材料通常可为绝缘材料。栅绝缘层120a、120b配置在缓冲层110a、110b上，且栅绝缘层120a、120b的材料例如是氧化硅、氮化硅或其他绝缘材料。层间介电层130配置在栅绝缘层120a、120b上，且层间介电层130的材料可包括无机材料、有机材料或其组合。平坦层140配置在层间介电层130上，且平坦层140的材料可包括各种适用的有机材料。
主动元件(如主动元件T1)设置于基板100的上表面100T上且呈阵列排列。在本实施例中，主动元件T1可例如是顶部栅极型的薄膜晶体管(top gate TFT)。然而，本发明并不限于此，在其他实施例中，也可设计为底部栅极型的薄膜晶体管(bottom gate TFT)或其他适当形式的薄膜晶体管。主动元件T1可包括半导体层SE1、源极S1、漏极D1及栅极G1。半导体层SE1配置在缓冲层110a、110b上，且半导体层SE1的材料例如是多晶硅(例如低温多晶硅(low temperature crystalline silicon，LTPS))、非晶硅(amorphous silicon)、金属氧化物半导体(例如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO))或是其他半导体材料。半导体层SE1可包括源极区SP1a、SP1b、漏极区DP1a、DP1b及通道区CH1。部分的源极S1及漏极D1配置在层间介电层130上，而其他部分的源极S1及漏极D1贯穿栅绝缘层120a、120b及层间介电层130且分别与源极区SP1a、SP1b及漏极区DP1a、DP1b的半导体层SE1接触。
基于导电性的考量，导电材料结构181S～185S的材质一般是金属材料或合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等的其他导电材料。导电材料结构181S～185S设置于基板100的上表面100T上。导电材料结构181S(也可称作第一导电材料结构)可包括导电图案181P1(也可称作第一导电图案)、导电图案181P2(也可称作第二导电图案)以及连接图案181C。导电材料结构182S(也可称作第二导电材料结构)可包括导电图案182P(也可称作第三导电图案)以及连接图案182C。类似地，导电材料结构183S包括导电图案183P1、183P2以及连接图案183C。导电材料结构184S、185S、186S可分别包括导电图案184P、185P、186P以及连接图案184C、185C、186C。
在本实施例中，导电材料结构181S电性连接至导电材料结构182S，导电材料结构183S电性连接至导电材料结构184S、185S。导电图案181P1～186P大致沿着方向Z延伸。导电材料结构181S的导电图案181P1的底表面接触导电材料结构182S的顶表面，导电材料结构181S的导电图案181P2的底表面接触主动元件T1的源极S1，导电材料结构181S的连接图案181C电性连接于导电图案181P1与导电图案181P2之间。导电材料结构182S的导电图案182P的底表面接触基板100的上表面100T，导电材料结构182S的连接图案182C电性连接至导电图案182P。类似地，导电材料结构183S的导电图案183P1的底表面接触导电材料结构184S的顶表面，导电材料结构183S的导电图案183P2的底表面接触导电材料结构185S的顶表面，导电材料结构183S的连接图案183C电性连接于导电图案183P1与导电图案183P2之间。导电材料结构184S的导电图案184P的底表面接触基板100的上表面100T，导电材料结构184S的连接图案184C电性连接至导电图案184P。导电材料结构185S的导电图案185P的底表面接触主动元件T1的栅极G1，导电材料结构185S的连接图案185C电性连接至导电图案185P。导电材料结构186S的导电图案186P的底表面接触主动元件T1的漏极D1，导电材料结构186S的连接图案186C电性连接至导电图案186P。
连接图案181C、182C、183C、184C、185C、186C是用来连接导电图案，其沿方向Z于基板100上的投影形状可视不同设计考量而适应性调整。导电图案181P1、181P2、182P、183P1、183P2、184P分别具有开口181H1、181H2、182H、183H1、183H2、184H，而大致为管状的中空结构。导电图案181P1～184P沿方向Z于基板100上的投影形状亦可视不同设计考量而适应性调整。在一些实施例中，投影形状的内轮廓与外轮廓共形(conformal)，举例来说，投影形状的内轮廓与外轮廓均为矩形。在一些实施例中，投影形状的内轮廓与外轮廓可为同心圆，但不限于此。在本实施例中，导电图案181P1、182P的投影形状的内轮廓为开口181H1～182H投影后的轮廓，其可与贯孔100Va重叠且对齐，在此情况下，导电图案181P1、182P的投影形状的内轮廓与贯孔100Va的形状、面积、尺寸且/或位置均相同，但本发明不限于此。也就是说，开口181H1～182H连通至贯孔100Va。类似地，导电图案183P1、184P的投影形状的内轮廓可为开口183H1～184H投影后的轮廓，其与贯孔100Vb重叠且对齐。也就是说，开口183H1～184H连通至贯孔100Vb。导电图案181P1、182P的投影形状的外轮廓可重叠且对齐，导电图案183P1、184P的投影形状的外轮廓可重叠且对齐。另一方面，在本实施例中，导电图案185P、186P可为实心柱，但本发明不限于此。
基于导电性的考量，导通结构190的材质一般是金属材料或合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等的其他导电材料。导通结构190可包括一线路层190L、导通部190Pa、190Pb。
导通部190Pa可包括导通柱190P1a(也可称作第一导通柱)、导通柱190P2a(也可称作第二导通柱)以及一连接区域190Sa。类似地，导通部190Pb可包括导通柱190P1b(也可称作第一导通柱)、导通柱190P2b(也可称作第二导通柱)以及一连接区域190Sb。导通部190Pa的导通柱190P1a及导通部190Pb的导通柱190P1b分别电性连接至线路层190L。导通部190Pa的导通柱190P2a及导通部190Pb的导通柱190P2b分别耦接至主动元件T1，其中，导通柱190P2a电性连接至主动元件T1的源极S1，导通柱190P2b耦接至主动元件T1的栅极G1。连接区域190Sa、连接区域190Sb设置于基板100的上表面100T上。连接区域190Sa电性连接于导通柱190P1a、190P2a之间，连接区域190Sb电性连接于导通柱190P1b、190P2b之间。
线路层190L设置于基板100的下表面100B上，其可包括信号线190L1、190L2a～190L5a、190L2b～190L5b。线路层190L耦接于多个导通柱(如导通柱190P1a、190P1b)与驱动电路IC之间。但本发明元件的数量不以此为限，而可视不同设计考量而适当调整，也就是说导通结构190可包括多个导通部，线路层190L可包括多个信号线。
由上述可知，位于基板100上表面100T上的主动元件T1的源极S1可通过导通部190Pa耦接至位于基板100下表面100B上的线路层190L，并通过线路层190L耦接至位于基板100下表面100B上的驱动电路IC。位于基板100上表面100T上的主动元件T1的栅极G1可通过导通部190Pb耦接至位于基板100下表面100B上的线路层190L，并通过线路层190L耦接至位于基板100下表面100B上的驱动电路IC。如此一来，可充分利用基板100上表面100T以及下表面100B的空间进行布线，而可缩小显示面板10的尺寸，进而实现尺寸微型化。并且，将线路层190L中的信号线(例如信号线190L1、190L2a～190L5a、190L2b～190L5b)设置于基板100下表面100B上，可缩减基板100上表面100T上的布线区域面积(即不发光区域)。在此情况下，显示面板10可实现窄边框设计或是无缝拼接设计。
导电材料结构181S～185S的材质可不同于导通结构190的材质，但本发明不限于此，导电材料结构181S～185S的材质可相同于导通结构190的材质，而可分别于不同的时间点形成。在本实施例中，导通柱190P1a与贯孔100Va嵌合而贯穿基板100，且导电材料结构181S的导电图案181P1以及导电材料结构182S的导电图案182P分别包覆导通部190Pa的导通柱190P1a的侧壁，而利于导通柱190P1a的形成。类似地，导通柱190P1b与贯孔100Va嵌合而贯穿基板100，且导电材料结构183S的导电图案183P1以及导电材料结构184S的导电图案184P分别包覆导通部190Pb的导通柱190P1b的侧壁，而利于导通柱190P1b的形成。导电图案181P2包覆导通部190Pa的导通柱190P2a的侧壁而利于导通柱190P2a的形成，导电图案183P2包覆导通部190Pb的导通柱190P2b的侧壁而利于导通柱190P2b的形成。
导通部190Pa的导通柱190P1a、190P2a、连接区域190Sa及导通部190Pb的导通柱190P1b、190P2b、连接区域190Sb沿方向Z于基板100上的投影形状可视不同设计考量而适应性调整。在本实施例中，导通部190Pa的导通柱190P1a、190P2a及导通部190Pb的导通柱190P1b、190P2b均为实心柱，但本发明不限于此。基于镀膜特性，在一些实施例中，导通部190Pa沿方向Z于基板100上的投影(也可称作第一投影)的外轮廓与导电材料结构181S沿方向Z于基板100上的投影(也可称作第二投影)的外轮廓重叠，更具体地为重叠且对齐，在此情况下，第一投影与第二投影的形状、面积、尺寸且/或位置均相同，但本发明不限于此。在本实施例中，导电材料结构181S沿方向Z于基板100上投影的外轮廓即为导电材料结构181S的连接图案181C沿方向Z于基板100上投影的外轮廓，导通部190Pa沿方向Z于基板100上投影的外轮廓即为导通部190Pa的连接区域190Sa沿方向Z于基板100上投影的外轮廓。如图1A所示，导通部190Pa的连接区域190Sa沿方向Z于基板100上的投影的外轮廓与导电材料结构181S的连接图案181C沿方向Z于基板100上的投影的外轮廓重叠且对齐。类似地，导通部190Pb沿方向Z于基板100上的投影的外轮廓与导电材料结构183S沿方向Z于基板100上的投影的外轮廓重叠且对齐。
基板199适于承载其他元件，其可为薄膜覆晶(Chip on Film，COF)基板，但本发明不限于此。驱动电路IC可用以提供驱动信号至主动元件(如主动元件T1)，其位于基板100的下表面100B上，且设置于基板199上。主动元件T1可电性连接像素电极PE1，以传输像素电压至像素电极PE1。基于导电性的考量，像素电极PE1的材质可包括金属材料或合金，或者像素电极PE1的材质可包括透明金属氧化物导电材料，例如包括(但不限于)铟锡氧化物。像素电极PE1可包括电极图案PE1a、PE1b。像素电极PE1的电极图案PE1b设置于导电材料结构186S的连接图案186C与平坦层140之间。导电材料结构186S的连接图案186C可电性连接至发光单元L1，像素电极PE1的电极图案PE1a包覆导电材料结构186S的导电图案186P的侧壁。发光单元L1可为发光二极管(Light-emitting diode，LED)，但本发明不限于此。
为了详细说明本实施例的显示面板10的技术内容，以下更搭配图2A至图2D来说明显示面板10的制造方法。图2A至图2D是图1A所示的显示面板10的局部区域的制造流程的剖面示意图。
请参照图2A，首先提供基板100。在一些实施例中，基板100可设置于承载基板(未示出)上。接着于基板100上全面性地形成缓冲层110a、110b。接着于缓冲层110a、110b上形成半导体层SE1，其中，半导体层SE1的形成方法可包括于缓冲层110b上全面性地形成一层材料层(未示出)后，进行一道或多道图案化步骤。图案化步骤可包括于材料层上形成光刻胶材料层(未示出)后，利用一个或多个掩模(未示出)对光刻胶材料层进行曝光显影工艺而图案化光刻胶材料层，并以图案化的光刻胶材料层(未示出)作为遮罩来对材料层进行蚀刻工艺而完成材料层的图案化，此后再移除图案化的光刻胶材料层。
接着于半导体层SE1、缓冲层110a、110b上全面性地形成栅绝缘层120a、120b。接着于栅绝缘层120a、120b上形成栅极G1。栅极G1的形成方法可包括物理气相沉积(Physicalvapor deposition，PVD)法或化学气相沉积法，并且，于栅绝缘层120b上全面性地形成一层材料层(未示出)后，进行一道或多道图案化步骤。接着以栅极G1为遮罩，对半导体层SE1进行离子掺杂工艺，以形成源极区SP1a、SP1b、漏极区DP1a、DP1b及通道区CH1。
接着于栅极G1上全面性地形成层间介电层130。接着图案化缓冲层110a、110b、栅绝缘层120a、120b、层间介电层130，例如进行一道或多道图案化步骤，以于缓冲层110a、110b、栅绝缘层120a、120b、层间介电层130形成接触洞H1～H3。接触洞H1～H3分别暴露出至少部分的基板100及半导体层SE1。
接着于层间介电层130上形成导电材料结构182S、源极S1及漏极D1。如此一来，可于一基板100的上表面100T上形成主动元件(如主动元件T1)。其中，形成导电材料结构182S、源极S1及漏极D1的材料填入接触洞H1～H3，而使导电材料结构182S、源极S1及漏极D1分别接触基板100及半导体层SE1。在一些实施例中，导电材料结构182S、源极S1及漏极D1可于同一道程序中一并形成，并且，导电材料结构182S、源极S1及漏极D1的形成方法包括于层间介电层130上全面性地形成一层材料层(未示出)后，进行一道或多道图案化步骤。在另一些实施例中，导电材料结构182S、源极S1及漏极D1也可于不同道程序中分别形成。在一些实施例中，图1B中的导电材料结构184S、185S也可与导电材料结构182S、源极S1及漏极D1于同一道程序中一并形成。
请参照图2B，于层间介电层130、导电材料结构182S、源极S1及漏极D1上全面性地形成平坦层140。接着图案化平坦层140，例如进行一道或多道图案化步骤，以于平坦层140形成接触洞H4～H6。接触洞H4～H6分别暴露出至少部分的导电材料结构182S、源极S1及漏极D1。在一些实施例中，接触洞H4沿方向Z于基板100上的投影可与接触洞H1沿方向Z于基板100上的投影重叠且对齐，在此情况下，接触洞H4与接触洞H1的形状、面积、尺寸且/或位置均相同，但本发明不限于此。
接着于平坦层140上形成导电材料结构181S及像素电极PE1。其中，形成导电材料结构181S及像素电极PE1的材料填入接触洞H4～H6，而使导电材料结构181S及像素电极PE1分别接触导电材料结构182S、源极S1及漏极D1。在一些实施例中，导电材料结构181S及像素电极PE1可于同一道程序中一并形成，也就是说，于形成导电材料结构181S的导电图案181P1时，一并形成像素电极PE1于基板100的上表面100T上。其中，导电材料结构181S及像素电极PE1的形成方法可包括物理气相沉积法或化学气相沉积法，并且，于平坦层140上全面性地形成一层材料层(未示出)后，进行一道或多道图案化步骤。在另一些实施例中，导电材料结构181S及像素电极PE1也可于不同道程序中分别形成。在一些实施例中，图1B中的导电材料结构183S也可与导电材料结构181S及像素电极PE1于同一道程序中一并形成。
请参照图2C，于基板100上形成贯穿基板100的贯孔100Va。在一些实施例中，图1B中的贯孔100Vb也可与贯孔100Va于同一道程序中一并形成。贯孔100Va的形成方法可包括激光或蚀刻(如干式蚀刻)。贯孔100Va沿方向Z于基板100上的投影面积小于接触洞H1、H4沿方向Z于基板100上的投影面积。在一些实施例中，接着还会将承载基板自基板100移除，即进行离型程序。于基板100上形成贯穿基板100的贯孔100Va之后，形成表面处理覆膜102。在一些实施例中，可利用表面金属化程序而形成表面处理覆膜102。在一些实施例中，可通过物理性处理(如等离子体处理)或化学性处理(如强碱处理)来进行基板100的表面开环(ring opening)，即打开基板100的杂环或打开较弱的键结，接着，对基板100的表面进行金属离子交换，接着，再还原金属至基板100的表面，而形成表面处理覆膜102。表面处理覆膜102包覆基板100的贯孔100Va、100Vb以及基板100的下表面100B，其可作为晶种层(seedlayer)，而利于导通结构190的形成，或可加强基板100与导通柱190P1a、190P1b的结合情形。
请参照图2D，形成导通结构190及导电材料结构186S。导通结构190及导电材料结构186S的形成方法可包括物理气相沉积法或化学气相沉积法，并且，于形成一层材料层(未示出)后，进行一道或多道图案化步骤。如此一来，导通结构190的线路层190L可图案化为图1B所示的信号线190L1、190L2a～190L5a、190L2b～190L5b，并且，导通结构190的导通部190Pa可图案化出连接区域190Sa。在一些实施例中，导通结构190及导电材料结构186S可于同一道程序中一并形成。在另一些实施例中，导通结构190及导电材料结构186S也可于不同道程序中分别形成。其中，形成导电材料结构186S的材料填入接触洞H6，而使导电材料结构186S的导电图案186P接触漏极D1。
此外，导通结构190的线路层190L及导通部(如导通部190Pa及图1B所示的导通部190Pb)可一体成形，也就是说，线路层190L及导通部在同一个程序中形成。形成导通结构190的材料填入贯孔100Va、导电图案181P1的开口181H1以及导电图案182P的开口182H，而使导通结构190的导通部190Pa的导通柱190P1a与贯孔100Va、开口181H1、182H嵌合而贯穿基板100及基板100的上表面100T上的膜层。形成导通结构190的材料填入导电图案181P2的开口181H2，而使导通结构190的导通部190Pa的导通柱190P2a接触源极S1。导电材料结构181S、182S可作为晶种层(seed layer)，其利于导通柱190P1a、190P2a的形成，或者可提升导通柱190P1a、190P2a的形成均匀度，或者可加强导通柱190P1a、190P2a与缓冲层110a、110b、栅绝缘层120a、120b、层间介电层130及/或平坦层140的结合情形。位于基板100上表面100T上的主动元件T1的源极S1可通过导通部190Pa耦接至位于基板100下表面100B上的线路层190L。
请一并参照图1A及图2D，于形成导通结构190之后，于导电材料结构186S上形成发光单元L1。并且，将驱动电路IC及基板199设置于基板100的下表面100B上，并接合至导通结构190的线路层190L。于此，可完成显示面板10的制作。
在图1A及图1B中，导电材料结构181S的导电图案181P1以及导电材料结构182S的导电图案182P分别包覆导通部190Pa的导通柱190P1a的侧壁，且导电材料结构183S的导电图案183P1以及导电材料结构184S的导电图案184P分别包覆导通部190Pb的导通柱190P1b的侧壁。然而，本发明不以此为限，导电材料结构可依据不同设计考量而选择性设置。举例来说，请参照图3A及图3B，图3A及图3B分别是本发明一实施方式的显示面板30局部的剖面示意图。本实施例的显示面板30与图1A及图1B所述实施例的显示面板10两者结构相似，不同之处在于，显示面板30不包括导电材料结构182S、184S。在此情况下，导电材料结构181S的导电图案181P1的底表面接触层间介电层130的顶表面，导电材料结构183S的导电图案183P1的底表面接触层间介电层130的顶表面。导电材料结构181S的导电图案181P1及表面处理覆膜102包覆导通部190Pa的导通柱190P1a的部分侧壁，且导通柱190P1a的部分侧壁未接触导电材料。导电材料结构183S的导电图案183P1以及表面处理覆膜102包覆导通部190Pb的导通柱190P1b的部分侧壁，且导通柱190P1b的部分侧壁未接触导电材料。在一些实施例中，缓冲层110a、110b、栅绝缘层120a、120b、层间介电层130中形成的接触洞H1’以及导电图案181P1的开口181H1连通至贯孔100Va，且接触洞H1’、开口181H1以及贯孔100Va沿方向Z于基板100上的投影重叠且对齐，在此情况下，接触洞H1’、开口181H1以及贯孔100Va的形状、面积、尺寸且/或位置均相同，但本发明不限于此。
此外，请参照图4A及图4B，图4A及图4B分别是本发明一实施方式的显示面板40局部的剖面示意图。本实施例的显示面板40与图3A及图3B所述实施例的显示面板30两者结构相似，不同之处在于，显示面板40除了不包括导电材料结构182S、184S，显示面板40中的导电材料结构181S’的导电图案181P1’的底表面接触基板100的上表面100T，且导电材料结构183S’的导电图案183P1’的底表面接触基板100的上表面100T。导电材料结构181S’的导电图案181P1’及表面处理覆膜102完全包覆导通部190Pa的导通柱190P1a的侧壁，且导电材料结构183S’的导电图案183P1’以及表面处理覆膜102完全包覆导通部190Pb的导通柱190P1b的侧壁。此外，导电图案181P1’的开口181H1’连通至贯孔100Va，导电图案183P1’的开口183H1’连通至贯孔100Vb。
基板100中的贯孔(如贯孔100Va、100Vb)可依据不同设计考量而设置于基板100中。举例来说，请参照图5，图5是本发明一实施方式的显示面板50的平面示意图。如图5所示，显示面板50可包括基板500、599a、599b以及导通结构的信号线590L1a～590L22a、590L1b～590L18b。其中，图5的显示面板50可应用于图1A至图4B的显示面板10～40中，而作为图1A至图4B的显示面板10～40的实施例。因此，基板500可对应基板100，基板599a、599b可分别对应基板199，信号线590L1a～590L22a、590L1b～590L18b可分别对应信号线190L1～190L5b。并且，为便于说明，图5的显示面板50主要示出基板500的下表面的一侧，图5中省略示出基板500的上表面上的元件。
如图5所示，基板500可具有贯穿基板500的贯孔500V1a～500V22a、500V1b～500V18b。在图5中，贯孔500V1a～500V22a、500V1b～500V18b分别沿着矩形路径排列，但本发明不以此为限，贯孔的排列方式可依据不同设计考量而调整，例如沿着其他形状的路径排列，或者呈阵列排列，或者不规则排列。此外，基板500可具有显示区与非显示区。在一些实施例中，贯孔500V1a～500V22a、500V1b～500V18b可均分布于显示区。在另一些实施例中，贯孔500V1a～500V22a、500V1b～500V18b可均分布于非显示区，并且，贯孔500V1a～500V22a、500V1b～500V18b对应的两个矩形路径各自围绕基板500的两个显示区。在另一些实施例中，一部分的贯孔500V1a～500V22a、500V1b～500V18b可分布于非显示区，另一部分的贯孔500V1a～500V22a、500V1b～500V18b可分布于非显示区。
如图5所示，显示面板50的导通结构的每个信号线590L1a～590L22a、590L1b～590L18b的一端分别连接至贯孔500V1a～500V22a、500V1b～500V18b，每个信号线590L1a～590L22a、590L1b～590L18b的另一端分别连接至接合区BDa、BDb。在一些实施例中，基板100通过接合区BDa、BDb与基板599a、599b相接合，在一些实施例中，基板100的线路通过接合区BDa、BDb分别耦接至基板599a、599b上的驱动电路。
此外，请参照图6，图6分别是本发明一实施方式的显示面板60局部的剖面示意图。本实施例的显示面板60与图1A及图1B所述实施例的显示面板10两者结构相似，不同之处在于，除了缓冲层110a、110b、栅绝缘层120a、120b、层间介电层130、平坦层140、驱动电路IC、主动元件T1、发光单元L1以及像素电极PE1，显示面板60另包括基板600、699、缓冲层610a、610b、栅绝缘层620a、620b、层间介电层630、绝缘层640、线路层650、导电材料结构681S、682S、683S、684S、685S、686S、导通部690Pa、690Pb、690Pc、主动元件T2、发光单元L2以及像素电极PE2。
主动元件T2可包括半导体层SE2、源极S2、漏极D2及栅极G2。半导体层SE2可包括源极区SP2a、SP2b、漏极区DP2a、DP2b及通道区CH2。导电材料结构681S、682S、684S～686S设置于基板600的上表面600T上，导电材料结构683S设置于基板600的下表面600B上。导电材料结构681S～684S的导电图案681P～684P分别连接至导电材料结构681S～684S的连接图案681C～684C；类似地，导电材料结构685S、686S的导电图案(图未示)分别连接至导电材料结构685S、686S的连接图案685C、686C。导通部690Pa、690Pb的连接区域690Sa、690Sb分别连接至导通部690Pa、690Pb的导通柱690P1a、690P1b，导通部690Pc的连接区域690Sc分别连接至导通部690Pc的导通柱(图未示)。
导通部690Pa的导通柱690P1a与贯孔600V嵌合而贯穿基板600，且导电材料结构681S的导电图案681P1、导电材料结构682S的导电图案682P以及导电材料结构683S的导电图案683P分别包覆导通部690Pa的导通柱690P1a的侧壁，而利于导通柱690P1a的形成。导电材料结构684S的导电图案684P包覆导通部690Pb的导通柱690P1b的侧壁而利于导通柱690P1b的形成，导电材料结构685S的导电图案(图未示)包覆导通部690Pc的导通柱(图未示)的侧壁而利于导通柱的形成。
位于基板600上表面600T上的发光单元L2可通过导通部690Pa耦接至位于基板600下表面600B上的主动元件T2的源极S2。如此一来，可充分利用基板600上表面600T以及下表面600B的空间进行布线，而可缩小显示面板60的尺寸，进而实现尺寸微型化。
综上所述，本发明的显示面板具有贯穿基板的贯孔，因此位于基板的上表面的元件可通过嵌入贯孔的导通结构或导通部，而耦接至位于基板的下表面的元件，如此一来，可实现尺寸微型化，或者可缩减基板上的布线区域面积(即不发光区域)，而可实现窄边框设计或是无缝拼接设计。此外，本发明的显示面板以导电材料结构的导电图案或基板的表面处理覆膜作为晶种层，其包覆导通结构或导通部，而利于导通结构或导通部的形成。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种显示面板，包括：
一基板，具有贯穿该基板的多个贯孔；
多个主动元件，呈阵列排列且设置于该基板的一上表面上；
一导通结构，包括：
一线路层，设置于该基板的一下表面上；以及
多个第一导通柱，该些第一导通柱分别与该些贯孔嵌合而贯穿该基板，该些第一导通柱分别耦接该线路层与该些主动元件之间；以及
多个第一导电图案，设置于该基板的该上表面上，该些第一导电图案分别包覆该些第一导通柱的侧壁。
2.如权利要求1所述的显示面板，另包括一驱动电路，位于该基板的该下表面上，该线路层电性连接于该些第一导通柱与该驱动电路之间。
3.如权利要求1所述的显示面板，其中该导通结构另包括多个导通部，各该导通部包括该些第一导通柱中的一第一导通柱、一第二导通柱以及一连接区域，各该第一导通柱电性连接至该线路层，该些第二导通柱分别电性连接至该些主动元件，并且该些连接区域分别电性连接于该些第一导通柱与该些第二导通柱之间。
4.如权利要求3所述的显示面板，另包括多个第一导电材料结构，设置于该基板的该上表面上，各该第一导电材料结构包括该些第一导电图案中的一第一导电图案、一第二导电图案以及一连接图案，该些第二导电图案分别包覆该些第二导通柱，并且该些连接图案分别电性连接于该些第一导电图案与该些第二导电图案之间。
5.如权利要求4所述的显示面板，其中各该导通部于该基板上的一第一投影的外轮廓与各该第一导电材料结构于该基板上的一第二投影的外轮廓重叠。
6.如权利要求1所述的显示面板，另包括多个第二导电材料结构，各该第二导电材料结构包括一第三导电图案，该些第三导电图案分别包覆该些第一导通柱。
7.如权利要求6所述的显示面板，其中各该第一导电图案的一底表面接触该基板的该上表面或该第二导电材料结构的一顶表面。
8.一种显示面板制作方法，包括：
形成多个主动元件于一基板的一上表面上，该些主动元件呈阵列排列；
形成多个第一导电图案于该基板的该上表面上；以及
形成贯穿该基板的多个贯孔；以及
形成一导通结构，该导通结构包括一线路层以及多个第一导通柱，该线路层设置于该基板的一下表面上，该些第一导通柱分别与该些贯孔嵌合而贯穿该基板，该些第一导通柱分别耦接该线路层与该些主动元件之间，该些第一导电图案分别包覆该些第一导通柱的侧壁。
9.如权利要求8所述的显示面板制作方法，其中于形成该些第一导电图案时，一并形成多个像素电极于该基板的该上表面上，该些像素电极分别电性连接该些主动元件。
10.如权利要求8所述的显示面板制作方法，其中于形成贯穿该基板的该些贯孔之后，形成一表面处理覆膜，该表面处理覆膜包覆该基板的该些贯孔以及该基板的该下表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108117474A TWI696868B (zh) | 2019-05-21 | 2019-05-21 | 顯示面板及顯示面板製作方法 |
| TW108117474 | 2019-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111081140A true CN111081140A (zh) | 2020-04-28 |
| CN111081140B CN111081140B (zh) | 2021-11-30 |
Family
ID=70322319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010013538.1A Active CN111081140B (zh) | 2019-05-21 | 2020-01-07 | 显示面板及显示面板制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111081140B (zh) |
| TW (1) | TWI696868B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023786A (zh) * | 2021-04-16 | 2022-02-08 | 友达光电股份有限公司 | 显示装置及其制造方法 |
| CN114300597A (zh) * | 2021-06-18 | 2022-04-08 | 友达光电股份有限公司 | 显示装置及其制造方法 |
| TWI792215B (zh) * | 2021-03-11 | 2023-02-11 | 開曼群島商Ｖ 福尼提國際 | 具有直通穿孔結構之顯示面板及其製作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI835352B (zh) * | 2022-10-17 | 2024-03-11 | 友達光電股份有限公司 | 可拉伸顯示面板 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187526A (ja) * | 1988-01-22 | 1989-07-26 | Nippon Telegr & Teleph Corp <Ntt> | 偏波変換器 |
| EP1245988A2 (en) * | 2001-03-27 | 2002-10-02 | Ngk Insulators, Ltd. | Display apparatus |
| US20060121722A1 (en) * | 2003-12-18 | 2006-06-08 | Endicott Interconnect Technologies, Inc. | Method of making printed circuit board with varying depth conductive holes adapted for receiving pinned electrical components |
| US20090308651A1 (en) * | 2007-12-13 | 2009-12-17 | Fujitsu Limited | Wiring substrate including conductive core substrate, and manufacturing method thereof |
| CN101621038A (zh) * | 2008-07-01 | 2010-01-06 | 中华映管股份有限公司 | 有源元件阵列基板的制造方法 |
| CN101763186B (zh) * | 2008-12-23 | 2011-10-05 | 胜华科技股份有限公司 | 触控面板 |
| CN103488013A (zh) * | 2012-06-12 | 2014-01-01 | 瀚宇彩晶股份有限公司 | 液晶显示面板及其像素阵列基板 |
| JP2014046341A (ja) * | 2012-08-31 | 2014-03-17 | Azbil Corp | 電気部品のプリント基板への取り付け方法および取り付け構造 |
| CN104485349A (zh) * | 2014-12-26 | 2015-04-01 | 昆山工研院新型平板显示技术中心有限公司 | 无边框显示屏器件 |
| CN106886109A (zh) * | 2015-12-16 | 2017-06-23 | 株式会社日本显示器 | 显示装置 |
| CN107037647A (zh) * | 2017-05-27 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及显示面板的制作方法 |
| CN107665880A (zh) * | 2016-07-29 | 2018-02-06 | 株式会社日本显示器 | 电子设备及其制造方法 |
| CN207037306U (zh) * | 2016-07-29 | 2018-02-23 | 株式会社日本显示器 | 电子设备 |
| CN109244086A (zh) * | 2018-09-29 | 2019-01-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
| CN109728028A (zh) * | 2017-10-27 | 2019-05-07 | 上海视涯信息科技有限公司 | 硅基oled产品 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2765398B1 (fr) * | 1997-06-25 | 1999-07-30 | Commissariat Energie Atomique | Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises |
| US9454025B2 (en) * | 2012-08-31 | 2016-09-27 | Apple Inc. | Displays with reduced driver circuit ledges |
| JP2018025757A (ja) * | 2016-07-29 | 2018-02-15 | 株式会社ジャパンディスプレイ | 電子機器及びその製造方法 |
| KR102614612B1 (ko) * | 2016-10-25 | 2023-12-19 | 엘지디스플레이 주식회사 | 관통홀을 통해 기판의 앞면과 배면을 연결한 평판 표시장치 |
-
2019
- 2019-05-21 TW TW108117474A patent/TWI696868B/zh active
-
2020
- 2020-01-07 CN CN202010013538.1A patent/CN111081140B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187526A (ja) * | 1988-01-22 | 1989-07-26 | Nippon Telegr & Teleph Corp <Ntt> | 偏波変換器 |
| EP1245988A2 (en) * | 2001-03-27 | 2002-10-02 | Ngk Insulators, Ltd. | Display apparatus |
| US20060121722A1 (en) * | 2003-12-18 | 2006-06-08 | Endicott Interconnect Technologies, Inc. | Method of making printed circuit board with varying depth conductive holes adapted for receiving pinned electrical components |
| US20090308651A1 (en) * | 2007-12-13 | 2009-12-17 | Fujitsu Limited | Wiring substrate including conductive core substrate, and manufacturing method thereof |
| CN101621038A (zh) * | 2008-07-01 | 2010-01-06 | 中华映管股份有限公司 | 有源元件阵列基板的制造方法 |
| CN101763186B (zh) * | 2008-12-23 | 2011-10-05 | 胜华科技股份有限公司 | 触控面板 |
| CN103488013A (zh) * | 2012-06-12 | 2014-01-01 | 瀚宇彩晶股份有限公司 | 液晶显示面板及其像素阵列基板 |
| JP2014046341A (ja) * | 2012-08-31 | 2014-03-17 | Azbil Corp | 電気部品のプリント基板への取り付け方法および取り付け構造 |
| CN104485349A (zh) * | 2014-12-26 | 2015-04-01 | 昆山工研院新型平板显示技术中心有限公司 | 无边框显示屏器件 |
| CN106886109A (zh) * | 2015-12-16 | 2017-06-23 | 株式会社日本显示器 | 显示装置 |
| CN107665880A (zh) * | 2016-07-29 | 2018-02-06 | 株式会社日本显示器 | 电子设备及其制造方法 |
| CN207037306U (zh) * | 2016-07-29 | 2018-02-23 | 株式会社日本显示器 | 电子设备 |
| CN107037647A (zh) * | 2017-05-27 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及显示面板的制作方法 |
| CN109728028A (zh) * | 2017-10-27 | 2019-05-07 | 上海视涯信息科技有限公司 | 硅基oled产品 |
| CN109244086A (zh) * | 2018-09-29 | 2019-01-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI792215B (zh) * | 2021-03-11 | 2023-02-11 | 開曼群島商Ｖ 福尼提國際 | 具有直通穿孔結構之顯示面板及其製作方法 |
| CN114023786A (zh) * | 2021-04-16 | 2022-02-08 | 友达光电股份有限公司 | 显示装置及其制造方法 |
| CN114300597A (zh) * | 2021-06-18 | 2022-04-08 | 友达光电股份有限公司 | 显示装置及其制造方法 |
| CN114300597B (zh) * | 2021-06-18 | 2023-06-16 | 友达光电股份有限公司 | 显示装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI696868B (zh) | 2020-06-21 |
| TW202043867A (zh) | 2020-12-01 |
| CN111081140B (zh) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12408549B2 (en) | Display substrate and display device | |
| JP7448564B2 (ja) | 表示基板及びその製造方法、表示装置 | |
| US10269879B2 (en) | Display device having an auxiliary electrode | |
| CN111081140B (zh) | 显示面板及显示面板制作方法 | |
| US20200091446A1 (en) | Display device | |
| CN114503274B (zh) | 显示基板及显示装置 | |
| WO2019100478A1 (zh) | 触控显示面板及其制造方法 | |
| CN109935580B (zh) | 基板及其制作方法、电子装置 | |
| KR20190063501A (ko) | 유기 발광 표시 장치 | |
| CN114335015A (zh) | 显示装置及显示装置的制备方法 | |
| CN107845641A (zh) | 半导体装置及其制造方法 | |
| TW202045992A (zh) | 顯示裝置 | |
| CN103794633A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN113327942A (zh) | 显示面板及其制备方法 | |
| TWI621258B (zh) | 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法 | |
| CN111834292B (zh) | 一种显示基板及其制作方法、显示面板及显示装置 | |
| KR20210055832A (ko) | 표시 장치 | |
| KR102839061B1 (ko) | 표시 장치와 그의 제조 방법 | |
| CN101132019A (zh) | 有机发光显示设备及其制造方法 | |
| CN120529766B (zh) | 显示面板、显示面板的制造方法及电子设备 | |
| US20200211444A1 (en) | Display Apparatus Having a Unit Pixel Composed of Four Sub-Pixels | |
| CN112186025B (zh) | 一种显示面板及其制作方法、显示装置 | |
| CN110047896B (zh) | 显示基板及其制造方法、显示装置 | |
| JP3196476U (ja) | アレイ基板構造及びこの表示装置 | |
| US20230137236A1 (en) | Display apparatus and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |