[go: up one dir, main page]

CN111034048A - 具有反向电流阻挡的传感器设备的高压输出驱动器 - Google Patents

具有反向电流阻挡的传感器设备的高压输出驱动器 Download PDF

Info

Publication number
CN111034048A
CN111034048A CN201880056543.1A CN201880056543A CN111034048A CN 111034048 A CN111034048 A CN 111034048A CN 201880056543 A CN201880056543 A CN 201880056543A CN 111034048 A CN111034048 A CN 111034048A
Authority
CN
China
Prior art keywords
transistor
node
gate
driver
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880056543.1A
Other languages
English (en)
Other versions
CN111034048B (zh
Inventor
温琴佐·莱昂纳多
卡米洛·斯特凡努奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Ams AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams AG filed Critical Ams AG
Publication of CN111034048A publication Critical patent/CN111034048A/zh
Application granted granted Critical
Publication of CN111034048B publication Critical patent/CN111034048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

一种用于具有反向电流阻挡的传感器设备(100)的高压输出驱动器(1)，其包括用于施加电源电压(VHV)的电源节点(SN)和用于提供高压输出驱动器(1)的输出信号(OS)的输出节点(OP)。高压输出驱动器(1)包括设置在电源节点(SN)与输出节点(OP)之间的驱动器晶体管(MP0)。高压输出驱动器(1)还包括：体控制电路(20)，其将体控制电压(Vwell)施加到驱动器晶体管(MP0)的体节点(BMP0)；以及栅极控制电路(30)，其将栅极控制电压(GCV)施加到驱动器晶体管(MP0)的栅极节点(GMP0)。

Description

具有反向电流阻挡的传感器设备的高压输出驱动器
技术领域
本公开涉及用于具有反向电流阻挡能力的传感器设备的高压输出驱动器。
背景技术
传感器设备包括输出驱动器，以产生传感器的输出信号。特别地，工业传感器可以包括3线推挽式高压输出驱动器。
在图1中示出了包括输出驱动器1的传感器设备100的实施例。当驱动器关闭时，一些工业传感器标准不允许超过ILoff＝0.5mA的电流通过负载电阻Rload、通过传感器的输出端子Q流入传感器的信号线，并经由输出驱动器的输出节点QP流入输出驱动器1。
在电源路径中存在反极性保护二极管D2的情况下，如果信号被例如负载电阻Rload上拉达到电势L+，则传感器的输出端子Q/输出驱动器1的输出节点QP被上拉至高于输出驱动器在电源节点SN处看到的高压电源VHV。在图1所示的示例中，传感器1的输出端子Q/输出驱动器1的输出节点QP被上拉至24V，即高于输出驱动器1在电源节点SN处看到的23.4V的高压电源。在这种情况下，驱动器晶体管MP反向导通，导致电流流入传感器设备1的输出端子Q/输出驱动器的输出节点QP。
需要提供一种用于传感器设备的高压输出驱动器，该高压输出驱动器在反极性条件下防止任何电流流入传感器设备的输出端子/传感器设备的输出驱动器的输出节点。
发明内容
权利要求1中指定了一种用于传感器设备的、防止任何电流流入传感器的信号线的高压输出驱动器。
根据权利要求1所限定的高压输出驱动器的实施例，高压输出驱动器包括用于施加电源电压的电源端子、用于提供高压输出驱动器的输出信号的输出端子、以及用于施加参考电压的参考端子。高压输出驱动器包括设置在电源端子与输出端子之间的高侧驱动器晶体管。高压输出驱动器还包括：体控制电路，其将体控制电压施加到高侧驱动器晶体管的体节点；以及栅极控制电路，其将栅极控制电压施加到高侧驱动器晶体管的栅极节点。
提出的高压输出驱动器的实施例通过提高输出驱动器的驱动器晶体管开始反向导通处的反向电压来解决上述IC级问题。所提出的电路配置的体控制电路配置为独立的阱/体开关，并且栅极控制电路提供了智能栅极控制，用于隔离和控制高侧驱动器晶体管的控制/栅极节点。
包括附图以提供进一步的理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了用于传感器设备的高压输出驱动器的若干实施例，并且与说明书一起用于解释各种实施例的原理和操作。
附图说明
图1示出了传感器设备的实施例，该传感器设备包括具有驱动器晶体管的高压输出驱动器，该驱动器晶体管在反极性条件下开始反向导通；
图2示出了根据现有技术解决方案的用于具有反向电流保护的传感器设备的输出驱动器的可能实施方式；
图3A示出了根据现有技术解决方案的利用驱动器晶体管的智能栅极控制而具有反向电流保护的传感器设备的输出驱动器的可能实施方式；
图3B示出了根据现有技术解决方案的利用驱动器晶体管的智能栅极控制而具有反向电流保护的传感器设备的输出驱动器的可能实施方式；
图3C示出了根据现有技术解决方案的通过使用智能二极管而具有反向电流保护的传感器设备的输出驱动器的可能实施方式；
图4示出了根据现有技术解决方案的通过使用电荷泵电路而具有反向电流保护的传感器设备的输出驱动器的可能实施方式；
图5示出了用于传感器设备的高压输出驱动器的优选实施例，该传感器设备在反极性条件下操作时具有反向电流保护。
具体实施方式
图2示出了具有反向电流保护的传感器设备的输出驱动器的已知解决方案的电路配置，该反向电流保护具有背对背连接的PMOS晶体管，以如由IEEE成员Hao-Ping Hong和Jiin-Chuan Wu在IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.36,NO.1,JANUARY 2001:A Reverse-Voltage Protection Circuit for MOSFET Power Switches中所述的任一方式隔离寄生二极管。图2中的附图标记对应于Hao-Ping Hong和Jin-Chuan Wu的原始文件中的图1(a)中的附图标记。
两个晶体管串联连接，其源极连接在一起(背对背)。如果驱动器强度需要保持不变，则附加的串联晶体管显著增加面积。由于两个晶体管的串联连接(4倍面积)，驱动器所需的面积变得更大，因此该解决方案的面积效率不高。为了控制体和栅极电势，需要例如比较器或锁存器的附加电路。
该解决方案允许支持高达正常操作电压水平的反向电压，例如24V，这在解决当前问题时不一定需要。该解决方案还通过保持反向电流被阻挡，使电源电压降至衬底以下。当前问题也不需要此功能。
为上述问题提供解决方案的唯一具有成本效益的方法是，除了进行智能栅极控制以在反向条件下正确关闭驱动器晶体管外，还要对PMOS晶体管进行阱开关。Hao-Ping Hong和Jin-Chuan Wu在“A Reverse-Voltage Protection Circuit for MOSFET PowerSwitches”中解释了这种解决方案。图3A示出了根据Hao-Ping Hong和Jin-Chuan Wu的具有智能栅极控制的反向保护电路的可能实现方式。图3A中的附图标记对应于Hao-Ping Hong和Jin-Chuan Wu的原始文件的图2中的附图标记。其具有带栅极控制的阱开关，用于关闭和隔离栅极驱动器，两者均由反向条件比较器控制。但是，该电路只在低于5V的电压电平下工作。为了使该电路在VDD>5V电压下工作，状态GND应该表示相对上轨VDD的低压浮动接地。重要的是要理解，体开关本身防止(例如由于闩锁等)破坏，但因为它不控制晶体管的栅极而不解决反向电流阻挡问题。
图3B示出了类似于图3A的电路实施方式的电路配置。在US 6,628,489 B1中描述了所示的电路配置。图3B中的附图标记对应于US 6,628,489 B1的图4中的附图标记。该电路通过智能栅极控制实现反向电流保护。其具有带栅极控制的阱开关，用于关闭和隔离栅极驱动器。阱开关和栅极控制两者均由反向条件比较器控制。为了使该电路在VDD>5V电压下工作，状态GND应该表示相对上轨VDD的低压浮动接地。
图3C示出了根据US 8,669,805 B2的电路的实施方式。图3C中的附图标记对应于US 8,669,805 B2的图3中的附图标记。该电路通过智能二极管(由PMOS晶体管组成)实现反向电流保护，该智能二极管通常与低侧(NMOS)晶体管串联。为了解决该问题，图3C所示的电路也能够用作高侧驱动器，而无需额外的串联晶体管。重要的是要理解，对于US 8,669,805B2中描述的电路，主要目的是当上端子低于衬底电势时阻止反向电流。由于这不是解决问题的要求，因此这导致了不良的反向电流抑制。
一些系统提供了辅助电源轨，该辅助电源轨由电荷泵充电至高于正电源电压的电压。这允许将PMOS开关的体或栅极连接到该电势，以切断反向电流。对于必须在轨外也保持低失真的系统/开关，需要此解决方案。该解决方案对于仅用于防止反向电流流过是过度的。显然，电荷泵电路(特别是如果它有专用的振荡器)也需要很大的面积。图4示出了基于上述概念的电路的实施例，其在US 2014/0160600 A1中进行了详细描述。图4中的附图标记对应于US 2014/0160600 A1图3中的附图标记。
图5示出了用于传感器设备的高压输出驱动器1的优选实施例，该高压输出驱动器允许可控制量的电流在反极性条件下流入传感器设备的输出端子/传感器设备的输出驱动器的输出节点。
高压输出驱动器1包括用于施加电源电压VHV的电源节点SN、用于提供高压输出驱动器1的输出信号QP的输出节点OP和用于施加参考电压VSS(例如，地电势)的参考节点RN。输出驱动器1包括输出驱动器级10，该输出驱动器级包括设置在电源节点SN与输出节点QP之间的(高侧)驱动器晶体管MP0。输出驱动器还包括：体/阱控制电路20，其将体控制电压Vwell施加至驱动器晶体管MP0的体节点BMP0；以及栅极控制电路30，其将栅极控制电压GCV施加至驱动器晶体管MP0的栅极节点GMP0。
高压输出驱动器1以输出节点OP处的电势QP低于电源电压VHV的第一操作模式进行操作，并且以输出节点OP处的电势QP高于电源电压VHV的第二操作模式进行操作。体控制电路20配置为根据在第一操作模式和第二操作模式下高压输出驱动器1的操作将体控制电压Vwell的电平施加到驱动器晶体管MP0的体节点BMP0。栅极控制电路30配置为根据在第一操作模式和第二操作模式下高压输出驱动器1的操作将栅极控制电压GCV的电平施加到高侧驱动器晶体管MP0的栅极节点GMP0。
体控制电路20配置为当高压输出驱动器1以第一操作模式操作时，将电源电压VHV施加到驱动器晶体管MP0的体节点BMP0。体控制电路20配置为当高压输出驱动器1以第二操作模式操作时，将输出节点OP处的电势施加到驱动器晶体管MP0的体节点BMP0。
栅极控制电路30配置为当高压输出驱动器1在第一操作模式的第一状态下(即在第一操作模式的截止状态下)操作时，将电源电压VHV施加到驱动器晶体管MP0的栅极节点GMP0。栅极控制电路30配置为当高压输出驱动器1在第一操作模式的第二状态下(即在第一操作模式的导通状态下)操作时，将电压Vg施加到驱动器晶体管MP0的栅极节点GMP0。栅极控制电路30配置为当高压输出驱动器1在第二操作模式下操作时，将输出节点OP处的电势QP施加到驱动器晶体管MP0的栅极节点GMP0。
体控制电路20包括设置在驱动器晶体管MP0的电源节点SN与体节点BMP0之间的晶体管MP1。晶体管MP1的控制节点经由第一电阻器R1耦合至输出节点OP。晶体管MP1的控制节点还经由串联连接的二极管D10和D20连接到体节点BMP0。二极管D10和D20对于晶体管MP1的VGS保护是重要的。二极管D10和D20能够实现为例如LV(低压)PMOS晶体管，其中其体节点连接到体节点BMP0/体控制电压Vwell。晶体管MP1的体节点连接到晶体管MP1的源极节点。
体控制电路20包括设置在驱动器晶体管MP0的体节点BMP0与高压输出驱动器1的输出节点OP之间的晶体管MP2。晶体管MP2的体节点连接到晶体管MP1的源极节点或驱动器晶体管MP0的体节点BMP0。体控制电路20包括设置在电源节点SN与驱动器晶体管MP0的体节点BMP0之间的电阻器R2。
栅极控制电路30包括设置在驱动器晶体管MP0的栅极节点GMP0与高压输出驱动器1的输出节点OP之间的晶体管MP3。晶体管MP3具有耦合到电源节点SN的栅极节点。晶体管MP3的体节点连接到驱动器晶体管MP0的体节点BMP0。
高压输出驱动器1包括：电流源50，其连接至参考节点RN；以及晶体管MP4，其设置在电源节点SN与电流源50之间。晶体管MP4的栅极和漏极节点彼此连接。晶体管MP4的栅极节点连接到晶体管MP2的栅极节点。晶体管MP4的体节点连接到晶体管MP4的源极节点和电源节点SN。
高压输出驱动器1包括连接到参考节点RN的电流源60。高压输出驱动器1还包括检测电路40，以检测高压输出驱动器1的第一操作模式和第二操作模式。检测电路40包括晶体管MP5和晶体管MP6。晶体管MP5设置在驱动器晶体管MP0的体节点BMP0与电流源60之间。晶体管MP5的体节点连接到晶体管MP5的源极节点。晶体管MP6设置在电源节点SN与电流源60之间。晶体管MP5的漏极节点连接到晶体管MP6的漏极节点。晶体管MP6的体节点连接到晶体管MP6的漏极节点。晶体管MP5的栅极节点连接到晶体管MP4的栅极节点。晶体管MP6的漏极节点连接到其栅极节点。
栅极控制电路30包括晶体管MP7和晶体管MP8。晶体管MP7的源极节点连接到电源节点SN。晶体管MP7的体节点连接到电源节点SN。晶体管MP8的源极节点连接到晶体管MP7的漏极节点，并且晶体管MP8的漏极节点连接到驱动器晶体管MP0的栅极节点GMP0。晶体管MP8的体节点连接到电源节点SN。
晶体管MP7的栅极节点经由可控开关可连接到晶体管MP4的栅极节点和电源节点SN之一。晶体管MP8的栅极节点连接到晶体管MP5和晶体管MP6的各自的漏极节点以及第二电流源60。
高压输出驱动器1还包括连接至参考节点RN的电流源70。输出驱动器1还包括连接在电源节点SN与电流源70之间的晶体管MP9。晶体管MP9的体节点连接到晶体管MP9的源极节点。此外，晶体管MP9的体节点经由可控开关可连接至电流源70或晶体管MP9的漏极节点。栅极控制电路30包括设置在晶体管MP9的栅极节点与驱动器晶体管MP0的栅极节点GMP0之间的晶体管MN0。晶体管MN0的体节点连接到晶体管MP9的栅极节点。
栅极控制电路30还包括晶体管MP10和晶体管MN1。晶体管MP10和MN1串联设置在电源节点SN与晶体管MP9的栅极节点之间。晶体管MP10的源极节点连接到电源节点SN，晶体管MP10的漏极节点连接到晶体管MN1的漏极节点，并且晶体管MP10的栅极节点连接到晶体管MP6的栅极节点。晶体管MP10的体节点连接到驱动器晶体管MP0的体节点BMP0。晶体管MN1的漏极节点连接至晶体管MN0的栅极节点，并且晶体管MN1的栅极节点连接至晶体管MN0的栅极节点。晶体管MN1的体节点连接到晶体管MP9的栅极节点。
下面描述高压输出驱动器的实施例的操作。
输出驱动器1的主高侧驱动器晶体管是输出驱动器级10的晶体管MP0。在输出驱动器1的第二操作状态下，即在输出节点OP处的电势QP高于电源节点SN处的电源电势VHV(QP>VHV)的反极性条件下，驱动器晶体管MP0的体节点BMP0和栅极节点GMP0两者需要连接到输出节点OP，以将电势QP施加到驱动器晶体管MP0的体节点BMP0和栅极节点GMP0，以防止任何电流流入输出节点/引脚OP。否则，上述电流将流过晶体管MP0的体二极管或晶体管MP0将开始反向导通。
驱动器晶体管MP0的体节点BMP0的连接由包括晶体管MP1、MP2和电阻器R1的体控制电路/阱开关20提供。在输出驱动器1的第一操作状态期间，即在输出节点OP处的电势QP低于电源节点SN处的电源电势VHV(QP<VHV)的正常操作期间，施加到体节点BMP0的电势Vwell通过晶体管MP1上拉至电源电势VHV，晶体管MP1的栅极电压由输出节点OP处的电势通过电阻R1来控制的。
当输出节点OP处的电势QP接近电源节点SN处的电源电势VHV时，尤其是当电势QP比来自电源电势VHV的阈值电压更近时，驱动器晶体管MP0的体节点BMP0处的电势Vwell由电阻R2上拉。晶体管MP2的栅极被偏置电压Vb偏置，从而在第一(正常)操作状态期间向输出节点OP提供可忽略的泄漏电流。
一旦在输出节点OP处的电势QP变得高于在电源节点SN处的电源电势VHV(第二操作状态)，晶体管MP1的栅极就被上拉至使晶体管MP1失效的电势QP。同时，其栅极电压在低于电源电势VHV的一个阈值电压处被偏置的晶体管MP2开始进行导通，以将在体节点BMP0处的电势Vwell上拉到施加到输出节点OP的电势QP。该过程隔离了驱动器晶体管MP0的漏极到体二极管，并阻止任何电流流过该体二极管，除通过电阻器R2的电阻所提供的电流之外。
由晶体管MP3提供在晶体管MP0的栅极节点GMP0处的电势GCV的上拉，该晶体管的类型与主驱动器晶体管MP0相同。一旦在反向操作中节点OP处的电势QP变得高于其阈值电压，则主驱动器晶体管MP0将开始向电源节点SN传导下降电流。晶体管MP3在与晶体管MP0将导通的相同情况下开始导通，因此在节点OP处以相同的电压QP导通。这是有效的，因为在第一操作状态(正常操作状态/截止状态)中的晶体管MP0的栅极电压GCV被上拉到电源电势VHV，提供与晶体管MP3所见相同的栅极到漏极电压的。在前面提到的条件下，晶体管MP3开始导通，将晶体管MP0的栅极节点GMP0处的电压电势GCV上拉到输出节点OP的电势QP。这确保了晶体管MP0永远不会反向导通。这确保了在晶体管MP0反向导通的电源电压VHV之上没有电压范围或间隙。
为了允许晶体管MP3在反向条件下将晶体管MP0的栅极电压GCV上拉到输出节点OP处的电势QP，需要关断晶体管MP7和MP8，晶体管MP7和MP8在第一操作状态的正常关闭状态条件期间将晶体管MP0的栅极节点GMP0连接到电源电势VHV。这通过借助于比较器/检测电路40检测反向操作来实现。
比较器/检测电路40包括晶体管MP5和MP6。在第一操作状态(正常操作状态/截止状态)期间，晶体管MP6产生栅极-源极电压，该栅极-源极电压启用晶体管MP8以通过晶体管MP7将晶体管MP0的栅极节点GMP0处的电势GCV上拉至电源电势VHV。一旦电压电势QP超过电源电势VHV，则体/阱电势Vwell被体控制电路/阱开关20上拉至电势QP。这也启用了晶体管MP5，该晶体管将晶体管MP8的栅极节点处的电势上拉至体电势Vwell，以使其与晶体管MP7隔离。
所提出的比较器/检测电路40的特殊性在于其以电流模式操作。此外，它不直接感测驱动器的输出节点OP处的电势，而是一旦达成反向条件就感测代表驱动器1的输出节点OP处的电势的晶体管MP0的体/阱电势Vwell。这允许使用隔离的LV(低压)晶体管，因为比较器40无法看到正常操作期间的高压。关于图5的电路配置，具有双漏极连接的晶体管是HV(高压)晶体管，而其他晶体管是LV(低压)晶体管。
在第一/正常操作状态期间，晶体管MN0在导通/闭合状态下操作。在第二操作状态/反极性状态期间，除了打开晶体管MP8之外，还要打开晶体管MN0，即以非导通状态操作，以允许晶体管MP3将晶体管MP0的栅极电压GCV上拉至输出节点OP的电势QP。这由相同的比较器/检测电路40提供，该比较器/检测电路通过晶体管MP10和MN1上拉晶体管MN0的栅极电压GCV。在第二操作状态/反向条件状态下，当晶体管MP5将MP6的栅极上拉至体/阱电势Vwell时，包括晶体管MP10和MP6的镜也将关断。这导致晶体管MN1的栅极源极电压变得小于其阈值电压，且因此晶体管MN0也关断。这样，晶体管MP3能够在所有其他晶体管/开关都关闭的同时上拉晶体管MP0的栅极节点GMP0处的电势GCV。
如果电源节点SN与输出节点OP之间没有ESD二极管，则需要解除一些标准所要求的反向电流隔离。否则，相对于电源电压VHV，阱电势Vwell将被上拉至超过LV晶体管安全工作电压的电压。为了克服该操作模式，晶体管MP7和MP8的体连接紧靠电源电势VHV。这允许大约一个二极管电压加上晶体管MP0的反向阈值电压而得到的大约1.5V的反向操作。在反向操作的一个二极管电压之上，MP7和MP8的体二极管将晶体管MP0的栅极节点钳位，该晶体管将再次开始导通，从而上拉VHV。这确保了电势QP与VHV之间的差异不会变得太大而损坏LV晶体管。
当与图2至图4所示的电路配置相比时，所提出的电路配置不需要任何额外的外部二极管，因为该问题通过体控制电路/阱开关20结合智能栅极控制电路30在高压输出驱动器1中得以解决。此外，反向保护还能够在超过电源高达3.6V-VGSp～2.5V下进行。
与图2所示的电路配置相比，如图5所示的高压输出驱动器1的优选实施例不增加显著的芯片面积，因为不需要与主驱动器晶体管串联连接的晶体管。
与图3A所示的电路配置相比，图5的高压输出驱动器1的优选实施例具有以下特性。
栅极控制生成和反向检测比较器在距上轨3.6V的电压范围内进行。这允许使用在上轨VHV处操作的隔离低压晶体管，一个晶体管(MP3)除外。这节省了面积，因为高压晶体管占据了大的面积。
主驱动器晶体管MP0的禁用是通过匹配的晶体管MP3提供的，该晶体管基于与反向打开主驱动器晶体管相同的机制来上拉主驱动器的栅极GMP0。这确保了在电源电压VHV以上没有任何范围，在该范围内主驱动器晶体管MP0能够反向导通，从而导致电流流入输出节点/引脚OP。这使该电路特别适合标准与反极性保护二极管(D2)结合提供的要求，因为临界条件下的反向电压等于大约0.6V，接近高压输出驱动器的电源电压。
图5的优选电路配置不一定需要参考上轨的浮动低压电源，因为不需要逻辑(例如反相器)来控制晶体管。这节省了大量芯片面积和功耗。
高压输出驱动器1的优选实施例提供了选择需要确保输入电流ILoff的与哪个反向电压隔离的灵活性。在发生ESD事件时，尤其是在IC制造过程中，当外部保护电路不可用时，需要这样做以自保护控制晶体管的栅极。该电路被动释放输入电流的隔离特性。
与图3B所示的电路配置相比，图5的高压输出驱动器1的实施例具有以下特性。
图5的高压输出驱动器1没有浮动体节点/阱，而图3B的电路使阱浮动在反向操作中。
由于上述浮动阱，控制电路所需的直流电流将乘以寄生垂直PNP晶体管的β，也进入衬底。这不允许适当地控制剩余的反向电流，并且可能违反标准，而所提出的电路具有明确限定的残余反向电流。
与图3C所示的电路配置相比，图5的高压输出驱动器的优选实施例具有以下特性。
主驱动器晶体管MP0的禁用是通过匹配的晶体管MP3来实现的，该晶体管基于与使主驱动器晶体管MP0反向导通相同的机制来上拉主驱动器的栅极GMP0。这确保了在电源电压VHV以上没有任何范围，在该范围内主驱动器晶体管MP0能够反向导通，从而导致电流流入输出节点/引脚OP。图3C所示的电路完全隔离了体二极管，但没有正确禁用PMOS P1。原因是由反向的P1看到的VDG由两个二极管121和122提供，这两个二极管与主晶体管P1的反向操作不匹配。电流镜130总是提供流过二极管的电流，从而导致二极管两端的电压降。在某些情况下，这能够启用主晶体管P1。这是对图3C的电路实现方式的限制，因为要在端子2低于基板时阻止反向电流。
图5的优选的高压输出驱动器1没有浮动阱，而图3C的电路使该阱在反向操作中浮动。
与图4所示的电路配置相比，图5的高压输出驱动器1的优选实施例没有增加显著的芯片面积，因为不需要电荷泵电路。另外，电荷泵电路需要一定的响应时间或/和专用的振荡器。
基于上面提到的特性，与图2至图4的电路配置相比，图5的高压输出驱动器1的优选实施例电路具有以下优点：a)更少的外部组件；b)更小的芯片面积，尤其是更少的HV(高压)晶体管，无浮动电源，无串联晶体管，无电荷泵电路并且无浮动阱；以及c)释放隔离以进行自保护。
附图标记说明
1 高压输出驱动器
10 输出驱动器级
20 体控制电路
30 栅极控制电路
40 比较器/检测电路
50 电流源
60 电流源
70 电流源
100 传感器设备
MP0 传感器晶体管
MP1,、MP2 体控制电路的晶体管
MP3、…、MP10 栅极控制电路的晶体管
MN0、MN1 栅极控制电路的晶体管
OP 输出节点
SN 电源节点
RN 参考节点
VHV 电源电势
Vwell 体/阱电势
VSS 参考电势

Claims (15)

1.一种用于具有反向电流阻挡的传感器设备的高压输出驱动器，包括：
-电源节点(SN)，其用于施加电源电压(VHV)，
-输出节点(OP)，其用于提供所述高压输出驱动器(1)的输出信号(OS)，
-驱动器晶体管(MP0)，其布置在所述电源节点(SN)与所述输出节点(OP)之间，
-体控制电路(20)，其将体控制电压(Vwell)施加到所述驱动器晶体管(MP0)的体节点(BMP0)，
-栅极控制电路(30)，其将栅极控制电压(GCV)施加到所述驱动器晶体管(MP0)的栅极节点(GMP0)。
2.根据权利要求1所述的高压输出驱动器，
-其中，所述高压输出驱动器(1)在第一操作模式下和第二操作模式下操作，在第一操作模式中，所述输出节点(OP)处的电势(QP)低于电源电压(VHV)，在第二操作模式中，所述输出节点(OP)处的电势(QP)高于电源电压(VHV)，
-其中，所述体控制电路(20)配置为根据所述高压输出驱动器(1)在第一操作模式和操作模式下的操作而将体控制电压(Vwell)的电平施加到所述驱动器晶体管(MP0)的体节点(BMP0)，
-其中，所述栅极控制电路(30)配置为根据所述高压输出驱动器(1)在第一操作模式和第二操作模式下的操作而将所述栅极控制电压(GCV)的电平施加到高侧驱动器晶体管(MP0)的栅极节点(GMP0)。
3.根据权利要求1或2所述的高压输出驱动器，
-其中，所述体控制电路(20)配置为，当所述高压输出驱动器(1)在第一操作模式中操作时，向所述驱动器晶体管(MP0)的体节点(BMP0)施加电源电压(VHV)，
-其中，所述体控制电路(20)配置为，当所述高压输出驱动器(1)在第二操作模式下操作时，将所述输出节点(OP)处的电势(QP)施加到所述驱动器晶体管(MP0)的体节点(BMP0)。
4.根据权利要求1到3所述的高压输出驱动器，
-其中，所述栅极控制电路(30)配置为，当所述高压输出驱动器(1)在第一操作模式中操作，特别是在第一操作模式的截止状态下操作时，将电源电压(VHV)施加到所述驱动器晶体管(MP0)的栅极节点(GMP0)，
-其中，所述栅极控制电路30配置为，当所述高压输出驱动器(1)在第一操作模式的第二状态下操作，特别是第一操作模式的导通状态下操作时，将另一电压(Vg)施加到所述驱动器晶体管(MP0)的栅极节点GMP0，
-其中，所述栅极控制电路(30)配置为，当所述高压输出驱动器(1)在第二操作模式下操作时，将所述输出节点(OP)处的电势(QP)施加到所述驱动器晶体管(MP0)的栅极节点(GMP0)。
5.根据权利要求1到4所述的高压输出驱动器，
-其中，所述体控制电路(20)包括第一晶体管(MP1)，其设置在所述电源节点(SN)与所述驱动器晶体管(MP0)的体节点(BMP0)之间，
-其中，所述第一晶体管(MP1)的控制节点通过第一电阻器(R1)耦合到所述输出节点(OP)。
6.根据权利要求1到5所述的高压输出驱动器，
其中，所述体控制电路(20)包括第二晶体管(MP2)，其设置在所述驱动器晶体管(MP0)的体节点(BMP0)与所述高压输出驱动器(1)的输出节点(OP)之间。
7.根据权利要求1到6所述的高压输出驱动器，
其中，所述体控制电路(20)包括第二电阻器(R2)，其设置在所述电源节点(SN)与所述驱动器晶体管(MP0)的体节点(BMP0)之间。
8.根据权利要求1到7所述的高压输出驱动器，
-其中，所述栅极控制电路(30)包括第三晶体管(MP3)，其设置在所述驱动器晶体管(MP0)的栅极节点(GMP0)与所述高压输出驱动器(1)的输出节点(OP)之间，
-其中，所述第三晶体管(MP3)具有耦合到所述电源节点(SN)的栅极节点(GMP0)。
9.根据权利要求1到8所述的高压输出驱动器，包括：
-参考节点(RN)，其用于施加参考电压(VSS)，
-第一电流源(50)，其连接到所述参考节点(RN)，
-第四晶体管(MP4)，其设置在所述电源节点(SN)与所述第一电流源(50)之间，
-其中，所述第四晶体管(MP4)的栅极节点和漏极节点相互连接，
-其中，所述第四晶体管(MP4)的栅极节点连接到所述第二晶体管(MP2)的栅极节点。
10.根据权利要求9所述的高压输出驱动器，包括：
-第二电流源(60)，其连接到所述参考节点(RN)，
-检测电路(40)，其用于检测所述高压输出驱动器(1)的第一操作模式和第二操作模式，
-其中，所述检测电路(40)包括第五晶体管(MP5)和第六晶体管(MP6)，
-其中，所述第五晶体管(MP5)设置在所述驱动器晶体管(MP0)的体节点(BMP0)与所述第二电流源(60)之间，
-其中，所述第六晶体管(MP6)设置在所述电源节点(SN)与所述第二电流源(60)之间，
-其中，所述第五晶体管(MP5)的漏极节点连接到所述第六晶体管(MP6)的漏极节点。
11.根据权利要求10所述的高压输出驱动器，
-其中，所述第五晶体管(MP5)的栅极节点连接到所述第四晶体管(MP4)的栅极节点，
-其中，所述第六晶体管(MP6)的漏极节点连接到所述第六晶体管(MP6)的栅极节点。
12.根据权利要求1到11所述的高压输出驱动器，
-其中，所述栅极控制电路(30)包括第七晶体管和第八晶体管(MP7、MP8)，
-其中，所述第七晶体管(MP7)的源极节点和体节点连接到所述电源节点(SN)，
-其中，所述第八晶体管(MP8)的源极节点连接到所述第七晶体管(MP7)的漏极节点，并且所述第八晶体管(MP8)的漏极节点连接到所述驱动器晶体管(MP0)的栅极节点(GMP0)，并且所述第八晶体管(MP8)的体节点连接到所述电源节点(SN)。
13.根据权利要求1到12所述的高压输出驱动器，
-其中，第七晶体管(MP7)的栅极节点能够连接到第四晶体管(MP4)的栅极节点和所述电源节点(SN)中的一个，
-其中，第八晶体管(MP8)的栅极节点连接到第五晶体管(MP5)和第六晶体管(MP6)的各自的漏极节点以及所述第二电流源(60)。
14.根据权利要求4到13所述的高压输出驱动器，包括：
-第三电流源(70)，其连接到参考节点(RN)，
-第九晶体管(MP9)，其连接在所述电源节点(SN)与所述第三电流源(70)之间，
-其中，所述栅极控制电路(30)包括第十晶体管(MN0)，其设置在所述第九晶体管(MP9)的栅极节点与所述驱动器晶体管(MP0)的栅极节点(GMP0)之间，
-其中，所述栅极控制电路(30)配置为，当所述高压输出驱动器(1)在所述第一操作模式的第二状态下操作时，将所述第九晶体管(MP9)的栅极处的栅极电压施加到所述驱动器晶体管MP9的栅极节点(GMP0)。
15.根据权利要求14所述的高压输出驱动器，
-其中，所述栅极控制电路(30)包括第十一晶体管(MP10)和第十二晶体管(MN1)，
-其中，所述第十一晶体管和第十二晶体管(MP10、MN1)串联设置在所述电源节点(SN)与所述第九晶体管(MP9)的栅极节点之间，
-其中，所述第十一晶体管(MP10)的源极节点连接到所述电源节点(SN)，所述第十一晶体管(MP10)的漏极节点连接到所述第十二晶体管(MN1)的漏极节点，并且所述第十一晶体管(MP10)的栅极节点连接到所述第六晶体管(MP6)的栅极节点，
-其中，所述第十二晶体管(MN1)的漏极节点连接到所述第十晶体管(MN0)的栅极节点，并且所述第十二晶体管(MN1)的栅极节点连接到所述第十晶体管(MN0)的栅极节点。
CN201880056543.1A 2017-08-29 2018-07-12 具有反向电流阻挡的传感器设备的高压输出驱动器 Active CN111034048B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17188317.6A EP3451537B1 (en) 2017-08-29 2017-08-29 High-voltage output driver for a sensor device with reverse current blocking
EP17188317.6 2017-08-29
PCT/EP2018/068946 WO2019042643A1 (en) 2017-08-29 2018-07-12 HIGH VOLTAGE OUTPUT ATTACK CIRCUIT FOR INVERSE CURRENT LOCK SENSOR DEVICE

Publications (2)

Publication Number Publication Date
CN111034048A true CN111034048A (zh) 2020-04-17
CN111034048B CN111034048B (zh) 2024-06-21

Family

ID=59745239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880056543.1A Active CN111034048B (zh) 2017-08-29 2018-07-12 具有反向电流阻挡的传感器设备的高压输出驱动器

Country Status (4)

Country Link
US (1) US11290107B2 (zh)
EP (1) EP3451537B1 (zh)
CN (1) CN111034048B (zh)
WO (1) WO2019042643A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716073B2 (en) * 2021-04-07 2023-08-01 Mediatek Inc. Chip with pad tracking
CN114499490B (zh) * 2022-02-17 2024-08-06 甘肃省科学院传感技术研究所 一种接口芯片掉电保护电路及方法
CN117810945B (zh) * 2024-01-09 2024-08-20 芯洲科技(北京)股份有限公司 电源反向保护电路、芯片及电子设备
DE102024209348B3 (de) * 2024-09-26 2026-02-12 Infineon Technologies Ag Schaltungsanordnung und Microcontroller

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160855A (en) * 1991-06-28 1992-11-03 Digital Equipment Corporation Floating-well CMOS output driver
EP0874462A1 (en) * 1997-04-25 1998-10-28 Fujitsu Limited Pull-up circuit and semiconductor device using the same
US5933027A (en) * 1997-03-14 1999-08-03 Lucent Technologies Inc. High-voltage-tolerant output buffers in low-voltage technology
US6320415B1 (en) * 2000-04-03 2001-11-20 United Microelectronics Corp. CMOS input/output control circuit capable of tolerating different voltage input
CN101326718A (zh) * 2005-12-08 2008-12-17 Nxp股份有限公司 使用低压晶体管的高压电源开关
CN101588169A (zh) * 2008-05-19 2009-11-25 索尼株式会社 输出缓冲器电路和集成电路
US20150137881A1 (en) * 2013-11-19 2015-05-21 Semiconductor Manufacturing International (Shanghai) Corporation High-Voltage-Tolerant Pull-Up Resistor Circuit
CN105391281A (zh) * 2014-08-29 2016-03-09 英飞凌科技奥地利有限公司 含常导通晶体管和常关断晶体管的开关的系统和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210567B2 (ja) 1996-03-08 2001-09-17 株式会社東芝 半導体出力回路
US6628489B1 (en) 2000-05-31 2003-09-30 Integration Associates Inc. Battery and current reversal protect circuit
JP2002290221A (ja) 2001-03-27 2002-10-04 Nec Corp 半導体出力回路の消費電力低減回路
ATE533231T1 (de) 2009-09-03 2011-11-15 Austriamicrosystems Ag Koppelkreis, treiberschaltung und verfahren zur steuerung eines koppelkreises
US9088158B2 (en) 2012-12-07 2015-07-21 Texas Instruments Incorporated Reverse voltage condition protection in a power supply system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160855A (en) * 1991-06-28 1992-11-03 Digital Equipment Corporation Floating-well CMOS output driver
US5933027A (en) * 1997-03-14 1999-08-03 Lucent Technologies Inc. High-voltage-tolerant output buffers in low-voltage technology
EP0874462A1 (en) * 1997-04-25 1998-10-28 Fujitsu Limited Pull-up circuit and semiconductor device using the same
US6320415B1 (en) * 2000-04-03 2001-11-20 United Microelectronics Corp. CMOS input/output control circuit capable of tolerating different voltage input
CN101326718A (zh) * 2005-12-08 2008-12-17 Nxp股份有限公司 使用低压晶体管的高压电源开关
CN101588169A (zh) * 2008-05-19 2009-11-25 索尼株式会社 输出缓冲器电路和集成电路
US20150137881A1 (en) * 2013-11-19 2015-05-21 Semiconductor Manufacturing International (Shanghai) Corporation High-Voltage-Tolerant Pull-Up Resistor Circuit
CN105391281A (zh) * 2014-08-29 2016-03-09 英飞凌科技奥地利有限公司 含常导通晶体管和常关断晶体管的开关的系统和方法

Also Published As

Publication number Publication date
EP3451537A1 (en) 2019-03-06
WO2019042643A1 (en) 2019-03-07
US20210075421A1 (en) 2021-03-11
CN111034048B (zh) 2024-06-21
US11290107B2 (en) 2022-03-29
EP3451537B1 (en) 2022-10-05

Similar Documents

Publication Publication Date Title
KR101492526B1 (ko) 과전압 내성을 갖는 통과 게이트
JP5519052B2 (ja) 負荷駆動装置
JP5220240B2 (ja) カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法
US8373497B2 (en) System and method for preventing bipolar parasitic activation in a semiconductor circuit
US10903840B2 (en) Pad tracking circuit for high-voltage input-tolerant output buffer
CN111034048B (zh) 具有反向电流阻挡的传感器设备的高压输出驱动器
US9054517B1 (en) Smart diagnosis and protection circuits for ASIC wiring fault conditions
US7388410B2 (en) Input circuits configured to operate using a range of supply voltages
CN110838836A (zh) 容错低泄漏开关
US20100109743A1 (en) Level shifter having native transistors
KR100702933B1 (ko) 전원 클램프 회로 및 반도체 장치
CN113261203B (zh) 带有反向电流阻断能力的输出驱动器
US7098694B2 (en) Overvoltage tolerant input buffer
US20070236840A1 (en) Power-On Reset Circuit
CN103269217B (zh) 输出缓冲器
US7692479B2 (en) Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
US10514742B2 (en) Power down signal generating circuit
US9356587B2 (en) High voltage comparison circuit
US20090122451A1 (en) Esd protection circuit device
CN101340085A (zh) 静电保护电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant