[go: up one dir, main page]

CN110928826A - 一种低功耗数据传送模式的dphy总线协议解码与触发的方法 - Google Patents

一种低功耗数据传送模式的dphy总线协议解码与触发的方法 Download PDF

Info

Publication number
CN110928826A
CN110928826A CN201911140295.1A CN201911140295A CN110928826A CN 110928826 A CN110928826 A CN 110928826A CN 201911140295 A CN201911140295 A CN 201911140295A CN 110928826 A CN110928826 A CN 110928826A
Authority
CN
China
Prior art keywords
decoding
dphy
triggering
bus
consumption data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911140295.1A
Other languages
English (en)
Inventor
田万里
吕增强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronics Technology Instruments Co Ltd CETI
Original Assignee
China Electronics Technology Instruments Co Ltd CETI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronics Technology Instruments Co Ltd CETI filed Critical China Electronics Technology Instruments Co Ltd CETI
Priority to CN201911140295.1A priority Critical patent/CN110928826A/zh
Publication of CN110928826A publication Critical patent/CN110928826A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明属于通信技术领域，涉及总线传送协议的解码与触发方法。一种低功耗数据传送模式的DPHY总线协议解码与触发的方法，利用逻辑分析仪，在FPGA内部完成DPHY总线协议解码，并在解码的同时完成信号触发。本发明的方法，利用逻辑分析仪的硬件结构，在FPGA内部实现低功耗数据传送模式DPHY总线硬件解码和触发，在数据采集的同时进行解码，既减少了协议分析所需要的时间，提高波形刷新率，又能够实现实时触发，进而可以根据设定的触发条件来筛选要解析的帧，解决了传统软件解码数据量受存储区大小限制的问题。

Description

一种低功耗数据传送模式的DPHY总线协议解码与触发的方法
技术领域
本发明属于通信技术领域，涉及总线传送协议的解码与触发方法。
背景技术
MIPI的DPHY接口在移动通信设备的摄像和显示功能的数据高速传输方面到越来越广泛的应用，且技术要求越来越高。对于从事MIPI的CSI/DSI芯片和外围模块开发的用户来说，一个有效的DPHY总线协议分析工具显得至关重要。
传统的MIPI低功耗数据传送模式DPHY总线协议分析与触发的方法有两种：一种是利用专用集成电路实现，其成本较高；一种是通过软件解码实现协议分析。现有的低功耗数据传送模式DPHY总线软件协议分析方案如图1所示，先通过硬件电路对信号进行过采样采集、存储，然后从存储区读取采样数据，进行协议分析，显示分析结果。
低功耗数据传送模式DPHY总线软件协议分析存在以下问题：1)软件协议分析是在数据采集存储结束之后，从存储区读取采集数据进行数据解码，无法实现实时触发；2)软件协议分析需要上位机经FPGA从存储区读取数据，读取数据量大，耗时长，解码速度慢；3)能够分析的最大数据量受存储区大小的限制，解码长度有限。
发明内容
为了解决现有技术中存在的问题，本发明提供一种低功耗数据传送模式的DPHY总线协议解码与触发的方法，该方法基于逻辑分析仪的硬件结构，在FPGA内部实现低功耗数据传送模式DPHY总线硬件解码和触发，在数据采集的同时进行解码，既减少了协议分析所需要的时间，提高波形刷新率，又能够实现实时触发，进而可以根据设定的触发条件来筛选要解析的帧，解决了软件协议分析数据量受存储区大小限制的问题。
为了解决本发明的技术问题，本发明采用的技术方案是：一种低功耗数据传送模式的DPHY总线协议解码与触发的方法，利用逻辑分析仪，在FPGA内部完成DPHY总线协议解码，并在解码的同时完成信号触发。
进一步的，根据总线传输速率计算出需要的采样时钟频率f2＝n*f1；其中，f1为总线数据传输速率，f2为采样时钟频率，n≥10。
进一步的，根据采样时钟频率f2和模块输入时钟频率f3的大小关系计算采样时钟的分频系数div_num，并将一个码元时间内过采样时钟采集到的中间数据作为该码元的解码值，其中采样时钟的分频系数div_num计算公式为：
Figure BDA0002282337280000021
进一步的，利用状态机对帧协议内容进行检测解码。
进一步的，在利用状态机对帧协议各字段的解码过程中，当检测到触发设置的字段内容后，产生触发信号。
本发明的低功耗数据传送模式的DPHY总线协议解码与触发的方法，与传统方法相比，具有的有益效果为：
电路基于逻辑分析仪硬件平台，解码模块在FPGA内部设计实现，不需添加额外的硬件电路，设计方便，成本低，可移植性强，适用于对逻辑分析仪功能进行拓展；通过对模块最高频率时钟分频产生过采样时钟的方法实现10Mbps以下任意数据传输速率的低功耗数据传送模式DPHY总线解码；数据采集的同时进行解码分析，无需等数据采集结束后从存储区读取采样数据进行解码，解码速度快，使协议捕获率显著提高；可以在解码的同时产生触发信号，便于快速捕获关心的帧协议，解决了软件解码分析的数据量受存储区大小限制的问题。
附图说明
图1是现有技术中DPHY协议软件解码原理图；
图2是本发明实施例的低功耗数据传送模式的DPHY总线协议解码与触发的方法原理图；
图3是本发明实施例中码元解码时序示意图；
图4是本发明实施例中解码采样时钟分频时序示意图；
图5是状态机解码过程中模式进入序列状态转移示意图；
图6是本发明实施例中低功耗数据传送模式DPHY总线解码状态转移图。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
本实施例提供的低功耗数据传送模式DPHY总线协议解码与触发方法，基于逻辑分析仪的硬件结构，原理如图2所示。信号经过逻辑分析仪的通道调理电路调整为合适的电压范围，之后与阈值电平比较，实现模拟信号数字化，数字化信号在FPGA内部实现采集，采集后的数字信号在FPGA内部实现低功耗数据传送模式DPHY总线协议解码与触发，整个方案的所有电路均基于逻辑分析仪原有电路设计，无需额外添加电路，节约了成本。
低功耗数据传送模式DPHY总线在物理层一个通道有两根信号传输线，一根为Dp(数字化后为0或1)，一根为Dn(数字化后为0或1)。每一个码元{Dp，Dn}发生变化，均与上一个码元{Dp，Dn}不同。
本实施例的方法，在FPGA内部首先采用速率为协议比特速率n倍(n≥10)的采样时钟(定义为clk)对数字信号进行采样，这样一个码元{Dp，Dn}时间就可以得到n个{Dp，Dn}采样点。定义一个计数器cnt1，每个采样时钟clk的上升沿，都会检测当前时钟的{Dp，Dn}采样点与上一个{Dp，Dn}采样点是否相同，如果不同，则说明该码元{Dp，Dn}为一个新的码元，计数器cnt1置零，如果相同，则计数器cnt1加1。取计数器cnt1计数为n/2(n/2不为整数时，取n-1/2)时采样点{Dp，Dn}的Dp值作为该码元{Dp，Dn}所表示的值，这样便实现了1个码元的解码，如图3所示，以10倍协议速率为例。
低功耗数据传送模式DPHY总线最大数据传输速率为10Mbps，则10倍于总线最大传输速率的采样时钟速率f2为100MHz(即最大采样时钟速率)，则模块输入时钟f3≥100MHz。在本实施例中，根据用户在操作界面设置的总线传输速率f1(f1≤10Mbps)，乘以10，即为需要的采样时钟速率f2，即定义总线数据传输速率为f1，则采样时钟速率f2＝10*f1，当f2＞50MHz时，直接采用100Mhz时钟进行采样解码，时钟分频系数div_num为1；当f2≤50MHz时，需要对100MHz采样时钟进行分频，分频系数为100MHz/f2，当分频系数不为整数时，取整数部分作为分频系数，采样时钟分频时序如图4所示，div_num计算公式如公式(1)所示：
Figure BDA0002282337280000031
如此，一个码元时间可以采集到100MHz/div_num/f2个{Dp，Dn}采样点，取第int(100MHz/div_num/f2/2)个采样点{Dp}的值作为该码元时间的解码值。基于此，本实施例的方法可实现可变速率的低功耗数据传送模式DPHY总线解码。
低功耗数据传送模式DPHY总线协议的帧格式为：模式进入序列({Dp，Dn}：11-10-00-01-00)+LPDT命令(1字节)+DATA_ID(1字节)+DATA0(1字节)+DATA1(1字节)+ECC(1字节)+EOT({Dp，Dn}：10-11)。对模式进入序列{Dp，Dn}：11-10-00-01-00的检测采用状态机的方法，状态转移如图5所示，一共有6个状态。该模块初始化复位后，模式进入序列状态机处于state_idle状态，模式进入序列检测闸门信号entrycode_test_en为1，闸门打开，此时可以检测模式进入序列，按照前面介绍的码元解码方法，当第一个码元解码为{Dp，Dn}：11时，状态转移至state_1状态，否则仍为state_idle状态；当第二个码元解码为{Dp，Dn}：10时，状态转移至state_2状态，否则状态返回到state_idle状态；当第三个码元解码为{Dp，Dn}：00时，状态转移至state_3状态，否则状态返回到state_idle状态；当第四个码元解码为{Dp，Dn}：01时，状态转移至state_4状态，否则状态返回到state_idle状态；当第五个码元解码为{Dp，Dn}：00时，模式进入序列检测完成，闸门信号entrycode_test_en为0，检测闸门关闭，状态转移至state_idle状态，现在可以进行LPDT命令字段的解码，如果第五个码元解码不为{Dp，Dn}：00时，状态也返回到state_idle状态，重新进行模式进入序列的检测。
模式进入序列检测完成后，开始进行后续字段的检测解码。LPDT字段序列码为11100001，由于DPHY总线在低功耗数据传输模式时候采用one space hot编码，即从LPDT命令字段到ECC字段，均在{Dp，Dn}有效码元之后加一个码元时间的{Dp，Dn}：00。因此LPDT字段序列码实际为1010100000000010。
这种固定码元序列的字段解码方法与上面模式进入序列字段的解码方法相同，利用状态机进行解码，当模式进入序列检测完成后，LPDT命令字段检测信号LPDT_test_en为1，检测闸门打开，当前码元检测正确后，转入下一个状态，否则跳出LPDT字段检测，重新进行模式进入序列检测。当LPDT字段解码为1010100000000010后，LPDT_test_en置0，检测闸门关闭，开始进行DATA_ID字段的解码。
对协议帧内各字段的解码同样采用状态机来进行，初始状态为state_idle，当检测到模式进入序列后，状态转移到LPDT字段的解码，如此依次进行DATA_ID(1字节)、DATAO(1字节)、DATA1(1字节)、ECC(1字节)字段的解码。解码过程中，一旦解出错误码，如有效码元出现{Dp，Dn}：00或11的情况或者有效码元后的一个码元不为{Dp，Dn}：00的情况，则状态机跳回到初始状态state_idle，重新检测新的帧。帧内各字段的状态转移情况如图6所示。EOT字段的码元序列为{Dp，Dn}：10-11。当状态机状态为State_eot后，检测到码元序列{Dp，Dn}：10-11时，当前帧协议解码完成，状态转移至state_idle，开始进行下一帧内容的检测解码。
在帧协议各字段的解码过程中，当检测到触发设置的字段内容后，可以产生触发脉冲信号，该信号可以作为采集流程的控制信号，实现帧字段的实时触发，便于快速有效捕获关心的帧协议内容。
另外，在数据DATA_ID(1字节)、DATA0(1字节)、DATA1(1字节)和ECC字段解码后，利用ECC对数据DATA_ID(1字节)、DATA0(1字节)和DATA1(1字节)进行纠错。
至此，完成低功耗数据传送模式DPHY总线协议的解码，并在解码的同时完成信号触发。

Claims (5)

1.一种低功耗数据传送模式的DPHY总线协议解码与触发的方法，其特征在于：利用逻辑分析仪，在FPGA内部完成DPHY总线协议解码，并在解码的同时完成信号触发。
2.根据权利要求1所述的低功耗数据传送模式的DPHY总线协议解码与触发的方法，其特征在于：根据总线传输速率计算出需要的采样时钟频率f2＝n*f1；其中，f1为总线数据传输速率，f2为采样时钟频率，n≥10。
3.根据权利要求2所述的低功耗数据传送模式的DPHY总线协议解码与触发的方法，其特征在于：根据采样时钟频率f2和模块输入时钟频率f3的大小关系计算采样时钟的分频系数div_num，并将一个码元时间内采样时钟采集到的中间数据作为该码元的解码值，其中采样时钟的分频系数div_num计算公式为：
Figure FDA0002282337270000011
4.根据权利要求3所述的低功耗数据传送模式的DPHY总线协议解码与触发的方法，其特征在于：利用状态机对帧协议内容进行检测解码。
5.根据权利要求4所述的低功耗数据传送模式的DPHY总线协议解码与触发的方法，其特征在于：在利用状态机对帧协议各字段的解码过程中，当检测到触发设置的字段内容后，产生触发信号。
CN201911140295.1A 2019-11-21 2019-11-21 一种低功耗数据传送模式的dphy总线协议解码与触发的方法 Withdrawn CN110928826A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911140295.1A CN110928826A (zh) 2019-11-21 2019-11-21 一种低功耗数据传送模式的dphy总线协议解码与触发的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911140295.1A CN110928826A (zh) 2019-11-21 2019-11-21 一种低功耗数据传送模式的dphy总线协议解码与触发的方法

Publications (1)

Publication Number Publication Date
CN110928826A true CN110928826A (zh) 2020-03-27

Family

ID=69850421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911140295.1A Withdrawn CN110928826A (zh) 2019-11-21 2019-11-21 一种低功耗数据传送模式的dphy总线协议解码与触发的方法

Country Status (1)

Country Link
CN (1) CN110928826A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023236245A1 (zh) * 2022-06-06 2023-12-14 长鑫存储技术有限公司 逻辑分析解码方法及装置
CN119728815A (zh) * 2024-12-17 2025-03-28 成都玖锦科技有限公司 基于包络检测的协议解码和触发方法、数字示波器及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102325129A (zh) * 2011-07-14 2012-01-18 广州致远电子有限公司 一项用于测量分析仪器的自定义协议解码技术
CN105959143A (zh) * 2016-05-18 2016-09-21 中国电子科技集团公司第四十研究所 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法
CN107209743A (zh) * 2015-02-06 2017-09-26 高通股份有限公司 串行总线的接收时钟校准
CN109521942A (zh) * 2018-11-12 2019-03-26 中电科仪器仪表有限公司 一种基于高分辨率示波器的can总线协议分析系统及方法
CN109712064A (zh) * 2017-04-24 2019-05-03 英特尔公司 使用低精度和高精度的混合推理
US20190347271A1 (en) * 2016-11-15 2019-11-14 Spirent Communications, Inc. SQL Interceptor For Use With Third Party Data Analytics Packages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102325129A (zh) * 2011-07-14 2012-01-18 广州致远电子有限公司 一项用于测量分析仪器的自定义协议解码技术
CN107209743A (zh) * 2015-02-06 2017-09-26 高通股份有限公司 串行总线的接收时钟校准
CN105959143A (zh) * 2016-05-18 2016-09-21 中国电子科技集团公司第四十研究所 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法
US20190347271A1 (en) * 2016-11-15 2019-11-14 Spirent Communications, Inc. SQL Interceptor For Use With Third Party Data Analytics Packages
CN109712064A (zh) * 2017-04-24 2019-05-03 英特尔公司 使用低精度和高精度的混合推理
CN109521942A (zh) * 2018-11-12 2019-03-26 中电科仪器仪表有限公司 一种基于高分辨率示波器的can总线协议分析系统及方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
史有义: "基于FPGA的逻辑分析仪的设计与实现", 《中国优秀硕士学位论文全文数据 信息科技辑》 *
王励等: "一种多窗口示波器采集系统的设计与实现", 《电子测量技术》 *
王励等: "逻辑分析仪高速采集系统的设计与实现", 《电子测量技术》 *
田万里等: "基于FPGA 的逻辑定时分析仪高速采集方法的设计", 《电子质量》 *
贾亮等: "基于FPGA高速数据采集与存储系统的设计", 《计算机测量与控制》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023236245A1 (zh) * 2022-06-06 2023-12-14 长鑫存储技术有限公司 逻辑分析解码方法及装置
CN119728815A (zh) * 2024-12-17 2025-03-28 成都玖锦科技有限公司 基于包络检测的协议解码和触发方法、数字示波器及介质

Similar Documents

Publication Publication Date Title
EP2294770B1 (en) Frequency responsive bus coding
CN103475362B (zh) 基于过采样的无需时钟恢复的数据恢复电路
CN101895699A (zh) 用于准实时信号分析仪的地面数字电视信号解调解码分析方法
WO2019209409A1 (en) Signal monitoring and measurement for a multi-wire, multi-phase interface
CN105116318B (zh) 一种逻辑分析仪中实现毛刺检测的方法
CN110928826A (zh) 一种低功耗数据传送模式的dphy总线协议解码与触发的方法
CN110542773B (zh) 一种具有区域触发功能的数字示波器
EP3846380B1 (en) Clock and data recovery circuit
US7889785B2 (en) Method, system and apparatus for quantifying the contribution of inter-symbol interference jitter on timing skew budget
CN111308147A (zh) 一种基于信息熵的数据采集装置
Patel et al. A robust UART architecture based on recursive running sum filter for better noise performance
CN103023529A (zh) 一种基于FPGA实现过采样Golay序列的同步检测的方法
CN105760800B (zh) 一种数据解码电路及数据解码方法
WO1999057842A1 (en) Jitter measurement
CN112859705A (zh) 一种基于fpga的高速数据采集系统
CN109633228B (zh) 一种示波器中采样方法、装置及示波器
CN214375920U (zh) 一种基于fpga的高速数据采集系统
US6628173B2 (en) Data and clock extractor with improved linearity
CN117370244A (zh) 一种usb数据解码电路、方法、芯片及系统
CN203691378U (zh) 基于过采样的无需时钟恢复的数据恢复电路
CN204790677U (zh) 一种抗干扰的时钟和数据恢复集成电路设计
CN104637540B (zh) 接收电路、接收电路的实现方法及ic卡
JP4320414B2 (ja) 符号判定装置及びその方法並びにプログラム
CN108362990A (zh) 片内高速信号抖动测试电路及方法
CN109921860B (zh) 一种超低功耗的pie编码解调方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200327