[go: up one dir, main page]

CN110797443B - 发光元件 - Google Patents

发光元件 Download PDF

Info

Publication number
CN110797443B
CN110797443B CN201910706098.5A CN201910706098A CN110797443B CN 110797443 B CN110797443 B CN 110797443B CN 201910706098 A CN201910706098 A CN 201910706098A CN 110797443 B CN110797443 B CN 110797443B
Authority
CN
China
Prior art keywords
semiconductor
light emitting
layer
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910706098.5A
Other languages
English (en)
Other versions
CN110797443A (zh
Inventor
陈昭兴
吕政霖
马逸伦
许启祥
洪孟祥
陈之皓
王心盈
林羿宏
洪国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to CN202510122888.4A priority Critical patent/CN120018656A/zh
Publication of CN110797443A publication Critical patent/CN110797443A/zh
Application granted granted Critical
Publication of CN110797443B publication Critical patent/CN110797443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)
  • Surgical Instruments (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一发光元件，包含一基板包含一上表面，一第一侧表面及一第二侧表面，其中基板的第一侧表面及第二侧表面分别连接至基板的上表面的两相对侧；一半导体叠层位于基板的上表面上，半导体叠层包含一第一半导体层，一第二半导体层，及一活性层位于第一半导体层及第二半导体层之间；一第一电极垫邻近发光元件的一第一边；以及一第二电极垫邻近发光元件的一第二边，其中自发光元件的一上视图观之，第一边及第二边位于发光元件的不同侧或相对侧，靠近第一边的第一半导体层包含一第一侧壁与基板的第一侧表面直接连接，且靠近第二边的第一半导体层包含一第二侧壁与基板的第二侧表面相隔一距离。

Description

发光元件
技术领域
本发明涉及一种发光元件，且特别是涉及一种倒装式发光元件，其包含一半导体叠层，一第一电极及一第二电极位于半导体叠层的同一侧。
背景技术
发光二极管(Light-Emitting Diode,LED)为固态半导体发光元件，其优点为功耗低，产生的热能低，工作寿命长，防震，体积小，反应速度快和具有良好的光电特性，例如稳定的发光波长。因此发光二极管被广泛应用于家用电器，设备指示灯，及光电产品等。
发明内容
本发明的一目的为提供一发光元件及其制造方法以提高发光元件的光取出效率。
本发明的另一目的为提供一种借助于半导体叠层侧面的图案以提高光取出效率的发光元件及其制造方法。
本发明的另一目的为提供一种有助于切割的识别图案及识别方法以提高生产良率的发光元件及其制造方法。
本发明的另一目的为提供一种可改善在封装装置上的可靠度的发光元件及其制造方法。
为达成上述至少一目的，根据本发明其中一实施例揭露一发光元件，包含一基板包含一上表面，一第一侧表面及一第二侧表面，其中基板的第一侧表面及第二侧表面分别连接至基板的上表面的两相对侧；一半导体叠层位于基板的上表面上，半导体叠层包含一第一半导体层，一第二半导体层，及一活性层位于第一半导体层及第二半导体层之间；一第一电极垫邻近发光元件的一第一边；以及一第二电极垫邻近发光元件的一第二边，其中自发光元件的一上视图观之，第一边及第二边位于发光元件的不同侧或相对侧，靠近第一边的第一半导体层包含一第一侧壁与基板的第一侧表面直接连接，靠近第二边的第一半导体层包含一第二侧壁与基板的第二侧表面相隔一距离以露出基板的上表面。
为达成上述至少一目的，根据本发明其中一实施例揭露一发光元件，包含一基板具有多个角落及多个边；一半导体叠层位于基板上；以及多个半导体结构分别位于基板的多个角落或多个边上，其中多个半导体结构与半导体叠层相隔一距离，且多个半导体结构彼此分离。
附图说明
图1为本发明一实施例所揭示的一发光元件1的上视图；
图2为本发明一实施例所揭示的发光元件1的制造流程图；
图3为沿着图1的切线a-a’的剖视图；
图3A为沿着图1的切线A-A’的剖视图；
图4为沿着图1的切线B-B’的剖视图；
图5为沿着图1的切线C-C’的剖视图；
图6A为图1的一部分X1的部分放大上视图；
图6B为沿着图6A的切线X1’-X1”的剖视图；
图6C为图1的一部分X2的部分放大上视图；
图6D为沿着图6C的切线X2’-X2”的剖视图；
图7为本发明一实施例所揭示的一发光元件2的上视图；
图8为本发明一实施例所揭示的发光元件2的制造流程图；
图9为沿着图7的切线D-D’的剖视图；
图9A为沿着图7的切线H-H’的剖视图；
图10为沿着图7的切线E-E’的剖视图；
图11为沿着图7的切线F-F’的剖视图；
图12为沿着图7的切线G-G’的剖视图；
图13A为本发明一实施例所揭示的一发光元件1A的制造方法的示意图；
图13B为本发明一实施例所揭示的发光元件1A的制造方法的示意图；
图13C为本发明一实施例所揭示的发光元件1A的上视图；
图14为依本发明一实施例的发光装置3的示意图；
图15为依本发明一实施例的发光装置4的示意图；
图16为本发明一实施例所揭示的一发光元件5的上视图；
图17为沿着图16的切线I-I’的剖视图；
图18为沿着图16的切线J-J’的剖视图。
符号说明
1，2，1A，5发光元件
2a第一发光单元
2b第二发光单元
3，4发光装置
10基板
100 上表面
101 第一侧表面
102 第二侧表面
103 第三侧表面
1031 第三侧表面的第一端
1032第三侧表面的第二端
104 第四侧表面
1041 第四侧表面的第一端
1042第四侧表面的第二端
11 沟槽
20 半导体叠层
200 孔部
200s 内表面
201 第一半导体层
202 第二半导体层
203 活性层
204 凹部
204a 第一凹部
204b 第二凹部
204s 外表面
204as外表面
204bs外表面
205 半导体平台
205a 第一半导体平台
205b 第二半导体平台
205c 半导体平台的角落
205e 半导体平台的外缘
2050 凹部平台
2051 凸部平台
2051c 第一角落
2051e 第一外缘
2052c 第二角落
2052e，2052e’ 第二外缘
20520 第二多个凹部平台
20521 第二多个凸部平台
2053e 第三外缘
2054e 第四外缘
2011 第一侧壁
2012 第二侧壁
2013 第三侧壁
2014 第四侧壁
206 半导体结构
2061 第一半导体结构
2062 第二半导体结构
2063 第三半导体结构
2064 第四半导体结构
221 第一识别结构
222 第二识别结构
223 第三识别结构
30 第一绝缘层
300 第一绝缘层开口
301 第一绝缘层第一开口
301w 最大长度
302 第一绝缘层第二开口
302w 最大长度
303 第一绝缘层第三开口
303a，303b第一绝缘层第三开口
40 接触电极
40a 第一接触电极
40b 第二接触电极
50 反射层
50a 第一反射层
50b 第二反射层
60 第二绝缘层
600 第二绝缘层开口
600a 第二绝缘层第一单元开口
600b 第二绝缘层第二单元开口
601 第二绝缘层第一开口
601w 最大长度
602 第二绝缘层第二开口
602w 最大长度
603 第二绝缘层第三开口
603a 第二绝缘层第三开口
603b 第二绝缘层第四开口
70 连接电极
701 第一连接端
702 第二连接端
703 第三连接端
71 下电极
71a 第一下电极
71b 第二下电极
71s 顶面
72 上电极
72b 第二上电极
72s 顶面
80 第三绝缘层
801 第三绝缘层第一开口
802 第三绝缘层第二开口
91 第一电极垫
92 第二电极垫
1000，1001位置
2000，2001位置
3000，3001位置
θ1 第一角度
θ2 第二角度
θ3 第三角度
θ4 第四角度
C1 第一角落
C2 第二角落
C3 第三角落
C4 第四角落
D 间距
D1 第一间距
D2 第二间距
d1，d2 距离
w1，w2 宽度
E1 第一边
E2 第二边
E3 第三边
E4 第四边
L1 第一最短距离
L2 第二最短距离
L3 第三最短距离
L4 第四最短距离
101A 第一边
102A 第二边
103A 第三边
104A 第四边
S1 第一斜面
S2 第二斜面
Z1，Z2 切割道
t1 上表面
b1 下表面51封装基板
511第一垫片
512第二垫片
53绝缘部
54反射结构
602灯罩
604反射镜
606承载部
608发光体
610发光模块
612灯座
614散热片
616连接部
618电连接元件
具体实施方式
为了使本发明的叙述更加详尽与完备，请参照下列实施例的描述并配合相关图示。但是，以下所示的实施例用于例示本发明的发光元件，并非将本发明限定于以下的实施例。又，本说明书记载于实施例中的构成零件的尺寸、材质、形状、相对配置等在没有限定的记载下，本发明的范围并非限定于此，而仅是单纯的说明而已。且各图示所示构件的大小或位置关系等，会由于为了明确说明有加以夸大的情形。更且，再以下的描述中，为了适切省略详细说明，对于同一或同性质的构件用同一名称、符号显示。
图1为本发明一实施例所揭示的一发光元件1的上视图。图2为本发明一实施例所揭示的发光元件1的制造流程图。图3为沿着图1的切线a-a’的剖视图。图3A为沿着图1的切线A-A’的剖视图。图4为沿着图1的切线B-B’的剖视图。图5为沿着图1的切线C-C’的剖视图。发光元件1的结构可提高光取出效率。
如图1、图3及图3A所示，一发光元件1，包含一基板10包含一上表面100，一第一侧表面101，一第二侧表面102，一第三侧表面103及一第四侧表面104。基板10的第一侧表面101及第二侧表面102位于基板10的上表面100的两相对侧，以及基板10的第三侧表面103及第四侧表面104位于基板10的上表面100的另外两相对侧。第一侧表面101、第二侧表面102、第三侧表面103及第四侧表面104构成基板10的一外围。
发光元件1，包含一半导体叠层20位于基板10的上表面100上，半导体叠层20包含一第一半导体层201，一第二半导体层202，及一活性层203位于第一半导体层201及第二半导体层202之间。
再一实施例中，发光元件1可以具有多边形，例如三角形、六角形、矩形或正方形的外形。由上视图观之，发光元件1的尺寸例如可以是1000μm×1000μm或700μm×700μm的正方形形状或类似大小的矩形形状，但不特别限定于此。
基板10可以为一成长基板，包括用以外延成长磷化铝镓铟(AlGaInP)的砷化镓(GaAs)晶片，或用以成长氮化镓(GaN)、氮化铟镓(InGaN)或氮化铝镓(AlGaN)的蓝宝石(Al2O3)晶片、氮化镓(GaN)晶片碳化硅(SiC)晶片、或氮化铝(AlN)晶片。在另一实施例中，基板10可以为一支撑基板，原先用以外延成长半导体叠层20的成长基板可以依据应用的需要而选择性地移除，再将半导体叠层20移转至前述的支撑基板。
支撑基板包括导电材料，例如硅(Si)、铝(Al)、铜(Cu)、钨(W)、钼(Mo)、金(Au)、银(Ag)，碳化硅(SiC)或上述材料的合金，或导热材料，例如金刚石(diamond)、石墨(graphite)、或氮化铝。并且，虽然图未显示，但是基板10与半导体叠层20相接的一面可以具有增加粗糙化的表面，粗糙化的表面可以为具有不规则形态的表面或具有规则形态的表面，例如相对于上表面100，具有多个凸出或凹陷于上表面100的半球形状的面，具有多个凸出或凹陷于上表面100的圆锥形状的面，或者具有多个凸出或凹陷于上表面100的多边锥形状的面。
在本发明的一实施例中，通过有机金属化学气相沉积法(MOCVD)、分子束外延(MBE)、氢化物气相沉积法(HVPE)、物理气相沉积法(PVD)或离子电镀方法以于基板10上形成具有光电特性的半导体叠层20，例如发光(light-emitting)叠层，其中物理气象沉积法包含溅镀(Sputtering)或蒸镀(Evaporation)法。
在本发明的一实施例中，半导体叠层20还可包含一缓冲层(图未示)位于第一半导体层201和基板10之间，用以释放基板10和半导体叠层20之间因材料晶格不匹配而产生的应力，以减少差排及晶格缺陷，进而提升外延品质。缓冲层可为一单层或包含多层的结构。在一实施例中，可选用PVD氮化铝(AlN)作为缓冲层，形成于半导体叠层20及基板10之间，用以改善半导体叠层20的外延品质。在一实施例中，用以形成PVD氮化铝(AlN)的靶材由氮化铝所组成。在另一实施例中，使用由铝组成的靶材，在氮源的环境下与铝靶材反应性地形成氮化铝。在一实施例中，缓冲层包括多个子层(图未示)。子层包括相同材料或不同材料。在一实施例中，缓冲层包括两个子层，其中第一子层的生长方式为溅镀，第二子层的生长方式为MOCVD。在一实施例中，缓冲层另包含第三子层。其中第三子层的生长方式为MOCVD，第二子层的生长温度高于或低于第三子层的生长温度。在一实施例中，第一、第二及第三子层包括相同的材料，例如氮化铝。
通过改变半导体叠层20中一层或多层的物理及化学组成以调整发光元件1发出光线的波长。半导体叠层20的材料包含Ⅲ-Ⅴ族半导体材料，例如AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P，其中0≤x，y≤1；(x+y)≤1。当半导体叠层20的材料为AlInGaP系列材料时，可发出波长介于610nm及650nm之间的红光，或波长介于530nm及570nm之间的绿光。当半导体叠层20的材料为InGaN系列材料时，可发出波长介于400nm及490nm之间的蓝光。当半导体叠层20的材料为AlGaN系列或AlInGaN系列材料时，可发出波长介于400nm及250nm之间的紫外光。
第一半导体层201和第二半导体层202可为包覆层(cladding layer)，两者具有不同的导电型态、电性、极性，或依掺杂的元素以提供电子或空穴，例如第一半导体层201为n型电性的半导体，第二半导体层202为p型电性的半导体。活性层203形成在第一半导体层201和第二半导体层202之间，电子与空穴于一电流驱动下在活性层203复合，将电能转换成光能，以发出一光线。活性层203可为单异质结构(single heterostructure,SH)，双异质结构(double heterostructure,DH)，双侧双异质结构(double-side doubleheterostructure,DDH)，或是多层量子阱结构(multi-quantum well,MQW)。活性层203的材料可为中性、p型或n型电性的半导体。第一半导体层201、第二半导体层202、或活性层203可为一单层或包含多层的结构。
如图2及图3所示，在半导体叠层20上进行选择性蚀刻，形成孔部200、凹部204及半导体平台205于半导体叠层20上。举例而言，通过涂布光致抗蚀剂，并接着经由现有的图案化制作工艺来移除部分光致抗蚀剂以形成孔部200、凹部204及半导体平台205的光致抗蚀剂图案。再通过光致抗蚀剂图案作为蚀刻掩模以进行蚀刻制作工艺，形成孔部200，凹部204及半导体平台205。具体而言，半导体平台205通过移除部分的第二半导体层202及活性层203，以形成包含第一半导体层201、第二半导体层202及活性层203的结构。孔部200及凹部204通过移除部分的第二半导体层202及活性层203，以分别露出第一半导体层201。在蚀刻制作工艺之后再移除剩余的光致抗蚀剂图案。
如图3所示，半导体平台205包含一上表面t1及一下表面b1，活性层203包含一第一上表面203t及一第二下表面203b，其中活性层203的第一上表面203t比第二下表面203b更靠近半导体平台205的上表面t1，半导体平台205的上表面t1和活性层203的第一上表面之间203t包含一第一厚度，半导体平台205的下表面b1和活性层203的第二下表面203b之间包含一第二厚度，且第二厚度大于第一厚度。
在另一实施例中(图未示)，当半导体叠层20自成长基板被移转至支撑基板时，各个半导体平台205包含一上表面t1及一下表面b1，活性层203包含一第一上表面203t及一第二下表面203b，其中半导体平台205的上表面t1及活性层203的第一上表面203t分别较半导体平台的下表面b1及活性层203的第二下表面203b靠近支撑基板，半导体平台205的上表面t1和活性层203的第一上表面203t之间包含一第一厚度，半导体平台205的下表面b1和活性层203的第二下表面203b之间包含一第二厚度，且第二厚度大于第一厚度。
如图1所示，自发光元件1的一上视图观之，发光元件1的基板10包含多个角落及多个边，其中任一角落由两相邻的边所构成。多个角落包含一第一角落C1、一第二角落C2、一第三角落C3及一第四角落C4。多个边包含一第一边E1、一第二边E2、一第三边E3及一第四边E4。
如图1及图2所示，半导体平台205的一外缘205e包含邻近第一边E1的第一外缘2051e与邻近第二边E2的第二外缘2052e。为了增加发光元件1的发光面积及光取出效率，与邻近第二边E2的第二外缘2052e相比，邻近第一边E1的第一外缘2051e包含多个凹部平台2050与多个凸部平台2051。多个凹部平台2050与多个凸部平台2051彼此交替排列。
如图1所示，第一外缘2051e的凸部平台2051的一边与第一边E1之间包含一第一间距D1小于第二外缘2052e与第二边E2之间的一第二间距D2。
多个凹部平台2050与多个凸部平台2051的轮廓构成第一外缘2051e。在发光元件1的上视图下，第一外缘2051e可为波浪形、锯齿形或方波形。根据多个凹部平台2050及多个凸部平台2051的配置位置可以决定后续绝缘层开口、接触层、或电极层的位置。通过半导体叠层20侧面的图案设计可提高发光元件的光取出效率。
如图1及图2所示，半导体平台205的角落205c可以圆弧化以避免电流局部集中于发光元件1的角落。
如图2所示，凹部204位于半导体叠层20的最外侧，其中凹部204通过连续或不连续地露出半导体叠层20最外侧的第一半导体层201的表面以连续或不连续地围绕半导体平台205的第二半导体层202及活性层203。
在另一实施例中(图未示)，凹部204通过不连续地露出半导体叠层20最外侧的第一半导体层201的表面以不连续地围绕半导体平台205的第二半导体层202及活性层203。
如图1及图2所示，孔部200位于半导体叠层20的内侧，并为凹部204所环绕。换言之，孔部200为第二半导体层202及活性层203所围绕。自发光元件1的一上视图观之，孔部200的形状包含椭圆形、圆形、矩形或其他任意形状。
发光元件1包含多个孔部200，且多个孔部200的数量及配置位置并不限定，可以按照一定的间隔有规律地排列，使电流可沿水平方向均匀地分散。多个孔部200可排列成多列以成一阵列，任相邻两列或每相邻两列上的孔部200可彼此对齐或是错开。根据多个孔部200的配置位置可以决定后续接触层、电极层的位置。
如图3所示，孔部200包含一第一斜面S1，其相对于第一半导体层201的内表面200s而言具有一范围内的斜角，例如10度至80度的角度。凹部204包含一第二斜面S2，其相对于第一半导体层201的外表面204s而言具有一范围内的斜角，例如10度至80度的角度。若角度小于10度，过低的斜率会减少活性层203的面积，而活性层203面积的减少会造成发光元件的亮度减少。若角度大于80度则可能导致后续的绝缘层及金属层无法完全覆盖第一半导体层201、第二半导体层202、及/或活性层203的侧壁，因而产生膜层的破裂。
在本发明的一实施例中，第二斜面S2相对于第一半导体层201的外表面204s而言，具有一斜角介于20度至75度之间，较佳介于30度至65度之间，更佳介于40度至55度之间。
图3为沿着图1的切线a-a’的剖视图。如图3所示，靠近第四边E4的第一半导体层201包含一第一侧壁2011连接至基板10的上表面100或与基板10的第四侧表面104直接连接。靠近第二边E2的第一半导体层201包含一第二侧壁2012倾斜于基板10的上表面100并与基板10的第二侧表面102相隔一间距D以露出基板10的上表面100。
图3A为沿着图1的切线A-A’的剖视图。如图3A所示，靠近第一边E1的第一半导体层201包含一第一侧壁2011连接至基板10的上表面100，与基板10的第一侧表面101相隔一次间距D’以露出基板10的上表面100。靠近第二边E2的第一半导体层201包含一第二侧壁2012倾斜于基板10的上表面100并与基板10的第二侧表面102相隔一间距D以露出基板10的上表面100，其中次间距D’小于间距D。
在发明的一实施例中，如图1所示，第一半导体层201包含多个第一侧壁2011与多个第二侧壁2012以构成第一半导体层201的一外围。多个第一侧壁2011分别邻近第一边E1、第三边E3及第四边E4，多个第二侧壁2012分别邻近第二边E2、第三边E3及第四边E4。自发光元件1的一上视观之，邻近第三边E3及第四边E4的多个第一侧壁2011的一个与多个第二侧壁2012的一个可通过一侧壁201s以彼此相连接。所述侧壁201s可为一平面或一弧面。所述侧壁201s以一斜角分别与第一侧壁2011及第二侧壁2012相连接以增加发光元件1的光摘出效率。
在发明的一实施例中，邻近第一边E1的第一侧壁2011与基板10的第一侧表面101相隔一次间距D’以露出基板10的上表面100。靠近第二边E2的第二侧壁2012与基板10的第二侧表面102相隔一间距D以露出基板10的上表面100。次间距D’小于间距D。邻近第三边E3及第四边E4的第一侧壁2011分别直接连接至基板10的第三侧表面103及第四侧表面104。邻近第三边E3及第四边E4的第二侧壁2012分别倾斜于基板10的上表面100并与基板10的第二侧表面102相隔一间距D以露出基板10的上表面100。
在发明的一实施例中(图未示)，邻近第一边E1、第三边E3及第四边E4的第一侧壁2011分别直接连接至基板10的第一侧表面101、第三侧表面103及第四侧表面104。邻近第二边E2、第三边E3及第四边E4的第二侧壁2012分别倾斜于基板10的上表面100并与基板10的第二侧表面102、第三侧表面103及第四侧表面104相隔一间距D以露出基板10的上表面100。
在发明的一实施例中(图未示)，多个第一侧壁2011分别邻近第一边E1及第三边E3，多个第二侧壁2012分别邻近第二边E2及第四边E4。所述侧壁201s以一斜角分别位于第三角落C3及第四角落C4，且分别与第一侧壁2011及第二侧壁2012相连接。
在发明的一实施例中，如图1所示，多个第一侧壁2011及多个第二侧壁2012可根据发光元件1的形状，例如圆形、三角形、六角形、矩形或正方形的外形调整。在发明的一实施例中，多个第一侧壁2011所包围及多个第二侧壁2012所在的位置可依使用者设计调整，不被上述所限制，以后续制作工艺可操作为前提，例如多个第一侧壁2011所包围及多个第二侧壁2012各别所包围的面积能容纳后续的电极垫设置。
在发明的一实施例中，如图3所示，间距D较佳大于5μm且小于50μm，更佳小于30μm。间距D所露出的基板10的上表面100为一粗糙面。粗糙面可以为具有不规则形态的表面或具有规则形态的表面，例如具有多个凸出或凹陷于上表面100的半球形状的面，具有多个凸出或凹陷于上表面100的圆锥形状的面，或者具有多个凸出或凹陷于上表面100的多边锥形状的面。
如图3所示，第一半导体层201的第一侧壁2011与基板10的上表面100之间包含一第一角度θ1，第一半导体层201的第二侧壁2012与基板10的上表面100之间包含一第二角度θ2，且第二角度θ2不同于第一角度θ1。
在发明的一实施例中，第一角度θ1大于第二角度θ2。
在发明的一实施例中，第一角度θ1介于70゜～90゜之间。第二角度θ2介于20゜～70゜之间。
在发明的一实施例中，第一角度θ1与第二角度θ2之间的角度差异大于20゜。
图16为本发明一实施例所揭示的一发光元件5的上视图。图17为沿着图16的切线I-I’的剖视图。图18为沿着图16的切线J-J’的剖视图。发光元件5与发光元件1具有大致相同的结构，因此对于图16～图18的发光元件5与图1～图6D的发光元件1具有相同名称、标号的构造，表示为相同的结构、具有相同的材料、或具有相同的功能，在此会适当省略说明或是不再赘述。
一发光元件5，包含一基板10包含一上表面100，一第一侧表面101，一第二侧表面102，一第三侧表面103及一第四侧表面104。基板10的第一侧表面101及第二侧表面102位于基板10的上表面100的两相对侧，以及基板10的第三侧表面103及第四侧表面104位于基板10的上表面100的另外两相对侧。第一侧表面101、第二侧表面102、第三侧表面103及第四侧表面104构成基板10的一外围。
如图16所示，自发光元件5的一上视图观之，发光元件5的基板10包含多个角落及多个边，其中任一角落由两相邻的边所构成。多个角落包含一第一角落C1、一第二角落C2、一第三角落C3及一第四角落C4。多个边包含一第一边E1、一第二边E2、一第三边E3及一第四边E4。
半导体平台205的一外缘205e包含邻近第一边E1的第一外缘2051e；邻近第二边E2的第二外缘2052e’；邻近第三边E3的第三外缘2053e；以及邻近第四边E4的第四外缘2054e。
为了增加发光元件5的发光面积及光取出效率，邻近第一边E1的第一外缘2051e包含多个凹部平台2050与多个凸部平台2051。多个凹部平台2050与多个凸部平台2051彼此交替排列。邻近第二边E2的第二外缘2052e’包含第二多个凹部平台20520与第二多个凸部平台20521。第二多个凹部平台20520与第二多个凸部平台20521彼此交替排列。在发光元件5的上视图下，第一外缘2051e与第二外缘2052e’可为波浪形、锯齿形或方波形。
自发光元件5的上视图观之，多个凹部平台2050的数目大于第二多个凹部平台20520的数目。多个凸部平台2051的数目大于第二多个凸部平台20521的数目。
第三边E3于靠近第一边E1的部分的第三外缘2053e包含多个凹部平台2050与多个凸部平台2051，其中多个凹部平台2050与多个凸部平台2051彼此连续的交替排列。在一实施例中，第三外缘2053e的多个凹部平台2050与多个凸部平台2051的轮廓与第一外缘2051e的多个凹部平台2050与多个凸部平台2051的轮廓相同或不同。
第三边E3于靠近第二边E2的部分的第三外缘2053e包含第二多个凹部平台20520与第二多个凸部平台20521，其中第二多个凹部平台20520与第二多个凸部平台20521彼此连续的交替排列。在一实施例中，第三外缘2053e的第二多个凹部平台20520与第二多个凸部平台20521的轮廓与第二外缘2052e’的第二多个凹部平台20520与第二多个凸部平台20521的轮廓相同或不同。连续交替排列的多个凹部平台2050及多个凸部平台2051与连续交替排列的第二多个凹部平台20520与第二多个凸部平台20521构成第三外缘2053e的轮廓。在发光元件5的上视图下，第三外缘2053e的轮廓可为波浪形、锯齿形或方波形。
第四边E4于靠近第一边E1的部分的第四外缘2054e包含多个凹部平台2050与多个凸部平台2051，其中多个凹部平台2050与多个凸部平台2051彼此连续的交替排列。在一实施例中，第四外缘2054e的多个凹部平台2050与多个凸部平台2051的轮廓与第一外缘2051e的多个凹部平台2050与多个凸部平台2051的轮廓相同或不同。
第四边E4于靠近第二边E2的部分的第四外缘2054e包含第二多个凹部平台20520与第二多个凸部平台20521，其中第二多个凹部平台20520与第二多个凸部平台20521彼此连续的交替排列。在一实施例中，第四外缘2054e的第二多个凹部平台20520与第二多个凸部平台20521的轮廓与第二外缘2052e’的第二多个凹部平台20520与第二多个凸部平台20521的轮廓相同或不同。连续交替排列的多个凹部平台2050及多个凸部平台2051与连续交替排列的第二多个凹部平台20520与第二多个凸部平台20521构成第四外缘2054e的轮廓。在发光元件5的上视图下，第四外缘2054e的轮廓可为波浪形、锯齿形或方波形。
如图16所示，第一外缘2051e的凸部平台2051的一边与第一边E1之间包含一第一间距D1小于第二外缘2052e的凸部平台20521的一边与第二边E2之间的一第二间距D2’。
自发光元件5的上视图观之，第一外缘2051e的凸部平台2051的一边与凹部平台2050的一边之间包含一间距D0。第二外缘2052e的第二多个凹部平台20520与第二多个凸部平台20521之间包含一间距D0’。在本发明的一实施例中，间距D0与间距D0’包含相同的距离。在本发明的另一实施例中，间距D0与间距D0’包含不同的距离。
根据多个凹部平台2050、多个凸部平台2051、第二多个凹部平台20520与第二多个凸部平台20521的配置位置可以决定后续绝缘层开口、接触层、或电极层的位置。通过半导体叠层20侧面的图案设计可提高发光元件5的光取出效率。
凹部204位于半导体叠层20的最外侧，其中凹部204通过连续或不连续地露出半导体叠层20最外侧的第一半导体层201的表面以连续或不连续地围绕半导体平台205的第二半导体层202及活性层203。
孔部200位于半导体叠层20的内侧，并为凹部204所环绕。换言之，孔部200为第二半导体层202及活性层203所围绕。自发光元件5的一上视图观之，孔部200的形状包含椭圆形、圆形、矩形或其他任意形状。
如图17所示，靠近第一边E1的第一半导体层201包含一第一侧壁2011连接至基板10的上表面100，与基板10的第一侧表面101相隔一次间距D’以露出基板10的上表面100。靠近第二边E2的第一半导体层201包含一第二侧壁2012倾斜于基板10的上表面100并与基板10的第二侧表面102相隔一间距D以露出基板10的上表面100。次间距D’小于间距D。
如图18所示，靠近第四边E4的第一半导体层201包含一第一侧壁2011连接至基板10的上表面100或与基板10的第四侧表面104直接连接。靠近第二边E2的第一半导体层201包含一第二侧壁2012倾斜于基板10的上表面100并与基板10的第二侧表面102相隔一间距D以露出基板10的上表面100。
间距D较佳大于5μm且小于50μm，更佳小于30μm。间距D所露出的基板10的上表面100为一粗糙面。粗糙面可以为具有不规则形态的表面或具有规则形态的表面，例如具有多个凸出或凹陷于上表面100的半球形状的面，具有多个凸出或凹陷于上表面100的圆锥形状的面，或者具有多个凸出或凹陷于上表面100的多边锥形状的面。
发光元件5与发光元件1的第三边E3及第四边E4包含实质相同的结构。发光元件5于邻近第三边E3的第一半导体层201的侧表面结构包含第一侧壁2011及第二侧壁2012，其中第一侧壁2011直接连接至基板10的第三侧表面103，第二侧壁2012倾斜于基板10的上表面100并与基板10的第三侧表面103相隔一间距D以露出基板10的上表面100，并且与第一侧壁2011相比，第二侧壁2012较靠近于第二边E2。发光元件5于邻近第四边E4的第一半导体层201的侧表面结构包含第一侧壁2011及第二侧壁2012，其中第一侧壁2011直接连接至基板10的第四侧表面104，及第二侧壁2012分别倾斜于基板10的上表面100并与基板10的第四侧表面104相隔一间距D以露出基板10的上表面100，并且与第一侧壁2011相比，第二侧壁2012较靠近于第二边E2。
如图1、图2、图3、图17及图18所示，在半导体叠层20上形成一第一绝缘层30。通过选择性蚀刻的方法在孔部200内形成第一绝缘层开口300以露出孔部200内的第一半导体层201，在邻近第一边E1的凹部204上形成一或多个第一绝缘层第一开口301以露出第一半导体层201，在邻近第二边E2的凹部204上形成一或多个第一绝缘层第二开口302以露出凹部204内的第一半导体层201，且在第二半导体层202上形成第一绝缘层第三开口303。第一绝缘层开口300附近的第一绝缘层30覆盖孔部200外的部份第二半导体层202，以及孔部200内的第一斜面S1。凹部204附近的第一绝缘层30覆盖凹部204外的部份第二半导体层202，以及凹部204的第二斜面S2。
如图1及图2所示，为了使第一绝缘层第一开口301及第一绝缘层第二开口302露出相同面积的第一半导体层201，邻近第二边E2的第一绝缘层第二开口302包含一最大长度302w大于邻近第一边E1的第一绝缘层第一开口301的最大长度301w。
第一绝缘层30可由具有光穿透性的绝缘材料形成。举例而言，第一绝缘层30包含SiOx。
在一实施例中，第一绝缘层30的厚度可为1000埃至20000埃。
在一实施例中，第一绝缘层30的材料选择SiO2、TiO2、SiNx等材料，若第一绝缘层30的厚度小于1000埃，较薄的厚度可能会使得第一绝缘层30的绝缘性质变弱。如图2、图3、图4、图17及图18所示，第一绝缘层30是形成在经蚀刻后的第一斜面S1及第二斜面S2上，顺应斜面覆盖形成的第一绝缘层30也具有特定的斜率，若是第一绝缘层30的厚度小于1000埃，可能会产生膜层的破裂。
在一实施例中，第一绝缘层30的材料选择SiO2、TiO2、SiNx等材料，若第一绝缘层30的厚度超过20000埃，会增加在第一绝缘层30上进行选择性蚀刻的困难度。然而以上实施例不排除其他具有良好覆盖延伸性材料或者具有高选择性蚀刻的材料可避免上述第一绝缘层30过薄或过厚产生的问题。
如图3、图3A、图4、图5、图17及图18所示，第一绝缘层30具有一侧表面，其相对于经由选择性蚀刻所暴露的第一半导体层201的内表面200s或外表面204s的水平延伸面而言为一斜面，此斜面相对于经由选择性蚀刻所暴露的第一半导体层201的内表面200s或表面204s的水平延伸面而言，具有介于10度至70度之间的斜角。
若第一绝缘层30的侧表面的斜角小于10度，则将减少第一绝缘层30的实质厚度。因此，可能存在难以确保绝缘性质的问题。
若第一绝缘层30的侧表面的斜角大于70度，则可能导致后续的绝缘层及金属层无法完全覆盖，因而产生膜层的破裂。
在本发明的一实施例中，第一绝缘层30的侧表面的斜角介于20度至75度之间，较佳介于30度至65度之间，更佳介于40度至55度之间。
如图3、图3A、图4、图5、图17及图18所示，在第二半导体层202上形成一接触电极40。换言之，接触电极40形成于第一绝缘层第三开口303中。接触电极40包含透明电极。透明电极的材料包含透光性导电氧化物或是透光性金属。透光性导电氧化物包含氧化铟锡(indium tin oxide，ITO)、氧化锌(zinc oxide，ZnO)、氧化锌铟锡(zinc indium tinoxide，ZITO)、氧化铟锌(zinc indium oxide，ZIO)、氧化锌锡(zinc tin oxide，ZTO)、氧化镓铟锡(gallium indium tin oxide，GITO)、氧化铟镓(galliumindium oxide，GIO)、或是氧化锌镓(gallium zinc oxide，GZO)。透光性导电氧化物可包括各种掺杂剂，例如铝掺杂氧化锌(aluminum doped zinc oxide，AZO)或是氟掺杂氧化锡(fluorine doped tinoxide，FTO)。透光性金属包含镍(Ni)或金(Au)。
接触电极40的厚度并无限制，但可具有约0.1nm至1000nm的厚度。在一实施例中，接触电极40的材料选择透光性导电氧化物，若接触电极40的厚度小于0.1nm，则由于厚度太薄而不能有效地与第二半导体层202形成欧姆接触。并且，若接触电极40的厚度大于200nm，则由于厚度太厚而部分吸收活性层203所发出光线，从而导致发光元件1的亮度减少的问题。由于接触电极40具有上述范围的厚度，因此可使电流顺利地沿水平方向分散而提高发光元件1的电性能。然而以上实施例不排除其他具有横向电流扩散的材料。
如图2、图3、图3A、图17及图18所示，接触电极40形成于第二半导体层202的大致整个面，并与第二半导体层202形成低电阻接触，例如欧姆接触，因此电流可以通过接触电极40以均匀地扩散通过第二半导体层202。在一实施例中，自发光元件1的剖视图观之，接触电极40包含一最外侧，其与凹部204的第二斜面S2相隔一水平距离小于20μm，较佳小于10μm，更佳小于5μm。
如图2、图3、图3A、图17及图18所示，在接触电极40上形成一反射层50。反射层50的材料包含铝(Al)、银(Ag)、铑(Rh)或铂(Pt)等金属或上述材料的合金。反射层50用来反射光线，且使经反射的光线朝向基板10而向外射出，其中被反射的光是由活性层203所产生。
在另一实施例中，可省略接触电极40的形成步骤。在第一绝缘层第三开口303中形成反射层50，反射层50可与第二半导体层202形成欧姆接触。
在一实施例中，自发光元件的剖视图观之，如图3、图3A、图4、图5、图17及图18所示，反射层50包含一最外侧，其与凹部204之第二斜面S2相隔一水平距离小于20μm，较佳小于10μm，更佳小于5μm。
在一实施例中，反射层50可为一或多层的结构，多层的结构例如一布拉格反射结构。
在一实施例中，反射层50的侧表面相对于第二半导体层202的上表面为一斜面，此斜面相对于第二半导体层202的表面可具有10度至60度的斜角。反射层50的材料选择银(Ag)，若反射层50的斜角小于10度，则非常平缓的斜率会降底光的反射效率。此外，小于10度的斜角也难以确保厚度均匀性。若反射层50的斜角大于60度，则大于60度的斜角可能导致后续膜层产生破裂。然而以上实施例不排除其他具有高反射率的材料。
反射层50的斜角调整可通过改变基板的配置及热沉积制作工艺中的金属原子的前进方向来达成。例如调整基板的位置，使基板的表面相对于蒸镀或溅镀的沉积方向而言为一倾斜的表面。
在一实施例中，在反射层50上形成一阻障层(图未示)以包覆反射层50的上表面及侧表面，避免反射层50表面氧化，因而劣化反射层50的反射率。阻障层的材料包含金属材料，例如钛(Ti)、钨(W)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铬(Cr)、铂(Pt)等金属或上述材料的合金。阻障层可为一或多层的结构，多层结构例如为钛(Ti)/铝(Al)，及/或镍钛合金(NiTi)/钛钨合金(TiW)。在本发明的一实施例中，阻障层包含钛(Ti)/铝(Al)的叠层结构以及镍钛合金(NiTi)/钛钨合金(TiW)的叠层结构，其中钛(Ti)/铝(Al)的叠层结构位于远离反射层50的一侧，及镍钛合金(NiTi)/钛钨合金(TiW)的叠层结构于靠近反射层50的一侧。在本发明的一实施例中，反射层50及阻障层的材料优选地包含金(Au)以外、或铜(Cu)以外的金属材料。
阻障层的叠层结构选择镍钛合金(NiTi)/钛钨合金(TiW)/铂(Pt)/钛(Ti)/铝(Al)/钛(Ti)/铝(Al)/铬(Cr)/铂(Pt)，阻障层可具有相对于第二半导体层202的表面为10度至60度的斜角。在一实施例中，若阻障层的斜角小于10度，则非常平缓的斜率无法完全包覆反射层50。此外，小于10度的斜角也难以确保厚度均匀性。若阻障层的斜角大于60度，则大于60度的斜角可能导致后续膜层产生破裂。
在一实施例中，反射层50或阻障层的厚度优选为100nm至lμm。若反射层50或阻障层的厚度小于100nm，则无法有效反射活性层203所发出的光线。并且，若反射层50或阻障层的厚度大于lμm，则因过多的生产制造时间而导致制造上的损失。
为了包覆反射层50的上表面及侧表面，阻障层包含一底面以与第二半导体层202及/或接触电极40相接触。
如图2、图3、图3A、图4、图17及图18所示，在半导体叠层20上形成一第二绝缘层60，且通过选择性蚀刻的方法在孔部200内形成一第二绝缘层开口600以露出孔部200内的第一半导体层201，在邻近第一边E1的凹部204上形成多个第二绝缘层第一开口601以露出第一半导体层201，在邻近第二边E2的凹部204上形成多个第二绝缘层第二开口602以露出部分的基板10及凹部204内的第一半导体层201，且在第二半导体层202上形成第二绝缘层第三开口603以露出部分的第二半导体层202、反射层50及/或阻障层。剩下的区域通过第二绝缘层60所屏蔽。
如图1及图2所示，为了使第二绝缘层第一开口601及第二绝缘层第二开口602露出相同面积的第一半导体层201，邻近第二边E2的第二绝缘层第二开口602包含一最大长度602w大于邻近第一边E1的第二绝缘层第一开口601的最大长度601w。
第二绝缘层60可由具有光穿透性的绝缘材料形成。举例而言，第二绝缘层60包含SiOx。
在一实施例中，第二绝缘层60的厚度可为1000埃至60000埃。
在一实施例中，第二绝缘层60的材料选择SiO2、TiO2、SiNx等材料，若第二绝缘层60的厚度小于1000埃，较薄的厚度可能会使得第二绝缘层60的绝缘性质变弱。具体而言，第二绝缘层60是形成在经蚀刻后的第一斜面S1及第二斜面S2上，顺应斜面覆盖形成的第二绝缘层60也具有特定的斜率，若是第二绝缘层60的厚度小于1000埃，可能会产生膜层的破裂。
在一实施例中，第二绝缘层60的材料选择SiO2、TiO2、SiNx等材料，若第二绝缘层60的厚度超过60000埃，会增加在第二绝缘层60上进行选择性蚀刻的困难度。然而以上实施例不排除其他具有良好覆盖延伸性材料或者具有高选择性蚀刻的材料可避免上述第二绝缘层60过薄或过厚产生的问题。
如图3、图3A、图4、图5、图17及图18所示，第二绝缘层60具有一侧表面，其相对于经由选择性蚀刻所暴露的第一半导体层201的内表面200s或外表面204s的水平延伸面而言为一斜面，此斜面相对于经由选择性蚀刻所暴露的第一半导体层201的内表面200s或表面204s的水平延伸面而言，具有介于10度至70度之间的斜角。
若第二绝缘层60的侧表面的斜角小于10度，则将减少第二绝缘层60的实质厚度。因此，可能存在难以确保绝缘性质的问题。
若第二绝缘层60的侧表面的斜角大于70度，则可能导致后续的绝缘层及金属层无法完全覆盖，因而产生膜层的破裂。
在本发明的一实施例中，第二绝缘层60的侧表面的斜角介于20度至75度之间，较佳介于30度至65度之间，更佳介于40度至55度之间。
第二绝缘层60的第二绝缘层开口600、第二绝缘层第一开口601、第二绝缘层第二开口602及第二绝缘层第三开口603的形成位置分别对应于第一绝缘层开口300、第一绝缘层30的第一绝缘层第一开口301、第一绝缘层第二开口302及第一绝缘层第三开口303。
如图2、图3、图3A、图4、图17及图18所示，下电极71形成于第二绝缘层60上，且延伸形成于一或多个第二绝缘层开口600中，与位于孔部200内的第一半导体层201直接接触，并与发光元件1的第一半导体层201构成电连接。下电极71沿着第一斜面S1自半导体平台205延伸覆盖至孔部200内的第一半导体层201。并且，如图4及图5所示，下电极71自半导体平台205沿伸，覆盖邻近第一边E1的第二绝缘层第一开口601及邻近第二边E2的第二绝缘层第二开口602，与位于凹部204的第一半导体层201直接接触，使电流可以在发光元件1的外边缘进行均匀的扩散。
如图1、图2、图4及图16所示，多个凹部平台2050与多个凸部平台2051彼此交替排列，两个不连续凸部平台2051之间的凹部平台2050露出第一半导体层201。下电极71覆盖多个凸部平台2051，沿着第二斜面S2以覆盖露出于凹部204的第一半导体层201的外表面204s。
为了使电流可以在发光元件1的外边缘进行均匀的扩散，如图1、图2及图4所示，多个第二绝缘层第一开口601以固定间隔设置。相邻两个第二绝缘层第一开口601之间的距离d1可以大于第二绝缘层第一开口601的宽度w1的n倍，d1＝(1+n)w1，其中n可为整数或非整数。例如大于0.5倍以上，较佳为一倍以上，更佳为二倍以上。
如图5所示，多个第二绝缘层第二开口602不连续地露出第一半导体层201的外表面204s。下电极71覆盖第一绝缘层30及第二绝缘层60，通过多个第一绝缘层第二开口302及多个第二绝缘层第二开口602以与第一半导体层201构成电连接。
为了使电流可以在发光元件1的外边缘进行均匀的扩散，如图4所示，多个第二绝缘层第二开口602以固定间隔设置。相邻两个第二绝缘层第二开口602之间的距离d2可以大于第二绝缘层第二开口602的宽度w2的n倍，d2＝(1+n)w2，其中n可为整数或非整数。例如大于0.5倍以上，较佳为一倍以上，更佳为二倍以上。
如图1所示，为了使电流可以在发光元件1的外边缘进行均匀的扩散，在本发明的一实施例中，邻近第一边E1的相邻两个第二绝缘层第一开口601之间的距离d1与邻近第二边E2相邻两个第二绝缘层第二开口602之间的距离d2大致相同。
如图1所示，为了使电流可以在发光元件1的外边缘进行均匀的扩散，在本发明的一实施例中，邻近第一边E1的第二绝缘层第一开口601的宽度w1与邻近第二边E2的第二绝缘层第二开口602的宽度w2大致相同。
如图3、图3A所示，上电极72形成于第二绝缘层第三开口603中。上电极72接触并电连接至第二半导体层202、反射层50及/或阻障层。第二绝缘层60位于下电极71及上电极72之间以避免下电极71及上电极72相接触而形成短路。
如图1及图2所示，自发光元件1的上视观之，上电极72包含一面积小于下电极71，且为下电极71所环绕。
下电极71及上电极72包含金属材料，例如铬(Cr)、钛(Ti)、钨(W)、金(Au)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)或铂(Pt)等金属或上述材料的合金。下电极71及上电极72可由单个层或是多个层所组成。例如，下电极71或上电极72可包括Ti/Au层、Ti/Pt/Au层、Cr/Au层、Cr/Pt/Au层、Ni/Au层、Ni/Pt/Au层或Cr/Al/Cr/Ni/Au层。
在一实施例中，下电极71或上电极72的厚度优选为0.5μm至2.5μm。
在一实施例中，如图3、图3A、图17及图18所示，上电极72包含一顶面72s低于下电极71的一顶面71s。换言之，上电极72的顶面72s与下电极71的顶面71s之间包含一阶差，其中阶差位于2000埃至60000埃之间。
在一实施例中，上电极72的顶面72s与下电极71的顶面71s之间的阶差大致与第二绝缘层60的厚度相同。
在一实施例中，上电极72的顶面72s与下电极71的顶面71s之间的阶差与第二绝缘层60的厚度具有±30％的偏差。
在一实施例中，如图3、图3A、图17及图18所示，下电极71的顶面71s及上电极72的顶面72s之间的阶差小于2000埃，较佳小于1000埃，更佳小于500埃。
在一实施例中(图未示)，下电极下方具有一金属垫高部，金属垫高部的厚度与第二绝缘层60的厚度具有±30％的偏差，使得下电极71的顶面71s及上电极72的顶72s面大致齐平。
如图2、图3、图3A、图17及图18所示，在半导体叠层20上形成一第三绝缘层80。通过选择性蚀刻的方法在下电极71上形成第三绝缘层第一开口801以露出下电极71的顶面71s。并且，在上电极72上形成第三绝缘层第二开口802以露出上电极72的顶面72s。
第三绝缘层80可由具有光穿透性的绝缘材料形成。举例而言，第三绝缘层80包含SiOx。
在一实施例中，第三绝缘层80的材料选择SiO2、TiO2、SiNx等材料，第三绝缘层80的厚度可为10000埃至60000埃。若第三绝缘层80的厚度小于10000埃，较薄的厚度可能会使得第三绝缘层80的绝缘性质和抗湿性变弱。在另一实施例中，第三绝缘层80的材料选择SiO2、TiO2、SiNx等材料，若第三绝缘层80的厚度超过60000埃，会增加在第三绝缘层80上进行选择性蚀刻的困难度。然而以上实施例不排除其他具有良好覆盖延伸性材料或者具有高选择性蚀刻的材料可避免上述第三绝缘层80过薄或过厚产生的问题。
第一绝缘层30、第二绝缘层60或第三绝缘层80可通过包含不同折射率的两种以上的材料交替堆叠以形成一布拉格反射镜(DBR)结构。第一绝缘层30、第二绝缘层60或第三绝缘层80可层叠SiO2/TiO2或SiO2/Nb2O5等层来选择性地反射特定波长的光，增加发光元件1的光取出效率。当发光元件1的峰值波长(peak emission wavelength)为λ时，第一绝缘层30、第二绝缘层60或第三绝缘层80的光学厚度可被设定为λ/4的整数倍。峰值波长是指发光元件1的发光频谱中强度最强的波长。在光学厚度λ/4的整数倍的基础下，第一绝缘层30、第二绝缘层60或第三绝缘层80的厚度可具有±30％的偏差。
第一绝缘层30、第二绝缘层60或第三绝缘层80为非导电材料所形成，包含有机材料，例如Su8、苯并环丁烯(BCB)、过氟环丁烷(PFCB)、环氧树脂(Epoxy)、丙烯酸树脂(Acrylic Resin)、环烯烃聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚酰亚胺(Polyetherimide)或氟碳聚合物(FluorocarbonPolymer)，或是无机材料，例如硅胶(Silicone)或玻璃(Glass)，或是介电材料，例如氧化铝(Al2O3)、氮化硅(SiNx)、氧化硅(SiOx)、氧化钛(TiOx)，或氟化镁(MgFx)。
如图1、图3、图3A、图17及图18所示，发光元件1包含一第一电极垫91以覆盖第三绝缘层第一开口801，且接触下电极71。第一电极垫91通过下电极71以与第一半导体层201构成电连接。发光元件1包含一第二电极垫92以覆盖第三绝缘层第二开口802且接触上电极72，以与反射层50、接触电极40及第二半导体层202构成电连接。
在一实施例中，如图3所示，靠近第四边E4的第一半导体层201的第一侧壁2011未被第三绝缘层80覆盖，以至于靠近第四边E4的第一侧壁2011裸露出来。靠近第二边E2的第一半导体层201的第二侧壁2012被第三绝缘层80覆盖。
在一实施例中，如图3A所示，靠近第一边E1的第一半导体层201的第一侧壁2011被第三绝缘层80覆盖，且靠近第二边E2的第一半导体层201的第二侧壁2012被第三绝缘层80覆盖。
在一实施例中，如图3A所示，第三绝缘层80包含一第三绝缘层的第一侧表面及一第三绝缘层的第二侧表面。第三绝缘层的第一侧表面与基板10的第一侧表面101直接连接。
在一实施例中(图未示)，第三绝缘层80的第一侧表面与基板10的第一侧表面101直接连接。自发光元件1的剖视图观之，第三绝缘层的第二侧表面位于基板10的第二侧表面102与第一半导体层201的第二侧壁2012之间，且与基板10的第二侧表面102相隔一间距以露出基板10的上表面100。
自发光元件1的上视图观之，如图1所示，第一电极垫91包含一上表面积小于下电极71的一上表面积。第二电极垫92包含一上表面积小于上电极72的一上表面积。
第一电极垫91及第二电极垫92包含金属材料，例如铬(Cr)、钛(Ti)、钨(W)、金(Au)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)等金属或上述材料的合金。第一电极垫91及第二电极垫92可由单个层或是多个层所组成。例如，第一电极垫91及第二电极垫92可包括Ti/Au层、Ti/Pt/Au层、Cr/Au层、Cr/Pt/Au层、Ni/Au层、Ni/Pt/Au层或Cr/Al/Cr/Ni/Au层。
在本发明的一实施例中，第一电极垫91包含一尺寸与第二电极垫92的一尺寸相同或不同，此尺寸可为宽度或面积。例如，第一电极垫91或第二电极垫92的上视面积可为第一电极垫91及第二电极垫92的上视面积相加所得的值的0.8倍以上且小于1倍的大小。
第一电极垫91或第二电极垫92分别包含一倾斜侧面，因此第一电极垫91或第二电极垫92于侧视图下的剖面面积可沿厚度方向发生变化。例如，第一电极垫91或第二电极垫92于侧视图下的剖面面积可随着远离半导体叠层20的上表面的方向逐渐变小。
第一电极垫91或第二电极垫92包含一厚度介于1～100μm之间，较佳为1.5～6μm之间。
第一电极垫91与第二电极垫92之间包含一间隔，间隔包含一最短距离约为10μm以上，及一最长距离约为250μm以下。在上述范围内，通过缩小第一电极垫91与第二电极垫92之间的间隔可以增大第一电极垫91与第二电极垫92的上视面积，从而可提高发光元件1的散热效率，且避免第一电极垫91与第二电极垫92之间的短路。
图6A为图1的一部分X1的部分放大上视图。图6B为沿着图6A的切线X1’-X1”的剖视图。图6C为图1的一部分X2的部分放大上视图。图6D为沿着图6C的切线X2’-X2”的剖视图。
在本发明的一实施例中，如图1所示，自发光元件1的上视图观之，发光元件1包含多个角落，其中多个角落包含第一角落C1、第二角落C2、第三角落C3及第四角落C4。发光元件1包含多个半导体结构206，其中多个半导体结构206包含第一半导体结构2061、第二半导体结构2062、第三半导体结构2063及第四半导体结构2064。第一半导体结构2061、第二半导体结构2062、第三半导体结构2063及第四半导体结构2064的位置分别位于第一角落C1、第二角落C2、第三角落C3及第四角落C4。
在本发明的另一实施例中(图未示)，发光元件1包含多个边，其中多个边包含第一边E1、第二边E2、第三边E3及第四边E4。多个半导体结构206可分别位于多个边上。
如图1及图6A～图6D所示，多个半导体结构206分别与半导体平台205相隔一距离，且多个半导体结构206彼此分离。
如图1及图6A～图6B所示，邻近第一边E1的第一半导体结构2061与半导体平台205相隔一第一最短距离L1，且邻近第一边E1的第四半导体结构2064与半导体平台205相隔一第四最短距离L4(图未示)。如图1及图6C～图6D所示，邻近第二边E2的第二半导体结构2062与半导体平台205相隔一第二最短距离L2，且邻近第二边E2的第三半导体结构2063与半导体平台205相隔一第三最短距离L3(图未示)。
在本发明的一实施例中，第二最短距离L2及第三最短距离L3分别大于第一最短距离L1。
在本发明的一实施例中，第二最短距离L2及第三最短距离L3大致相同。
在本发明的一实施例中，第二最短距离L2及第三最短距离L3具有±30％的偏差。
在本发明的一实施例中，作为发光元件1的一识别点，第一最短距离L1与第四最短距离L4不相同。第四最短距离L4分别大于第一最短距离L1，第二最短距离L2及/或第三最短距离L3。
如图6B所示，邻近第一角落C1处，第一半导体层201位于第一半导体结构2061与半导体平台205之间，且连接第一半导体结构2061与半导体平台205。邻近第四角落C4处，第一半导体层201位于第四半导体结构2064与半导体平台205之间，且连接第一半导体结构2061与半导体平台205(图未示)。如图6D所示，邻近第二角落C2，位于第二半导体结构2062与半导体平台205之间的第一半导体层201被移除，并露出基板10，第二半导体结构2062与半导体平台205彼此分离。邻近第三角落C3，位于第三半导体结构2063与半导体平台205之间的第一半导体层201被移除，并露出基板10，第三半导体结构2063与半导体平台205彼此分离(图未示)。
在本发明的一实施例中，自发光元件1的上视图观之，第一半导体结构2061、第二半导体结构2062、第三半导体结构2063及第四半导体结构2064包含一形状，例如矩形、三角形或扇形。
发光元件2与发光元件1具有大致相同的结构，因此对于图7～图12的发光元件2与图1～图6D的发光元件1具有相同名称、标号的构造，表示为相同的结构、具有相同的材料、或具有相同的功能，在此会适当省略说明或是不再赘述。
图7为本发明一实施例所揭示的一发光元件2的上视图。图8为本发明一实施例所揭示的发光元件2的制造流程图。图9为沿着图7的切线D-D’的剖视图。图9A为沿着图7的切线H-H’的剖视图。图10为沿着图7的切线E-E’的剖视图。图11为沿着图7的切线F-F’的剖视图。图12为沿着图7的切线G-G’的剖视图。
如图7、图8、图9、图9A及图10所示，一发光元件2，包含一基板10；以及一第一发光单元2a及一第二发光单元2b位于基板10上，其中第一发光单元2a及第二发光单元2b为一沟槽11所分隔开来，且沟槽11露出基板10的上表面100。
如图7、图8、图9、图9A及图10所示，基板10包含一第一侧表面101及一第二侧表面102，其中基板10的第一侧表面101及第二侧表面102分别连接至基板10的上表面100的两相对侧。如图7所示，基板10还包含一第三侧表面103及一第四侧表面104，其中基板10的第三侧表面103及第四侧表面104分别连接至基板10的上表面100的另外两相对侧。第一侧表面101、第二侧表面102、第三侧表面103及第四侧表面104构成基板10的一外围。
如图7所示，基板10的第三侧表面103包含第三侧表面的第一端1031及第三侧表面的第二端1032。基板10的第四侧表面104包含第四侧表面的第一端1041及第四侧表面的第二端1042。第三侧表面的第一端1031及第四侧表面的第一端1041位于第一发光单元2a的两侧。第三侧表面的第二端1032及第四侧表面的第二端1042位于第二发光单元2b的两侧。
第一发光单元2a及第二发光单元2b位于基板10的上表面100上，其各包含一半导体叠层20。半导体叠层20包含一第一半导体层201，一第二半导体层202，及一活性层203位于第一半导体层201及第二半导体层202之间。
如图8、图9、图9A及图10所示，在第一发光单元2a的半导体叠层20上进行选择性蚀刻，形成一第一凹部204a及一第一半导体平台205a。在第二发光单元2b的半导体叠层20上进行选择性蚀刻，形成一第二凹部204b及一第二半导体平台205b。举例而言，通过涂布光致抗蚀剂，并接着经由现有的图案化制作工艺来移除部分光致抗蚀剂以形成凹部及半导体平台的光致抗蚀剂图案。再通过光致抗蚀剂图案作为蚀刻掩模以进行蚀刻制作工艺，形成凹部及半导体平台。具体而言，半导体平台通过移除部分的第二半导体层202及活性层203，以形成包含第一半导体层201、第二半导体层202及活性层203的结构。第一凹部204a及第二凹部204b通过移除部分的第二半导体层202及活性层203，以露出第一半导体层201的外表面204as及外表面204bs。在蚀刻制作工艺之后再移除剩余的光致抗蚀剂图案。
如图9及图9A所示，第一凹部204a及第二凹部204b分别包含一第二斜面S2，其相对于第一半导体层201的外表面204as，204bs而言具有一范围内的斜角，例如10度至80度的角度。若角度小于10度，过低的斜率会减少活性层203的面积，而活性层203面积的减少会造成发光元件2的亮度减少。若角度大于80度则可能导致后续的绝缘层及金属层无法完全覆盖第一半导体层201、第二半导体层202、及/或活性层203的侧壁，因而产生膜层的破裂。
如图7所示，自发光元件2的一上视图观之，发光元件2包含一第一边E1、一第二边E2、一第三边E3及一第四边E4。邻近第一边E1的第一半导体平台205a包含第一外缘2051e，且邻近第二边E2的第二半导体平台205b包含第二外缘2052e。为了增加发光元件2的发光面积，与邻近第二边E2的第二半导体平台205b的第二外缘2052e相比，邻近第一边E1的第一半导体平台205a的第一外缘2051e包含多个凹部平台2050与多个凸部平台2051彼此交替排列。凸部平台2051的一边与第一边E1之间包含一第一间距D1小于第二外缘2052e与第二边E2之间的一第二间距D2。多个凹部平台2050与多个凸部平台2051的轮廓构成第一外缘2051e。在发光元件2的上视图下，第一外缘2051e可为波浪形、锯齿形或方波形。根据多个凹部平台2050与多个凸部平台2051的配置位置可以决定后续绝缘层开口、接触层、或电极层的位置。
在一实施例中，邻近第三侧表面的第一端1031的第一半导体平台205a的第一外缘2051e及邻近第四侧表面的第一端1041的第一半导体平台205a的第一外缘2051e包含多个凹部平台2050与多个凸部平台2051，其中多个凹部平台2050与多个凸部平台2051彼此连续的交替排列。在一实施例中，第一半导体平台205a邻近各侧表面的第一外缘2051e的多个凹部平台2050与多个凸部平台2051的轮廓相同或不同。
在本发明的另一实施例(图未示)，邻近第二边E2的第二半导体平台205b的第二外缘2052e可为波浪形、锯齿形或方波形。
如图7所示，第一半导体平台205a的第一角落2051C及第二半导体平台205b的第二角落2052C可以圆弧化以避免电流局部集中于发光元件2的角落。
如图8所示，第一凹部204a位于第一发光单元2a的半导体叠层20的最外侧，且第二凹部204b位于第二发光单元2b的半导体叠层20的最外侧。第一凹部204a及第二凹部204b通过连续或不连续地露出半导体叠层20最外侧的第一半导体层201的表面以连续或不连续地围绕半导体平台205的第二半导体层202及活性层203，其中第二发光单元2b的基板10露出以环绕第二发光单元2b最外侧的第一半导体层201。
在一实施例中，第一发光单元2a仅包含一个第一凹部204a以连续地围绕第一半导体平台205a，且第二发光单元2b仅包含一个第二凹部204b以连续地围绕第二半导体平台205b。第一凹部204a及第二凹部204b的形状包含矩形环状且分别位于第一发光单元2a及第二发光单元2b的最外侧，其中矩形的角落可以圆弧化以避免电流局部集中于各发光单元的角落。
如图7及图9所示，靠近基板10的第三侧表面的第一端1031的第一发光单元2a的第一半导体层201包含一第一侧壁2011连接至基板10的上表面100或与基板10的第三侧表面103直接连接。靠近基板10的第三侧表面的第二端1032的第二发光单元2b的第一半导体层201包含一第二侧壁2012倾斜于基板10的上表面100并与基板10的第三侧表面103相隔一间距D以露出基板10的上表面100。
图9A为沿着图7的切线H-H’的剖视图。如图9A所示，靠近第一边E1的第一发光单元2a的第一半导体层201包含一第一侧壁2011连接至基板10的上表面100，与基板10的第一侧表面101相隔一次间距D’以露出基板10的上表面100。靠近第四边E4的第二端1042的第二发光单元2b的第一半导体层201包含一第二侧壁2012倾斜于基板10的上表面100并与基板10的第四侧表面104相隔一间距D以露出基板10的上表面100，其中次间距D’小于间距D。
在发明的一实施例中，第一发光单元2a的第一半导体层201包含多个第一侧壁2011以及一第三侧壁2013以构成第一发光单元2a的一第一外围，其中多个第一侧壁2011与基板10的侧表面之间的距离不同。具体而言，靠近第一边E1的第一侧壁2011连接至基板10的上表面100，与基板10的第一侧表面101相隔一次间距D’以露出基板10的上表面100。靠近第三边E3及第四边E4的第一侧壁2011分别直接连接至基板10的第三侧表面103、第四侧表面104。第一发光单元2a的第一半导体层201的第三侧壁2013构成沟槽11的一边，且第三侧壁2013倾斜于基板10的上表面100。
在发明的另一实施例中(图未示)，第一发光单元2a的第一半导体层201包含多个第一侧壁2011以及一第三侧壁2013以构成第一发光单元2a的一第一外围。多个第一侧壁2011分别直接连接至基板10的第一侧表面101、第三侧表面的一第一端1031及第四侧表面的一第一端1041。第一发光单元2a的第一半导体层201的第三侧壁2013构成沟槽11的一边，且第三侧壁2013倾斜于基板10的上表面100。
在发明的一实施例中，如图7、图8、图9、图9A及图10所示，第二发光单元2b的第一半导体层201包含多个第二侧壁2012以及一第四侧壁2014以构成第二发光单元2b的一第二外围。多个第二侧壁2012分别倾斜于基板10的上表面100，且分别与基板10的第二侧表面102、第三侧表面的一第二端1032及第四侧表面的一第二端1042相隔一间距D以露出基板10的上表面100。第二发光单元2b的第一半导体层201的第四侧壁2014构成沟槽11的另一边，且第四侧壁2014倾斜于基板10的上表面100。
在发明的一实施例中，多个第二侧壁2012与基板10的第二侧表面102、第三侧表面的一第二端1032及第四侧表面的一第二端1042的各间距D可以相同或不相同。
在发明的一实施例中，如图9、图9A及图10所示，间距D较佳大于5μm且小于50μm，更佳小于30μm。间距D所露出的基板10的上表面100为一粗糙面。粗糙面可以为具有不规则形态的表面或具有规则形态的表面，例如具有多个凸出或凹陷于上表面100的半球形状的面，具有多个凸出或凹陷于上表面100的圆锥形状的面，或者具有多个凸出或凹陷于上表面100的多边锥形状的面。
如图9、图9A所示，第一发光单元2a的第一半导体层201的第一侧壁2011与基板10的上表面100之间包含一第一角度θ1，第二发光单元2b的第一半导体层201的第二侧壁2012与基板10的上表面100之间包含一第二角度θ2，且第二角度θ2不同于第一角度θ1。
在发明的一实施例中，第一角度θ1大于第二角度θ2。
在发明的一实施例中，第一角度θ1介于70゜～90゜之间。第二角度θ2介于20゜～70゜之间。
在发明的一实施例中，第一角度θ1与第二角度θ2之间的角度差异大于20゜。
在发明的一实施例中，第一发光单元2a的第三侧壁2013以一第三角度θ3倾斜于基板10的上表面100，且第二发光单元2b的第四侧壁2014以一第四角度θ4倾斜于基板10的上表面100。
在发明的一实施例中，第三角度θ3不同于第四角度θ4。第三角度θ3及第四角度θ4分别介于20゜～70゜之间。
在发明的一实施例中，第三角度θ3与第四角度θ4之间的角度差异小于20゜。
在发明的一实施例中，第三角度θ3大于第四角度θ4。第三角度及第四角度分别介于20゜～70゜之间。
在发明的一实施例中，第三角度θ3小于第四角度θ4。第三角度及第四角度分别介于20゜～70゜之间。
在发明的一实施例中，第二角度θ2不同于第三角度θ3。第二角度及第三角度分别介于20゜～70゜之间。
在发明的一实施例中，第二角度θ2大于第三角度θ3。第二角度θ2及第三角度θ3分别介于20゜～70゜之间。
在发明的一实施例中，第二角度θ2小于第三角度θ3。第二角度及第三角度θ3分别介于20゜～70゜之间。
如图7及图8所示，一第一绝缘层30形成在第一发光单元2a及第二发光单元2b的半导体叠层20上。通过选择性蚀刻的方法在邻近第一边E1的第一凹部204a上形成一或多个第一绝缘层第一开口301以露出第一发光单元2a的第一凹部204a的第一半导体层201，在邻近第二边E2的第二凹部204b上形成一或多个第一绝缘层第二开口302以露出第二发光单元2b的第二凹部204b的第一半导体层201。并且，分别在第一发光单元2a及第二发光单元2b上形成第一绝缘层第三开口303a及303b以露出第二半导体层202。
在发明的一实施例中，如图7及图8所示，第一绝缘层30的开口位置可以决定后续接触层、电极层的位置，为了使电流可以在发光元件2的外边缘进行均匀的扩散，因此邻近第二边E2的多个第一绝缘层第二开口302包含一数目与邻近第一边E1的多个第一绝缘层第一开口301的一数目相同。
如图7及图8所示，为了使第一绝缘层第一开口301及第一绝缘层第二开口302露出相同面积的第一半导体层201，邻近第二边E2的第一绝缘层第二开口302包含一最大长度302w大于邻近第一边E1的第一绝缘层第一开口301的最大长度301w。
如图8、图9及图9A所示，一第一接触电极40a形成在第一发光单元2a的第一绝缘层第三开口303a内以与第一发光单元2a的第二半导体层202形成欧姆接触。一第二接触电极40b形成在第二发光单元2b的第一绝缘层第三开口303b内以与第二发光单元2b的第二半导体层202形成欧姆接触。第一接触电极40a及第二接触电极40b包含透明电极。透明电极的材料包含透光性导电氧化物或是透光性金属。透光性导电氧化物包含氧化铟锡(indium tinoxide，ITO)、氧化锌(zinc oxide，ZnO)、氧化锌铟锡(zinc indium tin oxide，ZITO)、氧化铟锌(zinc indium oxide，ZIO)、氧化锌锡(zinc tin oxide，ZTO)、氧化镓铟锡(galliumindium tin oxide，GITO)、氧化铟镓(galliumindium oxide，GIO)、或是氧化锌镓(gallium zinc oxide，GZO)。透光性导电氧化物可包括各种掺杂剂，例如铝掺杂氧化锌(aluminum doped zinc oxide，AZO)或是氟掺杂氧化锡(fluorine doped tin oxide，FTO)。透光性金属包含镍(Ni)或金(Au)。
第一接触电极40a及第二接触电极40b的厚度并无限制，但可分别具有约0.1nm至200nm的厚度。在一实施例中，第一接触电极40a及第二接触电极40b的材料选择透光性导电氧化物，若第一接触电极40a或第二接触电极40b的厚度小于0.1nm，则由于厚度太薄而不能有效地与第二半导体层202形成欧姆接触。并且，若第一接触电极40a或第二接触电极40b的厚度大于200nm，则由于厚度太厚而部分吸收活性层203所发出光线，从而导致发光元件2的亮度减少的问题。由于第一接触电极40a或第二接触电极40b具有上述范围的厚度，因此可使电流顺利地沿水平方向分散而提高发光元件2的电性能。然而以上实施例不排除其他具有横向电流扩散的材料。
第一接触电极40a及第二接触电极40b形成于第二半导体层202的大致整个面，并与第二半导体层202形成低电阻接触，例如欧姆接触，因此电流可以通过第一接触电极40a及第二接触电极40b以均匀地扩散通过第二半导体层202。在一实施例中，自发光元件2的剖视图观之，第一接触电极40a及第二接触电极40b分别包含一最外侧，且分别与第一凹部204a及第二凹部204b相隔一水平距离小于20μm，较佳小于10μm，更佳小于5μm。
如图8、图9及图9A所示，一第一反射层50a形成在第一接触电极40a上，且一第二反射层50b形成在第二接触电极40b上。第一反射层50a及第二反射层50b的材料包含铝(Al)、银(Ag)、铑(Rh)或铂(Pt)等金属或上述材料的合金。第一反射层50a及第二反射层50b用来反射光线，且使经反射的光线朝向基板10而向外射出，其中被反射的光是由活性层203所产生。
在另一实施例中，可省略接第一接触电极40a及第二接触电极40b的形成步骤。分别在第一绝缘层第三开口303a及303b中形成第一反射层50a及第二反射层50b。第一反射层50a及第二反射层50b可分别与第一发光单元2a及第二发光单元2b的第二半导体层202欧姆接触。
在一实施例中，自发光元件5的剖视图观之，如图9及图10所示，第一反射层50a及第二反射层50b分别包含一最外侧，且分别与第一凹部204a及第二凹部204b相隔一水平距离小于20μm，较佳小于10μm，更佳小于5μm。
在另一实施例中，一阻障层(图未示)形成在第一反射层50a及第二反射层50b上以分别包覆第一反射层50a及第二反射层50b的上表面及侧表面，避免第一反射层50a及第二反射层50b表面氧化，因而劣化第一反射层50a及第二反射层50b的反射率。阻障层的材料包含金属材料，例如钛(Ti)、钨(W)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铬(Cr)、铂(Pt)等金属或上述材料的合金。阻障层可为一或多层的结构，多层结构例如为钛(Ti)/铝(Al)，及/或镍钛合金(NiTi)/钛钨合金(TiW)。在本发明的一实施例中，阻障层包含钛(Ti)/铝(Al)的叠层结构以及镍钛合金(NiTi)/钛钨合金(TiW)的叠层结构，其中钛(Ti)/铝(Al)的叠层结构位于远离反射层的一侧，及镍钛合金(NiTi)/钛钨合金(TiW)的叠层结构于靠近反射层的一侧。在本发明的一实施例中，反射层及阻障层的材料优选地包含金(Au)以外、或铜(Cu)以外的金属材料。
如图9、图9A及图10所示，发光元件2包含一第二绝缘层60形成在第一发光单元2a及第二发光单元2b的半导体叠层20上。通过选择性蚀刻的方法在第一凹部204a上形成一或多个第二绝缘层第一开口601以露出第一发光单元2a位于第一凹部204a的第一半导体层201。在第二凹部204b上形成一或多个第二绝缘层第二开口602以露出第二发光单元2b位于第二凹部204b的第一半导体层201。并且，在第一发光单元2a上形成一或多个第二绝缘层第三开口603a以露出第一发光单元2a的第二半导体层202、反射层50a及/或阻障层，及在第二发光单元2b上形成第二绝缘层第四开口603b以露出第二发光单元2b的第二半导体层202、第二反射层50b及/或阻障层。
第二绝缘层60的第二绝缘层第一开口601、第二绝缘层第二开口602及第二绝缘层第四开口603b的形成位置分别对应于第一绝缘层30的第一绝缘层第一开口301、第一绝缘层第二开口302及第一绝缘层第三开口303b的形成位置。第二绝缘层第三开口603a的形成位置与第一绝缘层第三开口303a的形成位置重叠。
如图7及图8所示，为了使第二绝缘层第一开口601及第二绝缘层第二开口602露出相同面积的第一半导体层201，位于第二发光单元2b的多个第二绝缘层第二开口602分别包含一最大长度602w大于位于第一发光单元2a的多个第二绝缘层第一开口601之一的最大长度601w。
第二绝缘层60的开口位置可以决定后续电极层的位置。如图7、图8及图10所示，为了使电流可以在发光元件2的外边缘进行均匀的扩散，第二绝缘层60还包含一或多个第二绝缘层开口600形成于第一发光单元2a及第二发光单元2b之间。第二绝缘层开口600包含一或多个第二绝缘层第一单元开口600a露出第一发光单元2a位于第一凹部204a的第一半导体层201；及一或多个第二绝缘层第二单元开口600b露出第二发光单元2b位于第二凹部204b的第一半导体层201。
在一实施例中(图未示)，多个第二绝缘层第一单元开口600a与多个第二绝缘层第三开口603a位于第一发光单元2a的同一侧上，且多个第二绝缘层第一单元开口600a与多个第二绝缘层第三开口603a彼此交替排列。为了增加电流的注入并减少发光面积的损失，多个第二绝缘层第三开口603a包含一数目大于多个第二绝缘层第一单元开口600a的一数目。第二绝缘层第一单元开口600a的数目与第二绝缘层第二单元开口600b的数目相同。第二绝缘层第一单元开口600a与第二绝缘层第二单元开口600b于发光元件2的上视图下相连。
第二绝缘层60可由具有光穿透性的绝缘材料形成。举例而言，第二绝缘层60包含SiOx。
在一实施例中，第二绝缘层60的厚度可为1000埃至60000埃。
在一实施例中，第二绝缘层60的材料选择SiO2、TiO2、SiNx等材料，若第二绝缘层60的厚度小于1000埃，较薄的厚度可能会使得第二绝缘层60的绝缘性质变弱。具体而言，第二绝缘层60是形成在经蚀刻后的斜面上，顺应斜面覆盖形成的第二绝缘层60也具有特定的斜率，若是第二绝缘层60的厚度小于1000埃，可能会产生膜层的破裂。
在一实施例中，第二绝缘层60的材料选择SiO2、TiO2、SiNx等材料，若第二绝缘层60的厚度超过60000埃，会增加在第二绝缘层60上进行选择性蚀刻的困难度。然而以上实施例不排除其他具有良好覆盖延伸性材料或者具有高选择性蚀刻的材料可避免上述第二绝缘层60过薄或过厚产生的问题。
如图9、图9A及图10所示，第二绝缘层60具有一侧表面，其相对于经由选择性蚀刻所暴露的第一半导体层201的外表面204s的水平延伸面而言，具有介于10度至70度之间的斜角。
若第二绝缘层60的侧表面的斜角小于10度，则将减少第二绝缘层60的实质厚度。因此，可能存在难以确保绝缘性质的问题。
若第二绝缘层60的侧表面的斜角大于70度，则可能导致后续的绝缘层及金属层无法完全覆盖，因而产生膜层的破裂。
在本发明的一实施例中，第二绝缘层60的侧表面的斜角介于20度至75度之间，较佳介于30度至65度之间，更佳介于40度至55度之间。
如图7、图9及图9A所示，发光元件2包含一或多个连接电极70形成于第一发光单元2a及第二发光单元2b之间。一或多个连接电极70各包含一第一连接端701位于第一发光单元2a的第一凹部204a上，并延伸覆盖且电连接至第一发光单元2a的第二半导体层202；一第二连接端702位于第二发光单元2b的第二凹部204b上，并电连接至第二发光单元2b的第一半导体层201；以及一第三连接端703位于沟槽11内，夹置于第一凹部204a及第二凹部204b之间，且位于第一连接端701及第二连接端702之间。
如图9及图9A所示，第一绝缘层30及/或第二绝缘层60位于第一连接端701和第一半导体层201之间。第一绝缘层30及/或第二绝缘层60位于第二连接端702和第一半导体层201之间。
在本发明的一实施例中，自发光元件2的一上视图观之，连接电极70包含一宽度至少15μm以上，较佳为30μm以上，更佳为50μm以上。
如图7、图9及图9A所示，发光元件2包含一第一下电极71a位于第一发光单元2a上；一第二下电极71b位于第二发光单元2b上；以及一第二上电极72b位于第二发光单元2b上。外部电流通过第一下电极71a及第二上电极72b注入至发光元件2中，并通过延伸自第二下电极71b的连接电极70的第二连接端702，位于沟槽11内的第三连接端703，以及第一连接端701以电性串联第一发光单元2a及第二发光单元2b。
如图7、图9及图9A所示，第二绝缘层60位于第二连接端702与第二发光单元2b的第一半导体层201之间，避免第二连接端702直接接触第二发光单元2b的第一半导体层201。如图7及图10所示，第二绝缘层第二单元开口600b露出第二发光单元2b位于第二凹部204b的第一半导体层201，使第二下电极71b经由第二绝缘层第二单元开口600b直接接触第二发光单元2b的第一半导体层201。流经至第二连接端702的电流通过第二发光单元2b的第二下电极71b以传导至第二发光单元2b的第一半导体层201。
连接电极70、第一下电极71a、第二下电极71b及/或第二上电极72b包含金属材料，例如铬(Cr)、钛(Ti)、钨(W)、金(Au)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)或铂(Pt)等金属或上述材料的合金。连接电极70、第一下电极71a、第二下电极71b及/或第二上电极72b可由单个层或是多个层所组成。例如，连接电极70、第一下电极71a、第二下电极71b及/或第二上电极72b可包括Ti/Au层、Ti/Pt/Au层、Cr/Au层、Cr/Pt/Au层、Ni/Au层、Ni/Pt/Au层或Cr/Al/Cr/Ni/Au层。
连接电极70、第一下电极71a、第二下电极71b及/或第二上电极72b的厚度优选为0.5μm至2.5μm。
如图9、图9A及图10所示，发光元件2包含一第三绝缘层80形成在第一发光单元2a及第二发光单元2b上。通过选择性蚀刻的方法在第一下电极71a上形成第三绝缘层第一开口801以露出第一下电极71a的一顶面。并且，在第二上电极72b上形成第三绝缘层第二开口802以露出第二上电极72b的一顶面。
第三绝缘层80可由具有光穿透性的绝缘材料形成。举例而言，第三绝缘层80包含SiOx。
在一实施例中，第三绝缘层80的材料选择SiO2、TiO2、SiNx等材料，第三绝缘层80的厚度可为10000埃至60000埃。若第三绝缘层80的厚度小于10000埃，较薄的厚度可能会使得第三绝缘层80的绝缘性质和抗湿性变弱。在另一实施例中，第三绝缘层80的材料选择SiO2、TiO2、SiNx等材料，若第三绝缘层80的厚度超过60000埃，会增加在第三绝缘层80上进行选择性蚀刻的困难度。然而以上实施例不排除其他具有良好覆盖延伸性材料或者具有高选择性蚀刻的材料可避免上述第三绝缘层80过薄或过厚产生的问题。
第一绝缘层30、第二绝缘层60或第三绝缘层80可通过包含不同折射率的两种以上的材料交替堆叠以形成一布拉格反射镜(DBR)结构。例如，第一绝缘层30、第二绝缘层60或第三绝缘层80可包含层叠SiO2/TiO2或SiO2/Nb2O5等层来选择性地反射特定波长的光，增加发光元件2的光取出效率。当发光元件2的峰值波长(peak emission wavelength)为λ时，第一绝缘层30、第二绝缘层60或第三绝缘层80的光学厚度可被设定为λ/4的整数倍。峰值波长是指发光元件2的发光频谱中强度最强的波长。在光学厚度λ/4的整数倍的基础下，第一绝缘层30、第二绝缘层60或第三绝缘层80的厚度可具有±30％的偏差。
第一绝缘层30、第二绝缘层60或第三绝缘层80为非导电材料所形成，包含有机材料，例如Su8、苯并环丁烯(BCB)、过氟环丁烷(PFCB)、环氧树脂(Epoxy)、丙烯酸树脂(Acrylic Resin)、环烯烃聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚酰亚胺(Polyetherimide)或氟碳聚合物(FluorocarbonPolymer)，或是无机材料，例如硅胶(Silicone)或玻璃(Glass)，或是介电材料，例如氧化铝(Al2O3)、氮化硅(SiNx)、氧化硅(SiOx)、氧化钛(TiOx)，或氟化镁(MgFx)。
如图7、图9、图9A及图10所示，发光元件2包含一第一电极垫91以覆盖第三绝缘层第一开口801，且接触第一下电极71a。第一电极垫91通过第一下电极71a以与第一发光单元2a的第一半导体层201构成电连接。发光元件2包含一第二电极垫92以覆盖第三绝缘层第二开口802且接触第二上电极72b。
在一实施例中，如图9所示，靠近第三侧表面103的第一端1031的第一半导体层201的第一侧壁2011未被第三绝缘层80覆盖。靠近第三侧表面103的第二端1032的第一半导体层201的第二侧壁2012被第三绝缘层80覆盖。
在一实施例中，如图9A所示，靠近基板10的第一侧表面101的第一半导体层201的第一侧壁2011被第三绝缘层80覆盖。靠近第四侧表面104的第二端1042的第一半导体层201的第二侧壁2012被第三绝缘层覆盖。
在一实施例中，如图10所示，靠近第四侧表面104的第一端1041的第一半导体层201的第一侧壁2011未被第三绝缘层80覆盖。靠近第四侧表面104的第二端1042的第一半导体层201的第二侧壁2012被第三绝缘层80覆盖。
第一电极垫91及第二电极垫92包含金属材料，例如铬(Cr)、钛(Ti)、钨(W)、金(Au)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)等金属或上述材料的合金。第一电极垫91及第二电极垫92可由单个层或是多个层所组成。例如，第一电极垫91及第二电极垫92可包括Ti/Au层、Ti/Pt/Au层、Cr/Au层、Cr/Pt/Au层、Ni/Au层、Ni/Pt/Au层或Cr/Al/Cr/Ni/Au层。
在本发明的一实施例中，第一电极垫91包含一尺寸与第二电极垫92的一尺寸相同或不同，此尺寸可为宽度或面积。例如，第一电极垫91或第二电极垫92的上视面积可为第一电极垫91及第二电极垫92的上视面积相加所得的值的0.8倍以上且小于1倍的大小。
第一电极垫91或第二电极垫92分别包含一倾斜侧面，因此第一电极垫91或第二电极垫92于侧视图下的剖面面积可沿厚度方向发生变化。例如，第一电极垫91或第二电极垫92于侧视图下的剖面面积可随着远离半导体叠层的上表面的方向逐渐变小。
第一电极垫91或第二电极垫92包含一厚度介于1～100μm之间，较佳为1.5～6μm之间。
第一电极垫91与第二电极垫92之间包含一间隔，间隔包含一最短距离约为10μm以上，及一最长距离约为250μm以下。在上述范围内，通过缩小第一电极垫91与第二电极垫92之间的间隔可以增大第一电极垫91与第二电极垫92的上视面积，从而可提高发光元件2的散热效率，且避免第一电极垫91与第二电极垫92之间的短路。
图11为沿着图7的切线F-F’的剖视图。图12为沿着图7的切线G-G’的剖视图。
在本发明的一实施例中，如图7所示，自发光元件2的上视图观之，发光元件2包含多个角落，其中多个角落包含第一角落C1、第二角落C2、第三角落C3及第四角落C4。发光元件2包含多个半导体结构206，其中多个半导体结构206包含第一半导体结构2061、第二半导体结构2062、第三半导体结构2063及第四半导体结构2064。第一半导体结构2061、第二半导体结构2062、第三半导体结构2063及第四半导体结构2064的位置分别位于第一角落C1、第二角落C2、第三角落C3及第四角落C4。
在本发明的另一实施例中(图未示)，发光元件2包含多个边，其中多个边包含第一边E1、第二边E2、第三边E3及第四边E4。多个半导体结构206可分别位于多个边上。
如图7、图11及图12所示，第一半导体结构2061及第四半导体结构2064分别与第一半导体平台205a相隔一距离，且第一半导体结构2061及第四半导体结构2064彼此分离。第二半导体结构2062及第三半导体结构2063分别与第二半导体平台205b相隔一距离，且第二半导体结构2062及第三半导体结构2063彼此分离。
如图11所示，邻近第一边E1的第一半导体结构2061与第一半导体平台205a相隔一第一最短距离L1，且邻近第一边E1的第四半导体结构2064与第一半导体平台205a相隔一第四最短距离L4(图未示)。如图12所示，邻近第二边E2的第二半导体结构2062与第二半导体平台205b相隔一第二最短距离L2，且邻近第二边E2的第三半导体结构2063与第二半导体平台205b相隔一第三最短距离L3(图未示)。
在本发明的一实施例中，第二最短距离L2及第三最短距离L3分别大于第一最短距离L1。
如图7及图11所示，在本发明的一实施例中，邻近第一角落C1处，第一半导体层201位于第一半导体结构2061与第一半导体平台205a之间，且连接第一半导体结构2061与第一半导体平台205a。邻近第四角落C4处，第一半导体层201位于第四半导体结构2064与第一半导体平台205a之间，且连接第四半导体结构2064与第一半导体平台205a(图未示)。如图7及图12所示，在本发明的一实施例中，邻近第二角落C2，位于第二半导体结构2062与第二半导体平台205b之间的第一半导体层201被移除，并露出基板10，第二半导体结构2062与第二半导体平台205b彼此分离。邻近第三角落C3，位于第三半导体结构2063与第二半导体平台205b之间的第一半导体层201被移除，并露出基板10，第三半导体结构2063与第二半导体平台205b彼此分离(图未示)。
在本发明的一实施例中，自发光元件2的上视图观之，第一半导体结构2061、第二半导体结构2062、第三半导体结构2063及第四半导体结构2064包含一形状，例如矩形、三角形或扇形。
图13A为本发明一实施例所揭示的一发光元件1A的制造方法的晶片局部上视图。图13B为本发明一实施例所揭示的发光元件1A的制造方法。图13C为本发明一实施例所揭示的发光元件1A的上视图。
图13A是用以说明由晶片生产发光元件1A的制作工艺中，晶片局部上视图。
同前述，晶片可使用砷化镓(GaAs)晶片、蓝宝石(Al2O3)晶片、氮化镓(GaN)晶片或碳化硅(SiC)晶片等原料物质作为成长基板。在成长基板上通过有机金属化学气相沉积法(MOCVD)、分子束外延(MBE)、氢化物气相沉积法(HVPE)、物理气相沉积法(PVD)或离子电镀方法，成长半导体叠层，例如由第一半导体层、第二半导体层及活性层构成的发光结构。接着通过光刻工艺及蚀刻工艺形成电极结构和绝缘层结构。
在形成包含半导体发光元件的晶片之后，需通过切割(dicing)将晶片分离成单独的半导体发光元件。由于发光元件的大小根据不同应用有逐渐减小的趋势，例如单一发光元件的面积小于100000μm2，如果切割的准确性不足，则会影响到发光元件的生产良率。因此在实际的切割过程中需要提供对位点予切割装置(图未示)参考，以使切割装置能精准的对位于切割道。本发明提供一种助于切割的识别方法及结构以提高发光元件的生产良率。
参考图13A及图13B。图13B为图13A的位置1001，2001及3001的部分放大图。发光元件1A的晶片上形成切割道Z1，Z2以定义出多个发光元件1A。在邻近切割道Z1的发光元件1A的边上设置第二识别结构222，及/或在与前述的边相接的两个角落上分别设置第一识别结构221和第三识别结构223。此些识别结构221，222及223作为切割装置识别切割道Z1位置的标记。
在本发明的一实施例中，多个发光元件1A在晶片排列成一阵列。为了准确的切割多个发光元件1A，在发光元件1A的各个边上设置第二识别结构222，或是于发光元件1A的各个角落上设置第一识别结构221或第三识别结构223。第一识别结构221、第二识别结构222及/或第三识别结构223包含半导体结构。
在一实施例中，第二识别结构222、第一识别结构221及/或第三识别结构223的半导体结构包含半导体叠层。
在本发明的一实施例中，如图13C所示，发光元件1A包含半导体叠层，且于角落位置1000、边上位置2000，及角落位置3000具有由半导体结构构成的第一识别结构221、第二识别结构222及第三识别结构223。发光元件1A具有多个角落及多个边，其中角落由两相邻的边所构成。多个边包含一第一边101A、一第二边102A、一第三边103A及一第四边104A。多个半导体结构分别位于多个角落或多个边上。位于多个角落的多个半导体结构，例如第一识别结构221或第三识别结构223，是与半导体叠层相隔一间距。在一实施例中，第一识别结构221与半导体叠层以前述间距分隔一距离，第一识别结构221与半导体叠层之间无半导体层相连接；第三识别结构223与半导体叠层之间以一半导体层相连接。通过前述间距可暴露出前述的半导体层或是基板的表面。多个半导体结构，例如第一识别结构221或第三识别结构223，彼此分离。位于多个边上的多个半导体结构，例如第二识别结构222，与半导体叠层直接相接。
图14为依本发明一实施例的发光装置3的示意图。将前述实施例中的发光元件1、1A、2或5以倒装芯片的形式安装于封装基板51的第一垫片511、第二垫片512上。第一垫片511、第二垫片512之间通过一包含绝缘材料的绝缘部53做电性绝缘。倒装芯片安装是将与电极垫形成面相对的成长基板侧向上设为主要的光取出面。为了增加发光装置3的光取出效率，可于发光元件1、1A、2或5的周围设置一反射结构54。
本发明的另一目的为提供一种可改善封装装置上的可靠度的发光元件及其制造方法。以发光元件1为例，当发光元件1以倒装芯片的形式安装于封装基板51的第一垫片511、第二垫片512上时，第一电极垫91通过锡胶与第一垫片511接合，且第二电极垫92通过锡胶与第二垫片512接合。由于第一电极垫91电连接至第一半导体层201，即使锡胶从第一电极垫91溢流至第一半导体层201，也不会使发光元件1漏电失效。但是，第二电极垫92电连接至第二半导体层202，如果锡胶从第二电极垫92溢流至第一半导体层201，将会使发光元件1漏电失效。因此，本发明通过在靠近第二电极垫92侧形成第三绝缘层80包覆第一半导体层201的外表面204s及第二侧壁2012，提高发光元件的可靠度。此外，靠近第一电极垫91的第一半导体层201由于不需要另外包覆，因此也可以减少半导体叠层被移除的面积，进而提升发光元件的亮度。
图15为依本发明一实施例的发光装置4的示意图。发光装置3为一球泡灯包括一灯罩6021、一反射镜604、一发光模块610、一灯座612、一散热片614、一连接部616以及一电连接元件618。发光模块610包含一承载部606，以及多个发光单元608位于承载部606上，其中多个发光单元608可为前述实施例中的发光元件1，1A，2，5或发光装置3。
本发明所列举的各实施例仅用以说明本发明，并非用以限制本发明的范围。任何人对本发明所作的任何显而易知的修饰或变更都不脱离本发明的精神与范围。

Claims (10)

1.一种发光元件，其特征在于，包含：
基板，包含上表面、第一侧表面及第二侧表面，其中该基板的该第一侧表面及该第二侧表面位于该基板的该上表面的两侧；
半导体叠层，位于该基板的该上表面上，该半导体叠层包含第一半导体层、第二半导体层及活性层位于该第一半导体层及该第二半导体层之间；
第一电极垫，邻近该发光元件的第一边；以及
第二电极垫，邻近该发光元件的第二边，其中自该发光元件的上视图观之，该第一边及该第二边位于该发光元件的相对侧或不同侧，靠近该第一边的该第一半导体层包含第一侧壁连接至该基板的该上表面且与该基板的该第一侧表面相隔一次间距，靠近该第二边的该第一半导体层包含第二侧壁连接至该基板的该上表面且与该基板的该第二侧表面相隔一间距，其中该次间距小于该间距。
2.如权利要求1所述的发光元件，其中该第一半导体层的该第一侧壁与该基板的该上表面之间包含第一角度，该第一半导体层的该第二侧壁与该基板的该上表面之间包含第二角度，且该第二角度不同于该第一角度。
3.如权利要求2所述的发光元件，其中该第一角度大于该第二角度。
4.如权利要求3所述的发光元件，其中该第一角度介于70゜～90゜之间。
5.如权利要求3所述的发光元件，其中该第二角度介于20゜～70゜之间。
6.如权利要求1所述的发光元件，还包含绝缘层，位于该半导体叠层上，其中该第一半导体层的该第一侧壁为被该绝缘层所覆盖，该第一半导体层的该第二侧壁为该绝缘层所覆盖。
7.如权利要求1所述的发光元件，其中该间距小于30μm。
8.如权利要求1所述的发光元件，其中靠近该第一边及该第二边的该基板的部分该上表面未被该半导体叠层所覆盖。
9.如权利要求1或7所述的发光元件，其中该间距大于5μm。
10.如权利要求1所述的发光元件，其中自该发光元件的该上视图观之，靠近该第一边的该半导体叠层包含多个凸部平台。
CN201910706098.5A 2018-08-01 2019-08-01 发光元件 Active CN110797443B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202510122888.4A CN120018656A (zh) 2018-08-01 2019-08-01 发光元件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107126770 2018-08-01
TW107126770 2018-08-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202510122888.4A Division CN120018656A (zh) 2018-08-01 2019-08-01 发光元件

Publications (2)

Publication Number Publication Date
CN110797443A CN110797443A (zh) 2020-02-14
CN110797443B true CN110797443B (zh) 2025-02-25

Family

ID=69229015

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910706098.5A Active CN110797443B (zh) 2018-08-01 2019-08-01 发光元件
CN202510122888.4A Pending CN120018656A (zh) 2018-08-01 2019-08-01 发光元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202510122888.4A Pending CN120018656A (zh) 2018-08-01 2019-08-01 发光元件

Country Status (3)

Country Link
US (5) US11038085B2 (zh)
CN (2) CN110797443B (zh)
TW (2) TWI870017B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI870017B (zh) 2018-08-01 2025-01-11 晶元光電股份有限公司 發光元件
KR102793188B1 (ko) * 2019-11-04 2025-04-08 삼성디스플레이 주식회사 표시 장치
TWI868197B (zh) * 2020-04-23 2025-01-01 晶元光電股份有限公司 發光元件及其製造方法
US12230740B2 (en) * 2020-04-23 2025-02-18 Epistar Corporation Light-emitting device and manufacturing method thereof
JP7271858B2 (ja) * 2021-03-12 2023-05-12 日亜化学工業株式会社 発光素子
US12310152B2 (en) * 2021-05-20 2025-05-20 Nichia Corporation Light emitting element including substrate, emission parts, insulation layer, and electrodes
TWI817129B (zh) * 2021-05-28 2023-10-01 晶元光電股份有限公司 發光元件
KR20230024121A (ko) 2021-08-11 2023-02-20 삼성전자주식회사 반도체 발광소자
CN116053381B (zh) * 2021-08-24 2025-10-28 厦门三安光电有限公司 倒装发光二极管及其制备方法
CN114093996B (zh) * 2021-11-19 2024-06-21 淮安澳洋顺昌光电技术有限公司 半导体发光器件
KR20230076926A (ko) * 2021-11-23 2023-06-01 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
JP7442058B2 (ja) * 2021-12-24 2024-03-04 日亜化学工業株式会社 発光素子および発光装置
TWI802192B (zh) * 2021-12-29 2023-05-11 友達光電股份有限公司 發光元件、包含其之發光組件及顯示裝置、及顯示裝置之製造方法
CN117393683A (zh) * 2022-07-05 2024-01-12 湖北三安光电有限公司 发光二极管及发光装置
CN115663079A (zh) * 2022-11-01 2023-01-31 厦门三安光电有限公司 一种发光二极管及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055262A1 (ja) * 2005-11-09 2007-05-18 Mitsubishi Cable Industries, Ltd. 窒化物半導体発光ダイオード素子
JP2008226906A (ja) * 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
US9536970B2 (en) * 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
TWI422064B (zh) * 2010-05-21 2014-01-01 Lextar Electronics Corp 發光二極體晶片及其製作方法
JP2012248612A (ja) * 2011-05-26 2012-12-13 Toshiba Corp 半導体発光素子及びその製造方法
TWI656660B (zh) * 2011-10-27 2019-04-11 晶元光電股份有限公司 半導體發光二極體結構
TWI466327B (zh) * 2011-12-29 2014-12-21 Ind Tech Res Inst 晶圓級發光二極體結構之製造方法
JP2013157523A (ja) * 2012-01-31 2013-08-15 Toyoda Gosei Co Ltd 半導体発光素子、半導体発光素子の製造方法および発光装置
KR101669641B1 (ko) * 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR20140006485A (ko) * 2012-07-05 2014-01-16 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조 방법
TWI544658B (zh) * 2012-08-01 2016-08-01 晶元光電股份有限公司 發光二極體結構
TWI538184B (zh) * 2012-08-06 2016-06-11 晶元光電股份有限公司 發光二極體陣列
TWI514622B (zh) * 2013-02-19 2015-12-21 Lextar Electronics Corp 發光二極體晶粒及其製造方法
US9461209B2 (en) * 2013-11-27 2016-10-04 Epistar Corporation Semiconductor light-emitting device
KR20150061409A (ko) * 2013-11-27 2015-06-04 광주과학기술원 전력 전자소자 및 발광소자가 집적된 집적소자 및 그 제조방법
CN105489722B (zh) * 2014-10-08 2018-10-26 展晶科技(深圳)有限公司 发光二极管封装结构、发光二极管晶粒及其制造方法
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
TWI772253B (zh) * 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
TWI778010B (zh) * 2017-01-26 2022-09-21 晶元光電股份有限公司 發光元件
TWI770225B (zh) * 2018-07-12 2022-07-11 晶元光電股份有限公司 發光元件
TWI870017B (zh) * 2018-08-01 2025-01-11 晶元光電股份有限公司 發光元件

Also Published As

Publication number Publication date
US20230197904A1 (en) 2023-06-22
US11038085B2 (en) 2021-06-15
US20200044116A1 (en) 2020-02-06
US11621374B2 (en) 2023-04-04
CN120018656A (zh) 2025-05-16
US12230744B2 (en) 2025-02-18
TW202404125A (zh) 2024-01-16
CN110797443A (zh) 2020-02-14
US20250194308A1 (en) 2025-06-12
TW202008615A (zh) 2020-02-16
US11799060B2 (en) 2023-10-24
TWI818056B (zh) 2023-10-11
TWI870017B (zh) 2025-01-11
US20210273137A1 (en) 2021-09-02
US20240014352A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
CN110797443B (zh) 发光元件
US10749075B2 (en) Semiconductor light-emitting device
US12283606B2 (en) Light-emitting device
US11764332B2 (en) Semiconductor light-emitting device
CN116031344B (zh) 发光元件
TWI832768B (zh) 發光元件
TWI807850B (zh) 發光元件
TWI781867B (zh) 發光元件
TWI804437B (zh) 發光元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment