CN110603635B - 具有用于无线信号及功率耦合的背侧线圈的半导体装置 - Google Patents
具有用于无线信号及功率耦合的背侧线圈的半导体装置 Download PDFInfo
- Publication number
- CN110603635B CN110603635B CN201880028957.3A CN201880028957A CN110603635B CN 110603635 B CN110603635 B CN 110603635B CN 201880028957 A CN201880028957 A CN 201880028957A CN 110603635 B CN110603635 B CN 110603635B
- Authority
- CN
- China
- Prior art keywords
- die
- coil
- substantially helical
- helical conductor
- front side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10W20/20—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/20—Inductors
-
- H10W20/0245—
-
- H10W20/2134—
-
- H10W20/497—
-
- H10W70/611—
-
- H10W70/635—
-
- H10W90/00—
-
- H10W90/293—
-
- H10W90/297—
-
- H10W90/732—
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供一种半导体装置,其包含:衬底;多个电路元件,其位于所述衬底的前侧上;第一基本上螺旋形导体,其位于所述衬底的背侧上。所述装置进一步包含:第一贯穿衬底通孔TSV,其将所述基本上螺旋形导体的第一端电连接到所述多个电路元件中的第一者;及第二TSV,其将所述基本上螺旋形导体的第二端电连接到所述多个电路元件中的第二者。所述装置可为封装,其进一步包含具有安置有第二基本上螺旋形导体的前侧的第二裸片。所述第二裸片的所述前侧安置成面向所述衬底的所述背侧,使得所述第一基本上螺旋形导体及所述第二基本上螺旋形导体经配置以无线通信。
Description
相关申请案的交叉参考
本申请案含有与标题为“具有用于无线信号及功率耦合的背侧线圈的半导体装置(SEMICONDUCTOR DEVICES WITH THROUGH-SUBSTRATE COILS FOR WIRELESS SIGNAL ANDPOWER COUPLING)”的由凯尔·K·柯比(Kyle K.Kirby)同时申请的美国专利申请案相关的标的物。其揭示内容以引用方式并入本文中的所述相关申请案受让给美光科技公司且由代理档案号10829-9207.US00识别。
本申请案含有与标题为“具有贯穿衬底通孔核心的导体(INDUCTORS WITHTHROUGH-SUBSTRATE VIA CORES)”的由凯尔·K·柯比(Kyle K.Kirby)同时申请的美国专利申请案相关的标的物。其揭示内容以引用方式并入本文中的所述相关申请案受让给美光科技公司且由代理档案号10829-9208.US00识别。
本申请案含有与标题为“具有耦合的贯穿衬底通孔核心的多裸片导体(MULTI-DIEINDUCTORS WITH COUPLED THROUGH-SUBSTRATE VIA CORES)”的由凯尔·K·柯比(KyleK.Kirby)同时申请的美国专利申请案相关的标的物。其揭示内容以引用方式并入本文中的所述相关申请案受让给美光科技公司且由代理档案号10829-9220.US00识别。
本申请案含有与标题为“具有贯穿衬底通孔核心的3D互连多裸片导体(3DINTERCONNECT MULTI-DIE INDUCTORS WITH THROUGH-SUBSTRATE VIA CORES)”的由凯尔·k·柯比(Kyle K.Kirby)同时申请的美国专利申请案相关的标的物。其揭示内容以引用方式并入本文中的所述相关申请案受让给美光科技公司且由代理档案号10829-9221.US00识别。
技术领域
本发明一般来说涉及半导体装置,且更特定来说,涉及具有用于无线信号及功率耦合的背侧线圈的半导体装置。
背景技术
半导体装置通常提供在具有多个连接裸片的封装中,其中各种裸片的电路元件以各种方式连接。例如,多裸片封装可利用从每一裸片到中介层的线接合来提供不同裸片中的元件之间的连接。尽管有时期望不同裸片中的电路元件之间直接电连接,但在其它情况中,可期望无线连接来自不同裸片的元件(例如,经由电感耦合、电容耦合等)。为了促进不同裸片中的电路元件之间的无线通信,可在裸片上提供平面线圈,使得多裸片堆叠中的相邻裸片可具有无线通信的邻近线圈。
一种提供用于无线通信的线圈的方法涉及:呈面对面布置封装两个裸片,使得紧邻放置每一裸片的前侧(例如,有源层)上的相应无线线圈对。图1中示意性地说明这种方法,图1展示具有彼此邻近放置的前侧线圈(例如线圈111及112)的两个裸片101及102。然而,具有无线通信的前侧线圈的裸片的面对面布置使可封装在一起的裸片的数目限于为两个,因此,寻求用于更大量裸片的其它方法。
提供用于无线通信的线圈的另一方法涉及:充分薄化半导体封装中的裸片,使得当呈前后布置封装时,大致仅通过薄化裸片的高度来分离封装中的每一裸片的前侧上的线圈。图2中示意性地说明这种方法,其中三个薄化裸片201、202及203呈前后布置安置,使得相邻裸片中的线圈之间(例如线圈211与212之间或线圈212与213之间)的距离足够小以允许无线通信。尽管这种方法允许封装具有两个以上裸片,但线圈之间的距离远大于图1的布置中的距离,且因此必须为了补偿而增大线圈的大小,这会显著增加封装中的裸片的成本。因此,需要其它方法来提供具有用于无线通信的线圈的半导体装置,其允许在不显著增大线圈的大小的情况下堆叠两个以上裸片。
附图说明
图1是具有用于无线耦合的前侧线圈的多裸片半导体装置的简化透视图。
图2是具有用于无线耦合的前侧线圈的多裸片半导体装置的简化透视图。
图3A及3B是根据本发明的实施例的具有背侧线圈的半导体装置的简化横截面图。
图4是根据本发明的实施例的具有背侧线圈的多裸片半导体装置的简化横截面图。
图5是根据本发明的实施例的具有背侧线圈的多裸片半导体装置的简化横截面图。
图6是根据本发明的实施例的具有背侧线圈的多裸片半导体装置的简化横截面图。
图7A到7D是根据本发明的各种实施例的用于半导体装置的无线耦合的背侧线圈的简化透视图及示意图。
图8是说明根据本发明的实施例的制造具有背侧线圈的半导体装置的方法的流程图。
图9是说明根据本发明的实施例的制造具有背侧线圈的半导体装置的方法的流程图。
具体实施方式
在下文描述中,论述众多具体细节以提供本发明的实施例的透彻且可行描述。然而,相关领域技术人员将认识到,可在无一或多个具体细节的情况下实践本发明。在其它实例中,未展示或未详细描述通常与半导体装置相关联的众所周知的结构或操作以避免模糊本发明的其它方面。一般来说,应了解,除本文中所揭示的所述具体实施例以外,各种其它装置、系统及方法也可在本发明的范围内。
如上文所论述,随着对半导体封装中的裸片之间的无线通信的需求不断增大,半导体装置不断完善设计。因此,根据本发明的半导体装置的若干实施例可提供通过贯穿衬底通孔连接到前侧电路元件的背侧线圈,这可在仅占用小面积时提供到呈前后布置的相邻裸片的无线通信。
本发明的若干实施例涉及半导体装置、包含半导体装置的系统、及制造及操作半导体装置的方法。在一个实施例中,半导体装置包括衬底、衬底的前侧上的多个电路元件及衬底的背侧上的基本上螺旋形导体。半导体装置进一步包括:第一贯穿衬底通孔(“TSV”),其将基本上螺旋形导体的第一端电连接到多个电路元件中的第一者;及第二TSV,其将基本上螺旋形导体的第二端电连接到多个电路元件中的第二者。
例如,图3A及3B说明根据本发明的实施例的具有用于无线通信的背侧线圈302的半导体装置300。图3A是根据本发明的实施例的贯穿背侧线圈302(“线圈302”)的装置300的简化横截面图。线圈302是由沿基本上螺旋形路径将线圈302的第一端302a连接到线圈302的第二端302b的导体(例如,导电迹线)形成。线圈302安置在装置300的背侧上的下绝缘材料层301中。如参考图3A可见,线圈302包含约2.5匝(例如,螺旋形路径围绕第一端302a旋转约900°)。根据一个实施例,用于图案化线圈302的导电迹线的平面宽度可介于约0.1μm到0.5μm之间,同时导电迹线的相邻匝之间的间隔可为约0.5μm及3.0μm。
参考图3B,其展示装置300沿图3A中的截面线B-B的横截面。装置300包含:衬底305;第一TSV 303,其延伸贯穿衬底305且连接到线圈302的第一端302a;及第二TSV 304,其延伸贯穿衬底305且连接到线圈的第二端302b。截面线A-A指示图3A中说明装置300的横截面。第一TSV 303可通过引线306a连接到装置300的前侧上的上绝缘材料层307中的其它电路元件(未展示)。类似地,第二TSV 304可通过引线306b连接到上绝缘材料层307中的其它电路元件(未展示)。TSV 303及304的直径可介于约2μm与50μm之间。
根据本发明的一个实施例,线圈302可包含与标准半导体金属化工艺兼容的数种导电材料中的任一者,包含铜、金、钨或其合金。同样地,衬底305可包含适于半导体处理方法的数种衬底材料中的任一者,包含硅、玻璃、砷化镓、氮化镓、有机层板等。另外,用于存储器、控制器、处理器等的集成电路可形成在衬底305上及/或衬底305中。所属领域技术人员将容易理解,可通过将高纵横比孔蚀刻到衬底305中且在一或多个沉积及/或电镀步骤中使用一或多种材料填充所述孔来制造贯穿衬底通孔,例如第一TSV303及第二TSV 304。根据本发明的实施例,两个TSV 303及304可包含具有所期望导电性质的块状材料(例如铜、金、钨或其合金)或可包含多个离散层(其仅部分是导电的)。例如,在高纵横比蚀刻及绝缘体沉积之后,可在使用导电材料填充绝缘开口的单个金属化步骤中提供第一TSV 303及第二TSV304中的每一者。在另一实施例中,可在用于提供不同材料的同轴层的多个步骤中形成第一TSV 303及第二TSV 304中的每一者。在提供所期望高度(例如,约为衬底305的最终厚度)的TSV之后,可蚀刻或研磨衬底的背侧以暴露TSV的最下部分用于连接到其它元件(例如背侧线圈)。例如,衬底305可为厚度介于约10μm与100μm之间的薄化硅晶片,且TSV 303及304可延伸贯穿衬底305,使得TSV 303及304的最下部分可经暴露以电连接到线圈302。因此,与附加地建构在衬底305的前侧或背侧上的其它电路元件不同,TSV 303及304基本上延伸贯穿衬底305,从而允许衬底305的相对侧上的电路元件之间电连接。
尽管在图3的实例中,线圈302包含约2.5匝,但在其它实施例中,线圈的匝数可变动。例如,两个平面螺旋导体(例如,线圈)之间的电感耦合的效率可取决于线圈的匝数,使得增加匝数可允许两个线圈之间的更有效无线通信(例如,借此增大耦合线圈可通信的距离)。然而,所属领域技术人员将容易理解,增加匝数(例如,其中迹线的大小及间隔减小是不可行的)通常将增大由线圈占用的面积,使得可基于线圈间隔、无线通信效率及电路面积当中的所期望平衡选择用于线圈的匝数。
本发明的实施例通过将基本上螺旋形导体安置在衬底的背侧上来允许前后定向的裸片堆叠中的装置之间高效率无线通信。一个裸片的背侧线圈可定位成与直接位于背侧线圈下方的另一裸片的前侧线圈相距短距离(例如,具有与接合层厚度大致相同的数量级),这提供比前后定向的两个裸片的前侧上的耦合线圈之间所见的线圈间隔小很多的线圈间隔(例如,及因此更高耦合效率)(例如,其中线圈间隔具有与裸片厚度大致相同的数量级)。例如,图4是根据本发明的实施例的具有背侧线圈的多裸片半导体装置的简化横截面图。装置400包含第一裸片410,第一裸片410具有衬底405及第一裸片410的背侧处的下绝缘材料层401。第一裸片410进一步包含安置在下绝缘材料层401中的背侧线圈402(“线圈402”)。线圈402是由沿基本上螺旋形路径将线圈402的第一端402a连接到线圈402的第二端402b的导体(例如,导电迹线)形成。如参考图4可见,线圈402包含约2.5匝(例如,螺旋形路径围绕第一端402a旋转约900°)。第一裸片410进一步包含:第一TSV 403,其延伸贯穿衬底405且连接到线圈402的第一端402a;及第二TSV 404,其延伸贯穿衬底405且连接到线圈402的第二端402b。第一TSV 403可通过引线406a连接到第一裸片410的前侧上的上绝缘材料层407中的其它电路元件(未展示)。类似地,第二TSV 404可通过引线406b连接到上绝缘材料层407中的其它电路元件(未展示)。
所述装置进一步包含第二裸片420,第二裸片420具有衬底415及第二裸片420的前侧上的上绝缘材料层417。第二裸片420进一步包含安置在上绝缘材料层417中的前侧线圈422(“线圈422”)。线圈422是由沿基本上螺旋形路径将线圈422的第一端422a连接到线圈422的第二端422b的导体(例如,导电迹线)形成。如参考图4可见,线圈422也包含约2.5匝(例如,螺旋形路径围绕第一端422a旋转约900°)。线圈422可通过引线426a及426b连接到第二裸片420的前侧上的上绝缘材料层417中的其它电路元件(未展示)。
第一裸片410及第二裸片420是前后堆叠的(例如,第一裸片410的背侧面向第二裸片420的前侧)。装置400可任选地包含第一裸片410与第二裸片420之间的裸片附着材料409(例如裸片附着膜)。如参考图4可见,第一裸片410的背侧线圈402与第二裸片420的前侧线圈422之间的距离d1是短距离(例如,具有与接合层厚度大致相同的数量级)。例如,距离d1可介于约5μm与30μm之间。根据一个实施例,两个无线通信线圈402与422之间的距离d1比由两个线圈402及422跨越的范围(例如,两个线圈402及422的直径)小得多(例如,至少小约数量级)。例如,在图4的实例中,两个线圈402及422的直径可介于约80μm与600μm之间。此外,两个无线通信线圈402与422之间的距离d1比第二裸片420的前侧线圈422与第一裸片410的前侧上的元件(例如,其中必须在缺乏背侧线圈402的情况下安置前侧线圈)之间的距离d2小得多(例如,至少小约数量级)。例如,就其中第一裸片410是薄化硅晶片的图4的实例来说,距离d2可介于约70μm与250μm之间。
尽管在图4的实例中已将背侧线圈402及前侧线圈422说明为具有相同直径但在其它实施例中,相邻裸片中的无线通信线圈(例如,耦合的前侧线圈及背侧线圈)无需为相同大小(例如或形状)。例如,第一裸片上的背侧线圈可为任何大小(包含介于约80μm与600μm之间),且第二裸片上的前侧线圈(例如,面向第一裸片的背侧线圈)可为选自相同范围的不同大小。尽管无线通信线圈的匹配线圈大小可提供最有效空间使用及最少材料成本,但在一些实施例中,一侧上的空间限制使期望具有不同大小的线圈。例如,可期望提供较大背侧线圈,因为背侧上的空间限制不会如前侧及其相关联的电路元件密集放置那样苛刻。这可在不增大对应前侧线圈的大小的情况下促进更容易对准或提供稍好耦合。
根据本发明的一个方面,紧密间隔线圈(例如线圈402及422)可经配置以在近场距离(例如小于线圈的直径的约3倍的距离,其中电场及磁场的近场分量振荡)内无线通信。例如,背侧线圈402及前侧线圈422可使用电感耦合无线通信,其中所述线圈中的一者(例如裸片420的前侧线圈422)经配置以响应于电流经过前侧线圈422(例如,由跨引线426a及426b施加的电压差提供)而诱发具有垂直于且经过两个线圈402及422的通量的磁场。可通过改变经过前侧线圈422的电流(例如,通过施加交流电或通过在高电压状态与低电压状态之间重复切换)来诱发磁场的变化,这又诱发第一裸片410的背侧线圈402中的变化电流。以这种方式,可在包括第一裸片410的背侧线圈402的电路与包括第二裸片420的前侧线圈422的另一电路之间耦合信号及/或功率。尽管已在前述实例中参考电感耦合描述线圈402与422之间的无线通信,但所属领域技术人员将容易明白,此类紧密间隔线圈之间的无线通信可以数种其它方式中的任一者实现,包含例如通过谐振电感耦合、电容耦合或谐振电容耦合。
尽管在图4的实例中,已将半导体装置400说明为包含具有相同匝数(例如,2.5匝)的一对无线通信线圈402及422,但本发明的实施例可提供包含具有不同匝数的无线通信线圈的半导体装置。所属领域技术人员将容易理解,使一对电感耦合线圈中的一个线圈比另一线圈具备更多匝允许所述耦合线圈对操作为升压或降压变压器。例如,鉴于这种配置中的耦合电感器(例如,线圈)的初级绕组与次级绕组之间的4:3匝比,将第一变化电流(例如,4V交流电)施加到具有4匝的线圈将在具有3匝的线圈中诱发具有较低电压(例如,3V交流电)的变化电流。
如上文所阐述,提供具有用于无线通信的背侧线圈的半导体装置的益处在于:两个以上裸片的封装可经配置以即使在呈前后配置堆叠时仍无线通信。例如,图5是根据本发明的实施例的具有背侧线圈的多裸片半导体装置500的简化横截面图。装置500包含第一裸片510,第一裸片510具有衬底515及第一裸片510的背侧上的下绝缘材料层511。第一裸片510进一步包含安置在下绝缘材料层511中的背侧线圈518(“线圈518”)。线圈518是由沿基本上螺旋形路径将线圈518的第一端518a连接到线圈518的第二端518b的导体(例如,导电迹线)形成。如参考图5可见,线圈518包含约2.5匝(例如,螺旋形路径围绕第一端518a旋转约900°)。第一裸片510进一步包含:第一TSV 513,其延伸贯穿衬底515且连接到线圈518的第一端518a;及第二TSV 514,其延伸贯穿衬底515且连接到线圈518的第二端518b。第一TSV513可通过引线516a连接到第一裸片510的前侧上的上绝缘材料层517中的其它电路元件(未展示)。类似地,第二TSV 514可通过引线516b连接到第一裸片510的上绝缘材料层517中的其它电路元件(未展示)。
所述装置进一步包含第二裸片520,第二裸片520具有衬底525及第二裸片520的前侧上的上绝缘材料层527。第二裸片520进一步包含安置在上绝缘材料层527中的前侧线圈529(“线圈529”)。线圈529是由沿基本上螺旋形路径将线圈529的第一端529a连接到线圈529的第二端529b的导体(例如,导电迹线)形成。如参考图5可见,线圈529也包含约2.5匝(例如,螺旋形路径围绕第一端529a旋转约900°)。第二裸片520进一步包含安置在第二裸片520的背侧上的下绝缘材料层521中的第一背侧线圈528(“线圈528”)。线圈528是由沿基本上螺旋形路径将线圈528的第一端528a连接到线圈528的第二端528b的导体(例如,导电迹线)形成。如参考图5可见,线圈528也包含约2.5匝(例如,螺旋形路径围绕第一端528a旋转约900°)。第二裸片520进一步包含第一TSV 523a,第一TSV 523a延伸贯穿衬底525且连接到(i)线圈529的第一端529a及(ii)线圈528的第一端528a两者。第二裸片520进一步包含第二TSV 524a,第二TSV524a延伸贯穿衬底525且连接到(i)线圈529的第二端529b及(ii)线圈528的第二端528b两者。
第二裸片520进一步包含安置在下绝缘材料层521中的第二背侧线圈522(“线圈522”)。线圈522是由沿基本上螺旋形路径将线圈522的第一端522a连接到线圈522的第二端522b的导体(例如,导电迹线)形成。如参考图5可见,线圈522包含约2.5匝(例如,螺旋形路径围绕第一端522a旋转约900°)。第二裸片520进一步包含:第三TSV523b,其延伸贯穿衬底525且连接到线圈522的第一端522a;及第四TSV 524b,其延伸贯穿衬底525且连接到线圈522的第二端522b。第三TSV 523b可通过引线526a连接到第二裸片520的前侧上的上绝缘材料层527中的其它电路元件(未展示)。类似地,第四TSV 524b可通过引线526b连接到第二裸片520的上绝缘材料层527中的其它电路元件(未展示)。
装置进一步包含第三裸片530,第三裸片530具有衬底535及第三裸片530的前侧上的上绝缘材料层537。第三裸片530进一步包含安置在上绝缘材料层537中的第一前侧线圈538(“线圈538”)。线圈538是由沿基本上螺旋形路径将线圈538的第一端538a连接到线圈538的第二端538b的导体(例如,导电迹线)形成。如参考图5可见,线圈538也包含约2.5匝(例如,螺旋形路径围绕第一端538a旋转约900°)。第三裸片530进一步包含安置在第三裸片530的前侧上的上绝缘材料层527中的第二前侧线圈532(“线圈532”)。线圈532是由沿基本上螺旋形路径将线圈532的第一端532a连接到线圈532的第二端532b的导体(例如,导电迹线)形成。如参考图5可见,线圈532也包含约2.5匝(例如,螺旋形路径围绕第一端532a旋转约900°)。第一前侧线圈538可通过引线536a及536b连接到第三裸片530的前侧上的上绝缘材料层537中的其它电路元件(未展示)。类似地,第二前侧线圈532可通过引线536c及536d连接到第三裸片530的上绝缘材料层537中的其它电路元件(未展示)。
第一裸片510及第二裸片520是前后堆叠的(例如,第一裸片510的背侧面向第二裸片520的前侧)。第二裸片520及第三裸片530也是前后堆叠的(例如,第二裸片520的背侧面向第三裸片530的前侧)。装置500可任选地包含第一裸片510与第二裸片520之间的第一裸片附着材料509(例如,裸片附着膜)及第二裸片520与第三裸片530之间的第二裸片附着材料519(例如,裸片附着膜)。
如上文更详细阐述,紧密间隔线圈(例如第二裸片520的第二背侧线圈522及第三裸片530的第二前侧线圈532)可经配置以在近场距离(例如,小于线圈的直径的约3倍的距离,其中电场及磁场的近场分量振荡)内无线通信。例如,第二背侧线圈522及第二前侧线圈532可使用电感耦合无线通信,其中所述线圈中的一者(例如,裸片530的第二前侧线圈532)经配置以回应于电流经过第三裸片530的第二前侧线圈532(例如,由跨引线536c及536d施加的电压差提供)而诱发具有垂直于且经过两个线圈522及532的通量的磁场。可通过改变经过第二前侧线圈532的电流(例如,通过施加交流电或通过在高电压状态与低电压状态之间重复切换)来诱发磁场的变化,这又诱发第二裸片520的第二背侧线圈522中的变化电流。以这种方式,可在包括第二裸片520的第二背侧线圈522的电路与包括第三裸片530的第二前侧线圈532的另一电路之间耦合信号及/或功率。
类似地,第二裸片520的第一背侧线圈528及第三裸片530的第一前侧线圈538可经电感耦合以按类似方式无线通信,第一裸片510的背侧线圈518及第二裸片的前侧线圈529也可如此。由于第二裸片520的第一背侧线圈528及前侧线圈529通过第二裸片520的第一TSV 523a及第二TSV 524a而电连通,因此提供到第三裸片530中的第一前侧线圈538(例如,通过引线536a及536b)的信号及/或功率可通过电感耦合提供到第二裸片520中的第一背侧线圈528,第一背侧线圈528又可通过第二裸片520的第一TSV523a及第二TSV 523b将信号及/或功率提供到第二裸片520的前侧线圈529。第二裸片520的前侧线圈529可通过电感耦合将信号提供到第一裸片510中的背侧线圈518,背侧线圈518又可通过第一裸片510的第一TSV 513及第二TSV 514将信号及/或功率提供到第一裸片510的前侧上(例如,上绝缘材料层517中)的电路元件(未展示)。
尽管在图5的实例性装置500中,每一裸片的前侧中的元件(例如,引线)被展示为通过一或多个无线通信线圈对单独连接到最下裸片中的引线,但本发明的实施例也可将相同信号及/或功率并行提供到多个裸片的前侧中的电路元件。例如,图6是根据本发明的实施例的具有背侧线圈的多裸片半导体装置600的简化横截面图。装置600包含第一裸片610,第一裸片610具有衬底615及第一裸片610的背侧上的下绝缘材料层611。第一裸片610进一步包含安置在下绝缘材料层611中的背侧线圈618(“线圈618”)。线圈618是由沿基本上螺旋形路径将线圈618的第一端618a连接到线圈618的第二端618b的导体(例如,导电迹线)形成。如参考图6可见,线圈618包含约3.5匝(例如,螺旋形路径围绕第一端618a旋转约1260°)。第一裸片610进一步包含:第一TSV 613,其延伸贯穿衬底615且连接到线圈618的第一端618a;及第二TSV 614,其延伸贯穿衬底615且连接到线圈618的第二端618b。第一TSV613可通过引线616a连接到第一裸片610的前侧上的上绝缘材料层617中的其它电路元件(未展示)。类似地,第二TSV 614可通过引线616b连接到第一裸片610的上绝缘材料层617中的其它电路元件(未展示)。
装置进一步包含第二裸片620,第二裸片620具有衬底625及第二裸片620的前侧上的上绝缘材料层627。第二裸片620进一步包含安置在上绝缘材料层627中的前侧线圈622(“线圈622”)。线圈622是由沿基本上螺旋形路径将线圈622的第一端622a连接到线圈622的第二端622b的导体(例如,导电迹线)形成。如参考图6可见,线圈622也包含约3.5匝(例如,螺旋形路径围绕第一端622a旋转约1260°)。第二裸片620进一步包含安置在第二裸片620的背侧上的下绝缘材料层621中的背侧线圈628(“线圈628”)。线圈628是由沿基本上螺旋形路径将线圈628的第一端628a连接到线圈628的第二端628b的导体(例如,导电迹线)形成。如参考图6可见,线圈628也包含约3.5匝(例如,螺旋形路径围绕第一端628a旋转约1260°)。第二裸片620进一步包含第一TSV 623,第一TSV 623延伸贯穿衬底625且连接到(i)线圈622的第一端622a及(ii)线圈628的第一端628a两者。第二裸片620进一步包含第二TSV 624,第二TSV 624延伸贯穿衬底625且连接到(i)线圈622的第二端622b及(ii)线圈628的第二端628b两者。第二裸片620进一步包含上绝缘材料层627中的引线626a及626b,以将TSV 623及624分别连接到其它电路元件(未展示)。
所述装置进一步包含第三裸片630,第三裸片630具有衬底635及第三裸片630的前侧上的上绝缘材料层637。第三裸片630进一步包含安置在上绝缘材料层637中的前侧线圈632(“线圈632”)。线圈632是由沿基本上螺旋形路径将线圈632的第一端632a连接到线圈632的第二端632b的导体(例如,导电迹线)形成。如参考图6可见,线圈632也包含约3.5匝(例如,螺旋形路径围绕第一端632a旋转约1260°)。第三裸片630进一步包含安置在第三裸片630的背侧上的下绝缘材料层631中的背侧线圈638(“线圈638”)。线圈638是由沿基本上螺旋形路径将线圈638的第一端638a连接到线圈638的第二端638b的导体(例如,导电迹线)形成。如参考图6可见,线圈638也包含约3.5匝(例如,螺旋形路径围绕第一端638a旋转约1260°)。第三裸片630进一步包含第一TSV 633,第一TSV 633延伸贯穿衬底635且连接到(i)线圈632的第一端632a及(ii)线圈638的第一端638a两者。第三裸片630进一步包含第二TSV634,第二TSV 634延伸贯穿衬底635且连接到(i)线圈632的第二端632b及(ii)线圈638的第二端638b两者。第三裸片630进一步包含上绝缘材料层637中的引线636a及636b,以将TSV633及634分别连接到其它电路元件(未展示)。
所述装置进一步包含第四裸片640,第四裸片640具有衬底645及第四裸片640的前侧上的上绝缘材料层647。第四裸片640进一步包含安置在上绝缘材料层647中的前侧线圈642(“线圈642”)。线圈642是由沿基本上螺旋形路径将线圈642的第一端642a连接到线圈642的第二端642b的导体(例如,导电迹线)形成。如参考图6可见,线圈642也包含约3.5匝(例如,螺旋形路径围绕第一端642a旋转约1260°)。前侧线圈642可通过引线646a及646b连接到第四裸片640的前侧上的上绝缘材料层647中的其它电路元件(未展示)。
第一裸片610及第二裸片620是前后堆叠的(例如,第一裸片610的背侧面向第二裸片620的前侧)。第二裸片620及第三裸片630也是前后堆叠的(例如,第二裸片620的背侧面向第三裸片630的前侧)。第三裸片630及第四裸片640也是前后堆叠的(例如,第三裸片630的背侧面向第四裸片640的前侧)。装置600可任选地包含第一裸片610与第二裸片620之间的第一裸片附着材料609(例如,裸片附着膜)、第二裸片620与第三裸片630之间的第二裸片附着材料619(例如,裸片附着膜)及第三裸片630与第四裸片640之间的第三裸片附着材料629(例如,裸片附着膜)。
如上文更详细阐述,紧密间隔线圈(例如第四裸片640的前侧线圈642及第三裸片630的背侧线圈638)可经配置以在近场距离(例如,小于线圈的直径的约3倍的距离,其中电场及磁场的近场分量振荡)内无线通信。例如,第四裸片640的前侧线圈642及第三裸片630的背侧线圈638可使用电感耦合无线通信,其中所述线圈中的一者(例如,第四裸片640的前侧线圈642)经配置以回应于电流经过第四裸片640的前侧线圈642(例如,由跨引线646a及646b施加的电压差提供)而诱发具有垂直于且经过两个线圈642及638的通量的磁场。可通过改变经过前侧线圈642的电流(例如,通过施加交流电或通过在高电压状态与低电压状态之间重复切换)来诱发磁场的变化,这又诱发第三裸片630的背侧线圈638中的变化电流。以这种方式,可在包括第三裸片630的背侧线圈638的电路与包括第四裸片640的前侧线圈642的另一电路之间耦合信号及/或功率。
类似地,第三裸片630的前侧线圈632及第二裸片620的背侧线圈628可经电感耦合以按类似方式无线通信,第二裸片620的前侧线圈622及第一裸片610的背侧线圈618也可如此。由于第三裸片630的背侧线圈638及前侧线圈632通过第三裸片630的两个TSV 633及634而电连通,因此提供到第四裸片640中的前侧线圈642(例如,通过引线646a及646b)的信号及/或功率可经由电感耦合提供到第三裸片630中的背侧线圈638,背侧线圈638又可通过两个TSV 633及634将信号及/或功率提供到第三裸片中的前侧线圈632。前侧线圈632可经由电感耦合将信号及/或功率提供到第二裸片620中的背侧线圈628,背侧线圈628又可通过第二裸片620的两个TSV 623及624将信号及/或功率提供到第二裸片620的前侧线圈622。前侧线圈622可经由电感耦合将信号及/或功率提供到第一裸片610中的背侧线圈618,背侧线圈618又可通过TSV 613及614将信号及/或功率提供到第一裸片610的前侧上(例如,上绝缘材料层617中)的电路元件(未展示)。此外,可通过在中间裸片(例如,裸片620及630)的前侧上提供并联连接到前侧线圈(632及622)及所述裸片中载送提供到第四裸片640中的背侧线圈642(例如,通过引线646a及646b)的信号及/或功率的TSV(633、634、623及624)的引线(636a、636b、626a及626b),将所述裸片(610、620、630及640)中的每一者的前侧上的电路元件并联连接到相同信号及/或功率。
所属领域技术人员将容易理解,根据本发明的一个实施例,线圈无需呈平滑螺旋形(例如,阿基米德螺线或圆形渐开螺线)以促进前侧线圈及背侧线圈对之间的无线通信。尽管已将上述图中的线圈示意性地且功能性地说明为具有常曲率的平滑弯曲弧形匝,但所属领域技术人员将容易理解,制造平滑平面螺旋会面临成本管理挑战(例如,在光刻光罩设计中)。因此,如本文中所使用,“基本上螺旋形”导体描述具有使径向距离从中心向外逐渐或步进增大的匝的导体。因此,由基本上螺旋形导体的个别匝的路径勾画的平面形状无需为椭圆形或圆形。为便于与有效半导体处理方法整合(例如,使用具成本效益的光罩进行屏蔽),基本上螺旋形导体的个别匝(例如,包含其线性元件)可在平面图中勾画多边形路径(例如,直线形、六边形、八边形、或一些其它规则或不规则多边形形状)。因此,如本文中所使用,“基本上螺旋形”导体描述具有在平面图(例如,平行于衬底表面的平面)中勾画围绕中心轴线的任何形状(包含圆形、椭圆形、规则多边形、不规则多边形或其某个组合)的匝的平面螺旋导体。
例如,图7A说明根据本发明的一个实施例的具有基本上多边形螺旋形状的基本上螺旋形背侧线圈701。为更易于说明图7A中所说明的线圈701的基本上螺旋形状,已从插图消除其中安置线圈701及TSV的装置的衬底、绝缘材料及其它细节。线圈701在其相对端处连接到两个TSV 702及703。线圈701的基本上螺旋形导体包含使与线圈701的中心轴线的距离随每一匝而增大的线性元件。
尽管图7A及前述实例已说明与TSV直接连接(在基本上螺旋形导体的相对端处)的线圈,但所属领域技术人员将容易明白,电连接到线圈的相对端的一个或两个TSV可定位成远离线圈。例如,图7B说明根据本发明的一个实施例的具有基本上多边形(例如,矩形)螺旋形状的基本上螺旋形背侧线圈711。线圈711在其中心端处连接到通孔714,通孔714又通过引线715连接到TSV 712。类似地,线圈711的外端通过另一引线716连接到另一TSV 713。远程定位与线圈连接的一个或两个TSV可促进较容易路由及布局。举进一步实例来说,图7C说明根据本发明的一个实施例的具有弧形螺旋形状的基本上螺旋形背侧线圈721,其中与线圈721连接的仅一个TSV定位成远离线圈721。就这一点来说,线圈721在其中心端处连接到第一TSV 722且在其外端处通过引线724连接到远离线圈721的第二TSV 723。
尽管在前述实施例中,已将每一背侧线圈说明为电连接到一对离散TSV,但在其它实施例中,一或多个线圈可共享一或多个TSV(例如,作为共同接地件以提供冗余覆盖、减少对准问题等)。例如,图7D是其中三个背侧线圈731a、731b及731c共享共同TSV732的布置的平面图。每一线圈731a、731b及731c进一步连接到第二TSV 733a、733b及733c。
尽管前述实例性实施例已说明在单个平面中具有匝的基本上螺旋形线圈,但在其它实施例中,也可提供在不同z高度处具有匝的背侧线圈。例如,基本上螺旋形导体可在第一层级处具有绕中心或螺旋轴线的两个匝(例如,向外螺旋),在第二层级处具有绕中心或螺旋轴线的两个匝(例如,向内螺旋)等等,以类似方式匝数与所期望一样多。
图8是说明根据本发明的实施例的制造具有背侧线圈的半导体装置的方法的流程图。所述方法包含在衬底的前侧上(例如,在前侧上的绝缘层中)形成多个电路元件(框810)及形成贯穿衬底连接到多个电路元件中的至少一者的至少一个TSV(框820)。所述方法进一步包含薄化衬底以暴露TSV(框830)及在薄化衬底的背侧上形成连接到TSV的基本上螺旋形导体(例如,线圈)(框840)。
图9是说明根据本发明的实施例的制造具有背侧线圈的半导体装置的方法的流程图。所述方法包含在衬底的前侧上(例如,在前侧上的绝缘层中)形成多个电路元件(框910)及形成贯穿衬底连接到多个电路元件中的至少一者的至少一个TSV(框920)。所述方法进一步包含薄化衬底以暴露TSV(框930)及在薄化衬底的背侧上形成连接到TSV的基本上螺旋形导体(例如,线圈)(框940)。所述方法进一步包含在第二裸片上方安置包含基本上螺旋形导体的裸片,第二裸片在其前侧上具有基本上螺旋形导体(框950)。
从前文内容将明白,本文中已出于说明的目的而描述本发明的具体实施例,但可在不背离本发明的范围的情况下作出各种修改。因此,本发明仅受限于所附权利要求书。
Claims (20)
1.一种半导体装置,其包括:
硅衬底;
第一绝缘层,其位于所述硅衬底的前侧上;
第二绝缘层,其位于所述硅衬底的背侧上;
多个电路元件,其位于所述硅衬底的所述前侧上的所述第一绝缘层中;
第一基本上螺旋形导体,其位于所述硅衬底的所述背侧上的所述第二绝缘层中;
第一贯穿衬底通孔TSV,其在所述第一绝缘层和所述第二绝缘层之间延伸贯穿所述硅衬底且将所述第一基本上螺旋形导体的第一端电连接到所述多个电路元件中的第一者;
第二贯穿衬底通孔TSV,其在所述第一绝缘层和所述第二绝缘层之间延伸贯穿所述硅衬底且将所述第一基本上螺旋形导体的第二端电连接到所述多个电路元件中的第二者;及
第二基本上螺旋形导体,其位于所述硅衬底的所述前侧上的所述第一绝缘层中,与所述第一基本上螺旋形导体同轴对准,且通过所述第一贯穿衬底通孔TSV和所述第二贯穿衬底通孔TSV电连接到所述第一基本上螺旋形导体。
2.根据权利要求1所述的半导体装置,其中所述第一基本上螺旋形导体经配置以无线耦合到另一半导体装置中的另一基本上螺旋形导体。
3.根据权利要求1所述的半导体装置,其中所述第一贯穿衬底通孔TSV与所述第一基本上螺旋形导体和所述第二基本上螺旋形导体同轴对准。
4.根据权利要求1所述的半导体装置,其中所述第一贯穿衬底通孔TSV及所述第二贯穿衬底通孔TSV安置在所述基本上螺旋形导体附近,但不与所述第一基本上螺旋形导体同轴对准。
5.根据权利要求1所述的半导体装置,其中所述第一绝缘层覆盖所述第一基本上螺旋形导体的绝缘材料层。
6.根据权利要求1所述的半导体装置,其中所述硅衬底的厚度介于10μm与100μm之间。
7.根据权利要求1所述的半导体装置,其中所述第一贯穿衬底通孔TSV及所述第二贯穿衬底通孔TSV中的每一者的直径介于2μm与50μm之间。
8.根据权利要求1所述的半导体装置,其中所述第一基本上螺旋形导体和所述第二基本上螺旋形导体各自横跨介于80μm与600μm之间的范围。
9.一种半导体封装,其包括:
第一裸片,其包含:
硅衬底,
第一绝缘层,其位于所述硅衬底的前侧上,
第二绝缘层,其位于所述硅衬底的背侧上,
第一多个电路元件,其位于所述硅衬底的所述前侧上的所述第一绝缘层中,
第一基本上螺旋形导体,其位于所述硅衬底的所述背侧上的所述第二绝缘层中,
第一贯穿衬底通孔TSV,其在所述第一绝缘层和所述第二绝缘层之间延伸贯穿所述硅衬底且将所述第一基本上螺旋形导体的第一端电连接到所述第一多个电路元件中的第一者,
第二贯穿衬底通孔TSV,其在所述第一绝缘层和所述第二绝缘层之间延伸贯穿所述硅衬底且将所述第一基本上螺旋形导体的第二端电连接到所述第一多个电路元件中的第二者,及
第二基本上螺旋形导体,其位于所述硅衬底的所述前侧上的所述第一绝缘层中,与所述第一基本上螺旋形导体同轴对准,且通过所述第一贯穿衬底通孔TSV和所述第二贯穿衬底通孔TSV电连接到所述第一基本上螺旋形导体;及
第二裸片,其包含:
前侧,其上安置有第三基本上螺旋形导体;
其中所述第二裸片的所述前侧安置成面向所述第一裸片的所述背侧,使得所述第一基本上螺旋形导体及所述第三基本上螺旋形导体经配置以无线通信。
10.根据权利要求9所述的半导体封装,其中所述第一基本上螺旋形导体及所述第三基本上螺旋形导体经配置以通过电感耦合来无线通信。
11.根据权利要求9所述的半导体封装,其中所述第一基本上螺旋形导体及所述第三基本上螺旋形导体经配置以通过电容耦合来无线通信。
12.根据权利要求9所述的半导体封装,其中所述第二裸片进一步包括所述第二裸片的所述前侧上的第二多个电路元件。
13.根据权利要求9所述的半导体封装,其中所述第一裸片包括厚度介于50μm与200μm之间的硅衬底。
14.根据权利要求9所述的半导体封装,其中所述第一贯穿衬底通孔TSV的直径介于15μm与75μm之间。
15.根据权利要求9所述的半导体封装,其中所述第一基本上螺旋形导体及所述第三基本上螺旋形导体中的每一者横跨介于80μm与600μm之间的范围。
16.根据权利要求9所述的半导体封装,其中所述第一基本上螺旋形导体及所述第三基本上螺旋形导体是至少基本上同轴对准的。
17.一种半导体封装,其包括:
最上裸片、一或多个中间裸片及最下裸片,每一裸片包含硅衬底、位于所述硅衬底的前侧上的第一绝缘层、位于所述硅衬底的背侧上的第二绝缘层及在所述硅衬底的所述前侧上的所述第一绝缘层中的一或多个电路元件,其中
所述最上裸片及所述一或多个中间裸片中的顶部者的前侧电路元件通过所述最上裸片的所述背侧上的所述第二绝缘层中的第一基本上螺旋形导体及所述一或多个中间裸片中的所述顶部者的所述前侧上的所述第一绝缘层中的第二基本上螺旋形导体来无线耦合,
所述最下裸片及所述一或多个中间裸片中的底部者的前侧电路元件通过所述一或多个中间裸片中的所述底部者的背侧上的所述第二绝缘层中的第三基本上螺旋形导体及所述最下裸片的所述前侧上的所述第一绝缘层中的第四基本上螺旋形导体来无线耦合,
所述最上裸片的所述前侧电路元件通过一或多个第一贯穿衬底通孔TSV来电连接到所述最上裸片的所述背侧上的所述第一基本上螺旋形导体,所述一或多个第一贯穿衬底通孔TSV在所述最上裸片的所述第一绝缘层和所述第二绝缘层之间延伸贯穿所述硅衬底,且
所述一或多个中间裸片中的所述底部者的所述前侧电路元件通过一或多个第二贯穿衬底通孔TSV来电连接到所述一或多个中间裸片中的所述底部者的所述背侧上的所述第三基本上螺旋形导体,所述一或多个第二贯穿衬底通孔TSV在所述一或多个中间裸片中的所述底部者的所述第一绝缘层和所述第二绝缘层之间延伸贯穿硅衬底。
18.根据权利要求17所述的半导体封装,其中所述一或多个中间裸片中的所述顶部者及所述底部者是相同裸片。
19.根据权利要求17所述的半导体封装,其中所述一或多个中间裸片包括两个中间裸片,且其中所述两个中间裸片中的所述顶部者及所述底部者通过所述两个中间裸片中的所述顶部者的所述背侧上的第五基本上螺旋形导体及所述两个中间裸片中的所述底部者的所述前侧上的第六基本上螺旋形导体来无线耦合。
20.根据权利要求17所述的半导体封装,其中所述第一基本上螺旋形导体、所述第二基本上螺旋形导体、所述第三基本上螺旋形导体及所述第四基本上螺旋形导体中的每一者横跨介于80μm与600μm之间的范围。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/584,278 US10872843B2 (en) | 2017-05-02 | 2017-05-02 | Semiconductor devices with back-side coils for wireless signal and power coupling |
| US15/584,278 | 2017-05-02 | ||
| PCT/US2018/026239 WO2018204012A1 (en) | 2017-05-02 | 2018-04-05 | Semiconductor devices with back-side coils for wireless signal and power coupling |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110603635A CN110603635A (zh) | 2019-12-20 |
| CN110603635B true CN110603635B (zh) | 2023-04-04 |
Family
ID=64014902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880028957.3A Active CN110603635B (zh) | 2017-05-02 | 2018-04-05 | 具有用于无线信号及功率耦合的背侧线圈的半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10872843B2 (zh) |
| CN (1) | CN110603635B (zh) |
| TW (1) | TWI721265B (zh) |
| WO (1) | WO2018204012A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10134671B1 (en) | 2017-05-02 | 2018-11-20 | Micron Technology, Inc. | 3D interconnect multi-die inductors with through-substrate via cores |
| US20180323369A1 (en) | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Inductors with through-substrate via cores |
| US10872843B2 (en) | 2017-05-02 | 2020-12-22 | Micron Technology, Inc. | Semiconductor devices with back-side coils for wireless signal and power coupling |
| US10879214B2 (en) * | 2017-11-01 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die stack structure and method of fabricating the same |
| US11189563B2 (en) * | 2019-08-01 | 2021-11-30 | Nanya Technology Corporation | Semiconductor structure and manufacturing method thereof |
| JP2022043581A (ja) * | 2020-09-04 | 2022-03-16 | イビデン株式会社 | コイル基板とモータ用コイル基板 |
| EP4093164A1 (en) * | 2021-05-18 | 2022-11-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with magnetic element, magnetic inlay, and manufacturing method |
| FR3131411B1 (fr) * | 2021-12-24 | 2024-01-05 | Wisekey Semiconductors | Procédé de fabrication d’un module sans contact ayant une bobine d'antenne à inductance finement ajustable |
| US12327164B2 (en) * | 2022-05-09 | 2025-06-10 | International Business Machines Corporation | Mechanically tolerant couplers |
| US20240071989A1 (en) * | 2022-08-28 | 2024-02-29 | Micron Technology, Inc. | Semiconductor device circuitry formed from remote reservoirs |
| US12550725B2 (en) * | 2023-01-18 | 2026-02-10 | Globalfoundries Singapore Pte. Ltd. | Structure for galvanic isolation using dielectric-filled trench in substrate below electrode |
| US20240429265A1 (en) * | 2023-06-21 | 2024-12-26 | Allegro Microsystems, Llc | Transformer-based isolator with spiral coils |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095357A (en) * | 1989-08-18 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Inductive structures for semiconductor integrated circuits |
| CN101404281A (zh) * | 2007-10-05 | 2009-04-08 | 台湾积体电路制造股份有限公司 | Q值改善的具有硅贯通孔围篱的芯片上电感器 |
| CN103999287A (zh) * | 2012-09-18 | 2014-08-20 | 松下电器产业株式会社 | 天线、发送装置、接收装置、三维集成电路及非接触通信系统 |
| CN105304607A (zh) * | 2014-07-09 | 2016-02-03 | 财团法人工业技术研究院 | 三维对称型垂直变压器 |
| CN106206553A (zh) * | 2016-08-22 | 2016-12-07 | 西安电子科技大学 | 一种基于硅通孔阵列的三维螺旋电感器 |
Family Cites Families (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0725407A1 (en) | 1995-02-03 | 1996-08-07 | International Business Machines Corporation | Three-dimensional integrated circuit inductor |
| US5852866A (en) | 1996-04-04 | 1998-12-29 | Robert Bosch Gmbh | Process for producing microcoils and microtransformers |
| KR100250225B1 (ko) | 1996-11-19 | 2000-04-01 | 윤종용 | 집적회로용 인덕터 및 그 제조방법 |
| EP1411553A4 (en) * | 2001-07-12 | 2008-09-03 | Hitachi Ltd | ELECTRONIC CIRCUIT COMPONENT |
| FR2830670A1 (fr) | 2001-10-10 | 2003-04-11 | St Microelectronics Sa | Inductance et son procede de fabrication |
| US7398589B2 (en) | 2003-06-27 | 2008-07-15 | Abb Technology Ag | Method for manufacturing a transformer winding |
| TWI260075B (en) | 2005-10-24 | 2006-08-11 | Via Tech Inc | Embedded inductor element and chip package applying the same |
| JP4572343B2 (ja) * | 2006-03-03 | 2010-11-04 | セイコーエプソン株式会社 | 電子基板、半導体装置および電子機器 |
| KR100869741B1 (ko) | 2006-12-29 | 2008-11-21 | 동부일렉트로닉스 주식회사 | 나선형 인덕터 |
| US20090140383A1 (en) | 2007-11-29 | 2009-06-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of creating spiral inductor having high q value |
| JP2009246006A (ja) * | 2008-03-28 | 2009-10-22 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法ならびに半導体装置の実装構造 |
| US7928525B2 (en) | 2008-04-25 | 2011-04-19 | Qimonda Ag | Integrated circuit with wireless connection |
| US7842580B2 (en) | 2008-05-19 | 2010-11-30 | International Business Machines Corporation | Structure and method for buried inductors for ultra-high resistivity wafers for SOI/RF SiGe applications |
| JP5671200B2 (ja) * | 2008-06-03 | 2015-02-18 | 学校法人慶應義塾 | 電子回路 |
| US8079134B2 (en) | 2008-08-01 | 2011-12-20 | International Business Machines Corporation | Method of enhancing on-chip inductance structure utilizing silicon through via technology |
| EP2382661B1 (en) | 2008-12-30 | 2021-08-11 | STMicroelectronics Srl | Integrated electronic device with transceiving antenna and magnetic interconnection |
| US9190201B2 (en) | 2009-03-04 | 2015-11-17 | Qualcomm Incorporated | Magnetic film enhanced inductor |
| US20100327824A1 (en) | 2009-06-30 | 2010-12-30 | Richard Dellacona | Power supply using shared flux in a multi-load parallel magnetic circuit |
| US8697574B2 (en) | 2009-09-25 | 2014-04-15 | Infineon Technologies Ag | Through substrate features in semiconductor substrates |
| US20110084782A1 (en) * | 2009-10-09 | 2011-04-14 | Hiroshi Kanno | Electromagnetic filter and electronic device having same |
| US8907447B2 (en) | 2010-02-19 | 2014-12-09 | Mingliang Wang | Power inductors in silicon |
| KR20110011691U (ko) | 2010-06-12 | 2011-12-20 | 임성우 | 디지털방식의 디스플레이를 가지는 아날로그 시계 |
| US9287344B2 (en) * | 2010-08-23 | 2016-03-15 | The Hong Kong University Of Science And Technology | Monolithic magnetic induction device |
| US8791501B1 (en) * | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
| US8569861B2 (en) | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
| US8921976B2 (en) | 2011-01-25 | 2014-12-30 | Stmicroelectronics, Inc. | Using backside passive elements for multilevel 3D wafers alignment applications |
| US9018730B2 (en) | 2011-04-05 | 2015-04-28 | Stmicroelectronics S.R.L. | Microstructure device comprising a face to face electromagnetic near field coupling between stacked device portions and method of forming the device |
| US20130063234A1 (en) | 2011-07-07 | 2013-03-14 | Hypertherm, Inc. | High power inductor and ignition transformer using planar magnetics |
| US8558344B2 (en) | 2011-09-06 | 2013-10-15 | Analog Devices, Inc. | Small size and fully integrated power converter with magnetics on chip |
| US8610247B2 (en) | 2011-12-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a transformer with magnetic features |
| US9064631B2 (en) | 2012-01-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through-chip interface (TCI) structure for wireless chip-to-chip communication |
| CN103325749A (zh) | 2012-03-22 | 2013-09-25 | 德州仪器公司 | 具有tsv和应力补偿层的集成电路(ic) |
| WO2013179333A1 (en) * | 2012-05-29 | 2013-12-05 | Fuji Electric Co., Ltd. | Isolator and isolator manufacturing method |
| US20140104284A1 (en) | 2012-10-16 | 2014-04-17 | Qualcomm Mems Technologies, Inc. | Through substrate via inductors |
| US9177914B2 (en) * | 2012-11-15 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal pad structure over TSV to reduce shorting of upper metal layer |
| US8941212B2 (en) | 2013-02-06 | 2015-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Helical spiral inductor between stacking die |
| US8952504B2 (en) | 2013-02-08 | 2015-02-10 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (MRAM) |
| US10115661B2 (en) | 2013-02-08 | 2018-10-30 | Qualcomm Incorporated | Substrate-less discrete coupled inductor structure |
| WO2015006660A2 (en) | 2013-07-12 | 2015-01-15 | The University Of Florida Reearch Foundation, Inc. | Low ohmic loss radial superlattice conductors |
| KR101456795B1 (ko) | 2013-08-26 | 2014-10-31 | 숭실대학교산학협력단 | 칩 간 무선 전력 전송을 위한 안테나 |
| US9218903B2 (en) | 2013-09-26 | 2015-12-22 | International Business Machines Corporation | Reconfigurable multi-stack inductor |
| US9165791B2 (en) | 2013-10-31 | 2015-10-20 | Qualcomm Incorporated | Wireless interconnects in an interposer |
| US9806144B2 (en) | 2013-11-13 | 2017-10-31 | Qualcomm Incorporated | Solenoid inductor in a substrate |
| US9159778B2 (en) | 2014-03-07 | 2015-10-13 | International Business Machines Corporation | Silicon process compatible trench magnetic device |
| US9368271B2 (en) * | 2014-07-09 | 2016-06-14 | Industrial Technology Research Institute | Three-dimension symmetrical vertical transformer |
| US9969001B2 (en) | 2014-12-10 | 2018-05-15 | Washington State University | Three-dimensional passive components |
| US10074620B2 (en) | 2015-03-25 | 2018-09-11 | Infineon Technologies Americas Corp. | Semiconductor package with integrated output inductor using conductive clips |
| JP6237909B1 (ja) * | 2015-07-03 | 2017-11-29 | 富士電機株式会社 | アイソレータおよびアイソレータの製造方法 |
| US10163557B2 (en) | 2015-12-17 | 2018-12-25 | Intel Corporation | Helical plated through-hole package inductor |
| US10032850B2 (en) | 2016-05-11 | 2018-07-24 | Texas Instruments Incorporated | Semiconductor die with back-side integrated inductive component |
| US10026546B2 (en) | 2016-05-20 | 2018-07-17 | Qualcomm Incorported | Apparatus with 3D wirewound inductor integrated within a substrate |
| CN106449550B (zh) | 2016-11-10 | 2020-05-12 | 成都线易科技有限责任公司 | 芯片封装模块 |
| US20180323253A1 (en) | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Semiconductor devices with through-substrate coils for wireless signal and power coupling |
| US10872843B2 (en) | 2017-05-02 | 2020-12-22 | Micron Technology, Inc. | Semiconductor devices with back-side coils for wireless signal and power coupling |
| US10134671B1 (en) | 2017-05-02 | 2018-11-20 | Micron Technology, Inc. | 3D interconnect multi-die inductors with through-substrate via cores |
| US20180323369A1 (en) | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Inductors with through-substrate via cores |
| US10121739B1 (en) | 2017-05-02 | 2018-11-06 | Micron Technology, Inc. | Multi-die inductors with coupled through-substrate via cores |
-
2017
- 2017-05-02 US US15/584,278 patent/US10872843B2/en active Active
-
2018
- 2018-04-05 WO PCT/US2018/026239 patent/WO2018204012A1/en not_active Ceased
- 2018-04-05 CN CN201880028957.3A patent/CN110603635B/zh active Active
- 2018-04-25 TW TW107113943A patent/TWI721265B/zh active
-
2020
- 2020-12-18 US US17/126,455 patent/US11823977B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095357A (en) * | 1989-08-18 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Inductive structures for semiconductor integrated circuits |
| CN101404281A (zh) * | 2007-10-05 | 2009-04-08 | 台湾积体电路制造股份有限公司 | Q值改善的具有硅贯通孔围篱的芯片上电感器 |
| CN103999287A (zh) * | 2012-09-18 | 2014-08-20 | 松下电器产业株式会社 | 天线、发送装置、接收装置、三维集成电路及非接触通信系统 |
| CN105304607A (zh) * | 2014-07-09 | 2016-02-03 | 财团法人工业技术研究院 | 三维对称型垂直变压器 |
| CN106206553A (zh) * | 2016-08-22 | 2016-12-07 | 西安电子科技大学 | 一种基于硅通孔阵列的三维螺旋电感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201843796A (zh) | 2018-12-16 |
| US10872843B2 (en) | 2020-12-22 |
| CN110603635A (zh) | 2019-12-20 |
| TWI721265B (zh) | 2021-03-11 |
| US20210104451A1 (en) | 2021-04-08 |
| WO2018204012A1 (en) | 2018-11-08 |
| US20180323133A1 (en) | 2018-11-08 |
| US11823977B2 (en) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110603635B (zh) | 具有用于无线信号及功率耦合的背侧线圈的半导体装置 | |
| KR20240090512A (ko) | 멀티-다이 스태킹에서의 적층된 인덕터 | |
| CN103247596B (zh) | 芯片上铁氧体磁珠电感器 | |
| TWI296845B (en) | Multilayer winding inductor | |
| US8344478B2 (en) | Inductors having inductor axis parallel to substrate surface | |
| US9041152B2 (en) | Inductor with magnetic material | |
| US8446016B2 (en) | Chip stack package | |
| US10446486B2 (en) | Multi-die inductors with coupled through-substrate via cores | |
| TWI680552B (zh) | 具有貫穿基板通路核心的三維互連多晶粒電感器 | |
| EP2648215A2 (en) | Method and apparatus providing integrated circuit system with interconnected stacked device wafers | |
| CN103972207A (zh) | 堆叠管芯之间的螺旋形螺旋电感器 | |
| US20090201113A1 (en) | Integrated inductor structure and method of fabrication | |
| TWI689074B (zh) | 具有用於無線信號及功率耦合之貫穿基板線圈之半導體裝置 | |
| CN107437453B (zh) | 用于在info封装件上的无线充电结构的堆叠的线圈及其形成方法 | |
| US11723222B2 (en) | Integrated circuit (IC) package with integrated inductor having core magnetic field (B field) extending parallel to substrate | |
| CN111755415B (zh) | 嵌入t线圈内的峰化电感器 | |
| KR100709775B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN112599501B (zh) | 集成电路及其形成方法 | |
| US20240282723A1 (en) | Integrated circuit (ic) package including an inductive device formed in a conductive routing region | |
| CN223652660U (zh) | 射频电感器装置 | |
| CN101894838A (zh) | 集成电感 | |
| WO2024177651A1 (en) | Integrated circuit (ic) package including an inductive device formed in a conductive routing region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |