[go: up one dir, main page]

CN110402486A - 用于评估半导体结构的方法 - Google Patents

用于评估半导体结构的方法 Download PDF

Info

Publication number
CN110402486A
CN110402486A CN201880011372.0A CN201880011372A CN110402486A CN 110402486 A CN110402486 A CN 110402486A CN 201880011372 A CN201880011372 A CN 201880011372A CN 110402486 A CN110402486 A CN 110402486A
Authority
CN
China
Prior art keywords
electrostatic
semiconductor structure
parameter
electrostatic parameter
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880011372.0A
Other languages
English (en)
Other versions
CN110402486B (zh
Inventor
S·科姆
I·佩都斯
王刚
J·L·利贝特
I·拉波波特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Priority to CN202311508431.4A priority Critical patent/CN117558639A/zh
Publication of CN110402486A publication Critical patent/CN110402486A/zh
Application granted granted Critical
Publication of CN110402486B publication Critical patent/CN110402486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

本发明揭示用于评估具有电荷俘获层CTL的半导体结构的质量以(例如)确定所述结构是否适于用作射频装置的方法。所述评估方法的实施例可涉及在初始状态处及在其中电荷载子经产生的受激状态处测量静电参数。

Description

用于评估半导体结构的方法
相关申请案的交叉参考
本申请案主张2017年2月10日申请的第62/457,699号美国临时申请案的权益，所述美国申请案以全文引用的方式并入本文中。
技术领域
本发明的领域涉及用于评估具有电荷俘获层的半导体结构的质量以(例如)确定所述电荷俘获层效率以(例如)确定所述结构是否适于用于射频装置中的方法。所述方法可涉及在通过照明产生电荷载子的同时测量静电参数。所述静电参数可用以确定电荷俘获层效率。
背景技术
半导体晶片用于半导体装置(例如集成电路(IC)芯片、绝缘体上硅(SOI)晶片及射频-SOI(RF-SOI)晶片)的生产中。通常，用于RF-SOI的半导体晶片包含高电阻率衬底，其可受高导电率反转或积累层的形成影响。本发明或积累层阻碍半导体装置的性能。
在一些工艺中，层(例如多晶硅层)经沉积到半导体晶片的表面上以提供密度电荷俘获且借此抑制高导电率反转积累层的形成。例如，层可经沉积到形成高电阻率衬底与埋藏氧化物(BOX)之间的界面的表面上以阻碍电荷跨界面移动。
在半导体结构中的电荷捕获的有效性取决于多个因素，包含晶体缺陷的密度、多晶硅结构(晶粒大小)、多晶硅沉积[CVD]条件、多晶硅到硅衬底界面的状态、掺杂级、电阻率、界面状态、表面污染物及在装置制造期间应用的热处理。为确保合适电荷俘获效率，在用于RF装置应用的电荷俘获层半导体晶片的制造期间仔细控制及监测大量技术参数。电荷俘获效率的测量是电荷俘获层半导体结构制造的质量控制中的重要组分。
测量半导体晶片中的电荷俘获效率的常规方法是基于测试射频(RF)装置性能。RF装置建立于晶片的顶部上且接着被测试。RF装置制造的过程涉及许多技术步骤且耗时。对晶片处理的质量的反馈经延迟且此可引起晶片制造中的显著处理量及良率损失。
仍需要用于评估半导体结构的质量的方法(例如用于射频装置中)，且特定来说相对较快、非破坏性及不需要RF装置制造的方法。
此段落希望向读者介绍可关于在下文中描述及/或主张的本发明的各种方面的技术的各种方面。据信此论述能够帮助提供读者背景信息以促进本发明的各种方面的较好理解。因此，应理解这些陈述在此意义上阅读且非作为现有技术的认可。
发明内容
本发明的一个方面涉及一种用于评估半导体结构的质量的方法。所述半导体结构具有前表面及大体上平行于所述前表面的背表面。所述半导体结构包括电荷俘获层。所述结构经照明以在所述半导体结构中产生电荷载子。在照明所述结构以在所述半导体结构中产生电荷载子期间或之后测量所述结构的静电参数。所述静电参数选自由(1)所述结构的电容及(2)所述半导体结构的前端与电极之间的电压电势的差组成的群组。基于所述结构的所述经测量静电参数而评估所述半导体结构的所述质量。
本发明的另一方面涉及一种用于评估半导体结构的质量的方法。所述半导体结构具有前表面及大体上平行于所述前表面的背表面。所述半导体结构包括电荷俘获层。测量所述结构的初始静电参数。所述静电参数选自由(1)所述结构的所述电容及(2)所述半导体结构的前端与电极之间的电压电势的差组成的群组。电荷载子在所述半导体结构中产生。在在所述结构中产生电荷载子期间或之后测量所述结构的受激静电参数。所述受激静电参数与所述初始电子参数相同。
对本发明的上述提及的方面进行注释的特征存在各种改善。另外的特征也可并入本发明的上述方面。这些改善及额外的特征可个别或以任何组合存在。例如，以下关于本发明的所说明的实施例的任一者所论述的各种特征可单独或以任意组合并入本发明的上述方面中的任一者。
附图说明
图1是具有电荷俘获层的绝缘体上硅(SOI)结构的示意图；
图2包含用于无(或具无效)电荷俘获层的SOI结构的能带图；
图3包含用于具电荷俘获层的SOI结构的能带图；及
图4说明针对具有实例3的电荷俘获层的主体晶片的评估结果；
图5说明针对具有实例4的电荷俘获层的SOI结构的评估结果；
图6说明多晶硅降级评估对退火热预算；
图7说明SPV信号图图案原点对CVD工具设计及对Fe污染程度；
图8说明与RF HD2评估的SPV信号相关性；
图9是SPV特性方法(CTLX)的示意图；
图10代表基于SPV激光功率校准的SPV工具相关性；及
图11说明二次谐波(HD2)对经测量电压。
在所有图式中对应参考字符指示对应部件。
具体实施方式
本发明的提供涉及用于评估半导体结构的质量以(例如)确定电荷俘获层的效率以确定所述结构对用于射频装置中的适用性的方法。可经评估的合适结构包含具有电荷俘获层及分层结构的主体层，例如具有电荷俘获层的绝缘体上硅结构。示范性结构1经展示于图1中且包含处理层5(还称为处理“晶片”5)、装置层9(通常硅装置层)及经安置于装置层9与处理层5之间的电介质层或“埋藏氧化物”层13。电荷俘获层17经安置于处理层5与电介质层13之间。结构1具有前表面25及大体上平行于前表面25且垂直于结构1的中心轴的背表面30。
所述电荷俘获绝缘体上硅结构可通过用于制备此类结构的已知方法中的任何者制备。所属领域的技术人员大体上已知多层结构及特定来说绝缘体上硅结构及用于产生绝缘体上硅结构的方法(例如，参见第5,189,500号、第5,436,175号及第6,790,747号美国专利案，其中每一者出于所有相关及一致目的以引用的方式并入本文中)。在用于制造多层结构的示范性过程中，两个单独结构沿接合界面接合在一起而制备，且所述供体结构沿不同于所述接合界面且已经由植入技术而形成的间隔平面(即“分裂平面”)蚀刻或脱层(即分裂)。一个结构通常称为“处理”结构且另一者通常称为“供体”结构。在处理之后，所述所得分层半导体结构包含装置层且支撑所述装置层的处理层。
SOI结构包含经安置于处理晶片5与装置层9之间的另一电介质层13。所述电介质层可在将所述供体及处理接合在一起之前经形成于所述供体及/或处理结构的接合表面上。所述电介质层13可为适合用于SOI结构中的任何电绝缘材料(例如包括SiO2、Si3N4、氧化铝或氧化镁的材料)。在一些实施例中，电介质层13是SiO2(即，所述电介质层基本上包括SiO2)。然而，注意到在一些例子中，对所述电介质层使用具有高于纯SiO2的熔点(即，高于约1700℃)的熔点的材料可能是替代性优选的。此类材料的实例是氮化硅(Si3N4)、氧化铝及氧化镁。
所述处理晶片可包括选自由硅、碳化硅、锗化硅、砷化镓、氮化镓、磷化铟、砷化铟镓、锗及其组合组成的群组的材料。在本发明的一些实施例中，用以产生所述SOI结构的所述供体及/或处理晶片由单晶硅组成且通过从通过丘克拉斯基(Czochralski)过程形成的锭切片所述晶片而获得。所述处理晶片及/或所述供体晶片(及所得SOI结构)可为适于用于由所属领域的技术人员使用的任何直径，包含(例如)200mm、300mm、大于300mm或甚至450mm直径晶片。
一般来说，所述处理层可具有能够提供充分结构完整性的任何厚度以允许所述装置层的分层。一般来说，所述处理层可具有至少约100微米(通常至少约200微米)的平均厚度，且可具有从约100到约900微米，或甚至从约500到约800微米的厚度。在一些实施例中，所述电介质层(例如埋藏氧化物层)具有至少约10纳米(例如在约10纳米与约10000纳米之间、在约10纳米与约5000纳米之间或在约100纳米与约800纳米之间)的厚度。一般来说，所述装置层在约0.01微米与20微米厚之间，例如在0.05微米与20微米厚之间。
电荷俘获层17可通过在接合之前沉积半导体材料到所述单晶硅半导体处理晶片的所述经暴露前表面上而形成。电荷俘获层17的厚度可在约0.3微米与约5微米之间，例如在约0.3微米与约3毫微米之间，例如在约0.3微米与约2微米之间或在约2微米与约3微米之间。所述处理晶片优选地包括在沉积之前的经暴露氧化前表面层。适于用于在绝缘体上硅装置中形成电荷俘获层的半导体材料适当能够在所述经制造装置中形成高度缺陷层。此类材料包含多晶硅半导体材料及非晶半导体材料，任何者都可包含多晶硅或非晶硅(Si)、锗化硅(SiGe)、由碳掺杂的硅(SiC)及锗(Ge)。
如本文中所参考，“多晶”硅可指示包括具有随机晶体定向的小硅晶体的材料。多晶硅晶粒大小可小约20纳米。一般来说，多晶硅的晶粒大小越小，电荷俘获层的缺陷率越大。非晶硅包括硅的非晶体同素形式，其缺乏短程序及长程序。具有不超过约10纳米的结晶度的硅晶粒也可视作基本上非晶。所述电荷俘获层可具有至少约1000Ohm-cm或至少约3000Ohm-cm的电阻率，例如在约1000Ohm-cm与约100000Ohm-cm之间或在约1000Ohm-cm与约10000Ohm-cm之间。
用于沉积到所述单晶硅半导体处理晶片的任选经氧化前表面上的材料可通过所属领域中的已知方式沉积。例如，所述半导体材料可使用有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子增强型化学气相沉积(PECVD)或分子束外延(MBE)沉积。用于LPCVD或PECVD的硅前体包含(例如)甲基硅、四烃基硅(硅烷)、丙硅烷、乙硅烷、正五硅烷、新戊二醇硅烷、四硅烷、二氯甲硅烷(SiH2Cl2)、四氯化硅(SiCl4)。例如，多晶硅可在约550℃与约690℃之间的温度范围中(例如在约580℃与约650℃之间)通过使硅烷(SiH4)热解而经沉积到所述表面氧化物层上。所述腔室压力的范围可从约70到约400mTorr。
非晶硅可在范围大体上从约75℃与约300℃之间的温度下通过等离子增强化学气相沉积(PECVD)沉积。锗化硅(特定来说非晶锗化硅)可在高达约300℃的温度下通过化学气相沉积沉积，通过包含有机锗化合物，例如异丁基锗烷、三氯化锗烷及三氯二甲基胺基锗烷。由碳掺杂的硅可在外延反应器中使用前体(例如四氯化硅及甲烷)通过热等离子化学气相沉积沉积。用于CVD或PECVD的合适碳前体包含(例如)甲基硅烷、甲烷、乙烷、乙烯。针对LPCVD沉积，甲基硅烷是特别优选的前体，因为其提供碳及硅两者。针对PECVD沉积，优选的前体包含硅及甲烷。在一些实施例中，所述硅层可包括在原子基础上至少约1％(例如在约1％与约10％之间)的碳浓度。
在一些实施例中，半导体处理层5(例如单晶硅处理晶片)具有相对较高最小主体电阻率或包含在电荷俘获层17附近的包含此高电阻率的区域。高电阻率晶片大体上从通过丘克拉斯基(Czochralski)方法或浮动区(float zone)方法生长的单晶锭切片。在一些实施例中，处理层5经掺杂以具有至少100Ohm-cm或至少500Ohm-cm，至少1000Ohm-cm或甚至至少10000Ohm-cm的最小主体电阻率。用于制备高电阻率晶片的方法在所属领域中已知，且此类高电阻率晶片可从商用供货商获得，例如太阳爱迪生半导体(SunEdisonSemiconductor)公司(密苏里州圣彼得斯市(St.Peters,MO)；前身为MEMC电子材料公司(MEMC Electronic Materials))。可通过揭示于第8,846,493号美国专利案中的方法在所述处理晶片中形成高电阻率区域(与完全具有高电阻率的晶片相对)，所述案出于所有相关及一致目的以引用的方式并入本文中。
根据本发明的实施例，具有电荷俘获层的半导体结构(例如主体晶片或绝缘体上硅结构)经评估以确定所述电荷俘获层的效率(例如，针对用于射频(RF)装置中的适用性)。当通过照明产生电荷载子时测量所述静电参数。
大体上，经评估的所述结构(主体晶片或SOI结构)的电荷俘获层是连续的，即，所述结构在所述硅装置层的表面上不具有装置特征，例如沟槽、孔及类似者且不包含用于常规评估方法中的其它特征(例如在硅层或box层的表面上的共面波导)。
可根据本发明的实施例而测量的合适静电参数包含(1)所述结构的电容及(2)电压电势的差，例如所述半导体结构的前表面25(图1)与电极35(图9)之间的电压电势的差。
可通过在所述结构处引导能够在硅中产生电子的任何光而产生电荷载子。针对在短于约1.1微米的波长处的光，所述晶片可以至少约50mW/cm2(且在其它实施例中，至少约100mW/cm2或甚至约200mW/cm2)的强度照明。应注意，还可使用长于约1.1微米的波长处的光；然而，在一些实施例中，相对于较短波长光(例如，至少约500mW/cm2或甚至至少约1000mW/cm2)应以更高功率或更长时间周期施加光。在一或多个实施例中，经由经定位于带式炉内或快速热退火设备内的激光或加热灯而提供照明。可优选地照明所述结构的所有表面以流入电荷载子；然而，在本发明的一或多个实施例中，仅所述结构的所述前表面被照明。
在其中激光用以照明所述晶片以产生电荷载子的实施例中，可使用一个以上激光波长。例如，一个波长可经选择以延伸到所述电荷俘获层中(例如670nm+/-300nm)及第二波长经选择以延伸到所述衬底中(1015nm+/-400nm)。在此方面，在其它实施例中，3个、4个、5个、6个、7个、8个或甚至更多波长可用以(例如)把所述结构的特定深度或区域作为目标。
在一些实施例中，所述静电参数(例如电压或电容)经标准化到在特定俘获密度处的静电参数(例如经标准化到不具俘获层的主体晶片或SOI结构)。所述静电参数中的所述经标准化差可经转换成“俘获效率”(例如，当经标准化到不具有俘获层的结构的零俘获条件时)。
在一些实施例中，基线静电参数经建立于所确定的电容或电压电势的可接受极限(例如最大值)。针对每一经评估结构的所述经测量差与所述基线比较以确定所述结构是否适于使用(例如用于射频装置中)。
所述静电参数可在所述晶片的多个位点(例如第一位点、第二位点、第三位点等)处经测量且所述参数经平均化以确定所述结构对用于RF装置中的适用性。替代地或另外，所述电容或电压电平可用以产生所述结构的状态图。
在一些实施例中，首先测量所述结构的初始或“静止”静电参数。当在所述结构中时产生电荷载子时或在其之后，随后测量所述结构的所述静电参数的“受激”状态。确定所述初始静电参数与所述受激静电参数之间的差且将其用以确定所述结构对用于RF装置中的适用性。
当所述结构在“静止”状态中时(即当不产生电荷载子时)，测量所述初始静电参数。可在不照明所述结构时测量所述静电状态。一旦所述电容或电压电势的初始值被测量，就在所述半导体结构中产生电荷载子。一旦电荷载子经产生，就在产生电荷载子时或在不久之后，再次测量经测量于所述初始、静止状态处的所述静电参数。确定所述初始静电参数与所述受激静电参数之间的差以评估所述结构对用于RF装置中的适用性。如实例1及2中所说明，电容或电压电势中的较小差指示所述结构中的较好电荷俘获(即对RF装置的较好适用性)且反之亦然。
如上文所陈述，所述电荷俘获层(CTL)的特性化可为基于所述经测量电压信号(即，表面光子电压或SPV)。可在由特定波长激光所致的少数载子的激发之后执行评估。激光波长可经选择以穿透所述CTL层(如同657nm波长及/或更长波长)。相同波长可用于随时间评估所述样品以使所述数据可比较。而且，相同光注入等级可用以(与所述经分配激光功率相关)确保方法重复性/可再生性。
SPV信号评估可使用常规SPV工具，实施至少两个波长注入(例如657nm及1013nm)。经测量SPV信号等于所述基于多晶硅CTL上的实际重组效率/与所述基于多晶硅CTL上的实际重组效率成比例。一般来说，所述SPV信号越低，所述CTL重组效率越高。在可由再结晶及/或金属污染物所致的多晶硅层降级的情况下，所述SPV信号期望增加指示所述较低CTL层重组效率(参见图9)。
所述结构可在SPV特性化期间经安装于接地平台上。如图9中所展示，所述SPV工具可包含电极35(例如透明电极)，其经定位于结构1的前表面25正上方。接着测量相对于接地的所述结构的前表面25与电极35之间的电压电势之差。
用于评估的SPV工具可使用预测量监测器样本进行校准。工具校准帮助层评估以在单独生产线中使用不同工具。SPV工具校准可利用SPV激光功率参数扫描用于在不同注入(光激发)条件处测量监测器样本。每工具的不同固定注入等级可用以具有相同CTL层SPV信号评估结果。图10代表基于SPV激光功率校准的两个SPV工具相关性。
在一些实施例中，较高波长SPV激光的使用(如同1013nm，穿透所述多晶硅层到高电阻率处理晶片主体)可改进有关SPV信号对处理晶片实际电阻率的相关性。所述处理晶片电阻率[与所述CTL层重组效率一起]可显著影响RF装置的二次谐波(HD2)(参见图11)。
大体上，多个结构的每一结构经评估以通过测量每一结构的一或多个位点处的每一结构的初始及受激静电参数而确定哪些结构应被拒绝且哪些是合适(例如用于产生射频装置)。针对每一结构的静电参数之差可与基线差比较以确定所述半导体是否可接受，例如用于射频装置中。在其它实施例中，一批次结构的单个结构可经评估以确定所述批次对用于RF应用中的适用性。
在评估所述结构之后，所述结构可进一步被处理，例如(举例来说)通过在所述结构上形成射频装置。
相较于用于评估结构的常规方法(例如，用于评估具有用于射频装置中的适用性的电荷俘获层的结构的方法)，本发明的方法具有若干优点。用于评估的方法不涉及在所述装置层中或在所述结构的表面上的RF装置制造或额外结构的制造。此允许评估相对较快执行且无经评估结构的破坏。所述评估方法可在所述结构的多个位点处执行且经平均化以考虑所述静电参数的晶片内变动。考虑到所述批次中的晶片间变动，所述评估方法可对一批次晶片的每一晶片上执行。
所述静电参数(例如SPV信号)可与多晶硅沉积条件及与可影响基本CTL层性质的沉积后热退火很好相关。所获得结果与用于RF的通用二次谐波(HD2)评估具良好相关性。
本发明的评估方法可大体上为具快速周转、无破坏的高分辨率，且可在用以监测所述CTL层质量的任何过程步骤之后经执行到所述样本。其可(a)在所述多晶硅沉积之后及(b)在所述顶部硅层经移除之后针对线末样本至少测量两次。
实例
本发明的过程进一步通过以下实例说明。这些实例不应以限制性意义看待。
实例1：在无电荷俘获层的结构中的电压电势与电容之差
在针对无电荷俘获层(或无效CTL)的SOI结构产生电荷载子之前及其间的电压电势之差经展示于图2中的能带图中。BOX中的正电荷包含高电阻率衬底中的耗尽及反转层(图2A)。在电荷载子产生之前的相关能带图经展示于图2B中。前侧表面电势与背侧(接地)表面电势之间的差是V0。使用强烈光的结构的照明产生高密度的光载子(空穴及电子)，其在所述BOX衬底界面处朝向平带条件改变能带(图2C)。因此，在此界面处的电荷经重新分布，从而致使电场改变，其改变顶部硅中的能带。因此，所述前侧表面电势与所述背侧表面电势之间的差V1也改变且可使电荷反转。V1及V0之间的大差指示所述SOI结构中缺乏电荷俘获。
所述SOI结构的有效电容由BOX及所述衬底中的耗尽层设置(图2D)。使用强光照明所述结构以高密度光载子填充所述耗尽区域且覆盖所述耗尽。因此，所述有效SOI晶片电容经改变到主要受BOX控制的电容(图2E)。电容的显著改变指示所述SOI结构中缺乏电荷俘获。
实例2：在具电荷俘获层的结构中的电压电势与电容之差
在用于具有有效电荷俘获层的SOI结构的电荷载子的产生之前及期间的电压电势中的差示意性地展示于图3中的能带图中。BOX中的正电荷完全使用电荷俘获层(CTL)中的负电荷状态补偿(图3A)。无电荷产生的有关能带图经展示与图3B中。衬底中的能带是平坦的。前侧表面电势与背侧(接地)表面电势之间的差是V0。使用强光照明所述结构产生高密度光载子(空穴及电子)，其不可显著地改变高电阻率(稍微掺杂)半导体的能带，因为其中间间隙能级最初接近于费米(Fermi)能级。因此，在此界面处的电荷几乎保持相同且顶部硅中的能带相对较少受影响(图3C)。前表面电势与背侧表面电势之间的差V1不改变很多。V1与V0之间的不显著差指示在所述BOX衬底界面处的SOI结构中的有效电荷俘获。
具有效电荷俘获层的SOI结构的有效电容(图3A)仅由BOX主导(图3D)。使用强光照明结构使用高密度光载子填充稍微掺杂衬底，其不显著改变SOI的半导体元件的带结构。因此，所述有效晶片电容不显著改变且仍与BOX有关(图3E)。电容的不显著改变指示SOI结构中的有效电荷俘获。
实例3：评估用于RF装置应用的主体晶片的质量
在其表面处具有电荷俘获层的主体晶片使用表面光电压(SPV)工具评估。所述评估配方包含(但不限于)：(a)657nm及1013nm的SPV激光波长；(b)SPV激光功率调谐以使用最优等级用于经测量样本；(c)用于657nm激光的光电压读取分析(以每经测量样本类型调谐的特定激光功率激发)；(d)基于与RF HD2及HD3评估结果相关的实际SPV读取而预测的CTL性能；(e)657nm激光激发经选择以保持渗透深度受限于多晶硅层加浅半导体晶片层；(f)渗透深度经选择以避免硅主体影响(非由硅掺杂级及金属污染程度驱动)；(g)样本设计是P型高电阻率衬底及具或不具热氧化物的CTL多晶硅层。
在多晶硅沉积之后针对样本的评估结果经展示于图4中。
实例4：评估用于装置应用的RF晶片的质量
具有电荷俘获层的SOI结构使用表面光电压(SPV)工具评估。实例3的评估协议在样本设计为P型高电阻率衬底+CTL多晶硅层+BOX+顶部Si层的情况下使用。在多晶硅沉积之后针对样本的评估结果经展示于图5中。
实例5:在图6到8中进一步例证本发明的实施例
图6：多晶硅降级评估对退火热预算。经实施(SPV信号评估技术[657nm SPV激光激发])。在1100℃下的5小时积累退火之后处完全降级。
图7：SPV信号图图案原点对CVD工具设计及对Fe污染程度。针对样本，在多晶硅沉积之后，图案通过CVD工具设计控制。针对具顶部硅上的样本，图案通过Fe污染物控制。
图8：SPV信号与RF HD2评估相关。所述结果与特定CTL SOI样本设计及制备工艺相关。
如本文所用，术语“约”、“基本上(substantially/essentially)”及“近似”在与尺寸、浓度、温度或其它物理或化学性质或特性范围连用时意味着涵盖可存于所述性质或特性范围的上限及/或下限中的变动，包含(例如)因舍入、测量方法所产生的变动或其它统计变动。
当引入本发明及其实施例的元件时，冠词“一”、“一个”及“所述(the/said)”意在表示存在一或多个所述元件。术语“包括”、“包含”、“含有”及“具有”希望是包含的，并且意味着除了列出的元件之外，可存在额外元件。使用指示特定定向(例如，“顶部”、“底部”、“侧”等等)的术语是为便于描述的目的且无需所述项的任何特定定向。
由于在不脱离本发明的范围的情况下可对上述构造及方法作出各种改变，所以希望在上述描述中含有且附图中所示的所有事项应被解释为说明性且不被解释为限制性意义。

Claims (39)

1.一种用于评估半导体结构的质量的方法，所述半导体结构具有前表面及大体上平行于所述前表面的背表面且包括电荷俘获层，所述方法包括：
照明所述结构以在所述半导体结构中产生电荷载子；
在照明所述结构以在所述半导体结构中产生电荷载子期间或之后测量所述结构的静电参数，所述静电参数是选自由(1)所述结构的电容及(2)所述半导体结构的前端与电极之间的电压电势的差组成的群组；及
基于所述结构的所述经测量静电参数而评估所述半导体结构的所述质量。
2.根据权利要求1所述的方法，其中所述经测量静电参数经标准化为不包括电荷俘获层的半导体结构的所述经测量静电参数。
3.根据权利要求1或权利要求2所述的方法，其中所述经测量静电参数与基线参数比较以评估所述结构。
4.根据权利要求1到3中任一权利要求所述的方法，其中所述半导体结构的所述质量经评估以确定对用于射频装置中的所述结构的适用性。
5.根据权利要求1到4中任一权利要求所述的方法，其包括评估多个半导体结构的所述质量，其中每一结构是通过以下评估：
照明所述结构以在所述半导体结构中产生电荷载子；
在照明所述结构以在所述半导体结构中产生电荷载子期间或之后测量所述结构的静电参数，所述静电参数是选自由(1)所述结构的所述电容及(2)所述半导体结构的所述前端与电极之间的电压电势的差组成的群组；及
基于所述结构的所述经测量静电参数而评估所述半导体结构的所述质量。
6.根据权利要求5所述的方法，其进一步包括比较针对每一结构的所述经测量静电参数与基线参数以评估所述结构。
7.根据权利要求5或权利要求6所述的方法，其进一步包括仅在经确定为合适的所述结构上形成射频装置。
8.根据权利要求5到7中任一权利要求所述的方法，其中以固定注入电平照明所述多个半导体结构。
9.根据权利要求1到8中任一权利要求所述的方法，其中所述静电参数是所述半导体结构的所述电容。
10.根据权利要求1到9中任一权利要求所述的方法，其中所述静电参数是所述半导体结构的所述前端与电极之间的电压电势的所述差。
11.根据权利要求1到10中任一权利要求所述的方法，其中所述受激静电参数在电荷载子的产生期间测量。
12.根据权利要求1到10中任一权利要求所述的方法，其中所述受激静电参数在电荷载子的产生之后测量。
13.根据权利要求1到12中任一权利要求所述的方法，其中所述半导体结构是分层结构，其包括处理晶片、电介质层、经安置于所述电介质层与硅装置层之间的电荷俘获层及硅装置层，所述电介质层经安置于所述硅装置层与所述电荷俘获层之间。
14.根据权利要求13所述的方法，其中所述处理层具有至少约1000Ohm-cm的电阻率。
15.根据权利要求1到14中任一权利要求所述的方法，其中所述晶片由激光器照明。
16.根据权利要求15所述的方法，其中以两个波长照明所述结构。
17.根据权利要求1到16中任一权利要求所述的方法，其中在所述半导体结构的第一位点处测量静电参数，所述方法进一步包括：
至少在所述半导体结构的第二位点处测量所述静电参数；及
将在每一位点处测量的所述经测量静电参数平均化。
18.根据权利要求1到17中任一权利要求所述的方法，其包括：
在所述半导体结构上的多个位点处测量所述静电参数；及
基于在每一位点处的所述经测量静电参数而产生状态图。
19.根据权利要求1到18中任一权利要求所述的方法，其进一步包括在所述半导体结构上形成射频装置。
20.一种用于评估半导体结构的质量的方法，所述半导体结构具有前表面及大体上平行于所述前表面的背表面且包括电荷俘获层，所述方法包括：
测量所述结构的初始静电参数，所述静电参数是选自由(1)所述结构的电容及(2)所述半导体结构的前端与电极之间的电压电势的差组成的群组；
在所述半导体结构中产生电荷载子；及
在在所述结构中产生电荷载子期间或之后测量所述结构的受激静电参数，所述受激静电参数与所述初始电子参数相同。
21.根据权利要求20所述的方法，其包括确定所述初始静电参数与所述受激静电参数之间的差。
22.根据权利要求21所述的方法，其中所述差与基线差比较以确定所述半导体是否适于用于射频装置中。
23.根据权利要求20到22中任一权利要求所述的方法，其包括评估所述多个半导体结构的所述质量，其中每一结构是通过以下评估：
测量所述结构的初始静电参数，所述静电参数是选自由(1)所述结构的所述电容及(2)所述半导体结构的所述前端与电极之间的电压电势的差组成的群组；
在所述半导体结构中产生电荷载子；及
在在所述结构中产生电荷载子期间或之后测量所述结构的受激静电参数，所述受激静电参数与所述初始电子参数相同；及
确定所述初始静电参数与所述受激静电参数之间的差。
24.根据权利要求23所述的方法，其进一步包括比较用于每一结构的所述初始静电参数与所述受激静电参数之间的所述差与基线差以评估所述结构。
25.根据权利要求24所述的方法，其进一步包括仅在经确定为合适的所述结构上形成射频装置。
26.根据权利要求20到25中任一权利要求所述的方法，其中以固定注入电平产生电荷载子。
27.根据权利要求20到26中任一权利要求所述的方法，其中所述静电参数是所述半导体结构的所述电容。
28.根据权利要求20到26中任一权利要求所述的方法，其中所述静电参数是所述半导体结构的所述前端与电极之间的电压电势的所述差。
29.根据权利要求20到28中任一权利要求所述的方法，其中所述受激静电参数在电荷载子的产生期间测量。
30.根据权利要求20到28中任一权利要求所述的方法，其中在电荷载子的产生之后测量所述受激静电参数。
31.根据权利要求20到30中任一权利要求所述的方法，其中所述半导体结构是分层结构，其包括处理晶片、电介质层、经安置于所述电介质层与硅装置层之间的电荷俘获层及硅装置层，所述电介质层经安置于所述硅装置层与所述电荷俘获层之间
32.根据权利要求31所述的方法，其中所述处理层具有至少约1000Ohm-cm的电阻率。
33.根据权利要求20到32中任一权利要求所述的方法，其中所述半导体结构的所述质量经评估以确定所述结构对用于射频装置中的适用性。
34.根据权利要求20到33中任一权利要求所述的方法，其中在所述半导体结构的第一位点处测量所述初始静电参数及所述受激静电参数，所述方法进一步包括：
在至少所述半导体结构的第二位点处测量所述初始静电参数及所述受激静电参数；及
将在每一位点处所测量的所述初始静电参数与所述受激静电参数之间的差平均化。
35.根据权利要求20到34中任一权利要求所述的方法，其包括：
在所述半导体结构的多个位点处测量所述初始静电参数及所述受激静电参数；及
基于在每一位点处所测量的所述初始静电参数与所述受激静电参数之间的差产生状态图。
36.根据权利要求20到35中任一权利要求所述的方法，其进一步包括在所述半导体结构上形成射频装置。
37.根据权利要求20到36中任一权利要求所述的方法，其中通过照明所述结构产生电荷载子。
38.根据权利要求20到37中任一权利要求所述的方法，其中所述晶片通过激光器照明。
39.根据权利要求20到38中任一权利要求所述的方法，其中以两个波长照明所述结构。
CN201880011372.0A 2017-02-10 2018-02-09 用于评估半导体结构的方法 Active CN110402486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311508431.4A CN117558639A (zh) 2017-02-10 2018-02-09 用于评估半导体结构的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762457699P 2017-02-10 2017-02-10
US62/457,699 2017-02-10
PCT/US2018/017629 WO2018148549A1 (en) 2017-02-10 2018-02-09 Methods for assessing semiconductor structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311508431.4A Division CN117558639A (zh) 2017-02-10 2018-02-09 用于评估半导体结构的方法

Publications (2)

Publication Number Publication Date
CN110402486A true CN110402486A (zh) 2019-11-01
CN110402486B CN110402486B (zh) 2023-11-28

Family

ID=61283323

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311508431.4A Pending CN117558639A (zh) 2017-02-10 2018-02-09 用于评估半导体结构的方法
CN201880011372.0A Active CN110402486B (zh) 2017-02-10 2018-02-09 用于评估半导体结构的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311508431.4A Pending CN117558639A (zh) 2017-02-10 2018-02-09 用于评估半导体结构的方法

Country Status (8)

Country Link
US (2) US10490464B2 (zh)
EP (2) EP3580776B1 (zh)
JP (2) JP6931708B2 (zh)
KR (2) KR102606738B1 (zh)
CN (2) CN117558639A (zh)
SG (2) SG10201913357QA (zh)
TW (2) TWI727141B (zh)
WO (1) WO2018148549A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3126169B1 (fr) * 2021-08-12 2024-08-30 St Microelectronics Tours Sas Procédé de fabrication de composants radiofréquence

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036464A1 (en) * 2006-07-27 2008-02-14 Qc Solutions, Inc. Probes and methods for semiconductor wafer analysis
US20120080603A1 (en) * 2010-09-30 2012-04-05 DRTECH Corporation Apparatus and method for detecting radiation
TW201344922A (zh) * 2012-03-26 2013-11-01 Cypress Semiconductor Corp 用於線上監控氧化物－氮化物－氧化物堆疊品質之方法
CN104614657A (zh) * 2015-01-20 2015-05-13 上海交通大学 一种探测纳米结构表面俘获态密度的方法及装置
US20150145105A1 (en) * 2013-11-26 2015-05-28 Okmetic Oyj High-resistive silicon substrate with a reduced radio frequency loss for a radio-frequency integrated passive device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JP3650917B2 (ja) * 1997-08-29 2005-05-25 株式会社神戸製鋼所 表面光電圧による半導体表面評価方法及び装置
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US7057234B2 (en) * 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
EP1864121A2 (en) 2005-03-14 2007-12-12 QC Solutions, Inc. Semiconductor wafer metrology apparatus and methods
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
EP1732080B1 (en) * 2005-06-03 2008-09-24 Interuniversitair Microelektronica Centrum Vzw Method for extracting the distribution of charge stored in a semiconductor device
JP5417322B2 (ja) * 2007-05-18 2014-02-12 アイメック 半導体のシート抵抗およびリーク電流を非接触で測定する接合光起電力法と装置
US7915706B1 (en) 2007-07-09 2011-03-29 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate using passivation
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
EP4661624A2 (en) 2010-12-24 2025-12-10 Qualcomm Incorporated Trap rich layer for semiconductor devices
US9624096B2 (en) * 2010-12-24 2017-04-18 Qualcomm Incorporated Forming semiconductor structure with device layers and TRL
JP6228462B2 (ja) 2011-03-16 2017-11-08 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドＭｅｍｃ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
US8772059B2 (en) 2011-05-13 2014-07-08 Cypress Semiconductor Corporation Inline method to monitor ONO stack quality
JP5918948B2 (ja) * 2011-08-31 2016-05-18 グローバルウェーハズ・ジャパン株式会社 ｎ型シリコンウェハの少数キャリア拡散長測定の前処理方法
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
US9799772B2 (en) * 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP6102823B2 (ja) * 2014-05-14 2017-03-29 信越半導体株式会社 Ｓｏｉ基板の評価方法
WO2016149113A1 (en) * 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
JP6696729B2 (ja) * 2015-03-18 2020-05-20 株式会社Sumco 半導体基板の評価方法及び半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036464A1 (en) * 2006-07-27 2008-02-14 Qc Solutions, Inc. Probes and methods for semiconductor wafer analysis
US20120080603A1 (en) * 2010-09-30 2012-04-05 DRTECH Corporation Apparatus and method for detecting radiation
TW201344922A (zh) * 2012-03-26 2013-11-01 Cypress Semiconductor Corp 用於線上監控氧化物－氮化物－氧化物堆疊品質之方法
US20150145105A1 (en) * 2013-11-26 2015-05-28 Okmetic Oyj High-resistive silicon substrate with a reduced radio frequency loss for a radio-frequency integrated passive device
CN104614657A (zh) * 2015-01-20 2015-05-13 上海交通大学 一种探测纳米结构表面俘获态密度的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EMILIO J. JUAREZ-PEREZ等: "Photoinduced Giant Dielectric Constant in Lead Halide Perovskite Solar Cells" *

Also Published As

Publication number Publication date
SG11201907141XA (en) 2019-09-27
TWI727141B (zh) 2021-05-11
US20200058566A1 (en) 2020-02-20
CN110402486B (zh) 2023-11-28
US10490464B2 (en) 2019-11-26
US11081407B2 (en) 2021-08-03
EP3580776A1 (en) 2019-12-18
KR20190116384A (ko) 2019-10-14
JP2020506553A (ja) 2020-02-27
US20180233420A1 (en) 2018-08-16
KR102606738B1 (ko) 2023-11-24
WO2018148549A1 (en) 2018-08-16
SG10201913357QA (en) 2020-02-27
JP6931708B2 (ja) 2021-09-08
TWI739720B (zh) 2021-09-11
EP3855478A1 (en) 2021-07-28
KR20210156855A (ko) 2021-12-27
JP7209776B2 (ja) 2023-01-20
EP3580776B1 (en) 2021-04-28
JP2021177556A (ja) 2021-11-11
CN117558639A (zh) 2024-02-13
TW202127048A (zh) 2021-07-16
TW201835586A (zh) 2018-10-01
KR102341157B1 (ko) 2021-12-21

Similar Documents

Publication Publication Date Title
US11508612B2 (en) Semiconductor on insulator structure comprising a buried high resistivity layer
JP6730402B2 (ja) 高抵抗率ｓｏｉウエハおよびその製造方法
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP6517360B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
KR102301594B1 (ko) 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
US9831115B2 (en) Process flow for manufacturing semiconductor on insulator structures in parallel
EP4456146A2 (en) High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
WO2017142704A1 (en) High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
JP7209776B2 (ja) 半導体構造を評価する方法
JP2020506553A5 (zh)
US9939511B2 (en) Surface photovoltage calibration standard
Shul'pina et al. X-ray topographic study of defects in Si-based multilayer epitaxial power devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment