[go: up one dir, main page]

CN110212916A - 一种广分布低抖动同步时钟分发系统和方法 - Google Patents

一种广分布低抖动同步时钟分发系统和方法 Download PDF

Info

Publication number
CN110212916A
CN110212916A CN201910481356.4A CN201910481356A CN110212916A CN 110212916 A CN110212916 A CN 110212916A CN 201910481356 A CN201910481356 A CN 201910481356A CN 110212916 A CN110212916 A CN 110212916A
Authority
CN
China
Prior art keywords
clock
frequency
reset
signal
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910481356.4A
Other languages
English (en)
Other versions
CN110212916B (zh
Inventor
王深圳
王超
党钊
陈骥
张雄军
陈文棋
李克洪
郑奎兴
彭志涛
陈德怀
沈昊
苏东
赖贵友
唐海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laser Fusion Research Center China Academy of Engineering Physics
Original Assignee
Laser Fusion Research Center China Academy of Engineering Physics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Laser Fusion Research Center China Academy of Engineering Physics filed Critical Laser Fusion Research Center China Academy of Engineering Physics
Priority to CN201910481356.4A priority Critical patent/CN110212916B/zh
Publication of CN110212916A publication Critical patent/CN110212916A/zh
Application granted granted Critical
Publication of CN110212916B publication Critical patent/CN110212916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Optical Communication System (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种广分布低抖动同步时钟分发系统和方法,属于同步控制技术领域。所述系统包括精密时序产生组件1和第一锁相时钟发生器2,所述精密时序产生组件1用于产生高频和低频时钟信号,并以光数据流的方式提供给第一锁相时钟发生器2,所述第一锁相时钟发生器2用于得到相应的目的频率时钟信号。本发明采用锁相倍频模块将欲分发的时钟倍频到更高的频率,对分发时钟的锁相倍频后分发和时钟恢复技术保证了分发时钟的低抖动特性;同时通过将传输时钟频率提高再分频降低以及对分频器进行统一复位的方法得到低时间抖动且具有同步对齐特性的时钟信号,方案高效简洁,可广泛应用于各类固体激光装置、医疗设备、高速电路测试等的研究测试。

Description

一种广分布低抖动同步时钟分发系统和方法
技术领域
本发明属于同步控制技术领域,具体涉及一种广分布低抖动同步时钟分发系统和方法,可应用于各类固体激光装置、医疗设备、高速电路测试等的研究测试。
背景技术
时钟分发广泛用于计算机、通讯、消费电子产品,主要用于系统收发数据的同步和锁存。如果时钟信号到达接收端时抖动较大,可能会对数据的接收和系统的稳定有较严重的影响,因此时钟抖动的测量、分析和处理非常重要。目前现有技术中对于广空间内的时钟分发系统普遍采用的是直接的光传输,主要是通过将时钟信号转换成光信号,然后再转换恢复出时钟信号,这样如果需要的时钟频率较低时,则光模块引入的时间抖动较大,对系统的稳定性有较大的影响。
发明内容
本发明的目的在于克服现有技术的不足,提供了一种广分布空间内低抖动同步时钟分发系统和方法,主要利用锁相倍频器先将传递时钟进行倍频,然后再转换成光信号进行传递,并采用周期中心复位信号对分频器进行统一复位、保证多路时钟信号同步对齐得到低抖动的时钟信号。当广空间内低抖动时钟分发系统应用于大型激光装置、医疗设备等需要多路同步时钟信号的场合时,可利用不同分频器的组合产生多路同步对齐的低抖动时钟信号。
本发明采用的技术方案如下:
一种广分布低抖动同步时钟分发系统,所述系统包括精密时序产生组件1和第一锁相时钟发生器2,所述精密时序产生组件1用于产生高频和低频时钟信号,并以光数据流的方式提供给第一锁相时钟发生器2;
所述第一锁相时钟发生器2根据低频时钟光数据流产生复位脉冲信号,并将复位脉冲信号调整后移至高频时钟周期的中心,用于低抖动的复位;同时所述第一锁相时钟发生器2 根据高频时钟光数据流恢复出高频时钟信号并进行分频,得到相应的目的频率时钟信号。
进一步的,所述精密时序产生组件1包括用于提供时钟信号的外参考时钟源11、时钟及复位信号编码模块12、数据流光扇出模块13、锁相倍频器14和时钟信号光扇出模块15;
所述时钟及复位信号编码模块12用于将外参考时钟源11提供的低频时钟信号与复位码进行混合编码后通过数据流光扇出模块13转换为光数据流、并以光数据流的形式扇出传播,从而保证广空间范围内时钟信号的低衰减传递;所述锁相倍频器14用于将外参考时钟源11 提供的低频时钟信号倍频成高频时钟后通过时钟信号光扇出模块15转换为光数据流、并以光数据流的形式扇出传播;
所述第一锁相时钟发生器2包括时钟恢复模块10、时钟及复位信号恢复模块16、复位信号判断模块17、复位信号产生模块18、微步进延迟模块19、和分频器组20;
所述时钟及复位信号恢复模块16用于将低频时钟与复位码混合编码的光数据流信号进行低频时钟与复位码的恢复,恢复出来的低频时钟信号为复位信号产生模块18提供工作时钟,同时提供给复位信号判断模块17用于判断复位信号是否到来;
所述时钟恢复模块10用于将包含高频时钟的光数据流信号进行高频时钟信号的恢复,并对恢复的高频时钟信号通过分频器组20进行分频得到目的频率的时钟信号,所述分频器组20至少包括第一分频器21。
进一步的,所述外参考时钟源11的参考时钟输出端与时钟及复位信号编码模块12、数据流光扇出模块13依次连接,同时外参考时钟源11的参考时钟输出端还和锁相倍频器14、时钟信号光扇出模块15依次连接;
所述时钟及复位信号恢复模块16的输入端与数据流光扇出模块13的光数据流输出端连接,时钟及复位信号恢复模块16的输出端包括恢复数据输出端和低频时钟输出端,所述恢复数据输出端与复位信号判断模块17相连,所述低频时钟输出端同时与复位信号判断模块 17和复位信号产生模块18相连,且复位信号判断模块17的输出端和恢复时钟与复位信号产生模块18连接;复位信号产生模块18的复位信号输出端与微步进延迟模块19相连;微步进延迟模块19的中心复位信号输出端与所述分频器组20连接;同时所述时钟恢复模块 10的输入端与时钟信号光扇出模块15的光数据流输出端连接,时钟恢复模块10的输出端与所述分频器组20连接,所述分频器组20的输出即为相应的低频时钟信号。
进一步的,所述时钟及复位信号恢复模块16用于将低频时钟与复位码混合编码的光数据流信号进行低频时钟与复位码的恢复,一方面将恢复出来的低频时钟信号用于为复位信号产生模块18提供工作时钟,另一方面将恢复出来的低频时钟和复位码输出到复位信号判断模块17上;其中,在恢复出来的低频时钟的边沿处采集并恢复出复位码数据后,将采集到的复位码数据与预设的复位标准码进行比较,当两者相同时,表明复位时刻已经到来,此时复位信号产生模块18在恢复出来的低频时钟的作用下产生复位脉冲信号,微步进延迟模块19进而将产生的复位脉冲信号进行微步进延迟,将复位脉冲信号移到高频时钟周期的中心,输出低抖动的复位,然后微步进延迟模块19将延迟调整后的复位脉冲信号作为中心复位信号发送至分频器组20。
进一步的,所述微步进延迟模块19的中心复位信号输出端分别与所述分频器组20中的每一个分频器进行连接,用于给每一个分频器提供中心复位信号;对应的分频器组20中最后一级分频器的输出频率信号即为分频器组20最后输出的目的频率时钟信号。
进一步的,当需要输出多个不同目的频率的时钟信号时,通过级联多个锁相时钟发生器用于组合产生多路不同频率、同步对齐的低抖动目的频率时钟信号并进行输出。
另一方面本发明还一种提供广空间内低抖动同步时钟分发的方法,所述方法是基于前述任一广空间内低抖动同步时钟分发系统实现的,包括如下步骤:
步骤S1,初始化,由外参考时钟源11产生并输出参考时钟;
步骤S2,将外参考时钟源11输出的参考时钟进行处理和转换,从而同时产生低频时钟和高频两种时钟、并以两种光数据流的形式进行传输;
步骤S3,将包含高频时钟的光数据流进行高频时钟信号的恢复,判断复位信号是否到来,并在复位信号触发时向分频器组20提供中心复位信号;
步骤S4,分频器组根据目的频率要求对高频时钟信号进行分频得到目的低频时钟信号,并在复位脉冲信号的触发下输出目的低频时钟信号。
进一步的,所述步骤S2具体包括:
步骤S2.1,外参考时钟源(11)输出的参考时钟为低频时钟信号,并将该低频时钟信号同时作为输入提供给时钟及复位信号编码模块12和锁相倍频器14;
步骤S2.2,所述时钟及复位信号编码模块12首先将外参考时钟源11提供的低频时钟信号与复位码进行混合编码后通过数据流光扇出模块13转换为光数据流、然后以光数据流的形式扇出传播,保证广空间范围内时钟信号的低衰减传递;
步骤S2.3,所述锁相倍频器14首先将外参考时钟源11提供的低频时钟信号倍频成高频时钟后通过时钟信号光扇出模块15转换为光数据流,然后以光数据流的形式扇出传播。
进一步的,所述步骤3具体包括:
S3.1,通过时钟恢复模块10将高频时钟的光数据流信号进行高频时钟信号的恢复,通过时钟及复位信号恢复模块16用于将低频时钟与复位码混合编码的光数据流信号进行低频时钟与复位码的恢复,一方面将恢复出来的低频时钟信号用于为复位信号产生模块18提供工作时钟,另一方面将恢复出来的低频时钟和复位码输出到复位信号判断模块17上;
S3.2,所述时钟及复位信号恢复模块16在恢复出来的低频时钟的边沿处采集并恢复出复位码数据,然后复位信号判断模块17将采集到的复位码数据与预设的复位标准码进行比较,当两者相同时,表明复位时刻已经到来,此时复位信号产生模块18在恢复出来的低频时钟的作用下产生复位脉冲信号;
S3.3,微步进延迟模块19将产生的复位脉冲信号进行微步进延迟,将复位脉冲信号调整至高频时钟周期的中心,输出低抖动的复位;
S3.4,微步进延迟模块19将延迟调整后的复位脉冲信号作为中心复位信号发送至分频器组20,并为所述分频器组20中的每一个分频器同时提供复位信号。
进一步的,所述步骤S3.3中微步进延迟模块19将复位脉冲信号调整至高频时钟周期的中心,具体包括:
步骤A1:通过调整微步进延迟模块19调整复位信号的位置,使得复位后的分频器的时钟输出处于稳定状态,此时微步进延迟模块19的时刻为t0;
步骤A2:通过调整微步进延迟模块19将复位信号向前调整直至复位后的分频器的时钟输出出现周期抖动,此时复位信号的位置位于前一个高频时钟的边沿处,且微步进延迟模块19的时刻为t1;
步骤A3:通过调整微步进延迟模块19将复位信号向后调整直至复位后的分频器的时钟输出出现周期抖动,此时复位信号的位置位于后一个高频时钟的边沿处,且微步进延迟模块19的时刻为t2;
步骤A4:将调整微步进延迟模块19的时刻固定在(t1+t2)/2位置处,即可保证分频时钟的低抖动输出,(t1+t2)/2为高频时钟的中间时刻,即前后两个高频时钟边沿的中间时刻。
综上所述,由于采用了上述技术方案,本发明的有益效果是:
1.本发明提出的一种广分布低抖动同步时钟分发系统和方法,采用锁相倍频模块将欲分发的时钟倍频到更高的频率,然后再通过高频光扇出模块进行广空间内的分发传输,远端采用时钟恢复技术,将高频时钟光信号进行时钟恢复,之后通过级联的分频器得到想要的时钟频率;对分发时钟的锁相倍频后分发和时钟恢复技术保证了分发时钟的低抖动特性。
2.本发明提出的广分布低抖动同步时钟分发系统和方法,通过将传输时钟频率提高再分频降低以及对分频器进行统一复位的方法得到低时间抖动且具有同步对齐特性的时钟信号,方案高效简洁,可广泛应用于各类固体激光装置、医疗设备、高速电路测试等的研究测试。
附图说明
本发明将通过例子并参照附图的方式说明,其中:
图1是本发明中广分布低抖动同步时钟分发系统的结构示意图。
图2是本发明中分频器组的结构示意图。
其中,1-精密时序产生组件,2-第一锁相时钟发生器,3-第m锁相时钟发生器,11-外参考时钟源,12-时钟及复位信号编码模块,13-数据流光扇出模块,14-锁相倍频器,15-时钟信号光扇出模块,10-时钟恢复模块,16-时钟及复位信号恢复模块,17-复位信号判断模块,18-复位信号产生模块,19-微步进延迟模块,20-分频器组,21-第一分频器,22-第n分频器,31/32-目的频率时钟信号
具体实施方式
为了使本领域的人员更好地理解本发明的技术方案,下面结合本发明的附图,对本发明的技术方案进行清楚、完整的描述,基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它类同实施例,都应当属于本申请保护的范围。
实施例1
本发明实施例1提供的一种广分布低抖动同步时钟分发系统,系统主要由精密时序产生组件和锁相时钟发生器组成。精密时序产生组件产生高频时钟光数据流和低频时钟与复位码混合编码的光数据流。锁相时钟发生器通过时钟与数据恢复模块将低频时钟与复位起始信号恢复出来。恢复数据在恢复时钟的作用下提取出复位码,并在恢复时钟的作用下产生复位脉冲信号,微步进延迟模块通过对复位脉冲信号进行微步进延迟提供周期中心复位脉冲信号。锁相时钟发生器采用时钟恢复技术从高频时钟光数据流中恢复出低抖动的高频时钟信号,分频器对恢复出的高频时钟信号在周期中心复位信号的作用下输出得到一路或多路具有同步对齐特性的低抖动时钟,实现广空间分布内的低抖动同步时钟的分发。
具体而言所述广分布低抖动同步时钟分发系统,如图1所示,包括精密时序产生组件1 和第一锁相时钟发生器2,所述精密时序产生组件1用于产生高频和低频的两种精密频率信号,并以两种光数据流的方式提供给第一锁相时钟发生器2,所述第一锁相时钟发生器2用于产生低抖动的目的时钟信号。
所述精密时序产生组件1包括用于提供时钟信号的外参考时钟源11、时钟及复位信号编码模块12、数据流光扇出模块13、锁相倍频器14和时钟信号光扇出模块15;
其中,外参考时钟源11的参考时钟输出端与时钟及复位信号编码模块12、数据流光扇出模块13依次连接,同时外参考时钟源11的参考时钟输出端还和锁相倍频器14、时钟信号光扇出模块15依次连接;所述时钟及复位信号编码模块12用于将外参考时钟源11提供的低频时钟信号与复位码进行混合编码后通过数据流光扇出模块13转换为光数据流、并以光数据流的形式扇出传播,从而保证广空间范围内时钟信号的低衰减传递;所述锁相倍频器14用于将外参考时钟源11提供的低频时钟信号倍频成高频时钟后通过时钟信号光扇出模块15转换为光数据流、并以光数据流的形式扇出传播。基于上述元件与模块的共同作用,所述精密时序产生组件1能够同时提供低频和高频两种光数据流并用于后续的同步处理。
所述第一锁相时钟发生器2包括时钟恢复模块10、时钟及复位信号恢复模块16、复位信号判断模块17、复位信号产生模块18、微步进延迟模块19、和分频器组20;所述分频器组20至少包括第一分频器21,在一个实施例中所述分频器组20还包括多个依次连接的分频器,如第二分频器22、……、第n分频器22,如图2所示,所述n为大于等于2的正整数,此时第一分频器21、……、第n分频器22依次顺序连接。
所述时钟及复位信号恢复模块16的输入端与数据流光扇出模块13的光数据流输出端连接,时钟及复位信号恢复模块16的输出端包括恢复数据输出端和低频时钟输出端,所述恢复数据输出端与复位信号判断模块17相连,所述低频时钟输出端同时与复位信号判断模块 17和复位信号产生模块18相连,且复位信号判断模块17的输出端还和恢复时钟与复位信号产生模块18连接;复位信号产生模块18的复位信号输出端与微步进延迟模块19相连;微步进延迟模块19的中心复位信号输出端与所述分频器组20连接。在一个实施例中所述分频器组20包括第一分频器21、……、第n分频器22连接(n≥2)时,所述微步进延迟模块19的中心复位信号输出端分别与所述分频器组20中的每一个分频器(第一分频器21、……、第n分频器22)进行连接,用于给每一个分频器同时提供中心复位信号;而所述时钟恢复模块10的输入端与时钟信号光扇出模块15的光数据流输出端连接,时钟恢复模块10的输出端与所述分频器组20连接,最终所述分频器组20的输出即为第一锁相时钟发生器2输出的目的频率时钟信号;
所述时钟恢复模块10用于将包含高频时钟的光数据流信号进行高频时钟信号的恢复,并对恢复出来的高频时钟信号通过分频器组20进行分频得到目的频率的低频时钟信号。
所述时钟及复位信号恢复模块16用于将低频时钟与复位码混合编码的光数据流信号进行低频时钟与复位码的恢复,一方面将恢复出来的低频时钟信号用于为复位信号产生模块 18提供工作时钟,另一方面将恢复出来的低频时钟和复位码输出到复位信号判断模块17上。其中,所述时钟及复位信号恢复模块16在恢复出来的低频时钟的边沿处采集并恢复出复位码数据,然后复位信号判断模块17将采集到的复位码数据与预设的复位标准码进行比较,当两者相同时,表明复位时刻已经到来,此时复位信号产生模块18在恢复出来的低频时钟的作用下产生复位脉冲信号,微步进延迟模块19进而将产生的复位脉冲信号进行微步进延迟,将复位脉冲信号移到高频时钟周期的中心,输出低抖动的复位。然后微步进延迟模块 19将延迟调整后的复位脉冲信号作为中心复位信号发送至分频器组20,并为所述分频器组 20中的每一个分频器同时提供复位信号。
在一个实施例中,若目的频率与高频时钟信号较近,分频器组20只需一个分频器,即恢复出的高频时钟信号连接第一分频器21进行分频,第一分频器21的输出即为目的频率时钟信号30。若目的频率与高频时钟信号相差较大,由于分频器分频的局限,可通过级联多个分频器输出想要的低频时钟信号,对应的分频器组20包含多个分频器,则恢复出来的高频时钟信号依次连接至第一分频器21、…、第n分频器22,此时最后一级的第n分频器 22的输出即为所述第一锁相时钟发生器2输出的目的频率时钟信号30。
在一个实施例中,若要输出多种频率的时钟信号,则可级联多个第m锁相时钟发生器3 进行分频输出得到多个不同频率且同步对齐的目的频率时钟信号31,所述m为大于等于2 的正整数,所述第m锁相时钟发生器3与第一锁相时钟发生器2结构一致,所述第m锁相时钟发生器3中分频器组20所包含的分频器的个数根据目的频率进行配置即可。
实施例2
本实施例提供了一种提供广分布低抖动同步时钟分发的方法,所述方法是基于前述任一广分布低抖动同步时钟分发系统实现的。所述方法包括如下步骤:
步骤S1,初始化,由外参考时钟源11产生并输出参考时钟;
步骤S2,将外参考时钟源11输出的参考时钟进行处理和转换,从而同时产生低频时钟和高频两种时钟、并以两种光数据流的形式进行传输;
进一步的,步骤S2具体包括:
步骤S2.1,外参考时钟源11输出的参考时钟为低频时钟信号,并将该低频时钟信号同时作为输入提供给时钟及复位信号编码模块12和锁相倍频器14;
步骤S2.2,所述时钟及复位信号编码模块12首先将外参考时钟源11提供的低频时钟信号与复位码进行混合编码后通过数据流光扇出模块13转换为光数据流、然后以光数据流的形式扇出传播,保证广空间范围内时钟信号的低衰减传递;
步骤S2.3,所述锁相倍频器14首先将外参考时钟源11提供的低频时钟信号倍频成高频时钟后通过时钟信号光扇出模块15转换为光数据流,然后以光数据流的形式扇出传播。
通过上述步骤后能够同时提供低频时钟和高频时钟、并以两种光数据流的形式提供给后续步骤的同步处理。
步骤S3,将包含高频时钟的光数据流进行高频时钟信号的恢复,判断复位信号是否到来,并在复位信号触发时向分频器组20提供中心复位信号;
进一步的,步骤S3具体包括:
S3.1,通过时钟恢复模块10将高频时钟的光数据流信号进行高频时钟信号的恢复,通过时钟及复位信号恢复模块16用于将低频时钟与复位码混合编码的光数据流信号进行低频时钟与复位码的恢复,一方面将恢复出来的低频时钟信号用于为复位信号产生模块18提供工作时钟,另一方面将恢复出来的低频时钟和复位码输出到复位信号判断模块17上;
S3.2,所述时钟及复位信号恢复模块16在恢复出来的低频时钟的边沿处采集并恢复出复位码数据,然后复位信号判断模块17将采集到的复位码数据与预设的复位标准码进行比较,当两者相同时,表明复位时刻已经到来,此时复位信号产生模块18在恢复出来的低频时钟的作用下产生复位脉冲信号;
S3.3,微步进延迟模块19将产生的复位脉冲信号进行微步进延迟,将复位脉冲信号移到高频时钟周期的中心,输出低抖动的复位;
S3.4,微步进延迟模块19将延迟调整后的复位脉冲信号作为中心复位信号发送至分频器组20,并为所述分频器组20中的每一个分频器同时提供复位信号。
步骤S4,分频器组根据目的频率要求对高频时钟信号进行分频得到目的低频时钟信号,并在复位脉冲信号的触发下输出目的低频时钟信号。
所述时钟恢复模块10将高频时钟的光数据流信号进行高频时钟信号的恢复后得到高频时钟信号,进而对恢复出来的高频时钟信号根据输出频率要求采用分频器组20进行分频得到目的频率的时钟信号。
在一个实施例中,若目的频率与高频时钟信号较近,分频器组20只需一个分频器,即恢复出的高频时钟信号连接第一分频器21进行分频,第一分频器21的输出即为目的频率时钟信号30。若目的频率与高频时钟信号相差较大,由于分频器分频的局限,可通过级联多个分频器输出想要的低频时钟信号,对应的分频器组20包含多个分频器,则恢复出来的高频时钟信号依次连接至第一分频器21、…、第n分频器22,此时最后一级的第n分频器 22的输出即为所述第一锁相时钟发生器2输出的目的频率时钟信号30。
在一个实施例中,若要输出多种频率的时钟信号,则可级联多个第m锁相时钟发生器3 进行分频输出得到多个不同频率且同步对齐的目的频率时钟信号31,所述m为大于等于2 的正整数,所述第m锁相时钟发生器3与第一锁相时钟发生器2结构一致,所述第m锁相时钟发生器3中分频器组20所包含的分频器的个数根据目的频率进行配置即可。
在一个实施例中所述提供广分布低抖动同步时钟分发的方法还包括步骤S5,当需要输出多个不同频率的时钟信号时,级联多个第m锁相时钟发生器3,并重复步骤S3-S4进行分频输出组合得到多个不同频率且同步对齐的低抖动目的频率时钟信号31,所述m为大于等于2的正整数,所述第m锁相时钟发生器3与第一锁相时钟发生器2结构一致,所述第 m锁相时钟发生器3中分频器组20所包含的分频器的个数根据目的频率进行配置即可。
实施例3
需要对前述实施例中微步进延迟模块19将产生的复位脉冲信号进行微步进延迟,将复位脉冲信号移到时钟周期的中心,输出低抖动复位方案进行说明的是,在锁相时钟发生器中,分频器的分频状态在开机时为不确定态,这样会导致分频器的输出为不确定态,抖动较大,为了保证分频器低抖动输出,要求每次开机上电时都需对分频器进行一次复位,将分频器的输出状态进行固定。分频器是在高频时钟的边沿处动作,而当复位信号位于高频时钟的边沿处时,时钟分频输出会处于不定态,即输出时钟出现周期抖动。复位信号的位置可通过微步进延迟模块19进行调整,而为了避免输出时钟出现周期抖动,要求复位信号应调整至高频时钟周期的中间时刻。所以本实施例采用微步进延迟模块19将复位信号调整至高频时钟周期的中间时刻,具体调整方法包括如下步骤:
步骤A1:通过调整微步进延迟模块19调整复位信号的位置,使得复位后的分频器的时钟输出处于稳定状态(无周期抖动),此时微步进延迟模块19的时刻为t0;
步骤A2:通过调整微步进延迟模块19将复位信号向前调整直至复位后的分频器的时钟输出出现周期抖动,此时复位信号的位置位于前一个高频时钟的边沿处,且微步进延迟模块19的时刻为t1;
步骤A3:通过调整微步进延迟模块19将复位信号向后调整直至复位后的分频器的时钟输出出现周期抖动,此时复位信号的位置位于后一个高频时钟的边沿处,且微步进延迟模块19的时刻为t2;
步骤A4:将调整微步进延迟模块19的时刻固定在(t1+t2)/2位置处,即可保证分频时钟的低抖动输出,(t1+t2)/2即为高频时钟周期的中间时刻,即前后两个高频时钟边沿的中间时刻。
通过上述调整步骤后分频器组的复位信号由调整微步进延迟模块19统一提供触发,从而保证分频后的目的低频信号的低抖动输出。
综上所述,本发明提供一种提供广分布低抖动同步时钟分发的系统和方法,并利用锁相倍频器先将传递时钟进行倍频,然后再转换成光信号进行传递,最后进行分频得到低抖动的时钟信号。当有多路时钟信号输出时,采用周期中心复位信号对分频器进行统一复位保证多路时钟信号同步对齐,对分发时钟的锁相倍频后分发和时钟恢复技术保证了分发时钟的低抖动特性。
本说明书中公开的所有特征,或公开的所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以以任何方式组合。
本说明书(包括任何附加权利要求、摘要)中公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合,以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (10)

1.一种广分布低抖动同步时钟分发系统,其特征在于,所述系统包括精密时序产生组件(1)和第一锁相时钟发生器(2),所述精密时序产生组件(1)用于产生高频和低频时钟信号,并以光数据流的方式提供给第一锁相时钟发生器(2);
所述第一锁相时钟发生器(2)根据低频时钟光数据流产生复位脉冲信号,并将复位脉冲信号调整后移至高频时钟周期的中心,用于低抖动的复位;同时所述第一锁相时钟发生器(2)根据高频时钟光数据流恢复出高频时钟信号并进行分频,得到相应的目的频率时钟信号。
2.如权利要求1所述的一种广空间内低抖动同步时钟分发系统,其特征在于,所述精密时序产生组件(1)包括用于提供时钟信号的外参考时钟源(11)、时钟及复位信号编码模块(12)、数据流光扇出模块(13)、锁相倍频器(14)和时钟信号光扇出模块(15);
所述时钟及复位信号编码模块(12)用于将外参考时钟源(11)提供的低频时钟信号与复位码进行混合编码后通过数据流光扇出模块(13)转换为光数据流、并以光数据流的形式扇出传播,从而保证广空间范围内时钟信号的低衰减传递;所述锁相倍频器(14)用于将外参考时钟源(11)提供的低频时钟信号倍频成高频时钟后通过时钟信号光扇出模块(15)转换为光数据流、并以光数据流的形式扇出传播;
所述第一锁相时钟发生器(2)包括时钟恢复模块(10)、时钟及复位信号恢复模块(16)、复位信号判断模块(17)、复位信号产生模块(18)、微步进延迟模块(19)、和分频器组(20);
所述时钟及复位信号恢复模块(16)用于将低频时钟与复位码混合编码的光数据流信号进行低频时钟与复位码的恢复,恢复出来的低频时钟信号为复位信号产生模块(18)提供工作时钟,同时提供给复位信号判断模块(17)用于判断复位信号是否到来;
所述时钟恢复模块(10)用于将包含高频时钟的光数据流信号进行高频时钟信号的恢复,并对恢复的高频时钟信号通过分频器组(20)进行分频得到目的频率的时钟信号,所述分频器组(20)至少包括第一分频器(21)。
3.如权利要求1所述的一种广空间内低抖动同步时钟分发系统,其特征在于,所述外参考时钟源(11)的参考时钟输出端与时钟及复位信号编码模块(12)、数据流光扇出模块(13)依次连接,同时外参考时钟源(11)的参考时钟输出端还和锁相倍频器(14)、时钟信号光扇出模块(15)依次连接;
所述时钟及复位信号恢复模块(16)的输入端与数据流光扇出模块(13)的光数据流输出端连接,时钟及复位信号恢复模块(16)的输出端包括恢复数据输出端和低频时钟输出端,所述恢复数据输出端与复位信号判断模块(17)相连,所述低频时钟输出端同时与复位信号判断模块(17)和复位信号产生模块(18)相连,且复位信号判断模块(17)的输出端和恢复时钟与复位信号产生模块(18)连接;复位信号产生模块(18)的复位信号输出端与微步进延迟模块(19)相连;微步进延迟模块(19)的中心复位信号输出端与所述分频器组(20)连接;同时所述时钟恢复模块(10)的输入端与时钟信号光扇出模块(15)的光数据流输出端连接,时钟恢复模块(10)的输出端与所述分频器组(20)连接,所述分频器组(20)的输出即为相应的低频时钟信号。
4.如权利要求2或3所述的一种广空间内低抖动同步时钟分发系统,其特征在于,所述时钟及复位信号恢复模块(16)用于将低频时钟与复位码混合编码的光数据流信号进行低频时钟与复位码的恢复,一方面将恢复出来的低频时钟信号用于为复位信号产生模块(18)提供工作时钟,另一方面将恢复出来的低频时钟和复位码输出到复位信号判断模块(17)上;其中,在恢复出来的低频时钟的边沿处采集并恢复出复位码数据后,将采集到的复位码数据与预设的复位标准码进行比较,当两者相同时,表明复位时刻已经到来,此时复位信号产生模块(18)在恢复出来的低频时钟的作用下产生复位脉冲信号,微步进延迟模块(19)进而将产生的复位脉冲信号进行微步进延迟,将复位脉冲信号移到高频时钟周期的中心,输出低抖动的复位,然后微步进延迟模块(19)将延迟调整后的复位脉冲信号作为中心复位信号发送至分频器组(20)。
5.如权利要求1-4中任一所述的一种广空间内低抖动同步时钟分发系统,其特征在于,所述微步进延迟模块(19)的中心复位信号输出端分别与所述分频器组(20)中的每一个分频器进行连接,用于给每一个分频器提供中心复位信号;对应的分频器组(20)中最后一级分频器的输出频率信号即为分频器组(20)最后输出的目的频率时钟信号。
6.如权利要求5所述的一种广空间内低抖动同步时钟分发系统,其特征在于,当需要输出多个不同目的频率的时钟信号时,通过级联多个锁相时钟发生器用于组合产生多路不同频率、同步对齐的低抖动目的频率时钟信号并进行输出。
7.一种提供广空间内低抖动同步时钟分发的方法,所述方法是基于前述任一广空间内低抖动同步时钟分发系统实现的,其特征在于,包括如下步骤:
步骤S1,初始化,由外参考时钟源(11)产生并输出参考时钟;
步骤S2,将外参考时钟源(11)输出的参考时钟进行处理和转换,从而同时产生低频时钟和高频两种时钟、并以两种光数据流的形式进行传输;
步骤S3,将包含高频时钟的光数据流进行高频时钟信号的恢复,判断复位信号是否到来,并在复位信号触发时向分频器组(20)提供中心复位信号;
步骤S4,分频器组根据目的频率要求对高频时钟信号进行分频得到目的低频时钟信号,并在复位脉冲信号的触发下输出目的低频时钟信号。
8.一种如权利要求7所述的提供广空间内低抖动同步时钟分发的方法,其特征在于,所述步骤S2具体包括:
步骤S2.1,外参考时钟源(11)输出的参考时钟为低频时钟信号,并将该低频时钟信号同时作为输入提供给时钟及复位信号编码模块(12)和锁相倍频器(14);
步骤S2.2,所述时钟及复位信号编码模块(12)首先将外参考时钟源(11)提供的低频时钟信号与复位码进行混合编码后通过数据流光扇出模块(13)转换为光数据流、然后以光数据流的形式扇出传播,保证广空间范围内时钟信号的低衰减传递;
步骤S2.3,所述锁相倍频器14首先将外参考时钟源(11)提供的低频时钟信号倍频成高频时钟后通过时钟信号光扇出模块(15)转换为光数据流,然后以光数据流的形式扇出传播。
9.一种如权利要求7所述的提供广空间内低抖动同步时钟分发的方法,其特征在于,所述步骤3具体包括:
S3.1,通过时钟恢复模块(10)将高频时钟的光数据流信号进行高频时钟信号的恢复,通过时钟及复位信号恢复模块(16)用于将低频时钟与复位码混合编码的光数据流信号进行低频时钟与复位码的恢复,一方面将恢复出来的低频时钟信号用于为复位信号产生模块(18)提供工作时钟,另一方面将恢复出来的低频时钟和复位码输出到复位信号判断模块(17)上;
S3.2,所述时钟及复位信号恢复模块(16)在恢复出来的低频时钟的边沿处采集并恢复出复位码数据,然后复位信号判断模块(17)将采集到的复位码数据与预设的复位标准码进行比较,当两者相同时,表明复位时刻已经到来,此时复位信号产生模块(18)在恢复出来的低频时钟的作用下产生复位脉冲信号;
S3.3,微步进延迟模块(19)将产生的复位脉冲信号进行微步进延迟,将复位脉冲信号调整至高频时钟周期的中心,输出低抖动的复位;
S3.4,微步进延迟模块(19)将延迟调整后的复位脉冲信号作为中心复位信号发送至分频器组(20),并为所述分频器组(20)中的每一个分频器同时提供复位信号。
10.一种如权利要求9所述的提供广空间内低抖动同步时钟分发的方法,其特征在于,所述步骤S3.3中微步进延迟模块(19)将复位脉冲信号调整至高频时钟周期的中心,具体包括:
步骤A1:通过调整微步进延迟模块(19)调整复位信号的位置,使得复位后的分频器的时钟输出处于稳定状态,此时微步进延迟模块(19)的时刻为t0;
步骤A2:通过调整微步进延迟模块(19)将复位信号向前调整直至复位后的分频器的时钟输出出现周期抖动,此时复位信号的位置位于前一个高频时钟的边沿处,且微步进延迟模块(19)的时刻为t1;
步骤A3:通过调整微步进延迟模块(19)将复位信号向后调整直至复位后的分频器的时钟输出出现周期抖动,此时复位信号的位置位于后一个高频时钟的边沿处,且微步进延迟模块(19)的时刻为t2;
步骤A4:将调整微步进延迟模块(19)的时刻固定在(t1+t2)/2位置处,即可保证分频时钟的低抖动输出,(t1+t2)/2为高频时钟的中间时刻,即前后两个高频时钟边沿的中间时刻。
CN201910481356.4A 2019-06-04 2019-06-04 一种广分布低抖动同步时钟分发系统和方法 Active CN110212916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910481356.4A CN110212916B (zh) 2019-06-04 2019-06-04 一种广分布低抖动同步时钟分发系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910481356.4A CN110212916B (zh) 2019-06-04 2019-06-04 一种广分布低抖动同步时钟分发系统和方法

Publications (2)

Publication Number Publication Date
CN110212916A true CN110212916A (zh) 2019-09-06
CN110212916B CN110212916B (zh) 2022-04-19

Family

ID=67790563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910481356.4A Active CN110212916B (zh) 2019-06-04 2019-06-04 一种广分布低抖动同步时钟分发系统和方法

Country Status (1)

Country Link
CN (1) CN110212916B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111240401A (zh) * 2020-03-13 2020-06-05 杭州电子科技大学 多通道时钟发生装置
CN114815965A (zh) * 2022-06-29 2022-07-29 中星联华科技(北京)有限公司 时钟信号的生成和同步方法及装置
CN114967838A (zh) * 2022-05-23 2022-08-30 中国工程物理研究院激光聚变研究中心 一种广空间超低抖动同步信号产生系统及方法
CN115296769A (zh) * 2022-10-08 2022-11-04 中国电子科技集团公司第五十四研究所 一种tdma体制卫星通信系统高可靠定时方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030212930A1 (en) * 2000-03-14 2003-11-13 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US20040196940A1 (en) * 2003-04-03 2004-10-07 Chien Hung-Ming (Ed) Low noise divider module for use in a phase locked loop and other applications
CN108055006A (zh) * 2017-12-29 2018-05-18 成都锐成芯微科技股份有限公司 一种数字倍频器
CN108881718A (zh) * 2018-06-22 2018-11-23 中国科学院长春光学精密机械与物理研究所 多组tdi cmos成像系统的同步控制方法
US10243573B1 (en) * 2018-03-27 2019-03-26 Texas Instruments Incorporated Phase syncronizing PLL output across reference and VCO clock domains

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030212930A1 (en) * 2000-03-14 2003-11-13 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US20040196940A1 (en) * 2003-04-03 2004-10-07 Chien Hung-Ming (Ed) Low noise divider module for use in a phase locked loop and other applications
CN108055006A (zh) * 2017-12-29 2018-05-18 成都锐成芯微科技股份有限公司 一种数字倍频器
US10243573B1 (en) * 2018-03-27 2019-03-26 Texas Instruments Incorporated Phase syncronizing PLL output across reference and VCO clock domains
CN108881718A (zh) * 2018-06-22 2018-11-23 中国科学院长春光学精密机械与物理研究所 多组tdi cmos成像系统的同步控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P. LEITAO等: ""The eCDR-PLL, a radiation-tolerant ASIC for clock and data recovery and deterministic phase clock synthesis"", 《TOPICAL WORKSHOP ON ELECTRONICS FOR PARTICLE PHYSICS 2014》 *
何光林 等: ""双时基频率校准电路"", 《仪表技术与传感器》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111240401A (zh) * 2020-03-13 2020-06-05 杭州电子科技大学 多通道时钟发生装置
CN111240401B (zh) * 2020-03-13 2021-02-05 杭州电子科技大学 多通道时钟发生装置
CN114967838A (zh) * 2022-05-23 2022-08-30 中国工程物理研究院激光聚变研究中心 一种广空间超低抖动同步信号产生系统及方法
CN114815965A (zh) * 2022-06-29 2022-07-29 中星联华科技(北京)有限公司 时钟信号的生成和同步方法及装置
CN114815965B (zh) * 2022-06-29 2022-09-20 中星联华科技(北京)有限公司 时钟信号的生成和同步方法及装置
CN115296769A (zh) * 2022-10-08 2022-11-04 中国电子科技集团公司第五十四研究所 一种tdma体制卫星通信系统高可靠定时方法及装置
CN115296769B (zh) * 2022-10-08 2022-12-27 中国电子科技集团公司第五十四研究所 一种tdma体制卫星通信系统高可靠定时方法及装置

Also Published As

Publication number Publication date
CN110212916B (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
CN110212916A (zh) 一种广分布低抖动同步时钟分发系统和方法
EP2140589B1 (en) Method of synchronising data
US7158587B2 (en) Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof
CN106301378B (zh) 一种高速dac同步方法及电路
CN109032498B (zh) 一种多fpga的多通道采集系统的波形量化同步方法
CN105811970B (zh) 一种多通道任意波形发生系统
CN114070444B (zh) 基于数字阵列接收通道的同步系统和方法
WO2016041278A1 (zh) 时钟动态切换方法、装置及计算机可读介质
CN103713194A (zh) 一种用于时钟恢复的相位检测方法和装置
CN114039600A (zh) 一种多通道高速ad同步采集装置及方法
CN110620570B (zh) 一种低抖动脉宽高分辨率可调方波脉冲产生系统和方法
WO2021134651A1 (zh) 时钟占空比的校准装置
CN101765244B (zh) 实现分体模块之间隔直低频时钟信号传输的方法与系统
CN116545813B (zh) 一种服务器、通信设备、通信芯片以及前向均衡电路
US7590212B2 (en) System and method for adjusting the phase of a frequency-locked clock
WO2011063749A1 (zh) 一种低抖动时钟的产生方法和装置
US6480512B1 (en) Method and device for converting bit rate of serial data
WO1995014340A1 (en) Source synchronized data transmission circuit
CN114967838B (zh) 一种广空间超低抖动同步信号产生系统及方法
CN107453843A (zh) 一种计算机数据传输系统
CN110161916B (zh) 一种多板卡采样同步方法
US8615063B2 (en) Level transition determination circuit and method for using the same
KR100853391B1 (ko) Ccsds pn 고속처리 방법
CN113472347B (zh) 电子装置以及采样方法
WO2016134632A1 (zh) 数据处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant