[go: up one dir, main page]

CN110010464B - 处理基板的方法 - Google Patents

处理基板的方法 Download PDF

Info

Publication number
CN110010464B
CN110010464B CN201811565044.3A CN201811565044A CN110010464B CN 110010464 B CN110010464 B CN 110010464B CN 201811565044 A CN201811565044 A CN 201811565044A CN 110010464 B CN110010464 B CN 110010464B
Authority
CN
China
Prior art keywords
substrate
gas
region
organic compound
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811565044.3A
Other languages
English (en)
Other versions
CN110010464A (zh
Inventor
田端雅弘
久松亨
熊仓翔
浅子竜一
石川慎也
本田昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018195950A external-priority patent/JP7145031B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110010464A publication Critical patent/CN110010464A/zh
Application granted granted Critical
Publication of CN110010464B publication Critical patent/CN110010464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

[课题]提供处理基板的方法。[解决方案]一实施方式中，提供处理基板的方法。基板具有被蚀刻区域和图案化的区域。图案化的区域设置于被蚀刻区域上。方法中，在基板的表面上形成有机膜。接着，通过处理气体的等离子体，对被蚀刻区域进行蚀刻。有机膜的形成是在腔室内的处理空间中配置有基板的状态下执行。有机膜的形成中，向基板供给包含第1有机化合物的第1气体，接着，向基板供给包含第2有机化合物的第2气体。通过第1有机化合物与第2有机化合物的聚合而生成构成有机膜的有机化合物。

Description

处理基板的方法
技术领域
本公开的实施方式涉及处理基板的方法。
背景技术
电子器件的制造中，为了对基板内的被蚀刻区域进行加工，执行了包含等离子体蚀刻的基板处理。一种基板处理包括成膜和等离子体蚀刻。专利文献1中记载有这样的基板处理。
应用了专利文献1的基板处理的基板具有被蚀刻区域和掩模。掩模提供开口，且设置于被蚀刻区域上。掩模为抗蚀掩模。专利文献1的基板处理中，在基板的表面上形成硅氧化膜。硅氧化膜通过依据原子层沉积法的成膜而形成。该基板处理中，利用硅氧化膜调整掩模的开口宽度。接着，利用等离子体对被蚀刻区域进行蚀刻。
现有技术文献
专利文献
专利文献1：日本特开2004-80033号公报
发明内容
发明要解决的问题
作为包含成膜和等离子体蚀刻的基板处理，为了保护形成于被蚀刻区域的划分开口的侧面，还考虑了在基板的表面上形成硅氧化膜，然后执行等离子体蚀刻的操作。这样的基板处理和专利文献1中记载的基板处理中，为了形成硅氧化膜，均需要利用氧气。氧气由于与抗蚀掩模内的碳发生反应，因此，使抗蚀掩模变形。另外，氧气可能使被蚀刻区域氧化。即，氧气可能对包含图案化的区域和被蚀刻区域的基板造成不期望的损伤。因此，包含成膜和等离子体蚀刻的基板处理中，要求抑制基板的损伤。
另外，被蚀刻区域由氧化硅形成的情况下，上述硅氧化膜与被蚀刻区域一起通过等离子体蚀刻被去除。因此，包含成膜和等离子体蚀刻的基板处理中，被蚀刻区域由氧化硅形成的情况下，必须通过该成膜形成被蚀刻区域的等离子体蚀刻时其蚀刻能被抑制的膜。
用于解决问题的方案
一方式中，提供处理基板的方法。基板具有被蚀刻区域和图案化的区域。图案化的区域设置于被蚀刻区域上。方法包括如下工序：(i)在基板的表面上形成有机膜的工序；和，(ii)在执行形成有机膜的工序后，利用处理气体的等离子体对被蚀刻区域进行蚀刻的工序。形成有机膜的工序是在腔室内的处理空间中配置有基板的状态下执行。形成有机膜的工序包括如下工序：(iii)向基板供给包含第1有机化合物的第1气体的工序；和，(iv)向基板供给包含第2有机化合物的第2气体的工序。形成有机膜的工序中，通过第1有机化合物与第2有机化合物的聚合而生成构成有机膜的有机化合物，交替重复供给第1气体的工序和供给第2气体的工序。
一方式的方法中，对基板的表面上的成膜通过第1有机化合物与第2有机化合物的聚合而实现。该方法中，对基板的表面上的成膜不利用氧气。因此，根据该方法，包含成膜和等离子体蚀刻的基板处理中，氧气所导致的基板的损伤被抑制。另外，由该方法形成的膜为有机膜。因此，根据该方法，被蚀刻区域由氧化硅形成的情况下，在基板上形成被蚀刻区域的等离子体蚀刻时其蚀刻能被抑制的膜。
在另一方式中，提供处理基板的方法。基板具有被蚀刻区域和图案化的区域。被蚀刻区域由图案化的区域的侧面所包围。另一方式的方法包括如下工序：在基板的表面上形成有机膜的工序；以在沿图案化的区域的侧面的部分残留有有机膜的方式，对在被蚀刻区域上延伸存在的有机膜进行蚀刻的工序；和，执行对有机膜进行蚀刻的工序后，使用处理气体的等离子体对蚀刻区域进行蚀刻的工序。形成有机膜的工序以在腔室内的处理空间中配置有基板的状态执行。形成有机膜的工序包括如下工序：向基板供给包含第1有机化合物的第1气体的工序；和，向基板供给包含第2有机化合物的第2气体的工序。形成有机膜的工序中，通过第1有机化合物与第2有机化合物的聚合而生成构成有机膜的有机化合物，交替重复供给第1气体的工序和供给第2气体的工序。
一实施方式中，第1有机化合物与第2有机化合物的聚合是在30℃以上且200℃以下的温度下产生。
一实施方式中，供给第1气体的工序和供给第2气体的工序是在图案化的区域被加热的状态下执行。
一实施方式中，在腔室中设置有支撑基板的静电卡盘，在静电卡盘中设置有加热器。供给第1气体的工序和供给第2气体的工序中，图案化的区域由静电卡盘中的加热器加热。
一实施方式中，包含供给第1气体的工序和供给第2气体的工序的程序被执行规定的次数。利用该实施方式，根据程序的执行次数可以确定有机膜的膜厚。
一实施方式中，图案化的区域由有机材料、金属或含硅材料形成。被蚀刻区域由其他含硅材料形成。
一实施方式中，处理气体包含氟化碳气体、氢氟烃气体、HBr气体或Cl2气体。
一实施方式中，第1有机化合物为异氰酸酯，第2有机化合物为胺。
一实施方式中，第1有机化合物为异氰酸酯，第2有机化合物为具有羟基的化合物。
一实施方式中，第1有机化合物为羧酸，第2有机化合物为胺。
一实施方式中，第1有机化合物为羧酸酰卤化物，第2有机化合物为胺。
一实施方式中，第1有机化合物为羧酸，第2有机化合物为具有羟基的化合物。
一实施方式中，第1有机化合物为羧酸酰卤化物，第2有机化合物为具有羟基的化合物。
一实施方式中，第1有机化合物为羧酸酐，第2有机化合物为胺。
发明的效果
如以上说明，在包含成膜和等离子体蚀刻的基板处理中，可以抑制基板的损伤。另外，在包含成膜和等离子体蚀刻的基板处理中，被蚀刻区域由氧化硅形成的情况下，通过该成膜可以形成被蚀刻区域的等离子体蚀刻时能抑制其蚀刻的膜。
附图说明
图1为示出一实施方式的处理基板的方法的流程图。
图2为示意性示出图1所示的方法MT中能使用的等离子体处理装置的一例的图。
图3的(a)为能应用方法MT的一例的基板的一部分放大截面图，图3的(b)为执行工序ST1后的状态的一例的基板的一部分放大截面图，图3的(c)为执行工序ST2后的状态的一例的基板的一部分放大截面图。
图4的(a)为能应用方法MT的另一例的基板的一部分放大截面图，图4的(b)为执行工序ST1后的状态的另一例的基板的一部分放大截面图，图4的(c)为执行工序ST2后的状态的另一例的基板的一部分放大截面图。
图5的(a)为有机区域蚀刻后的状态的另一例的基板的一部分放大截面图，图5的(b)为膜的蚀刻后的状态的另一例的基板的一部分放大截面图。
图6的(a)为能应用方法MT的进而另一例的基板的一部分放大截面图，图6的(b)为防反射膜的蚀刻后的状态的进而另一例的基板的一部分放大截面图，图6的(c)为有机区域蚀刻后的状态的进而另一例的基板的一部分放大截面图。
图7的(a)为执行工序ST1后的状态的进而另一例的基板的一部分放大截面图，图7的(b)为执行工序ST2后的状态的进而另一例的基板的一部分放大截面图。
图8的(a)为能应用方法MT的进而另一例的基板的一部分放大截面图，图8的(b)为执行工序STa后的状态的进而另一例的基板的一部分放大截面图，图8的(c)为执行工序ST1后的状态的进而另一例的基板的一部分放大截面图，图8的(d)为执行工序STb后的状态的进而另一例的基板的一部分放大截面图，图8的(e)为执行工序ST2后的状态的进而另一例的基板的一部分放大截面图。
图9的(a)为能应用方法MT的进而另一例的基板的一部分放大截面图，图9的(b)为执行工序STa后的状态的进而另一例的基板的一部分放大截面图，图9的(c)为执行工序ST1后的状态的进而另一例的基板的一部分放大截面图，图9的(d)为执行工序ST2后的状态的进而另一例的基板的一部分放大截面图。
图10为示出方法MT中的一例的工序ST2的流程图。
图11的(a)为能应用方法MT的进而另一例的基板的一部分放大截面图，图11的(b)为执行工序ST1后的状态的进而另一例的基板的一部分放大截面图，图11的(c)为执行工序STb后的状态的进而另一例的基板的一部分放大截面图，图11的(d)为执行图10的工序ST21后的状态的进而另一例的基板的一部分放大截面图，图11的(e)为执行图10的工序ST22后的状态的进而另一例的基板的一部分放大截面图，图11的(f)为执行图10的工序ST23后的状态的进而另一例的基板的一部分放大截面图。
图12为示出方法MT中的另一例的工序ST2的流程图。
图13的(a)为执行图12的工序ST24后的状态的进而另一例的基板的一部分放大截面图，图13的(b)为执行图12的工序ST21和工序ST22后的状态的进而另一例的基板的一部分放大截面图，图13的(c)为执行图12的工序ST23后的状态的进而另一例的基板的一部分放大截面图。
图14为示出方法MT中的进而另一例的工序ST2的流程图。
图15的(a)为执行图14的工序ST26后的状态的进而另一例的基板的一部分放大截面图，图15的(b)为执行图14的工序ST27后的状态的进而另一例的基板的一部分放大截面图，图15的(c)为执行图14的工序ST28后的状态的进而另一例的基板的一部分放大截面图。
图16为示出方法MT中的进而另一例的工序ST2的流程图。
图17的(a)为执行图16的工序ST29后的状态的进而另一例的基板的一部分放大截面图，图17的(b)为执行图16的工序ST26和工序ST27后的状态的进而另一例的基板的一部分放大截面图，图17的(c)为执行图16的工序ST28后的状态的进而另一例的基板的一部分放大截面图。
图18的(a)为能应用方法MT的进而另一例的基板的一部分放大截面图，图18的(b)为执行方法MT后的状态的进而另一例的基板的一部分放大截面图。
图19为示出另一实施方式的处理基板的方法的流程图。
图20的(a)为能应用图19所示的方法MTA的一例的基板的一部分放大截面图，图20的(b)为执行方法MTA的工序ST1后的状态的一例的基板的一部分放大截面图，图20的(c)为执行方法MTA的工序STb后的状态的一例的基板的一部分放大截面图，图20的(d)为执行方法MTA的工序ST21后的状态的一例的基板的一部分放大截面图，图20的(e)为执行方法MTA的工序ST1后的状态的一例的基板的一部分放大截面图，图20的(f)为执行方法MTA的工序STd后的状态的一例的基板的一部分放大截面图。
图21为示出第1实验的结果的图。
图22为示出第2实验的结果的图。
附图标记说明
10…等离子体处理装置、12…腔室主体、16…支撑台、40…气体供给部、42…气体供给部、52…排气装置、80…控制部、W…基板、PR…区域、ER…区域、OF…有机膜。
具体实施方式
以下，参照附图对各种实施方式详细进行说明。需要说明的是，各附图中对同一或相当的部分标注同一符号。
图1为示出一实施方式的基板处理方法的流程图。图1所示的处理基板的方法(以下，称为“方法MT”)包括：工序ST1的成膜和工序ST2的等离子体蚀刻。一实施方式中，方法MT使用等离子体处理装置执行。图2为示意性示出图1所示的方法MT中能使用的等离子体处理装置的一例的图。图2所示的等离子体处理装置10为电容耦合型的等离子体处理装置。
等离子体处理装置10具备腔室11。在腔室11中提供内部空间S。内部空间S包含第1空间S1和第2空间S2。腔室11包含腔室主体12。腔室主体12具有大致圆筒形状。在腔室主体12中提供内部空间S。腔室主体12例如由铝构成。腔室主体12与地电位连接。在腔室主体12的内壁面、即、划分内部空间S的腔室主体12的表面形成有具有耐腐蚀性的膜。该膜可以是通过阳极氧化处理形成的膜、或由氧化钇形成的膜之类的陶瓷制的膜。
在腔室主体12的侧壁形成有通路12p。基板W在内部空间S(第1空间S1)与腔室主体12的外部之间输送时，通过通路12p。通路12p可以由闸阀12g开闭。闸阀12g沿着腔室主体12的侧壁而设置。
在内部空间S中设置有分隔壁14。分隔壁14在第1空间S1与第2空间S2的边界上延伸存在。在分隔壁14上，以使第1空间S1与第2空间S2彼此连通的方式，形成有多个贯通孔。分隔壁14可以如下构成：在由铝之类的材料形成的母材的表面上形成具有耐腐蚀性的膜，从而构成。具有耐腐蚀性的膜可以为通过极氧化处理形成的膜、或由氧化钇形成的膜之类的陶瓷制的膜。
一实施方式中，分隔壁14包含屏蔽部14a和挡板14b。屏蔽部14a具有大致筒形状。屏蔽部14a在内部空间S中沿着腔室主体12的侧壁在垂直方向上延伸存在。屏蔽部14a远离腔室主体12的侧壁。屏蔽部14a的上端延伸至腔室11的上部，并固定于该上部。等离子体处理装置10中，在作为处理空间的第1空间S1内进行基板处理。基板处理中，产生反应产物之类的副产物。通过屏蔽部14a，可以降低附着于腔室主体12的表面的副产物的量。
挡板14b在与屏蔽部14a交叉的方向上延伸。挡板14b在屏蔽部14a与后述的支撑台之间延伸存在。分隔壁14的上述多个贯通孔形成于挡板14b。需要说明的是，屏蔽部14a和挡板14b可以一体地形成，也可以彼此分离。
在内部空间S中，支撑部15从腔室主体12的底部向上方延伸存在。支撑部15具有大致圆筒形状，由石英之类的绝缘材料形成。在支撑部15上搭载有支撑台16。支撑台16由支撑部15支撑。支撑台16以在第1空间S1内支撑基板W的方式构成。支撑台16包含下部电极18和静电卡盘20。支撑台16可以还包含电极板21。电极板21由铝之类的导电性材料形成，具有大致圆盘形状。下部电极18设置于电极板21上。下部电极18由铝之类的导电性材料形成，具有大致圆盘形状。下部电极18电连接在电极板21上。
在下部电极18内设置有流路18f。流路18f为换热介质用的流路。作为换热介质，例如可以使用：液态的制冷剂、或利用其气化将下部电极18冷却的制冷剂(例如氟利昂)。从设置于腔室主体12的外部的冷却器单元借助配管22a向流路18f供给换热介质。向流路18f供给的换热介质借助配管22b返回至冷却器单元。即，换热介质以在流路18f与冷却器单元之间循环的方式进行供给。
静电卡盘20设置于下部电极18上。静电卡盘20具有主体和电极。静电卡盘20的主体由电介质形成，具有大致圆盘形状。静电卡盘20的电极为膜状的电极，设置于静电卡盘20的主体内。直流电源23借助开关24电连接在静电卡盘20的电极上。从直流电源23对静电卡盘20的电极施加电压时，在载置于静电卡盘20上的基板W与静电卡盘20之间产生静电引力。通过产生的静电引力，基板W被静电卡盘20吸引，由该静电卡盘20保持。
在等离子体处理装置10上设置有气体供给管线25。气体供给管线25将来自气体供给机构的导热气体、例如He气体供给至静电卡盘20的上面与基板W的背面(下面)之间。
在静电卡盘20中可以设置一个以上的加热器20h(例如电阻放热体)。由加热器控制器HC20对一个以上的加热器20h提供电力。多个加热器20h设置于静电卡盘20中的情况下，调整由加热器控制器HC20提供给多个加热器20h的电力，从而可以分别调整静电卡盘20的多个区域的各自的温度，调整静电卡盘20的面内(即，基板W的面内)的温度分布。
在静电卡盘20的外周区域上配置有聚焦环FR。聚焦环FR具有大致环状板形状。聚焦环FR由硅、石英或碳化硅之类的含硅材料形成。聚焦环FR以包围基板W的边缘的方式配置。
筒状部26从腔室主体12的底部向上方延伸存在。筒状部26沿着支撑部15的外周延伸存在。筒状部26由导电性材料形成，具有大致圆筒形状。筒状部26与地电位连接。筒状部26的表面可以由具有耐腐蚀性的膜形成。具有耐腐蚀性的膜可以为通过极氧化处理形成的膜、或由氧化钇形成的膜之类的陶瓷制的膜。
在筒状部26上设置有绝缘部28。绝缘部28具有绝缘性，由石英之类的陶瓷形成。绝缘部28具有大致圆筒形状，沿着电极板21的外周、下部电极18的外周和静电卡盘20的外周延伸存在。需要说明的是，上述挡板14的缘部设置于筒状部26与绝缘部28之间，可以由筒状部26和绝缘部28夹持。
支撑部15、支撑台16、筒状部26和绝缘部28构成支撑装配SA。支撑装配SA从第1空间S1遍及第2空间S2地延伸存在。
等离子体处理装置10还具备上部电极30。上部电极30设置于支撑台16的上方。上部电极30与构件32一起关闭腔室主体12的上部开口。构件32具有绝缘性。上部电极30借助该构件32支撑在腔室主体12的上部。
上部电极30包含顶板34和支撑体36。在顶板34的下面划分内部空间S(或第1空间S1)。在顶板34上设置有多个气体排出孔34a。多个气体排出孔34a分别在板厚方向(垂直方向)上贯通顶板34。该顶板34没有限定，例如由硅形成。或者，顶板34可以具有在铝制的母材的表面设有具有耐腐蚀性的膜的结构。该膜可以为通过阳极氧化处理形成的膜、或由氧化钇形成的膜之类的陶瓷制的膜。
支撑体36是可拆卸地支撑顶板34的部件。支撑体36例如可以由铝之类的导电性材料形成。在支撑体36的内部设置有气体扩散室36a。多个气孔36b从气体扩散室36a向下方延伸。多个气孔36b与多个气体排出孔34a分别连通。在支撑体36上形成有与气体扩散室36a连接的气体导入口36c，该气体导入口36c与气体供给管38连接。
气体供给管38与气体供给部40连接。气体供给部40具有气体源组40s、阀组40a、流量控制器组40b和阀组40c。气体源组40s包含多个气体源。气体源组40s的多个气体源包含方法MT中使用的多个气体的源。另外，气体源组40s的多个气体源包含后述的第1气体。需要说明的是，气体源组40s的多个气体源可以包含后述的第2气体的源而不是第1气体的源。
阀组40a和阀组40c分别包含多个阀。流量控制器组40b包含多个流量控制器。流量控制器组40b的多个流量控制器分别为质量流量控制器或压力控制式的流量控制器。气体源组40s的多个气体源分别借助阀组40a的对应的阀、流量控制器组40b的对应的流量控制器、和阀组40c的对应的阀与气体供给管38连接。来自气体供给部40的气体借助气体供给管38、气体扩散室36a、多个气孔36b和多个气体排出孔34a向第1空间S1供给。
等离子体处理装置10还具备气体供给部42。气体供给部42具有气体源42s、阀42a、流量控制器42b和阀42c。气体源42s为第2气体的源。需要说明的是，气体供给部40包含第2气体的源而不是第1气体的源的情况下，气体源42s可以为第1气体的源。流量控制器42b为质量流量控制器或压力控制式的流量控制器。气体源42s借助阀42a、流量控制器42b和阀42c与第1空间S1连接。来自气体供给部42的气体向第1空间S1供给。
等离子体处理装置10的腔室主体12的底部与排气管50连接。排气管50与排气装置52连接。排气装置52借助排气管50与第2空间S2连接。另外，排气装置52借助第2空间S2和分隔壁14的多个贯通孔与第1空间S1连接。排气装置52包含压力调整阀和减压泵。减压泵借助压力调整阀与第2空间S2连接。减压泵可以为涡轮分子泵和/或干式泵。
对于等离子体处理装置10，可以在第1空间S1内生成向第1空间S1供给的气体的等离子体。等离子体处理装置10还具备第1高频电源61。第1高频电源61为产生等离子体生成用的第1高频的电源。第1高频例如具有27～100MHz的范围内的频率。第1高频电源61借助匹配器63与上部电极30连接。匹配器63具有用于匹配第1高频电源61的输出阻抗与负荷侧(上部电极30侧)的阻抗的匹配电路。需要说明的是，第1高频电源61可以借助匹配器63与下部电极18连接。上述情况下，上部电极30与地电连接。
等离子体处理装置10可以还具备第2高频电源62。第2高频电源62为产生用于向基板W引入离子的偏压用的第2高频的电源。第2高频的频率低于第1高频的频率。第2高频的频率例如为400kHz～13.56MHz的范围内的频率。第2高频电源62借助匹配器64与下部电极18连接。匹配器64具有用于匹配第2高频电源62的输出阻抗与负荷侧(下部电极18侧)的阻抗的匹配电路。
等离子体处理装置10中，在向第1空间S1供给气体的状态下供给第1高频时，激发该气体，在第1空间S1(处理空间)内生成等离子体。另外，向下部电极18供给第2高频时，等离子体中的离子向基板W被加速。
等离子体处理装置10还具备直流电源70。直流电源70与上部电极30连接。直流电源70以对上部电极30施加负极性的直流电压的方式构成。对上部电极30施加负极性的直流电压时，在第1空间S1内生成的等离子体中的正离子与上部电极30的顶板34碰撞。正离子与顶板34碰撞时，二次电子从顶板34释放。顶板34由硅形成的情况下，正离子与顶板34碰撞时，硅可以从顶板34释放。
等离子体处理装置10具有加热器72。从加热器控制器HC72向加热器72提供电力。从加热器控制器HC72向加热器72提供电力时，加热器72产生用于加热腔室主体12和内部空间S中的物体的热。
一实施方式中，等离子体处理装置10可以还具备控制部80。控制部80以控制等离子体处理装置10的各部的方式构成。控制部80可以为具备处理器、存储器之类的记忆装置、输入装置、显示装置等的计算机。控制部80执行记忆装置中记忆的控制程序，基于该记忆装置中记忆的数字和文本数据，控制等离子体处理装置10的各部。由此，等离子体处理装置10执行由数字和文本数据指定的工艺。例如，控制部80在执行方法MT中控制等离子体处理装置10的各部。
再次参照图1并对方法MT进行说明。以下中，以使用等离子体处理装置10执行方法MT的情况为例，对方法MT进行说明。另外，以下的说明中，与图1一起参照图3的(a)、图3的(b)和图3的(c)。图3的(a)为能应用方法MT的一例的基板的一部分放大截面图，图3的(b)为执行工序ST1后的状态的一例的基板的一部分放大截面图，图3的(c)为执行工序ST2后的状态的一例的基板的一部分放大截面图。
如图3的(a)所示那样，一例的基板W具有：基底区域UR、被蚀刻区域(以下，称为“区域ER”)和图案化的区域(以下，称为“区域PR”)。区域ER在方法MT中为被蚀刻的区域，例如以层状形成。区域ER设置于基底区域UR上。区域ER例如由含硅材料形成。区域PR设置于区域ER上。区域PR进行了图案化。区域PR例如如提供开口那样为图案化的层。区域PR由有机材料、含硅材料或含金属材料(例如含钛材料或含钨材料)形成。需要说明的是，区域PR由含硅材料形成的情况下，区域ER由其他含硅材料形成。例如，区域PR由氮化硅形成的情况下，区域ER由氧化硅形成。
方法MT的工序ST1在基板W配置于第1空间S1、即、处理空间中的状态下执行。基板W在处理空间中载置于支撑台16上(静电卡盘20上)。工序ST1中，如图3的(b)所示那样，在基板W的表面上形成有有机膜OF。
工序ST1包括工序ST11和工序ST12。工序ST1可以还包括工序STPa和工序STPb。工序ST11中，向基板W供给第1气体。一实施方式的工序ST11中，从气体供给部40和气体供给部42中的一者向处理空间(第1空间S1)供给第1气体。第1气体包含第1有机化合物。通过执行工序ST11，第1有机化合物吸附于基板W或已经形成的有机膜。
工序STPa在工序ST11与工序ST12之间执行。工序STPa中，执行处理空间的吹扫。即，排出处理空间内的气体。需要说明的是，工序STPa中，可以从气体供给部40向处理空间供给稀有气体或氮气之类的非活性气体。通过执行工序STPa，在基板W上过剩地沉积的第1有机化合物被去除。
工序ST12中，向基板W供给第2气体。一实施方式的工序ST12中，从气体供给部40和气体供给部42中的另一者向处理空间(第1空间S1)供给第2气体。第2气体包含第2有机化合物。工序ST1中，通过第1有机化合物与第2有机化合物的聚合，生成构成有机膜OF的有机化合物。
工序STPb在执行工序ST12后执行。工序STPb中，执行处理空间的吹扫。即，排出处理空间内的气体。需要说明的是，工序STPb中，可以从气体供给部40向处理空间供给稀有气体或氮气之类的非活性气体。通过执行工序STPb，在基板W上过剩地沉积的第2有机化合物被去除。
一实施方式中，第1有机化合物与第2有机化合物的聚合是在30℃以上且200℃以下的温度下产生。在执行一实施方式的工序ST1(工序ST11和工序ST12)中，如产生第1有机化合物与第2有机化合物的聚合那样，加热区域PR。区域PR通过任意的加热机构进行加热。在执行一实施方式的工序ST1(工序ST11和工序ST12)中，通过静电卡盘20中的一个以上的加热器20h加热基板W。在执行工序ST1中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。
工序ST1中，交替重复工序ST11和工序ST12。一实施方式中，包含工序ST11和工序ST12的程序被执行规定的次数。根据该规定次数而确定有机膜OF的膜厚。工序STJ中，判定是否满足停止条件。停止条件例如程序的执行次数达到规定次数的情况下判定为满足。工序STJ中，判定为不满足停止条件的情况下，再次执行程序。另一方面，工序STJ中，判定为满足停止条件的情况下，工序ST1结束。需要说明的是，工序ST1中的程序的执行次数可以为1次。另外，工序ST1的各程序可以不包含工序STPa和工序STPb中的至少一者。另外，工序ST1的各程序中，工序ST12可以先于工序ST11而执行。
通过执行工序ST1，如图3的(b)所示那样，在基板W的表面上形成有机膜OF。根据该有机膜OF而调整区域PR的开口的宽度。
方法MT中，接着，执行工序ST2。一实施方式中，工序ST2是在基板W配置于第1空间S1、即、处理空间中的状态下执行。工序ST2中，执行区域ER的等离子体蚀刻。工序ST2中，向处理空间(第1空间S1)供给处理气体。区域ER由氧化硅形成的情况下，处理气体可以包含氟化碳气体(例如C4F6气体)，还可以包含稀有气体和氧气。处理气体在氟化碳气体的基础上，或者代替氟化碳气体可以包含氢氟烃气体。工序ST2中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，工序ST2中，为了使处理气体激发，供给第1高频。工序ST2中，向下部电极18供给第2高频。
工序ST2中，在处理空间中激发处理气体，生成处理气体的等离子体。工序ST2中，利用来自处理气体的等离子体的离子、自由基之类的活性物质来蚀刻区域ER。其结果，如图3的(c)所示那样，在从包含区域PR和有机膜OF的区域露出的部分中，区域ER被去除。
一实施方式中，方法MT可以还包括工序STb。工序STb在工序ST1与工序ST2之间执行。工序STb中，在区域ER内的应被蚀刻的部分上延伸存在的有机膜OF被去除。工序STb中，向处理空间(第1空间S1)供给例如包含氮气(N2气体)和氢气(H2气体)的处理气体。工序STb中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，工序STb中，为了使处理气体激发，供给第1高频。工序STb中，向下部电极18供给第2高频。通过执行该工序STb，在区域ER内的应被蚀刻的部分上延伸存在的有机膜OF被去除，使区域ER露出。
方法MT中，对基板W的表面上的成膜是通过第1有机化合物与第2有机化合物的聚合实现。方法MT中，对基板W的表面上的成膜未利用氧气。因此，根据方法MT，包含成膜和等离子体蚀刻的基板处理中，氧气所导致的基板的损伤被抑制。例如，图案化的区域PR由有机材料形成的情况下，该区域PR的氧气所导致的损伤被抑制。另外，区域ER含有硅的情况下，区域ER的氧化被抑制。
另外，由方法MT形成的膜为有机膜OF。因此，区域ER由氧化硅形成的情况下，在基板W上形成区域ER的等离子体蚀刻时其蚀刻能被抑制的膜。其结果，有机膜OF具有调整区域PR的开口的宽度的功能的情况下，该功能在工序ST2的等离子体蚀刻中得到维持。
另外，一实施方式的工序ST1中，包含工序ST11、工序STPa、工序ST12和工序STPb的程序被执行多次。该实施方式中，与基于原子层沉积法的膜的形成同样地，形成有机膜OF。因此，基板W的表面上可以得到保形的有机膜OF。
以下，对第1有机化合物和第2有机化合物、以及通过第1有机化合物与第2有机化合物的聚合生成的有机化合物、即、构成有机膜OF的有机化合物进行示例。
第1有机化合物可以为以下的式(1)或式(2)所示的异氰酸酯，第2有机化合物可以为以下的式(3)或式(4)所示的胺。即，第1有机化合物可以为一官能性异氰酸酯或二官能性异氰酸酯，第2有机化合物可以为一官能性胺或二官能性胺。
OCN-R (1)
OCN-R-NCO (2)
H2N-R (3)
H2N-R-NH2 (4)
式(1)和式(2)中，R为烷基(直链状烷基或环状烷基)等饱和烃基、芳基等不饱和烃基、或包含N、O、S、F或Si等杂原子的基团。包含杂原子的基团包含其一部分的元素被N、O、S、F、或Si等取代的饱和烃基或不饱和烃基。对于作为第1有机化合物的异氰酸酯，例如可以使用脂肪族化合物或芳香族化合物。作为脂肪族化合物，可以使用脂肪族链式化合物或脂肪族环式化合物。作为脂肪族化合物，例如可以举出六亚甲基二异氰酸酯。另外，作为脂肪族环式化合物，例如可以举出1，3-双(异氰酸根合甲基)环己烷(H6XDI)。
式(3)和式(4)中，R为烷基(直链状烷基或环状烷基)等饱和烃基、芳基等不饱和烃基、或包含N、O、S、F或Si等杂原子的基团。包含杂原子的基团包含其一部分的元素被N、O、S、F、或Si等取代的饱和烃基或不饱和烃基。需要说明的是，式(1)和式(2)中R所示的原子团与式(3)和式(4)中R所示的原子团可以相同也可以不同。对于作为第2有机化合物的胺，例如可以使用脂肪族化合物或芳香族化合物。作为脂肪族化合物，可以使用脂肪族链式化合物或脂肪族环式化合物。作为脂肪族化合物，例如可以举出1，12-二氨基十二烷(DAD)。作为脂肪族环式化合物，可以举出1，3-双(氨基甲基)环己烷(H6XDA)。需要说明的是，作为第2有机化合物的胺可以为仲胺。
作为通过异氰酸酯与胺的聚合(加成缩合)得到的有机化合物，可以举出以下的式(5)～式(8)所示的具有脲键的化合物。式(5)所示的化合物是通过式(1)所示的化合物与式(3)所示的化合物的聚合而生成的。式(6)所示的化合物是通过式(1)所示的化合物与式(4)所示的化合物的聚合而生成的。或者，式(6)所示的化合物是通过式(2)所示的化合物与式(3)所示的化合物的聚合而生成的。式(7)所示的化合物是通过式(2)所示的化合物与式(4)所示的化合物的聚合而生成。另外，式(8)所示的化合物具有将式(7)所示的聚合物的两末端分别用具有异氰酸酯基的单体(例如式(1)所示的化合物)、具有氨基的单体(例如式(3)所示的化合物)封端的结构。需要说明的是，式(7)和式(8)中，n为2以上的整数。
Figure BDA0001914315070000171
另一例中，第1有机化合物可以为式(1)或式(2)所示的异氰酸酯，第2有机化合物可以为以下的式(9)或式(10)所示的具有羟基的化合物。即，第1有机化合物可以为一官能性异氰酸酯或二官能性异氰酸酯，第2有机化合物可以为具有羟基的一官能性化合物或具有羟基的二官能性化合物。
HO-R (9)
HO-R-OH (10)
式(9)和式(10)中，R为烷基(直链状烷基或环状烷基)等饱和烃基、芳基等不饱和烃基、或包含N、O、S、F或Si等杂原子的基团。包含杂原子的基团包含其一部分的元素被N、O、S、F、或Si等取代的饱和烃基或不饱和烃基。需要说明的是，式(1)和式(2)中R所示的原子团与式(9)和式(10)中R所示的原子团可以相同也可以不同。具有羟基的化合物为醇或酚。对于作为第2有机化合物的醇，例如可以举出乙二醇。另外，对于作为第2有机化合物的酚，例如可以举出对苯二酚。
作为通过异氰酸酯与具有羟基的化合物的聚合(加聚)得到的有机化合物，可以举出以下的式(11)～式(15)所示的具有氨基甲酸酯键的化合物。式(11)所示的化合物是通过式(1)所示的化合物与式(9)所示的化合物的聚合而生成的。式(12)所示的化合物是通过式(1)所示的化合物与式(10)所示的化合物的聚合而生成的。式(13)所示的化合物是通过式(2)所示的化合物与式(9)所示的化合物的聚合而生成的。式(14)所示的化合物是通过式(2)所示的化合物与式(10)所示的化合物的聚合而生成的。另外，式(15)所示的化合物具有将式(14)所示的聚合物的两末端分别用具有异氰酸酯基的单体(例如式(1)所示的化合物)、具有羟基的单体(例如式(9)所示的化合物)封端的结构。需要说明的是，式(14)和式(15)中，n为2以上的整数。
Figure BDA0001914315070000181
Figure BDA0001914315070000191
进而另一例中，第1有机化合物可以为以下的式(16)或式(17)所示的羧酸，第2有机化合物可以为式(3)或式(4)所示的胺。即，第1有机化合物可以为一官能性羧酸或二官能性羧酸，第2有机化合物可以为一官能性胺或二官能性胺。
HOOC-R (16)
HOOC-R-COOH (17)
式(16)和式(17)中，R为烷基(直链状烷基或环状烷基)等饱和烃基、芳基等不饱和烃基、或包含N、O、S、F或Si等杂原子的基团。包含杂原子的基团包含其一部分的元素被N、O、S、F、或Si等取代的饱和烃基或不饱和烃基。需要说明的是，式(3)和式(4)中R所示的原子团与式(16)和式(17)中R所示的原子团可以相同也可以不同。对于作为第1有机化合物的羧酸，例如可以举出对苯二甲酸。
作为通过羧酸与胺的聚合(缩聚)得到的有机化合物，可以举出以下的式(18)～式(22)所示的具有酰胺键的化合物、例如聚酰胺。式(18)所示的化合物是通过式(16)所示的化合物与式(3)所示的化合物的聚合而生成的。式(19)所示的化合物是通过式(16)所示的化合物与式(4)所示的化合物的聚合而生成的。式(20)所示的化合物是通过式(17)所示的化合物与式(3)所示的化合物的聚合而生成的。式(21)所示的化合物是通过式(17)所示的化合物与式(4)所示的化合物的聚合而生成的。另外，式(22)所示的化合物具有将式(21)所示的聚合物的两末端分别用具有羧基的单体(例如式(16)所示的化合物)、具有氨基的单体(例如式(3)所示的化合物)封端的结构。需要说明的是，式(21)和式(22)中，n为2以上的整数。羧酸与胺的聚合反应中，还生成水分子。生成的水分子在减压环境下从处理空间排气。因此，羧酸与胺的聚合反应是不可逆的。
Figure BDA0001914315070000201
需要说明的是，与式(3)或式(4)所示的胺的聚合中使用的第1有机化合物可以为以下的式(23)所示的羧酸酰卤化物。式(23)中，X为F、Cl、Br或I。另外，式(23)中R所示的原子团与式(16)和式(17)中R所示的原子团可以为相同的原子团。
Figure BDA0001914315070000211
进而另一例中，第1有机化合物可以为式(16)或式(17)所示的羧酸，第2有机化合物可以为式(9)或式(10)所示的具有羟基的化合物。即，第1有机化合物可以为一官能性羧酸或二官能性羧酸，第2有机化合物可以为具有羟基的一官能性化合物或具有羟基的二官能性化合物。需要说明的是，式(16)和式(17)中R所示的原子团与式(9)和式(10)中R所示的原子团可以相同也可以不同。
作为通过羧酸与具有羟基的化合物的聚合(缩聚)得到的有机化合物，可以举出以下的式(24)～式(28)所示的具有酯键的化合物、例如聚酯。式(24)所示的化合物是通过式(16)所示的化合物与式(9)所示的化合物的聚合而生成的。式(25)所示的化合物是通过式(16)所示的化合物与式(10)所示的化合物的聚合而生成的。式(26)所示的化合物是通过式(17)所示的化合物与式(9)所示的化合物的聚合而生成的。式(27)所示的化合物是通过式(17)所示的化合物与式(10)所示的化合物的聚合而生成的。另外，式(28)所示的化合物具有使式(27)所示的聚合物的两末端分别用具有羧基的单体(例如式(16)所示的化合物)、具有羟基的单体(例如式(9)所示的化合物)封端的结构。需要说明的是，式(27)和式(28)中，n为2以上的整数。羧酸与具有羟基的化合物的聚合反应中，还生成水分子。生成的水分子在减压环境下从处理空间排气。因此，羧酸与具有羟基的化合物的聚合反应是不可逆的。
Figure BDA0001914315070000212
Figure BDA0001914315070000221
需要说明的是，与式(9)或式(10)所示的具有羟基的化合物的聚合中使用的第1有机化合物可以为上述式(23)所示的羧酸酰卤化物。
进而另一例中，第1有机化合物可以为以下的式(29)或式(30)所示的羧酸酐，第2有机化合物可以为式(3)或式(4)所示的胺。
Figure BDA0001914315070000222
式(29)和式(30)中，R为烷基(直链状烷基或环状烷基)等饱和烃基、芳基等不饱和烃基、或包含N、O、S、F或Si等杂原子的基团。包含杂原子的基团包含其一部分的元素被N、O、S、F、或Si等取代的饱和烃基或不饱和烃基。需要说明的是，式(29)和式(30)中R所示的原子团与式(3)和式(4)中R所示的原子团可以相同也可以不同。对于作为第1有机化合物的羧酸酐，例如可以举出均苯四酸酐。
作为通过羧酸酐与胺的聚合得到的有机化合物，可以举出以下的式(31)或式(32)所示的酰亚胺化合物。式(31)所示的化合物是通过式(29)所示的化合物与式(3)所示的化合物的聚合而生成的。式(32)所示的化合物是通过式(30)所示的化合物与式(4)所示的化合物的聚合而生成的。需要说明的是，式(32)中，n为2以上的整数。羧酸酐与胺的聚合反应中，还生成水分子。生成的水分子在减压环境下从处理空间排气。因此，羧酸酐与胺的聚合反应是不可逆的。需要说明的是，羧酸酐与胺的聚合中，可以使用一官能性羧酸酐、二官能性的羧酸酐、一官能性胺和二官能性胺。
Figure BDA0001914315070000231
进而另一例中，第1有机化合物可以为双酚A，第2有机化合物可以为碳酸二苯酯。进而另一例中，第1有机化合物可以为双酚A，第2有机化合物可以为环氧氯丙烷。
以下，与图1一起参照图4的(a)、图4的(b)、图4的(c)、图5的(a)和图5的(b)。图4的(a)为能应用方法MT的另一例的基板的一部分放大截面图，图4的(b)为执行工序ST1后的状态的另一例的基板的一部分放大截面图，图4的(c)为执行工序ST2后的状态的另一例的基板的一部分放大截面图。图5的(a)为有机区域蚀刻后的状态的另一例的基板的一部分放大截面图，图5的(b)为膜蚀刻后的状态的另一例的基板的一部分放大截面图。一实施方式中，方法MT应用于图4的(a)所示的基板W。另外，一实施方式中，方法MT使用等离子体处理装置10执行。即，方法MT在基板W配置于第1空间S1、即、处理空间中的状态下执行。
图4的(a)所示的基板W具有基底区域UR、膜SF、有机区域OR、防反射膜AF和掩模RM。膜SF设置于基底区域UR上。膜SF为含硅膜。膜SF例如由氧化硅形成。
有机区域OR设置于膜SF上。有机区域OR由有机材料形成。防反射膜AF设置于有机区域OR上。防反射膜AF包含硅。掩模RM为抗蚀掩模，设置于防反射膜AF上。掩模RM进行了图案化。掩模RM例如如提供开口那样进行了图案化。
图4的(a)所示的基板W中，掩模RM图案化的区域即为区域PR，防反射膜AF为被蚀刻区域、即、区域ER。通过以基板W为处理对象执行工序ST1，如图4的(b)所示那样，有机膜OF形成于基板W上、即、掩模RM的表面和防反射膜AF的表面上。
接着，执行工序ST2。在工序ST1与工序ST2之间，如上述可以执行工序STb。工序ST2中，执行防反射膜AF的等离子体蚀刻。工序ST2中，向处理空间(第1空间S1)供给处理气体。处理气体包含氟化碳气体(例如CF4气体)。处理气体在氟化碳气体的基础上、或者代替氟化碳气体，可以包含氢氟烃气体。工序ST2中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，工序ST2中，为了使处理气体激发，供给第1高频。工序ST2中，向下部电极18供给第2高频。
工序ST2中，在处理空间中激发处理气体，生成处理气体的等离子体。利用来自处理气体的等离子体的离子、自由基之类的活性物质来蚀刻防反射膜AF。其结果，如图4的(c)所示那样，在从包含掩模RM和有机膜OF的区域露出的部分中，防反射膜AF被去除。
接着，可以执行有机区域OR的等离子体蚀刻。用于有机区域OR的等离子体蚀刻的工序中，向处理空间(第1空间S1)供给包含氮气(N2气体)和氢气(H2气体)的处理气体。需要说明的是，处理气体可以为含氧气体。另外，该工序中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，该工序中，为了使处理气体激发，供给第1高频。另外，该工序中，向下部电极18供给第2高频。该工序中，利用来自处理气体的等离子体的离子和/或自由基蚀刻有机区域OR。其结果，如图5的(a)所示那样，从有机区域OR得到有机掩模OM。
接着，可以执行膜SF的等离子体蚀刻。膜SF由氧化硅形成的情况下，用于膜SF的等离子体蚀刻的工序中，向处理空间(第1空间S1)供给包含氟化碳气体的处理气体。处理气体可以还包含稀有气体和氧气。处理气体在氟化碳气体的基础上、或者代替氟化碳气体，可以包含氢氟烃气体。另外，该工序中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，该工序中，为了使处理气体激发，供给第1高频。另外，该工序中，向下部电极18供给第2高频。该工序中，利用来自处理气体的等离子体的离子和/或自由基蚀刻膜SF(参照图5的(b))。
以下，与图1一起参照图6的(a)、图6的(b)、图6的(c)、图7的(a)和图7的(b)。图6的(a)为能应用方法MT的进而另一例的基板的一部分放大截面图，图6的(b)为防反射膜蚀刻后的状态的进而另一例的基板的一部分放大截面图，图6的(c)为有机区域蚀刻后的状态的进而另一例的基板的一部分放大截面图。图7的(a)为执行工序ST1后的状态的进而另一例的基板的一部分放大截面图，图7的(b)为执行工序ST2后的状态的进而另一例的基板的一部分放大截面图。一实施方式中，方法MT应用于图6的(a)所示的基板W。另外，一实施方式中，方法MT利用等离子体处理装置10执行。即，方法MT在基板W配置于第1空间S1、即、处理空间中的状态下执行。图6的(a)所示的基板W与图4的(a)所示的基板W为相同的基板。该基板W中，后述的有机掩模OM图案化的区域即成为区域PR，膜SF可以成为被蚀刻区域、即、区域ER。
对于图6的(a)所示的基板W应用的方法MT中，首先，执行防反射膜AF的等离子体蚀刻。用于防反射膜AF的等离子体蚀刻的工序中，向处理空间(第1空间S1)供给处理气体。处理气体包含氟化碳气体(例如CF4气体)。处理气体在氟化碳气体的基础上、或者代替氟化碳气体，可以包含氢氟烃气体。另外，该工序中，如处理空间内的的压力设定为指定的压力那样，控制排气装置52。另外，该工序中，为了使处理气体激发，供给第1高频。另外，该工序中，向下部电极18供给第2高频。该工序中，利用来自处理气体的等离子体的离子和/或自由基蚀刻防反射膜AF(参照图6的(b))。
接着，执行有机区域OR的等离子体蚀刻。其结果，如图6的(c)所示那样，从有机区域OR得到有机掩模OM(即，区域PR)。用于有机区域OR的等离子体蚀刻的工序与参照图5的(a)说明的工序同样。
接着，通过执行工序ST1，如图7的(a)所示那样，有机膜OF形成于基板W上、即、防反射膜AF的表面、有机掩模OM(即，区域PR)的表面、和膜SF的表面上。工序ST1中，未利用氧气，因此，有机掩模OM(即，区域PR)的变形被抑制。
接着，为了膜SF(区域ER)的等离子体蚀刻，执行工序ST2。关于用于膜SF(区域ER)的等离子体蚀刻的工序ST2，与参照图5的(b)说明的用于膜SF的等离子体蚀刻的工序同样。执行该工序ST2，结果如图7的(b)所示那样，蚀刻膜SF(区域ER)。
以下，与图1一起参照图8的(a)、图8的(b)、图8的(c)、图8的(d)和图8的(e)。图8的(a)为能应用方法MT的进而另一例的基板的一部分放大截面图，图8的(b)为执行工序STa后的状态的进而另一例的基板的一部分放大截面图，图8的(c)为执行工序ST1后的状态的进而另一例的基板的一部分放大截面图，图8的(d)为执行工序STb后的状态的进而另一例的基板的一部分放大截面图，图8的(e)为执行工序ST2后的状态的进而另一例的基板的一部分放大截面图。一实施方式中，方法MT应用于图8的(a)所示的基板W。另外，一实施方式中，方法MT利用等离子体处理装置10执行。即，方法MT在基板W配置于第1空间S1、即、处理空间中的状态下执行。
图8的(a)所示的基板W具有：基底区域UR、区域ER和图案化的层PL。区域ER设置于基底区域UR上。区域ER为硅膜。层PL设置于区域ER上。层PL由氧化硅形成。层PL进行了图案化。层PL例如如提供开口那样进行图案化。
对于图8的(a)所示的基板W应用的方法MT还包括工序STa。工序STa中，执行区域ER的等离子体蚀刻。工序STa中，区域ER被部分蚀刻。具体而言，区域ER在其膜厚方向上被蚀刻至表面(层PL侧的面)与底面(基底区域UR侧的面)之间的位置。
工序STa中，向处理空间(第1空间S1)供给处理气体。处理气体为含卤素气体，例如包含HBr气体。处理气体在HBr气体的基础上、或者代替HBr气体，可以包含Cl2气体。工序STa中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，工序STa中，为了使处理气体激发，供给第1高频。工序STa中，向下部电极18供给第2高频。工序STa中，利用来自处理气体的等离子体的离子、自由基之类的活性物质来蚀刻区域ER，形成开口OP(参照图8的(b))。划分开口OP的区域ER的表面包含底面ERB和侧面ERS。侧面ERS在层PL的侧面PLS连续。通过执行该工序STa，形成图案化的区域PR。区域PR包含层PL和在区域ER中在开口OP的侧方延伸存在的部分ERP。
接着，执行工序ST1。通过执行工序ST1，如图8的(c)所示那样，在基板W上、即、层PL的表面和划分开口OP的表面上形成有机膜OF。换言之，在区域PR的表面和从区域PR露出的区域ER的表面(底面ERB)上形成有机膜OF。
然后，根据需要，执行工序STb。通过执行工序STb，在底面ERB上延伸存在的有机膜OF被去除(参照图8的(d))。工序STb中利用的处理气体的等离子体将在底面ERB上延伸存在的有机膜OF去除，但基本不对区域PR的层PL造成损伤。
接着，执行工序ST2。工序ST2中，与工序STa同样地，生成处理气体的等离子体。其结果，如图8的(e)所示那样，区域ER进一步被蚀刻。需要说明的是，执行工序ST2中，利用在侧面ERS上延伸存在的有机膜OF，区域ER向部分ERP的横向的蚀刻被抑制。即，图案化的区域PR向横向的蚀刻被抑制。
方法MT可以还包括工序STc。工序STc中，去除有机膜OF。有机膜OF可以利用在处理空间(第1空间S1)内生成的处理气体的等离子体而去除。该处理气体例如包含氮气(N2气体)和氢气(H2气体)。有机膜OF由通过异氰酸酯与胺的聚合而生成的有机化合物构成的情况下，或由通过异氰酸酯与具有羟基的化合物的聚合而生成的有机化合物构成的情况下，有机膜OF可以通过加热基板W而去除。用于去除有机膜OF的基板W的温度为250℃以上且400℃以下的温度。如此，将基板W加热时，产生构成有机膜OF的有机化合物的解聚。由解聚生成的有机化合物的气体被排气。需要说明的是，基板W可以由静电卡盘20内的一个以上的加热器20h加热。基板W可以由加热器72加热。
以下，与图1一起参照图9的(a)、图9的(b)、图9的(c)和图9的(d)。图9的(a)为能应用方法MT的进而另一例的基板的一部分放大截面图，图9的(b)为执行工序STa后的状态的进而另一例的基板的一部分放大截面图，图9的(c)为执行工序ST1后的状态的进而另一例的基板的一部分放大截面图，图9的(d)为执行工序ST2后的状态的进而另一例的基板的一部分放大截面图。一实施方式中，方法MT应用于图9的(a)所示的基板W。另外，一实施方式中，方法MT利用等离子体处理装置10执行。即，方法MT在基板W配置于第1空间S1、即、处理空间中的状态下执行。
图9的(a)所示的基板W具有基底区域UR、区域ER和图案化的层PL。区域ER设置于基底区域UR上。区域ER为包含硅、氧、碳和氢的低介电常数膜或多孔质膜。层PL设置于区域ER上。层PL由对区域ER的蚀刻具有耐性的材料形成、例如由有机材料或含金属材料形成。作为含金属材料，可以举出含钛材料或含钨材料。层PL进行了图案化。层PL例如如提供开口那样进行了图案化。
对于图9的(a)所示的基板W应用的方法MT还包括工序STa。工序STa中，执行区域ER的等离子体蚀刻。工序STa中，区域ER被部分蚀刻。具体而言，区域ER在其膜厚方向上被蚀刻至表面(层PL侧的面)与底面(基底区域UR侧的面)之间的位置。
工序STa中，向处理空间(第1空间S1)供给处理气体。处理气体包含氟化碳气体(例如C4F8气体)。处理气体可以还包含稀有气体、氮气(N2气体)和氧气(O2气体)。处理气体在氟化碳气体的基础上、或者代替氟化碳气体，可以包含氢氟烃气体。工序STa中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，工序STa中，为了使处理气体激发，供给第1高频。工序STa中，向下部电极18供给第2高频。工序STa中，利用来自处理气体的等离子体的离子、自由基之类的活性物质来蚀刻区域ER(参照图9的(b))。通过执行工序STa生成的区域ER的表面包含底面ERB和侧面ERS。侧面ERS在层PL的侧面PLS连续。通过执行该工序STa，形成图案化的区域PR。区域PR包含层PL和在区域ER中在开口OP的侧方延伸存在的部分ERP。
接着，执行工序ST1。通过执行工序ST1，如图9的(c)所示那样，在基板W上、即、在区域PR的表面(层PL的表面与部分ERP的侧面ERS)和从区域PR露出的区域ER的表面(底面ERB)上形成有机膜OF。该工序ST1中，未使用氧气。因此，可以防止执行工序ST1所导致的区域ER的氧化、即、构成区域PR的部分ERP的氧化。
然后，根据需要，执行工序STb。通过执行工序STb，在底面ERB上延伸存在的有机膜OF被去除。
接着，执行工序ST2。工序ST2中，与工序STa同样地，生成处理气体的等离子体。其结果，如图9的(d)所示那样，区域ER进一步被蚀刻。需要说明的是，执行工序ST2中，利用在侧面ERS上延伸存在的有机膜OF，可以抑制活性物质侵入区域ER的部分ERP。
接着，可以执行工序STc。工序STc中，去除有机膜OF。有机膜OF可以利用在处理空间(第1空间S1)内生成的处理气体的等离子体被去除。该处理气体例如包含氮气(N2气体)和氢气(H2气体)。有机膜OF由通过异氰酸酯与胺的聚合而生成的有机化合物构成的情况下，或由通过异氰酸酯与具有羟基的化合物的聚合而生成的有机化合物构成的情况下，有机膜OF可以通过加热基板W而被去除。用于去除有机膜OF的基板W的温度为250℃以上且400℃以下的温度。如此，将基板W加热时，产生构成有机膜OF的有机化合物的解聚。由解聚生成的有机化合物的气体被排气。需要说明的是，基板W可以由静电卡盘20内的一个以上的加热器加热。基板W可以由加热器72加热。
以下，与图1一并参照图10、图11的(a)、图11的(b)、图11的(c)、图11的(d)、图11的(e)和图11的(f)。图10为示出方法MT中的一例的工序ST2的流程图。图11的(a)为能应用方法MT的进而另一例的基板的一部分放大截面图，图11的(b)为执行工序ST1后的状态的进而另一例的基板的一部分放大截面图，图11的(c)为执行工序STb后的状态的进而另一例的基板的一部分放大截面图，图11的(d)为执行图10的工序ST21后的状态的进而另一例的基板的一部分放大截面图，图11的(e)为执行图10的工序ST22后的状态的进而另一例的基板的一部分放大截面图，图11的(f)为执行图10的工序ST23后的状态的进而另一例的基板的一部分放大截面图。一实施方式中，方法MT应用于图10的(a)所示的基板W。另外，一实施方式中，方法MT使用等离子体处理装置10而执行。即，方法MT以基板W配置于第1空间S1、即处理空间中的状态执行。
图11的(a)所示的基板W具有被蚀刻区域、即区域ER；和，图案化的区域PR。区域ER和区域PR包含硅和氧。区域ER和区域PR例如由氧化硅形成。区域PR在区域ER上延伸存在。区域PR以提供开口的方式进行图案化。区域ER和区域PR可以由单一的膜SF形成。
一实施方式的方法MT中，工序ST1对图11的(a)所示的基板W执行。通过执行工序ST1，如图11的(b)所示那样，在基板W上、即、区域PR的表面和从区域PR露出的区域ER的表面上形成有机膜OF。然后，执行工序STb。通过执行工序STb，如图11的(c)所示那样，在区域PR的顶部和区域ER的上面上延伸存在的有机膜OF被去除。
接着，执行工序ST2。如图10所示那样，工序ST2包括工序ST21、工序ST22和工序ST23。工序ST21中，包含区域ER的上面的部分被离子改性，如图10的(d)所示那样，由该部分形成改性区域MR。另外，工序ST21中，区域PR的顶部也被离子改性，成为改性区域MR。
工序ST21中，向处理空间(第1空间S1)供给处理气体。处理气体为非活性气体、氢气、或一种以上的非活性气体与氢气的混合气体。非活性气体可以为AR气体、He气体之类的稀有气体或氮气气体。工序ST21中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，工序ST21中，为了使处理气体激发，供给第1高频。工序ST21中，向下部电极18供给第2高频。工序ST21中，来自处理气体的等离子体的离子向基板供给，形成改性区域MR。
接下来的工序ST22中，进行用于使改性区域MR变质的处理，如图11的(e)所示那样，由改性区域MR形成变质区域AR。变质区域AR由氟硅酸铵形成。工序ST22中，向处理空间(第1空间S1)供给处理气体。处理气体包含氟、氮和氢。处理气体例如为包含NF3气体和NH3气体的混合气体、包含NF3气体和氢气的混合气体、或包含HF气体和NH3的混合气体。工序ST22中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，工序ST22中，为了使处理气体激发，供给第1高频。工序ST22中，可以向下部电极18供给第2高频也可以不供给第2高频。工序ST22中，基板W的温度设定为10℃以上且低于80℃的温度。工序ST22中，基于来自处理气体的等离子体的离子、自由基之类的活性物质，由改性区域MR的构成材料形成氟硅酸铵。其结果，由改性区域MR形成变质区域AR。
接下来的工序ST23中，如图11的(f)所示那样，变质区域AR和有机膜OF被去除。变质区域AR和有机膜OF通过加热基板W而被去除。有机膜OF利用加热进行解聚，结果被去除。如上述，这样的有机膜OF可以由如下物质构成：通过异氰酸酯与胺的聚合而生成的有机化合物、或通过异氰酸酯与具有羟基的化合物的聚合而生成的上述有机化合物。用于去除有机膜OF的基板W的温度为250℃以上且400℃以下的温度。如此基板W如果被加热，则产生构成有机膜OF的有机化合物的解聚。由解聚生成的有机化合物的气体被排气。另外，如果将基板W加热至上述温度，则变质区域AR也被去除。需要说明的是，基板W可以由静电卡盘20内的一个以上的加热器20h加热。基板W也可以由加热器72加热。
根据上述例，可以边通过有机膜OF保护图案化的区域PR的侧壁面，边对区域ER进行蚀刻。另外，可以在不使用氧等离子体的情况下将有机膜OF去除，且可以将有机膜OF与改性区域MR一起去除。
以下，参照图12、图13的(a)、图13的(b)和图13的(c)。图12为示出方法MT中的另一例的工序ST2的流程图。图13的(a)为执行图12的工序ST24后的状态的进而另一例的基板的一部分放大截面图，图13的(b)为执行图12的工序ST21和工序ST22后状态的进而另一例的基板的一部分放大截面图，图13的(c)为执行图12的工序ST23后的状态的进而另一例的基板的一部分放大截面图。
如图12所示那样，一实施方式的方法MT中，可以在执行工序ST21和工序ST22后，执行工序ST2a。工序ST2a中，判定是否满足停止条件。工序ST2a中，包括工序ST21和工序ST22的程序的执行次数达到规定次数的情况下，判定为满足停止条件。规定次数为2次以上。
工序ST2a中，判定为不满足停止条件时，执行工序ST24。工序ST24对应用工序ST22后的状态的基板W(例如图11的(e)所示的基板W)执行。工序ST24中，基板W的变质区域AR如图13的(a)所示那样，对有机膜OF选择性地去除。工序ST24中，基板W被加热。工序ST24中，基板W的温度设定为能对有机膜OF选择性去除变质区域AR的温度。工序ST24中，基板W的温度设定为变质区域AR的氟硅酸铵成为气体、而不产生构成有机膜OF的有机化合物的解聚的温度。工序ST24中设定的基板W的温度例如低于250℃。工序ST24中设定的基板W的温度例如为100℃。工序ST24中，基板W可以由静电卡盘20内的一个以上的加热器20h加热。基板W也可以由加热器72加热。
执行工序ST24后，再次执行包括工序ST21和工序ST22的程序。其结果，如图13的(b)所示那样，进而形成变质区域AR。
工序ST2a中判定为满足停止条件时，执行上述工序ST23。其结果，如图13的(c)所示那样，有机膜OF和变质区域AR被去除。
以下，参照图14、图15的(a)、图15的(b)和图15的(c)。图14为示出方法MT中的进而另一例的工序ST2的流程图。图15的(a)为执行图14的工序ST26后的状态的进而另一例的基板的一部分放大截面图，图15的(b)为执行图14的工序ST27后的状态的进而另一例的基板的一部分放大截面图，图15的(c)为执行图14的工序ST28后的状态的进而另一例的基板的一部分放大截面图。
如图14所示那样，一实施方式的方法MT的工序ST2中，可以执行工序ST26。工序ST26对应用工序STb后的状态的基板W(例如图11的(c)所示的基板W)执行。工序ST26中，由处理气体生成等离子体，如图15的(a)所示那样，该等离子体中的化学物质在基板W上形成沉积物DP。
工序ST26中，向处理空间(第1空间S1)供给处理气体。工序ST26中，使用与工序ST22中利用的处理气体相同的处理气体。工序ST26中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，工序ST26中，为了使处理气体激发，供给第1高频。工序ST26中，可以向下部电极18供给第2高频也可以不供给第2高频。工序ST26中，为了抑制等离子体中的化学物质与区域PR和区域ER发生反应、且该化学物质在基板W上形成沉积物DP，设定基板W的温度。工序ST26中的基板W的温度例如低于10℃。
接下来的工序ST27中，向基板W供给离子。工序ST27是与工序ST21同样的工序。工序ST27中，向基板W供给的离子促进构成沉积物DP的化学物质与区域ER的反应。其结果，如图15的(b)所示那样，由包含区域ER的上面的部分形成变质区域AR。另外，向基板W供给的离子促进构成沉积物DP的化学物质与区域PR的顶部的反应。其结果，由区域PR的顶部形成变质区域AR。变质区域AR由氟硅酸铵形成。
接下来的工序ST28是与工序ST23同样的工序。工序ST28中，如图15的(c)所示那样，变质区域AR和有机膜OF被去除。工序ST28中，为了去除变质区域AR和有机膜OF，在与工序ST23中的基板W的温度同样的温度下，将基板W加热。
以下，参照图16、图17的(a)、图17的(b)和图17的(c)。图16为示出方法MT中的进而另一例的工序ST2的流程图。图17的(a)为执行图16的工序ST29后的状态的进而另一例的基板的一部分放大截面图，图17的(b)为执行图16的工序ST26和工序ST27后的状态的进而另一例的基板的一部分放大截面图，图17的(c)为执行图16的工序ST28后的状态的进而另一例的基板的一部分放大截面图。
如图16所示那样，一实施方式的方法MT中，在执行工序ST26和工序ST27后，可以执行工序ST2b。工序ST2b中，判定是否满足停止条件。工序ST2b中，包括工序ST26和工序ST27的程序的执行次数达到规定次数的情况下，判定为满足停止条件。规定次数为2次以上。
工序ST2b中，判定为不满足停止条件时，执行工序ST29。工序ST29对应用工序ST27后的状态的基板W(例如图15的(b)所示的基板W)执行。工序ST29中，变质区域AR如图17的(a)所示那样，对有机膜OF选择性地被去除。工序ST29是与工序ST24同样的工序。工序ST29中，基板W的温度设定为变质区域AR的氟硅酸铵成为气体、而不产生构成有机膜OF的有机化合物的解聚的温度。工序ST29中设定的基板W的温度例如低于250℃。工序ST29中设定的基板W的温度例如为100℃。工序ST29中，基板W可以由静电卡盘20内的一个以上的加热器20h加热。基板W也可以由加热器72加热。
执行工序ST29后，再次执行包括工序ST26和工序ST27的程序。其结果，如图17的(b)所示那样，进而形成变质区域AR。
工序ST2b中判定为满足停止条件时，执行上述工序ST28。其结果，如图17的(c)所示那样，有机膜OF和变质区域AR被去除。
以下，参照图18的(a)和图18的(b)。图11的(a)所示的基板W可以如图18的(a)所示那样，在区域PR的顶部上具有掩模MK。掩模MK由对区域ER的蚀刻具有耐性的材料、例如有机材料、含金属材料、含硅材料形成。作为含金属材料，可以举出含钛材料或含钨材料。作为含硅材料，可以举出硅、氮化硅。可以对图18的(a)所示的基板W应用包括图10、图12、图14或图16所示的工序ST2的上述实施方式的方法MT。上述方法MT应用于图18的(a)所示的基板W的情况下，掩模MK在区域PR的顶部上延伸存在，因此，如图18的(b)所示那样，区域PR的顶部未被蚀刻。
需要说明的是，图18的(a)所示的基板W的区域ER和区域PR可以由单一的膜SL制成。单一的膜SL例如由氧化硅形成。区域ER和区域PR可以通过针对单一的膜SL的工序STa的等离子体蚀刻而形成。工序STa中，向处理空间(第1空间S1)供给处理气体。单一的膜SL为硅氧化膜的情况下，处理气体包含氟化碳气体(例如C4F8气体)。处理气体可以进而包含稀有气体和氧气体(O2气体)之类的其他气体。工序STa中，如处理空间内的压力设定为指定的压力那样，控制排气装置52。另外，工序STa中，为了使处理气体激发，供给第1高频。工序STa中，向下部电极18供给第2高频。通过执行工序STa，从而在从掩模MK露出的部分单一的膜SL被蚀刻，形成区域PR和区域ER。
以下，参照图19、图20的(a)、图20的(b)、图20的(c)、图20的(d)、图20的(e)、图20的(f)。图19为示出另一实施方式的处理基板的方法的流程图。图20的(a)为能应用图19所示的方法MTA的一例的基板的一部分放大截面图，图20的(b)为执行方法MTA的工序ST1后的状态的一例的基板的一部分放大截面图，图20的(c)为执行方法MTA的工序STb后的状态的一例的基板的一部分放大截面图，图20的(d)为执行方法MTA的工序ST21后的状态的一例的基板的一部分放大截面图，图20的(e)为执行方法MTA的工序ST1后的状态的一例的基板的一部分放大截面图，图20的(f)为执行方法MTA的工序STd后的状态的一例的基板的一部分放大截面图。图19所示的方法MTA能对图20的(a)所示的基板W应用。另外，一实施方式中，方法MTA使用等离子体处理装置10而执行。即，方法MTA以基板W配置于第1空间S1、即处理空间中的状态执行。
图20的(a)所示的基板W具有被蚀刻区域、即、区域ER；图案化的区域PR；和，掩模MK。区域ER和区域PR由相同材料形成。区域ER和区域PR由包含硅的材料形成。区域ER和区域PR例如由低介电常数材料形成。低介电常数材料例如包含硅、氧、碳和氢。掩模MK设置于区域PR的顶部上。掩模MK由对区域ER的蚀刻具有耐性的材料、例如有机材料或含金属材料形成。作为含金属材料，可以举出含钛材料或含钨材料。区域ER由区域PR的侧面包围，或夹持于区域PR的一对侧面间。开口GV(例如槽)可以夹设于区域ER与区域PR之间。
区域ER和区域PR可以由单一的膜(例如低介电常数膜或多孔质膜)形成。即，通过针对单一的膜的工序STa的等离子体蚀刻，可以形成区域PR。该等离子体蚀刻可以为与对图9的(a)的基板W执行的工序STa的等离子体蚀刻同样的等离子体蚀刻。需要说明的是，工序STa中使用的处理气体根据构成该单一的膜的材料而选择。
方法MTA中，工序ST1对图20的(a)所示的基板W执行。即，执行包括工序ST11和工序ST12的程序1次以上。通过执行工序ST1，如图20的(b)所示那样，在基板W上、即、掩模MK的表面、区域PR的表面、和区域ER的表面上形成有机膜OF。有机膜OF填埋开口GV。即，有机膜OF覆盖区域PR的侧面(或一对侧面)。
方法MTA中，接着，执行工序STb。通过执行工序STb，如图20的(c)所示那样，以有机膜OF沿着区域PR的侧面(或一对侧面)、即残留于开口GV内的方式，在区域ER的上面上延伸存在的有机膜OF被蚀刻。需要说明的是，通过执行工序STb，副产物BP1如图20的(c)所示那样，沉积在有机膜OF上。副产物BP1包含碳。另外，副产物BP1可以进而包含氮。
方法MTA中，接着，执行工序ST2。工序ST2中，如图20的(d)所示那样，执行区域ER的等离子体蚀刻。方法MTA中的工序ST2的等离子体蚀刻为与用于形成图9的(d)所示的基板W的上述工序ST2的等离子体蚀刻同样的等离子体蚀刻。需要说明的是，工序ST2中使用的处理气体根据构成区域ER的材料而选择。通过执行该工序ST2，副产物BP2如图20的(d)所示那样，沉积在副产物BP1上且沉积在有机膜OF上。副产物BP2包含：工序ST2中生成的等离子体中的化学物质和区域ER的构成材料(例如硅)。
方法MTA中，接着，执行工序STc。工序STc中，如图20的(e)所示那样，有机膜OF被去除。有机膜OF通过加热基板W而被去除。有机膜OF利用加热进行解聚，结果被去除。如上述，这样的有机膜OF可以由如下物质构成：通过异氰酸酯与胺的聚合而生成的有机化合物、或通过异氰酸酯与具有羟基的化合物的聚合而生成的上述有机化合物。用于去除有机膜OF的基板W的温度为250℃以上且400℃以下的温度。如此加热基板W时，产生构成有机膜OF的有机化合物的解聚。由解聚生成的有机化合物的气体被排气。需要说明的是，基板W可以由静电卡盘20内的一个以上的加热器20h加热。基板W也可以由加热器72加热。
执行工序STc后，如图20的(e)所示那样，形成残渣RS。残渣RS由副产物BP1和/或副产物BP2形成。为了去除残渣RS，方法MTA中，执行工序STd。工序STd中，与工序ST2同样地执行等离子体蚀刻。工序STd的等离子体蚀刻的结果，如图20的(f)所示那样，残渣RS被去除。
以上，对各种实施方式进行了说明，但可以在不限定于上述实施方式的情况下，构成各种变形方式。例如，方法MT和方法MTA可以使用除等离子体处理装置10以外的等离子体处理装置而执行。作为这样的等离子体处理装置，可以举出电感耦合型的等离子体处理装置、或利用微波之类的表面波生成等离子体的等离子体处理装置。
另外，方法MT和方法MTA中，除工序ST1以外的工序可以使用与工序ST1中使用的装置不同的装置而执行。例如，工序ST1中使用的装置与工序ST2中使用的装置可以为不同的装置。
以下，对为了评价方法MT和方法MTA而进行的实验进行说明。本公开不受以下说明的实验的限定。
(第1实验)
第1实验中，使用等离子体处理装置10执行工序ST1，测定形成于多个样品上的有机膜的膜厚。第1实验中，将针对多个样品的各执行工序ST12的时间设定为不同的时间。
以下，示出第1实验中的工序ST1的条件。
程序的执行次数：15次
工序ST11
第1有机化合物：1,3-双(异氰酸根合甲基)环己烷
第1气体的流量：10sccm
处理空间的压力：500mTorr(66.66Pa)
样品的温度：65℃
处理时间：8秒
工序STPa
非活性气体：200sccm的N2气体
处理空间的压力：500mTorr(66.66Pa)
样品的温度：65℃
处理时间：16秒
工序ST12
第2有机化合物：1,3-双(氨基甲基)环己烷
第2气体的流量：30sccm
处理空间的压力：500mTorr(66.66Pa)
样品的温度：65℃
工序STPb
非活性气体：200sccm的N2气体
处理空间的压力：500mTorr(66.66Pa)
样品的温度：65℃
处理时间：16秒
第1实验中，求出了工序ST12的执行时间与形成的有机膜OF的膜厚的关系。图21中示出其结果。图21的图中，横轴表示工序ST12的执行时间，纵轴表示有机膜OF的膜厚。如图21所示那样，工序ST12的执行时间为一定的时间以上的情况下，有机膜OF的膜厚饱和。因此确认了，根据工序ST1，与原子层沉积法同样地，发挥自限制(Self-Limiting)作用。
(第2实验)
第2实验中，使用等离子体处理装置10执行工序ST1，测定形成于多个样品上的有机膜的膜厚。第2实验中，将针对多个样品的各程序的执行次数设定为不同的次数。第2实验中的工序ST1的其他条件与第1实验中的工序ST1的条件同样。需要说明的是，第2实验中的工序ST12的执行时间为32秒。
第2实验中，求出了工序ST1中的程序的执行次数与形成的有机膜OF的膜厚的关系。图22中示出其结果。图22的图中，横轴表示工序ST1中的程序的执行次数，纵轴表示有机膜OF的膜厚。如图22所示那样，有机膜OF的膜厚与工序ST1中的程序的执行次数成比例。由该结果确认了，通过调整工序ST1中的程序的执行次数，可以调整有机膜OF的膜厚。
(第3实验)
第3实验中，利用等离子体处理装置10对通过执行工序ST1而形成的有机膜和硅氧化膜进行蚀刻。第3实验中的工序ST1的条件与第1实验中的工序ST1的条件同样。需要说明的是，第3实验中的工序ST12的执行时间为32秒。
以下，示出第3实验中的蚀刻的条件。
处理气体
C4F6气体：5sccm
Ar气体：1000sccm
O2气体：5sccm
处理空间的压力：30mTorr(4Pa)
第1高频：40MHz、350W
第2高频：0W
第3实验中，求出了有机膜的蚀刻速率与硅氧化膜的蚀刻速率。有机膜的蚀刻速率为5.2nm/分钟、硅氧化膜的蚀刻速率为29.7nm/分钟。由该结果确认了，工序ST1中形成的有机膜在硅氧化膜的蚀刻中基本没有被蚀刻。

Claims (15)

1.一种处理基板的方法，所述基板具有：被蚀刻区域；和，设置于该被蚀刻区域上的图案化的区域，所述图案化区域在所述被蚀刻区域之上提供开口，该方法包括如下工序：
在所述图案化的区域的表面以及所述被蚀刻区域的表面上形成有机膜的工序；和，
在执行形成有机膜的所述工序后，使用处理气体的等离子体对所述被蚀刻区域进行蚀刻的工序，
形成有机膜的所述工序是在腔室内的处理空间中配置有所述基板的状态下执行，其包括如下工序：
向所述基板供给包含第1有机化合物的第1气体的工序；和，
向所述基板供给包含第2有机化合物的第2气体的工序，
形成有机膜的所述工序中，通过所述第1有机化合物与所述第2有机化合物的聚合而生成构成所述有机膜的有机化合物，交替重复供给第1气体的所述工序和供给第2气体的所述工序。
2.一种处理基板的方法，其中，所述基板具有被蚀刻区域和图案化的区域，该被蚀刻区域由该图案化的区域的侧面所包围，
该方法包括如下工序：
在所述图案化的区域的表面以及所述被蚀刻区域的表面上形成有机膜的工序；
以在沿所述图案化的区域的所述侧面的部分残留有所述有机膜的方式，对在所述被蚀刻区域的所述表面上延伸存在的所述有机膜进行蚀刻的工序；和，
执行对所述有机膜进行蚀刻的所述工序后，使用处理气体的等离子体对所述被蚀刻区域进行蚀刻的工序，
形成有机膜的所述工序以在腔室内的处理空间中配置有所述基板的状态执行，
形成有机膜的所述工序包括如下工序：
向所述基板供给包含第1有机化合物的第1气体的工序；和，
向所述基板供给包含第2有机化合物的第2气体的工序，
形成有机膜的所述工序中，通过所述第1有机化合物与所述第2有机化合物的聚合而生成构成所述有机膜的有机化合物，交替重复供给第1气体的所述工序和供给第2气体的所述工序。
3.根据权利要求1或2所述的处理基板的方法，其中，所述第1有机化合物与所述第2有机化合物的所述聚合是在30℃以上且200℃以下的温度下产生。
4.根据权利要求3所述的处理基板的方法，其中，供给第1气体的所述工序和供给第2气体的所述工序是在所述图案化的区域被加热的状态下执行的。
5.根据权利要求4所述的处理基板的方法，其中，在所述腔室中设置有支撑所述基板的静电卡盘，在该静电卡盘中设置有加热器，
供给第1气体的所述工序和供给第2气体的所述工序中，所述图案化的区域由所述静电卡盘中的所述加热器加热。
6.根据权利要求1或2所述的处理基板的方法，其中，包含供给第1气体的所述工序和供给第2气体的所述工序的程序被执行规定的次数。
7.根据权利要求1或2所述的处理基板的方法，其中，所述图案化的区域由有机材料、金属或含硅材料形成，
所述被蚀刻区域由其他含硅材料形成。
8.根据权利要求1或2所述的处理基板的方法，其中，所述处理气体包含氟化碳气体、氢氟烃气体、HBr气体或Cl2气体。
9.根据权利要求1或2所述的处理基板的方法，其中，所述第1有机化合物为异氰酸酯，所述第2有机化合物为胺。
10.根据权利要求1或2所述的处理基板的方法，其中，所述第1有机化合物为异氰酸酯，所述第2有机化合物为具有羟基的化合物。
11.根据权利要求1或2所述的处理基板的方法，其中，所述第1有机化合物为羧酸，所述第2有机化合物为胺。
12.根据权利要求1或2所述的处理基板的方法，其中，所述第1有机化合物为羧酸酰卤化物，所述第2有机化合物为胺。
13.根据权利要求1或2所述的处理基板的方法，其中，所述第1有机化合物为羧酸，所述第2有机化合物为具有羟基的化合物。
14.根据权利要求1或2所述的处理基板的方法，其中，所述第1有机化合物为羧酸酰卤化物，所述第2有机化合物为具有羟基的化合物。
15.根据权利要求1或2所述的处理基板的方法，其中，所述第1有机化合物为羧酸酐，所述第2有机化合物为胺。
CN201811565044.3A 2017-12-25 2018-12-20 处理基板的方法 Active CN110010464B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017247342 2017-12-25
JP2017-247342 2017-12-25
JP2018-195950 2018-10-17
JP2018195950A JP7145031B2 (ja) 2017-12-25 2018-10-17 基板を処理する方法、プラズマ処理装置、及び基板処理装置

Publications (2)

Publication Number Publication Date
CN110010464A CN110010464A (zh) 2019-07-12
CN110010464B true CN110010464B (zh) 2023-07-14

Family

ID=66950676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811565044.3A Active CN110010464B (zh) 2017-12-25 2018-12-20 处理基板的方法

Country Status (2)

Country Link
US (2) US10777425B2 (zh)
CN (1) CN110010464B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7493400B2 (ja) * 2019-09-13 2024-05-31 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム
JP7379993B2 (ja) * 2019-09-20 2023-11-15 東京エレクトロン株式会社 エッチング装置及びエッチング方法
US12112954B2 (en) * 2020-01-29 2024-10-08 Tokyo Electron Limited Etching method, substrate processing apparatus, and substrate processing system
WO2022182641A1 (en) * 2021-02-24 2022-09-01 Lam Research Corporation Metal-based liner protection for high aspect ratio plasma etch
JP7752492B2 (ja) * 2021-08-10 2025-10-10 東京エレクトロン株式会社 成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233153A (ja) * 1988-07-22 1990-02-02 Toshiba Corp 半導体装置の製造方法
JP2010532917A (ja) * 2007-06-22 2010-10-14 ザ・リージエンツ・オブ・ザ・ユニバーシティ・オブ・コロラド 原子層堆積法及び分子層堆積法を用いて製造された有機電子デバイス用の保護被膜
JP2017073535A (ja) * 2015-10-06 2017-04-13 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897154B2 (en) * 2002-06-14 2005-05-24 Applied Materials Inc Selective etching of low-k dielectrics
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US7192531B1 (en) * 2003-06-24 2007-03-20 Lam Research Corporation In-situ plug fill
JP4754196B2 (ja) * 2003-08-25 2011-08-24 東京エレクトロン株式会社 減圧処理室内の部材清浄化方法および基板処理装置
US20060062914A1 (en) * 2004-09-21 2006-03-23 Diwakar Garg Apparatus and process for surface treatment of substrate using an activated reactive gas
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
EP1988069A1 (en) * 2006-02-13 2008-11-05 Matsushita Electric Industrial Co., Ltd. Method of dry etching, method of microstructure formation, mold and process for producing the same
US8637794B2 (en) * 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
US8747610B2 (en) * 2012-03-30 2014-06-10 Tokyo Electron Limited Plasma source pumping and gas injection baffle
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
TWI695423B (zh) * 2014-06-18 2020-06-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於tsv/mems/功率元件蝕刻的化學物質
KR101713718B1 (ko) * 2015-02-23 2017-03-08 현대자동차 주식회사 연료전지용 분리판의 코팅 방법 및 연료전지용 분리판
JP2017010993A (ja) * 2015-06-17 2017-01-12 東京エレクトロン株式会社 プラズマ処理方法
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10358715B2 (en) 2016-06-03 2019-07-23 Applied Materials, Inc. Integrated cluster tool for selective area deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233153A (ja) * 1988-07-22 1990-02-02 Toshiba Corp 半導体装置の製造方法
JP2010532917A (ja) * 2007-06-22 2010-10-14 ザ・リージエンツ・オブ・ザ・ユニバーシティ・オブ・コロラド 原子層堆積法及び分子層堆積法を用いて製造された有機電子デバイス用の保護被膜
JP2017073535A (ja) * 2015-10-06 2017-04-13 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
US10777425B2 (en) 2020-09-15
US11488836B2 (en) 2022-11-01
CN110010464A (zh) 2019-07-12
US20190198350A1 (en) 2019-06-27
US20200381265A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
CN110010464B (zh) 处理基板的方法
CN110544628B (zh) 对膜进行蚀刻的方法和等离子体处理装置
KR102702758B1 (ko) 기판을 처리하는 방법
US11476123B2 (en) Etching method, plasma processing apparatus, and substrate processing system
US10626497B2 (en) Method for cleaning components of plasma processing apparatus
US9443701B2 (en) Etching method
JP6799549B2 (ja) プラズマ処理装置の部品をクリーニングする方法
US20230018151A1 (en) Substrate processing method and plasma processing apparatus
JP7493400B2 (ja) エッチング方法、プラズマ処理装置、及び基板処理システム
US10923332B2 (en) Plasma processing method
KR20150124392A (ko) 드라이 클리닝 방법 및 플라즈마 처리 장치
KR102811158B1 (ko) 유기 영역을 에칭하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant