CN110007849A - 存储器控制器以及用于对存储模块进行访问控制的方法 - Google Patents

Abstract

本申请公开了一种存储器控制器和用于对存储模块进行访问控制的方法。存储器控制器耦接在存储模块与主控制器之间以控制主控制器对存储模块的访问，存储器控制器包括：中心缓冲器，其耦接到所述主控制器，用于从主控制器接收数据访问命令，并且耦接到存储模块，用于向存储模块提供加密的数据访问命令；其中，中心缓冲器包括访问命令处理模块，其用于以预定命令加密算法对数据访问命令进行加密处理以生成加密的数据访问命令；数据通道，其耦接在所述存储模块与所述主控制器之间，在所述加密的数据访问命令的控制下所述存储模块与所述主控制器经由所述数据通道交互数据。

Description

存储器控制器以及用于对存储模块进行访问控制的方法

技术领域

本申请涉及存储器技术领域，更具体地，涉及一种存储器控制器以及用于对存储模块进行访问控制的方法。

背景技术

互联网技术的迅速发展使得计算机、移动终端等网络设备能够相互连通并进行通信。通过这些相互连通的网络设备，人们能够非常方便地获取信息。然而，在便利信息获取的同时，数据和信息安全问题也日益凸显。联网的设备很容易因偶然或恶意的原因而受到未授权外部设备的攻击，从而造成内部数据的破坏、泄露或更改。

因此，有必要改进现有的计算机或其他电子设备，以提高其数据安全性。

发明内容

本申请的一个目的在于提供一种存储器控制器以及用于对存储模块进行访问控制的方法，以提高其数据安全性。

根据本申请的一个方面，提供了一种存储器控制器，其耦接在存储模块与主控制器之间以控制所述主控制器对所述存储模块的访问，所述存储器控制器包括：中心缓冲器，其耦接到所述主控制器，用于从所述主控制器接收数据访问命令，并且耦接到所述存储模块，用于向所述存储模块提供加密的数据访问命令；其中，所述中心缓冲器包括访问命令处理模块，其具有预定命令加密算法，所述访问命令处理模块用于以所述预定命令加密算法对所述数据访问命令进行加密处理以生成所述加密的数据访问命令；以及其中所述存储模块与所述主控制器通过数据通道相互耦接，在所述加密的数据访问命令的控制下所述存储模块与所述主控制器经由所述数据通道交互数据。

在一些实施例中，所述数据访问命令和所述加密的数据访问命令包括各自的访问地址，所述加密处理使得所述加密的数据访问命令中包括的访问地址不同于所述数据访问命令中包括的访问地址。

在一些实施例中，所述中心缓冲器接收算法配置命令来对所述访问命令处理模块中的所述预定命令加密算法进行配置，其中所述中心缓冲器用于接收所述算法配置命令的接口是用于接收数据访问命令的接口，或者是系统管理总线接口。

在一些实施例中，所述访问命令处理模块中的所述预定命令加密算法是在所述存储器控制器启动时设置的。

在一些实施例中，所述访问命令处理模块还具有预定命令解密算法，所述存储器控制器接收的数据访问命令是预加密的数据访问命令，所述存储器控制器还用于以所述预定命令解密算法对所述预加密的数据访问命令进行解密处理，从而之后进一步以所述预定命令加密算法对解密的数据访问命令进行加密处理。

在一些实施例中，所述存储器控制器还包括：数据缓冲器，其耦接在所述数据通道中，并且耦接到所述中心缓冲器以从所述中心缓冲器接收所述加密的数据访问命令，从而在所述加密的数据访问命令的控制下所述主控制器与所述存储模块经由包括所述数据缓冲器的数据通道交互数据。

在一些实施例中，所述数据缓冲器包括数据处理模块，所述数据处理模块具有预定数据加密算法和预定数据解密算法中的至少一个；所述数据处理模块用于从所述主控制器或所述存储模块接收数据，以所述预定数据加密算法对所述数据进行加密处理，并且将加密的数据发送给所述主控制器或所述存储模块；或者所述数据处理模块用于从所述主控制器或所述存储模块接收加密的数据，以所述预定数据解密算法对所述加密的数据进行解密处理，并且将解密的数据发送给所述主控制器或所述存储模块。

在一些实施例中，所述数据处理模块具有预定数据加密算法和预定数据解密算法；所述数据处理模块用于从所述主控制器接收预加密的数据，以所述预定数据解密算法对所述预加密的数据进行解密处理，之后进一步以所述预定数据加密算法对解密的数据进行加密处理，并且将加密的数据发送给所述存储模块。

在一些实施例中，所述中心缓冲器与所述数据缓冲器通过数据缓冲器控制总线相互耦接，所述数据处理模块通过所述数据缓冲器控制总线接收算法配置命令，其中所述算法配置命令用于对所述预定数据加密算法和所述预定数据解密算法中的至少一个进行配置。

在一些实施例中，所述数据处理模块中的所述预定数据加密算法和所述预定数据解密算法是在所述存储器控制器启动时设置的。

在一些实施例中，所述存储模块和所述存储器控制器符合JEDEC双倍速率同步动态随机存取存储器标准，所述中心缓冲器被集成在寄存时钟驱动器中。

根据本申请的另一方面，还提供了一种存储器控制器，其耦接在存储模块与主控制器之间以控制所述主控制器对所述存储模块的访问，所述存储器控制器包括：中心缓冲器，其耦接到所述主控制器，用于从所述主控制器接收数据访问命令，并且耦接到所述存储模块，用于向所述存储模块提供数据访问命令；数据缓冲器，其耦接到所述中心缓冲器，用于从所述中心缓冲器接收所述数据访问命令，并且耦接在所述主控制器与所述存储模块之间，用于在所述数据访问命令的控制下在所述主控制器与所述存储模块之间交互数据；以及其中，所述数据缓冲器包括数据处理模块，所述数据处理模块具有预定数据加密算法和预定数据解密算法中的至少一个；所述数据处理模块用于从所述主控制器或所述存储模块接收数据，以所述预定数据加密算法对所述数据进行加密处理，并且将加密的数据发送给所述主控制器或所述存储模块；或者所述数据处理模块用于从所述主控制器或所述存储模块接收加密的数据，以所述预定数据解密算法对所述加密的数据进行解密处理，并且将解密的数据发送给所述主控制器或所述存储模块。

在本申请的又一方面，还提供了一种用于对存储模块进行访问控制的方法，所述存储模块通过存储器控制器耦接到主控制器，并且通过数据通道耦接到所述主控制器，所述存储器控制器包括具有访问命令处理模块的中心缓冲器，其中所述访问命令处理模块具有用于对数据访问命令进行加密处理的预定命令加密算法；所述方法包括：由所述中心缓冲器接收数据访问命令；由所述中心缓冲器对所述数据访问命令进行加密处理以生成所述加密的数据访问命令；由所述中心缓冲器将所述加密的数据访问命令提供给所述存储模块；以及经由所述数据通道根据所述加密的数据访问命令在所述主控制器与所述存储模块之间交互数据。

在本申请的再一方面，还提供了一种用于对存储模块进行访问控制的方法，所述存储模块通过存储器控制器耦接到主控制器，所述存储器控制器包括中心缓冲器以及具有数据处理模块的数据缓冲器，其中所述数据处理模块具有预定数据加密算法和预定数据解密算法中的至少一个；所述方法包括：由所述中心缓冲器接收数据访问命令；根据所述数据访问命令，所述中心缓冲器控制所述数据缓冲器从所述主控制器或所述存储模块接收数据，由所述数据处理模块以所述预定数据加密算法对所述数据进行加密处理，并且将加密的数据发送给所述主控制器或所述存储模块；或者根据所述数据访问命令，所述中心缓冲器控制所述数据缓冲器从所述主控制器或所述存储模块接收加密的数据，由所述数据处理模块以所述预定数据解密算法对所述加密的数据进行解密处理，并且将解密的数据发送给所述主控制器或所述存储模块。

以上为本申请的概述，可能有简化、概括和省略细节的情况，因此本领域的技术人员应该认识到，该部分仅是示例说明性的，而不旨在以任何方式限定本申请范围。本概述部分既非旨在确定所要求保护主题的关键特征或必要特征，也非旨在用作为确定所要求保护主题的范围的辅助手段。

附图说明

通过下面说明书和所附的权利要求书并与附图结合，将会更加充分地清楚理解本申请内容的上述和其他特征。可以理解，这些附图仅描绘了本申请内容的若干实施方式，因此不应认为是对本申请内容范围的限定。通过采用附图，本申请内容将会得到更加明确和详细地说明。

图1示出了根据本申请一个实施例的存储器系统100；

图2示出了根据本申请一个实施例的中心缓冲器200的一种示例性结构；

图3示出了根据本申请一个实施例的数据缓冲器300的一种示例性结构；

图4示出了根据本申请一个实施例的存储器系统400；

图5示出了根据本申请一个实施例的用于对存储模块进行访问控制的方法500；

图6示出了根据本申请一个实施例的用于对存储模块进行访问控制的方法600。

具体实施方式

在下面的详细描述中，参考了构成其一部分的附图。在附图中，类似的符号通常表示类似的组成部分，除非上下文另有说明。详细描述、附图和权利要求书中描述的说明性实施方式并非旨在限定。在不偏离本申请的主题的精神或范围的情况下，可以采用其他实施方式，并且可以做出其他变化。可以理解，可以对本申请中一般性描述的、在附图中图解说明的本申请内容的各个方面进行多种不同构成的配置、替换、组合，设计，而所有这些都明确地构成本申请内容的一部分。

图1示出了根据本申请一个实施例的存储器系统100。

如图1所示，该存储器系统100包括存储模块102，其在本实施例中被构造为存储模组，用于存储数据。在一些实施例中，存储模块102可以是符合JEDEC双倍速率同步动态随机存取存储器(SDRAM)标准的存储模块，例如包括JEDEC DDR、DDR2、DDR3、DDR4以及其他双倍速率存储器标准。此外，存储模块102也可以是符合其他标准或协议的内部存储器，例如SDRAM或RAMBUS内部存储器。在一些实施例中，存储模块102可以包括易失性存储器(例如随机存储器)、非易失性存储器(快闪存储器)或者这两者的组合。此外需要说明的是，在此所述的存储模块102可以是一颗内存颗粒，也可以包括两颗或更多颗内存颗粒。

如图1所示，存储器系统100还包括存储器控制器104，其具有中心缓冲器106和数据缓冲器(DB_P)108。具体地，中心缓冲器106耦接在主控制器110和存储模块102之间，其可以从主控制器110接收包括访问地址和访问类型的数据访问命令。例如，数据访问命令可以是对存储模块102中的一个数据存储地址(即访问地址)进行访问(例如读取或写入)的命令。数据缓冲器108耦接在存储模块102和主控制器110之间，用于在中心缓冲器106的控制下在存储模块102和主控制器110之间交互数据。对于DDR3或DDR4标准的存储器系统，中心缓冲器可以被集成在寄存时钟驱动器(RCD)中。相应地，中心缓冲器通过命令/地址(Command/Address，C/A)总线耦接到主控制器110以接收数据访问命令。对于符合DDR4标准的存储器系统，该C/A总线(也即图1中所示的DCA总线)可以包括管脚A0-A17、管脚BG0-BG1和/或管脚BA0-BA1。其中，管脚BG0-BG1用于确定存储模块102中的哪个存储体组(MemoryBank Group)被处理，例如被写入或被读取；管脚BA0-BA1用于确定存储模块102中的哪个存储体(Memory Bank)被处理；而管脚A0-A17则用于寻址并确定一个存储体中的哪一个存储单元被处理。此外，A16(RAS_n)、A15(CAS_n)以及A14(WE_n)这三个管脚的输入可以用于确定被输入的数据访问命令，例如读取命令、写入命令以及其他被预先定义的控制命令。

不同于现有的中心缓冲器，中心缓冲器106中设置有访问命令处理模块(CA_P)112，其可以被构造为具有数据处理和运算能力的模块。在一些实施例中，访问命令处理模块112可以由软件、硬件、固件或其组合来实现。例如，访问命令处理模块112可以是专用集成电路或现场可编程逻辑阵列芯片。访问命令处理模块112可以对接收自主控制器110的数据访问命令进行处理，从而生成修改的数据访问命令。

进一步地，访问命令处理模块112可以将修改的数据访问命令提供给存储模块102和数据缓冲器108，从而这两者可以根据修改的数据访问命令来继续执行数据访问操作。在一些实施例中，访问命令处理模块112可以根据数据访问命令中包括的访问地址生成一个或更多个访问地址，这些访问地址可以被提供给存储模块102以在访问时寻址使用。例如，QCA总线可以被配置在存储模块102和中心缓冲器106之间，以用于其间的信号和命令交互。同时，访问命令处理模块112还根据数据访问命令的访问类型来生成对应的访问类型，这样，数据缓冲器108可以根据所生成的访问类型来控制存储模块102中被访问的存储单元与主控制器110之间的数据交互。

访问命令处理模块112可以以各种所需的方式来生成修改的数据访问命令。在一些实施例中，访问命令处理模块可以对数据访问命令中的访问地址进行编码，从而使得修改的数据访问命令包括经编码的访问地址。在另一些实施例中，访问命令处理模块可以以预定地址处理算法对数据访问命令中的访问地址进行处理，从而生成基于该访问地址的一组访问地址。该组新生成的访问地址中的每个访问地址都可以对应于一个修改的数据访问命令。可选地，这些修改的数据访问命令可以具有与原来的数据访问命令相同的访问类型。例如，接收自主控制器110的数据访问命令可能是对存储模块102中的一个访问地址进行读取的数据访问命令，则新生成的修改的数据访问命令可以是对与该访问地址相关的多个访问地址进行读取的数据访问命令。

在一些实施例中，访问命令处理模块112可以具有预定命令加密算法和/或预定命令解密算法。其中，通过命令加密算法，访问命令处理模块112可以对接收的数据访问命令中包括的访问地址进行加密处理，从而使得加密的访问地址不同于加密前的(明文方式)的访问地址。加密的访问地址可以被包括在修改的数据访问命令中，也即作为加密的数据访问命令。这样，加密的数据访问命令进而可以被提供给存储模块102和数据缓冲器108，以控制数据缓冲器108在存储模块102与主控制器110之间交互数据。可以理解，在此所述的被提供给存储模块102和数据缓冲器108的加密的数据访问命令可以是完整的命令，或者是完整访问命令中的一部分。例如，数据访问命令通常可以包括访问地址和访问类型。对于存储模块102而言，为了寻址的需要，其仅需要从中心缓冲器106获得加密的数据访问命令中包括的经加密的访问地址即可。例如，存储模块102中对应于加密的访问地址的存储单元可以被寻址以进行数据访问。类似地，对于数据缓冲器108，其需要从中心缓冲器106获得访问类型(例如读取或写入)的信息即可。这样，存储模块102和数据缓冲器108在中心缓冲器106提供的加密的数据访问命令的控制下，完成数据访问。需要说明的是，在此所述的加密的访问地址不同于加密前的访问地址并不意味着这两者必然不同，而是指在统计意义上来说(绝大多数情况下)这两者是不同的。在一些情况下，取决于命令加密算法的加密规则，存在一定的概率，加密的访问地址与未加密的访问地址相同(例如，对于50个访问地址，有一个在加密前后的地址是相同的)。

需要说明的是，对数据和/或地址进行加密或解密的处理与进行加扰或解扰的处理实质上是类似的，因此在本申请中提到的加密包括加扰，而解密包括解扰。

举例说明，主控制器110对存储模块102进行的数据访问例如可以包括读取操作和写入操作。在进行写入操作时，主控制器110将未加密的写入操作命令发送给中心缓冲器106。其中，未加密的写入操作命令指向存储模块102中的第一地址。相应地，中心缓冲器106以预定命令加密算法对该写入操作命令进行加密处理，从而生成加密的写入操作命令。其中，加密的写入操作命令指向存储模块102中的第二地址。基于该第二地址，接收自主控制器110的数据被经由数据缓冲器108写入到存储模块102中。另一方面，在进行读取操作时，主控制器110将未加密的读取操作命令发送给中心缓冲器106，该读取操作命令例如用于读取第一地址对应的数据。相应地，中心缓冲器106以预定命令加密算法对该读取操作命令进行加密处理，从而生成加密的读取操作命令。其中，由于对读取操作命令和写入操作命令进行加密采用的是相同的命令加密算法，因此加密的读取操作命令也同样指向存储模块102中的第二地址。这样，在写入操作时被写入到第二地址中的数据能够被正确地读取出来。

可以看出，在上述加密访问的过程中，存储器控制器104与存储模块102之间的访问是被加密的。在没有获知预定命令加密算法的信息的情况下，主控制器110并不能够知晓存储模块102中的哪个地址存储了期望的数据。因此，主控制器110上运行的非法程序，或者其他非法程序，并不能够通过发送指定的存储模块的地址来访问所期望的存储模块102中的数据，这大大提高了数据访问的安全性。

在一些实施例中，接收自主控制器110的数据访问命令可以是预加密的数据访问命令。例如主控制器110可以利用预先确定的命令加密算法A对数据访问命令进行加密，并且生成预加密的数据访问命令。相应地，中心缓冲器106在接收到预加密的数据访问命令之后，会以对应的命令解密算法A’来解密预加密的数据访问命令，从而得到未加密的数据访问命令。接着，中心缓冲器106进一步地以其中的命令加密算法B来对未加密的数据访问命令进行加密处理，从而得到二次加密的数据访问命令。基于该二次加密的数据访问命令，接收自主控制器110的数据可以被写入到存储模块102中。可以看出，这种方法对主控制器110与存储器控制器104之间的命令通信也进行了加密处理，这进一步提高了存储系统的安全性。

访问命令处理模块112具有预定的命令加密算法和/或命令解密算法。这些算法可以由寄存器表中存储的配置信息进行配置。正如前述，主控制器110可以经由命令/地址(Command/Address，C/A)总线来向中心缓冲器106发送数据访问命令。在一些实施例中，主控制器110可以通过相同的总线来向中心缓冲器106发送算法配置命令，该算法配置命令可以用于对访问命令处理模块112中的命令加密算法或解密算法进行配置。这样，访问命令处理模块112可以被加载命令加密算法和/或命令解密算法，或者访问命令处理模块112中已有的命令加密算法和/或命令解密算法可以被修改或配置。例如，可以利用命令/地址总线中用于发送模式配置命令(Mode Register Set,MRS)的某些信号线来发送算法配置命令。在另一些实施例中，主控制器110可以以不同的接口/总线来向中心缓冲器106发送算法配置命令。例如，可以通过系统管理总线(System Management Bus,SMBus)接口来向中心缓冲器106发送算法配置命令。由于这些专用的接口往往不能够被非法程序访问，因此采用这些接口来发送算法配置命令有助于提高系统的安全性。

在一些实施例中，命令加密算法和/或命令解密算法的加载或修改可以是动态的，也即当存储器控制器104启动(上电)时，这些算法被加载到访问命令处理模块112中；而当存储器控制器104掉电时，或者当中心缓冲器106复位时，这些算法的数据和配置将会被清除。

在图1所示的实施例中，除了在中心缓冲器106处设置了访问命令处理模块112之外，还在数据缓冲器108中设置了数据处理模块(D_P)114。该数据处理模块114可以从其所耦接的主控制器110和/或存储模块102接收数据，并且以预定数据处理算法对接收的数据进行处理，之后再将经处理的数据发送给主控制器110和/或存储模块102。在一些实施例中，当主控制器110指示从存储模块102读取数据时，数据缓冲器108可以缓冲从存储模块102接收的数据，并且由数据处理模块114对该数据进行处理。这样，主控制器110获得的数据是经处理的数据。在另一些实施例中，当主控制器110指示向存储模块102写入数据时，数据缓冲器108也可以缓冲从主控制器110接收的数据，并且由数据处理模块114对该数据进行处理，然后再写入存储模块102。这样，被存储在存储模块102中的数据是经处理的数据。

在一些实施例中，数据处理模块114可以从存储模块102接收数据并且对该数据进行处理，从而将经处理的数据发送给存储模块102。换言之，得益于在数据缓冲器108中的数据处理模块114，数据可以直接在存储器控制器104中被处理，而无需被转移到主控制器110中来进行处理，这极大地减少了主控制器110与存储模块102之间的数据交互，并且可以有效地提高数据处理效率。

与访问命令处理模块112类似，数据处理模块114可以具有预定数据加密算法和/或预定数据解密算法。其中，数据加密算法可以对数据进行加密处理，而数据解密算法可以对已加密的数据进行解密处理。取决于数据的来源与去向的不同，利用数据处理模块114可以实现复杂的加密/解密处理，从而提高整个存储模块的安全性。

在一些实施例中，数据处理模块114可以具有匹配的数据加密算法和数据解密算法。在进行写入操作时，数据缓冲器108可以从主控制器110接收数据，并且由数据处理模块114以数据加密算法对该数据进行加密处理，并且将加密的数据写入到存储模块102中。相应地，在进行读取操作时，数据缓冲器108可以从存储模块102中读取加密的数据，并且以数据解密算法对该加密的数据进行解密处理，并且将解密的数据发送给主控制器110。可以看出，由于存储在存储模块102中的数据是加密数据，因此非法程序即使获得这些数据，也难以对其解密以得到正确的数据内容，这提高了存储系统的安全性。

在另一些实施例，数据处理模块114可以仅具有数据加密算法，其用于对从存储模块102中读取的数据进行加密，从而数据缓冲器108可以将加密的数据发送给主控制器110。相应地，主控制器110可具有匹配的数据解密算法，从而对加密的数据进行解密处理。换言之，主控制器110对存储模块102的读取操作是加密的，仅有合法程序(具有或可以调用匹配的数据解密算法)才能够对读取的数据解密并得到正确的数据内容。

在另一些实施例中，数据处理模块114可以具有多个数据加密算法和数据解密算法。例如，主控制器110发送给存储器控制器104中的数据可以是预加密的数据(采用一种数据加密算法C)。当进行写入操作时，数据缓冲器108从主控制器110接收预加密的数据，并且由数据处理模块114以匹配的数据解密算法C’对预加密的数据进行解密，从而得到解密的数据。同时，数据处理模块114还具有另外的数据加密算法D和数据解密算法D’。进一步地，数据处理模块114可以以该数据加密算法D对解密的数据进行再次的加密处理以得到重新加密的数据，从而数据缓冲器108可以将重新加密的数据写入到存储模块102中。相应地，当进行读取操作时，数据缓冲器108从存储模块102接收加密的数据，并且对以数据解密算法D’对加密的数据进行解密处理，从而得到解密的数据。之后，数据缓冲器108可以再将解密的数据发送给主控制器110。

在又一些实施例中，数据处理模块114还可以对数据进行改写操作。在此情况下，数据处理模块114可以以预定数据解密算法对存储模块102中存储的加密数据进行解密处理，并且之后以预定的数据处理算法对解密的数据进行修改。之后，数据处理模块114还可以对修改的数据以预定的数据加密算法重新进行加密处理，并且将加密的数据写回到存储模块102中。

在一些实施例中，数据缓冲器108可以包括多个数据缓冲单元组108i，并且每个数据缓冲单元组108i对应于一个数据处理子模块114i。每个数据处理子模块114i除了耦接在其所在的数据缓冲单元组108i的链路中之外，不同的数据处理子模块114i还通过双向接口BOP(例如图1中的BOP01、BOP12…BOP67以及BOP70)相互耦接，从而能够在多个数据缓冲单元组108i之间交互数据。不同的数据缓冲单元组108i之间交互数据可以满足各种数据运算操作的需求。在一些实施例中，BOP接口可以是两线的双向总线结构，包含一个时钟以及1位双向数据线，通过约定的协议进行双向数据交互。在另一些实施例中，该接口也可以是三线总线结构，包括一个时钟，一个传输方向指示信号，以及1位双向数据线。BOP接口的带宽可以通过增加双向数据线的数量来增加。

数据处理模块114可以响应中心缓冲器106提供的操作命令。例如，该操作命令可以通过中心缓冲器106与数据缓冲器108之间的数据缓冲器控制总线(BCOM)来传输。在一些符合DDR4标准的存储器系统中，例如澜起科技(上海)有限公司提供的M88DDR4DB02和M88DDR4RCD02芯片(关于这些芯片的技术信息，可以参考其产品技术手册，这些产品技术手册的全部内容通过引用方式并入本申请)，数据缓冲器控制总线可以是4位信号线。

在一些实施例中，数据处理模块114可以通过数据缓冲器控制总线接收算法配置命令，其中算法配置命令用于对预定数据加密算法和预定数据解密算法中的至少一个进行配置。

在一些实施例中，数据加密算法和/或数据解密算法的加载或修改可以是动态的，也即当存储器控制器104启动(上电)时，这些算法被加载到访问命令处理模块112中；而当存储器控制器104掉电时，或者当数据缓冲器108复位时，这些算法的数据和配置将会被清除。

图1所示的实施例中同时包括了访问命令处理模块112和数据处理模块114，因此访问命令处理模块112对数据访问命令进行加密后，数据处理模块114可以根据加密的数据访问命令来对数据进行加密/解密处理，并且进而将加密/解密的数据在存储模块102和主控制器110之间进行交互。在一些实施例中，中心缓冲器106处理数据访问命令或者加密的数据访问命令可以确定数据处理模块114将要具体执行的加密和/或解密操作。相应地，中心缓冲器106可以向数据处理模块114提供将要具体执行的加密或解密算法或指示，数据处理模块114可以根据所得到的相关信息来对数据进行处理。

可以理解，在实际应用中，存储器控制器可以仅包括访问命令处理模块112和数据处理模块114中的一个。例如，存储器控制器可以仅包括访问命令处理模块112，用以生成加密的数据访问命令，这些修改的数据访问命令可以指示数据缓冲器108不对数据进行修改而仅进行常规的读取、写入等操作。再例如，存储器控制器也可以仅包括数据处理模块114，用以对缓冲的数据进行加密或解密处理，具体的数据操作的类型可以由中心缓冲器106通过BCOM总线提供的数据访问命令来确定。

图2示出了根据本申请一个实施例的中心缓冲器200的一种示例性结构。

如图2所示，该中心缓冲器200包括耦接在接收侧(D侧)和输出侧(Q侧)之间的两个信号路经，分别为缓冲器202以及访问命令处理模块204。对于缓冲器202这一路径，在接收到包括访问地址和访问类型的数据访问命令(CMD&ADDR)后，该缓冲器202不会对数据访问命令进行额外的处理，而仅仅是缓冲该命令，并且之后将其从输出侧输出。而对于访问命令处理模块204，其包括计算单元206和控制单元208。当其接收到由主控模块(未示出)发出的数据访问命令后，会按预先设置的触发条件判断是否需要进行地址处理及对应的操作命令生成，也即是否需要对数据访问命令进行修改。当满足触发条件后，访问命令处理模块204利用计算单元206来进行加密处理，并且生成加密的数据访问命令。之后，控制单元208会通过多路选择器(MUX)将中心缓冲器200的输出由缓冲器202切换到访问命令处理模块204的输出，同时通过BCOM总线来发送相应的控制信号到数据缓冲器的每个数据处理模块(图中未示出)，从而指示这些数据处理模块执行相应的数据处理操作。

在一些实施例中，缓冲器202和访问命令处理模块204可以由寄存器表中存储的配置信息进行配置，而寄存器表的配置信息可以由SMBus接口来进行修改。

图3示出了根据本申请一个实施例的数据缓冲器300的一种示例性结构

如图3所示，该数据缓冲器300包括耦接在主控制器侧与存储模块侧之间的两个数据路径，分别为经由双向缓冲器302和经由数据处理模块304。对于双向缓冲器302这一路径，其不会对接收到的数据进行处理，而仅仅是缓冲数据。而对于数据处理模块304，其包括计算单元306和控制单元308。其中，计算单元306还通过BOP接口与相邻的数据缓冲器的数据处理模块交互数据。因此，计算单元306能够根据控制单元308从BCOM总线上接收到的控制命令来对数据进行相应的加密和/或解密处理。当运算需要其他数据缓冲器的数据时，数据处理模块304可以通过BOP接口与相邻数据缓冲器进行数据交互，其中，BOP_L接口用于和左侧的数据缓冲器进行数据交互，而BOP_R接口用于和右侧的数据缓冲器进行数据交互。

在一些实施例中，双向缓冲器302和数据处理模块304可以由寄存器表中存储的配置信息进行配置。

需要说明的是，图2和图3所示的中心缓冲器和数据缓冲器的电路结构仅仅是示例性的，在实际应用中，可以根据需要对这些电路结构进行修改。

在图1所示的存储器系统100中，存储模块102和主控制器110之间的数据交互是经由数据缓冲器108进行的，例如低负载双列直插存储模块/模组(LRDIMM，Load ReducedDual-Inline-Memory-Modules)。换言之，数据缓冲器108被作为存储模块102和主控制器110之间的数据通道的一部分。在一些替换的实施例中，存储模块102和主控制器110之间的数据通道也可以不包括数据缓冲器108。

图4示出了根据本申请一个实施例的存储器系统400。如图4所示，在该存储器系统400中，存储模块402和主控制器410通过数据通道405相互耦接，从而在其间交互数据。与图1的存储器系统100不同，数据通道405之间未耦接有数据缓冲器。在一些实施例中，存储器系统400例如可以采用寄存双列直插存储模组/模块(RDIMM，Registered DIMM)。

此外，存储器系统400还包括中心缓冲器406，其经由命令/地址总线DCA耦接到主控制器410，并且通过缓冲的命令/地址总线QCA耦接到存储模块402。与图1所示的中心缓冲器106类似，中心缓冲器406可以包括具有预定命令加密算法的访问命令处理模块。中心缓冲器406可以从主控制器410接收数据访问命令，并且对数据访问命令进行加密处理以生成加密的数据访问命令。接着，中心缓冲器406可以经由缓冲的命令/地址总线QCA将加密的数据访问命令发送给存储模块402。这样，根据该加密的数据访问命令，中心缓冲器406直接控制存储模块402的寻址，从而存储模块402可以由主控制器410写入数据或向主控制器410读出数据。在一些实施例中，算法配置命令可以通过系统管理总线(SMBus)发送到中央缓冲器406。

关于中心缓冲器406的更多功能和特性，可以参考图1所示的实施例中对中心缓冲器106的描述，在此不再赘述。

本申请的实施例的存储器控制器可以被应用于存储器中，并且这种存储器系统也可以被用于不同的计算机系统中。

图5示出了根据本申请一个实施例的用于对存储模块进行访问控制的方法500。该方法500可以由例如图1所示的存储器控制器来执行，或者由例如图4所示的存储器控制器来执行。

如图5所示，方法500包括：

步骤502，由中心缓冲器接收数据访问命令；

步骤504，由中心缓冲器对数据访问命令进行加密处理以生成加密的数据访问命令；

步骤506，由中心缓冲器将加密的数据访问命令提供给存储模块；以及

步骤508，经由数据通道根据加密的数据访问命令在主控制器与存储模块之间交互数据。

在一些实施例中，数据通道中耦接有数据缓冲器。

在一些实施例中，所述数据访问命令和所述加密的数据访问命令包括各自的访问地址，所述加密处理使得所述加密的数据访问命令中包括的访问地址不同于所述数据访问命令中包括的访问地址。

在一些实施例中，所述访问命令处理模块中的所述预定命令加密算法是在所述存储器控制器启动时设置的。

在一些实施例中，所述访问命令处理模块还具有预定命令解密算法，所述中心缓冲器接收的数据访问命令是预加密的数据访问命令，所述方法还包括：

在由所述中心缓冲器对所述数据访问命令进行加密处理以生成所述加密的数据访问命令的步骤之前，由所述中心缓冲器以所述预定命令解密算法对所述预加密的数据访问命令进行解密处理。

图6示出了根据本申请一个实施例的用于对存储模块进行访问控制的方法600。该方法600可以由例如图1所示的存储器控制器来执行。

如图6所示，在步骤602中，由中心缓冲器接收数据访问命令；以及

在步骤604中，根据数据访问命令，中心缓冲器控制数据缓冲器从主控制器或存储模块接收数据，由数据处理模块以预定数据加密算法对数据进行加密处理，并且将加密的数据发送给主控制器或所述存储模块；或者

根据所述数据访问命令，所述中心缓冲器控制数据缓冲器从主控制器或存储模块接收加密的数据，由所述处理模块以预定数据解密算法对加密的数据进行解密处理，并且将解密的数据发送给主控制器或所述存储模块。

在一些实施例中，在将解密的数据发送给所述主控制器或所述存储模块的步骤之前，所述方法还包括：

对所述解密的数据以所述预定数据加密算法进行加密处理，并且之后将加密的数据发送给所述主控制器或所述存储模块。

在一些实施例中，所述数据处理模块中的所述预定数据加密算法和所述预定数据解密算法是在所述存储器控制器启动时设置的。

关于本申请方法实施例的更多细节，可以参考本申请装置实施例的相关描述。

应当注意，尽管在上文详细描述中提及了用于对存储模块进行访问控制的方法的若干步骤，和存储器控制器的若干模块或子模块，但是这种划分仅仅是示例性的而非强制性的。实际上，根据本申请的实施例，上文描述的两个或更多模块的特征和功能可以在一个模块中具体化。反之，上文描述的一个模块的特征和功能可以进一步划分为由多个模块来具体化。

本技术领域的一般技术人员可以通过研究说明书、公开的内容及附图和所附的权利要求书，理解和实施对披露的实施方式的其他改变。在权利要求中，措词“包括”不排除其他的元素和步骤，并且措辞“一”、“一个”不排除复数。在本申请的实际应用中，一个零件可能执行权利要求中所引用的多个技术特征的功能。权利要求中的任何附图标记不应理解为对范围的限制。

Claims (25)

1.一种存储器控制器，其耦接在存储模块与主控制器之间以控制所述主控制器对所述存储模块的访问，所述存储器控制器包括：

中心缓冲器，其耦接到所述主控制器，用于从所述主控制器接收数据访问命令，并且耦接到所述存储模块，用于向所述存储模块提供加密的数据访问命令；其中，所述中心缓冲器包括访问命令处理模块，其具有预定命令加密算法，所述访问命令处理模块用于以所述预定命令加密算法对所述数据访问命令进行加密处理以生成所述加密的数据访问命令；以及

其中，所述存储模块与所述主控制器通过数据通道相互耦接，在所述加密的数据访问命令的控制下所述存储模块与所述主控制器经由所述数据通道交互数据。

2.根据权利要求1所述的存储器控制器，其特征在于，所述数据访问命令和所述加密的数据访问命令包括各自的访问地址，所述加密处理使得所述加密的数据访问命令中包括的访问地址不同于所述数据访问命令中包括的访问地址。

3.根据权利要求1所述的存储器控制器，其特征在于，所述中心缓冲器接收算法配置命令来对所述访问命令处理模块中的所述预定命令加密算法进行配置，其中所述中心缓冲器用于接收所述算法配置命令的接口是用于接收数据访问命令的接口，或者是系统管理总线接口。

4.根据权利要求1所述的存储器控制器，其特征在于，所述访问命令处理模块中的所述预定命令加密算法是在所述存储器控制器启动时设置的。

5.根据权利要求1所述的存储器控制器，其特征在于，所述访问命令处理模块还具有预定命令解密算法，所述存储器控制器接收的数据访问命令是预加密的数据访问命令，所述存储器控制器还用于以所述预定命令解密算法对所述预加密的数据访问命令进行解密处理，从而之后进一步以所述预定命令加密算法对解密的数据访问命令进行加密处理。

6.根据权利要求1所述的存储器控制器，其特征在于，所述存储器控制器还包括：

数据缓冲器，其耦接在所述数据通道中，并且耦接到所述中心缓冲器以从所述中心缓冲器接收所述加密的数据访问命令，从而在所述加密的数据访问命令的控制下所述主控制器与所述存储模块经由包括所述数据缓冲器的数据通道交互数据。

7.根据权利要求6所述的存储器控制器，其特征在于，所述数据缓冲器包括数据处理模块，所述数据处理模块具有预定数据加密算法和预定数据解密算法中的至少一个；

所述数据处理模块用于从所述主控制器或所述存储模块接收数据，以所述预定数据加密算法对所述数据进行加密处理，并且将加密的数据发送给所述主控制器或所述存储模块；或者

所述数据处理模块用于从所述主控制器或所述存储模块接收加密的数据，以所述预定数据解密算法对所述加密的数据进行解密处理，并且将解密的数据发送给所述主控制器或所述存储模块。

8.根据权利要求7所述的存储器控制器，其特征在于，所述数据处理模块具有预定数据加密算法和预定数据解密算法；

所述数据处理模块用于从所述主控制器接收预加密的数据，以所述预定数据解密算法对所述预加密的数据进行解密处理，之后进一步以所述预定数据加密算法对解密的数据进行加密处理，并且将加密的数据发送给所述存储模块。

9.根据权利要求7所述的存储器控制器，其特征在于，所述中心缓冲器与所述数据缓冲器通过数据缓冲器控制总线相互耦接，所述数据处理模块通过所述数据缓冲器控制总线接收算法配置命令，其中所述算法配置命令用于对所述预定数据加密算法和所述预定数据解密算法中的至少一个进行配置。

10.根据权利要求7所述的存储器控制器，其特征在于，所述数据处理模块中的所述预定数据加密算法和所述预定数据解密算法是在所述存储器控制器启动时设置的。

11.根据权利要求1所述的存储器控制器，其特征在于，所述存储模块和所述存储器控制器符合JEDEC双倍速率同步动态随机存取存储器标准，所述中心缓冲器被集成在寄存时钟驱动器中。

12.一种存储器控制器，其耦接在存储模块与主控制器之间以控制所述主控制器对所述存储模块的访问，所述存储器控制器包括：

中心缓冲器，其耦接到所述主控制器，用于从所述主控制器接收数据访问命令，并且耦接到所述存储模块，用于向所述存储模块提供数据访问命令；

数据缓冲器，其耦接到所述中心缓冲器，用于从所述中心缓冲器接收所述数据访问命令，并且耦接在所述主控制器与所述存储模块之间，用于在所述数据访问命令的控制下在所述主控制器与所述存储模块之间交互数据；以及

其中，所述数据缓冲器包括数据处理模块，所述数据处理模块具有预定数据加密算法和预定数据解密算法中的至少一个；

所述数据处理模块用于从所述主控制器或所述存储模块接收数据，以所述预定数据加密算法对所述数据进行加密处理，并且将加密的数据发送给所述主控制器或所述存储模块；或者

所述数据处理模块用于从所述主控制器或所述存储模块接收加密的数据，以所述预定数据解密算法对所述加密的数据进行解密处理，并且将解密的数据发送给所述主控制器或所述存储模块。

13.根据权利要求12所述的存储器控制器，其特征在于，所述数据处理模块具有预定数据加密算法和预定数据解密算法；

所述数据处理模块用于从所述主控制器接收预加密的数据，以所述预定数据解密算法对所述预加密的数据进行解密处理，之后进一步以所述预定数据加密算法对解密的数据进行加密处理，并且将加密的数据发送给所述存储模块。

14.根据权利要求12所述的存储器控制器，其特征在于，所述中心缓冲器与所述数据缓冲器通过数据缓冲器控制总线相互耦接，所述数据处理模块通过所述数据缓冲器控制总线接收算法配置命令，其中所述算法配置命令用于对所述预定数据加密算法和所述预定数据解密算法中的至少一个进行配置。

15.根据权利要求12所述的存储器控制器，其特征在于，所述数据处理模块中的所述预定数据加密算法和所述预定数据解密算法是在所述存储器控制器启动时设置的。

16.一种存储器，包括根据权利要求1至15中任一项所述的存储器控制器和存储模块。

17.一种计算机系统，包括根据权利要求16所述的存储器。

18.一种用于对存储模块进行访问控制的方法，所述存储模块通过存储器控制器耦接到主控制器，并且通过数据通道耦接到所述主控制器，所述存储器控制器包括具有访问命令处理模块的中心缓冲器，其中所述访问命令处理模块具有用于对数据访问命令进行加密处理的预定命令加密算法；所述方法包括：

由所述中心缓冲器接收数据访问命令；

由所述中心缓冲器对所述数据访问命令进行加密处理以生成所述加密的数据访问命令；

由所述中心缓冲器将所述加密的数据访问命令提供给所述存储模块；以及

经由所述数据通道根据所述加密的数据访问命令在所述主控制器与所述存储模块之间交互数据。

19.根据权利要求18所述的方法，其特征在于，所述数据通道中耦接有数据缓冲器。

20.根据权利要求18所述的方法，其特征在于，所述数据访问命令和所述加密的数据访问命令包括各自的访问地址，所述加密处理使得所述加密的数据访问命令中包括的访问地址不同于所述数据访问命令中包括的访问地址。

21.根据权利要求18所述的方法，其特征在于，所述访问命令处理模块中的所述预定命令加密算法是在所述存储器控制器启动时设置的。

22.根据权利要求18所述的方法，其特征在于，所述访问命令处理模块还具有预定命令解密算法，所述中心缓冲器接收的数据访问命令是预加密的数据访问命令，所述方法还包括：

在由所述中心缓冲器对所述数据访问命令进行加密处理以生成所述加密的数据访问命令的步骤之前，由所述中心缓冲器以所述预定命令解密算法对所述预加密的数据访问命令进行解密处理。

23.一种用于对存储模块进行访问控制的方法，所述存储模块通过存储器控制器耦接到主控制器，所述存储器控制器包括中心缓冲器以及具有数据处理模块的数据缓冲器，其中所述数据处理模块具有预定数据加密算法和预定数据解密算法中的至少一个；所述方法包括：

由所述中心缓冲器接收数据访问命令；

根据所述数据访问命令，所述中心缓冲器控制所述数据缓冲器从所述主控制器或所述存储模块接收数据，由所述数据处理模块以所述预定数据加密算法对所述数据进行加密处理，并且将加密的数据发送给所述主控制器或所述存储模块；或者

根据所述数据访问命令，所述中心缓冲器控制所述数据缓冲器从所述主控制器或所述存储模块接收加密的数据，由所述数据处理模块以所述预定数据解密算法对所述加密的数据进行解密处理，并且将解密的数据发送给所述主控制器或所述存储模块。

24.根据权利要求23所述的方法，其特征在于，在将解密的数据发送给所述主控制器或所述存储模块的步骤之前，所述方法还包括：

对所述解密的数据以所述预定数据加密算法进行加密处理，并且之后将加密的数据发送给所述主控制器或所述存储模块。

25.根据权利要求23所述的方法，其特征在于，所述数据处理模块中的所述预定数据加密算法和所述预定数据解密算法是在所述存储器控制器启动时设置的。