CN119988004B - 任务分配方法、装置、电子设备、存储介质和芯片 - Google Patents

Abstract

本申请提出一种任务分配方法、装置、电子设备、存储介质和芯片，其中，方法包括：对待处理数据进行分段处理，得到至少一个分段数据，根据哈希模块与处理器之间的哈希运算速率比，以及根据各分段数据的哈希运算次数，将各分段数据的哈希处理任务分配给哈希模块和/或处理器，通过基于哈希模块和处理器之间的哈希运算速率比进行任务分配，可以精准地将哈希处理任务分配给哈希模块和/或处理器，确保它们各自承载的任务量与自身的运算速率相匹配，这种分配方式不仅实现了任务分配的均衡，还最大限度地发挥了哈希模块和处理器的运算能力，从而显著提升了处理效率。

Description

任务分配方法、装置、电子设备、存储介质和芯片

技术领域

本申请涉及计算机技术领域，尤其涉及一种任务分配方法、装置、电子设备、存储介质和芯片。

背景技术

Leighton-Micali签名(Leighton-Micali Signature，LMS)是基于哈希的签名方案(Hash-Based Signature，HBS)中最具代表性的方案之一。其在签名和验签场景下需要对待签名数据的每个分段数据进行多次哈希运算，但由于每个分段数据的哈希运算次数可能相同也可能不同，如果单纯按照分段数据的数量，对分段数据的哈希处理任务进行分配，存在任务分配不均衡的问题。

发明内容

本申请旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本申请提出一种任务分配方法、装置、电子设备、存储介质和芯片，以实现任务分配均衡的同时，充分利用哈希模块和处理器的运算能力，提升处理效率。

本申请一方面实施例提出了一种任务分配方法，包括：

对待处理数据进行分段处理，得到至少一个分段数据；

根据哈希模块与处理器之间的哈希运算速率比，以及根据各所述分段数据的哈希运算次数，将各所述分段数据的哈希处理任务分配给所述哈希模块和/或所述处理器。

本申请另一方面实施例提出了一种任务分配装置，包括：

分段模块，用于对待处理数据进行分段处理，得到至少一个分段数据；

分配模块，用于根据哈希模块与处理器之间的哈希运算速率比，以及根据各所述分段数据的哈希运算次数，将各所述分段数据的哈希处理任务分配给所述哈希模块和/或所述处理器。

本申请另一方面实施例提出了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时，实现如前述一方面所述的方法。

本申请另一方面实施例提出了一种非临时性计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如前述一方面所述的方法。

本申请另一方面实施例提出了一种芯片，包括处理电路，所述处理电路用于实现前述一方面所述的方法。

本申请另一方面实施例提出了一种计算机程序产品，包括计算机程序或指令，所述计算机程序或指令被处理器执行时，实现如前述一方面所述的方法。

本申请提出的任务分配方法、装置、电子设备、存储介质和芯片，对待处理数据进行分段处理，得到至少一个分段数据，根据哈希模块与处理器之间的哈希运算速率比，以及根据各分段数据的哈希运算次数，将各分段数据的哈希处理任务分配给哈希模块和/或处理器，通过基于哈希模块和处理器之间的哈希运算速率比进行任务分配，可以精准地将哈希处理任务分配给哈希模块和/或处理器，确保它们各自承载的任务量与自身的运算速率相匹配，这种分配方式不仅实现了任务分配的均衡，还最大限度地发挥了哈希模块和处理器的运算能力，从而显著提升了处理效率。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种任务分配方法的流程示意图；

图2为本申请实施例提供的另一种任务分配方法的流程示意图；

图3为本申请实施例提供的另一种任务分配方法的流程示意图；

图4为本申请实施例提供的另一种任务分配方法的流程示意图；

图5为本申请实施例提供的一种任务分配装置的结构示意图；

图6为本申请实施例提供的一种电子设备的结构示意图；

图7是本申请实施例提出的一种芯片的结构示意图。

具体实施方式

下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。

在现代计算机技术中，系统安全是一项关键特性，其中，密码学算法又是安全领域的核心技术，对保证系统和用户数据的真实性、完整性和机密性起到关键作用。密码学算法通过复杂的数学运算和逻辑设计，为数据提供加密、解密、签名和验证等安全服务。

当前广泛应用于数字签名认证的安全算法包括ECDSA(Elliptic Curve DigitalSignature Algorithm，椭圆曲线数字签名算法)、RSAPSS(RSA(Rivest-Shamir-Adleman，一种非对称加密算法)Probabilistic Signature Scheme，RSA概率签名方案)，这些公钥密码学算法的安全性基于公认的数学难题。例如，ECDSA的安全性基于离散椭圆曲线对数问题的难解性，而RSA则基于大整数因数分解问题的复杂性。

然而，随着量子计算技术的飞速发展，传统的密码学算法的安全性受到了严峻挑战。基于大整数因式分解困难与计算离散对数困难的密码学算法在量子计算机的辅助下变得不再安全。例如，shor量子算法，可以将上述数学难题在多项式时间内破解，因而上述算法认为在量子计算时代后不再安全。

相关技术中，哈希算法在对抗量子攻击时能起到明显作用，LMS是基于哈希的签名方案(HBS)中最具代表性的方案之一。其在签名和验签场景下需要对待签名数据的每个分段数据进行多次哈希运算，但由于每个分段数据的哈希运算次数可能相同也可能不同，如果单纯按照分段数据的数量，对分段数据的哈希处理任务进行分配，存在任务分配不均衡的问题。而且，LMS方案中所有的运算大多都由硬件模块实现，没有发挥处理器的运算能力。

因此本申请提出了一种任务分配方法，对待处理数据进行分段处理，得到至少一个分段数据，根据哈希模块与处理器之间的哈希运算速率比，以及根据各分段数据的哈希运算次数，将各分段数据的哈希处理任务分配给哈希模块和/或处理器，通过基于哈希模块和处理器之间的哈希运算速率比进行任务分配，可以精准地将哈希处理任务分配给哈希模块和/或处理器，确保它们各自承载的任务量与自身的运算速率相匹配，这种分配方式不仅实现了任务分配的均衡，还最大限度地发挥了哈希模块和处理器的运算能力，从而显著提升了处理效率。

下面参考附图描述本申请实施例的任务分配方法、装置、电子设备、存储介质和芯片。

图1为本申请实施例提供的一种任务分配方法的流程示意图。

本申请实施例的任务分配方法的执行主体为任务分配装置，该任务分配装置可以应用于任一电子设备中，以使该电子设备可以执行任务分配功能。

其中，电子设备可以为任一具有计算能力的设备，例如可以为移动终端，移动终端例如可以为手机、平板电脑、个人数字助理、穿戴式设备等具有各种操作系统、触摸屏和/或显示屏的硬件设备。

本申请实施例的任务分配方法的执行主体也可以为芯片。

其中，芯片，包括即神经网络处理器NPU、中央处理单元(Central ProcessingUnit，CPU)、专用集成电路(Application-Specific Integrated Circuit，ASIC)、微处理器(Digital Signal Processor，DSP)、现场可编程门阵列(Field-Programmable GateArray，FPGA)、片上系统(System On AChip，SOC)、精简指令集计算机RISC(ReducedInstruction Set Computer，精简指令集计算机)等，此处不一一列举。

如图1所示，该方法可以包括以下步骤：

步骤101，对待处理数据进行分段处理，得到至少一个分段数据。

其中，待处理数据可以是任意形式的数据，包括但不限于文本数据、图像数据、数值数据等。

本实施例中，通过将待处理数据进行分段处理，可实现将待处理数据分割为至少一个分段数据，从而允许并行处理各分段数据，提高处理效率。

其中，分段的大小和数量可以基于多种影响因素确定，包括但不限于待处理数据的性质、处理需求等。

作为一种示例，对于文本数据，如一篇长文章或大量日志记录等，分段的大小和数量可以基于文本的结构和内容确定。例如，如果文章是按段落组织的，那么每个段落可以作为一个分段，此外，如果文本包含大量关键词或需要频繁搜索的内容，则可以将文本分割成更小的单元。对于图像数据，分段的大小和数量可以基于图像的分辨率和特征确定。例如，在处理高分辨率图像时，可以将图像分割成多个较小的区域(如图像块)，此外，如果图像包含多个对象或场景，则可以根据对象的边界或场景的变化来分割图像。

作为另一种示例，为了满足实时性的处理需求，可以将待处理数据分割成较小的分段，以便快速处理。或者，为了满足准确性的处理需求，可以将待处理数据分割成更小的分段，以减少误差和提高准确性，例如，当待处理数据为金融领域的交易数据时，为了满足准确性的处理需求，可以将交易数据分割成更小的时间段(如分钟级别)。

步骤102，根据哈希模块与处理器之间的哈希运算速率比，以及根据各分段数据的哈希运算次数，将各分段数据的哈希处理任务分配给哈希模块和/或处理器。

其中，哈希模块与处理器之间的哈希运算速率比是哈希模块的哈希运算速率与处理器的哈希运算速率之间的比值，哈希模块的哈希运算速率和处理器的哈希运算速率分别表示两者在单位时间内能够完成的哈希运算次数。

其中，哈希模块是当前系统架构外挂的哈希模块。当前系统架构是指当前正在运行或即将运行的软件或硬件环境的整体结构，包括操作系统、硬件设备、中间件、应用程序等各个组成部分。外挂是指在系统外部或原有系统基础上添加或集成额外的组件、模块或设备，以增强或扩展系统的功能。

作为一种示例，可以设置当前系统外挂n个哈希模块，即在当前的系统架构中，额外添加或集成n个哈希模块以增强或扩展系统的哈希运算能力。

其中，哈希模块的数量可以根据实际硬件和软件情况进行自适应配置。

相较于LMS方案中硬件模块的数量大多是固定的，针对LMS参数集中多种参数类型，必然存在某种参数类型下部分硬件模块在空转的情况，例如，假设使用了34个哈希模块，34个哈希模块仅刚好对应LMOTS_SHA256_N32_W8这一参数类型的情况，对于其他的参数类型如LMOTS_SHA256_N32_W1，此时p＝265，最后一轮会有27个哈希模块在空转，存在额外功耗开销，本申请实施例中通过根据实际硬件和软件情况进行自适应配置哈希模块的数量，能有效减少哈希模块的空转，降低硬件成本和功耗。

其中，每个分段数据的哈希运算次数可能相同可能不同，本实施例中对此不做限制。

本实施例中，通过根据哈希模块与处理器之间的哈希运算速率比和各分段数据的哈希运算次数，对各分段数据进行任务分配，可以确保哈希模块和处理器在处理哈希运算时各自承担与其运算速率相匹配的任务量，实现任务分配均衡的同时，能够充分利用哈希模块和处理器的运算能力，提升处理效率。

作为一种示例，假设哈希模块与处理器之间的哈希运算速率比为1：m，哈希模块和处理器都分配有对应分段数据的哈希处理任务，则可以在每次使能运算前，对每个哈希模块分配m次哈希运算，处理器分配1次哈希运算，然后同时开始运算，由此，处理器结束运算时，各哈希模块也刚好结束运算，相较于只有1个哈希模块执行哈希运算的情况，可节省((n-1)*m+1)/(m*n+1)的运算时间，相较于只有处理器执行哈希运算的情况，可节省(n*m)/(m*n+1)的运算时间。

需要说明的是，任一哈希模块或者处理器分配的哈希处理任务中需要执行的哈希运算次数可以超过其单次执行哈希运算的次数。

作为一种示例，哈希模块1分配有第1个分段数据的哈希处理任务和第2个分段数据的哈希处理任务，其中，第1个分段数据的哈希运算次数是6，第2个分段数据的哈希运算次数是4，哈希模块与处理器之间的哈希运算速率比为1：4，则哈希模块1第一轮执行哈希运算时，只会执行第1个分段数据需要执行的哈希运算次数中的前4次哈希运算，之后轮执行哈希运算时，再继续执行未执行的哈希运算(例如，第二轮执行哈希运算时，执行第1个分段数据需要执行的哈希运算次数中的后2次哈希运算，以及执行第2个分段数据需要执行的哈希运算次数中的前2次哈希运算，依次类推)。

需要说明的是，上述示例中哈希模块1执行哈希运算时是按照一定次序执行的，由此通过明确的次序，可以避免重复处理，确保不遗漏处理。但其也可以不按次序执行，只要能保证全部执行即可。例如，哈希模块1可以在第一轮执行哈希运算时，对第1个分段数据执行4次哈希运算，在第二轮执行哈希运算时，对第2个分段数据执行4次哈希运算，在第三轮执行哈希运算时，对第1个分段数据执行剩余2次哈希运算，或者按照其他无次序的执行方案执行，本实施例中对此不做限制。

在一些实施例中，各分段数据的哈希运算次数采用以下确定过程得到，该确定过程包括：在签名场景下，根据各分段数据和哈希处理的目标参数，采用目标函数确定签名场景下各分段数据的哈希运算次数；或者，在验签场景下，根据签名场景下各分段数据的哈希运算次数和签名场景下哈希处理的目标参数，确定验签场景下各分段数据的哈希运算次数。

作为一种示例，在签名场景下，可以根据w,Q通过公式a＝coef(Q||Cksm(Q),i,w)，计算出签名场景下各分段数据的哈希运算次数(a[0],…,a[p-1])，其中，w是哈希处理的目标参数，w的取值为1,2,4,8；Q是待处理数据，对待处理数据Q进行分段处理，可以得到p-1个分段数据，p的取值与w有关，w＝1，p＝265；w＝2，p＝133；w＝4，p＝67；w＝8，p＝34；i是指第i个分段数据。在验签场景下，可以根据a[0],…,a[p-1]和w，计算出验签场景下各分段数据的哈希运算次数(b[0],…,b[p-1])，其中，b[i]＝2^w-1-a[i]。

本申请实施例的任务分配方法中，对待处理数据进行分段处理，得到至少一个分段数据，根据哈希模块与处理器之间的哈希运算速率比，以及根据各分段数据的哈希运算次数，将各分段数据的哈希处理任务分配给哈希模块和/或处理器，通过基于哈希模块和处理器之间的哈希运算速率比进行任务分配，可以精准地将哈希处理任务分配给哈希模块和/或处理器，确保它们各自承载的任务量与自身的运算速率相匹配，这种分配方式不仅实现了任务分配的均衡，还最大限度地发挥了哈希模块和处理器的运算能力，从而显著提升了处理效率。

基于上述实施例，图2为本申请实施例提供的另一种任务分配方法的流程示意图，说明了如何根据哈希模块与处理器之间的哈希运算速率比，以及根据各分段数据的哈希运算次数，将各分段数据的哈希处理任务分配给哈希模块和/或处理器，如图2所示，该方法包含以下步骤：

步骤201，对待处理数据进行分段处理，得到至少一个分段数据。

其中，步骤201可参照前述实施例中的相关解释说明，原理相同，此处不再赘述。

步骤202，根据哈希运算速率比、哈希模块的数量和各分段数据的哈希运算次数，确定哈希模块的哈希处理条件，其中，哈希处理条件用于指示哈希模块处理哈希处理任务的能力。

其中，哈希模块与处理器之间的哈希运算速率比反映了哈希模块在执行哈希运算时的速率，哈希模块的数量反映了能够并行处理的哈希模块量，各分段数据的哈希运算次数反映了各分段数据的哈希运算量，本实施例中，通过综合考虑哈希模块与处理器之间的哈希运算速率比(反映哈希模块的处理速度)、哈希模块的数量(决定并行处理能力)和各分段数据的哈希运算次数(体现数据处理的实际需求)，确定哈希模块的哈希处理条件，可使得确定的哈希处理条件更为精准、合理，能够更准确地指示哈希模块处理哈希处理任务的能力，为后续的任务分配提供有力依据。

步骤203，根据各分段数据的哈希运算次数和哈希模块的哈希处理条件，将各分段数据的哈希处理任务分配给哈希模块和/或处理器。

本实施例中，可以根据任务需求(各分段数据的哈希运算次数)和哈希模块处理哈希处理任务的能力(哈希模块的哈希处理条件)，将各分段数据的哈希处理任务均衡地分配给哈希模块和/或处理器，从而确保任务分配的合理性和高效性，避免哈希处理任务集中到某些哈希模块导致过载而未分配哈希处理任务的哈希模块空闲的情况，提高处理效率。

本申请实施例的任务分配方法中，对待处理数据进行分段处理，得到至少一个分段数据，根据哈希运算速率比、哈希模块的数量和各分段数据的哈希运算次数，确定哈希模块的哈希处理条件，其中，哈希处理条件用于指示哈希模块处理哈希处理任务的能力，根据各分段数据的哈希运算次数和哈希模块的哈希处理条件，将各分段数据的哈希处理任务分配给哈希模块和/或处理器。通过综合考虑哈希模块与处理器之间的哈希运算速率比、哈希模块的数量和各分段数据的哈希运算次数，可以更加精准地确定哈希模块的哈希处理条件，从而基于哈希模块处理哈希处理任务的能力(哈希处理条件)和任务需求(各分段数据的哈希运算次数)进行任务分配，能有效确保任务分配的合理性和高效性，避免哈希处理任务集中到某些哈希模块导致过载而未分配哈希处理任务的哈希模块空闲的情况，提高处理效率。

基于上述实施例，图3为本申请实施例提供的另一种任务分配方法的流程示意图，说明了如何根据各分段数据的哈希运算次数和哈希模块的哈希处理条件，将各分段数据的哈希处理任务分配给哈希模块和/或处理器，如图3所示，该方法包含以下步骤：

步骤301，对待处理数据进行分段处理，得到至少一个分段数据。

步骤302，根据哈希运算速率比、哈希模块的数量和各分段数据的哈希运算次数，确定哈希模块的哈希处理条件，其中，哈希处理条件用于指示哈希模块处理哈希处理任务的能力。

其中，步骤301至步骤302可参照前述实施例中的相关解释说明，原理相同，此处不再赘述。

步骤303，针对任一哈希模块，根据哈希模块的哈希处理条件，从至少一个分段数据中确定对应哈希模块的目标分段数据，其中，目标分段数据的哈希运算次数的累加值满足对应哈希模块的哈希处理条件。

本实施例中，可以针对任一哈希模块，根据哈希模块的哈希处理条件，从至少一个分段数据中选择部分分段数据，计算这部分分段数据的哈希运算次数的累加值，并判断累加值是否满足对应哈希模块的哈希处理条件，若满足，则可以确定这部分分段数据为对应哈希模块的目标分段数据，若不满足，则可以再选择至少一个分段数据并重新进行累加，判断重新累加后的累加值是否满足对应哈希模块的哈希处理条件，以此类推。

其中，从至少一个分段数据中选择部分分段数据可以按照一定次序进行选择，也可以随机进行选择，本实施例中对此不做限制。

作为一种可能的实现方式，各分段数据依据在待处理数据中的顺序排序，可以针对任一哈希模块，获取未分配的分段数据的排序，依据排序，将未分配的分段数据的哈希运算次数逐个累加，并确定每次累加后的累加值是否满足哈希模块的哈希处理条件，在任意一次累加后的累加值满足哈希模块的哈希处理条件的情况下，将累加值对应的至少一个分段数据作为目标分段数据。

作为一种示例，假设各分段数据为y[0],…,y[p-1]，各分段数据的哈希运算次数为a[0],…,a[p-1]，其中，a[0]是分段数据y[0]的哈希运算次数，a[1]是分段数据y[1]的哈希运算次数，以此类推，假设针对哈希模块1，获取的未分配的分段数据的排序为y[0],…,y[p-1]，则可以依据该排序，将未分配的分段数据的哈希运算次数逐个累加，并确定每次累加后的累加值是否满足哈希模块的哈希处理条件，即首先将a[0]与a[1]相加，判断累加值是否满足哈希模块的哈希处理条件，若满足，则a[0]与a[1]即为哈希模块1的目标分段数据，若不满足，则接着将a[0]、a[1]与a[2]相加，判断累加值是否满足哈希模块的哈希处理条件，以此类推。

步骤304，将各目标分段数据的哈希处理任务分配给对应的哈希模块，将未分配给任一哈希模块的分段数据的哈希处理任务分配给处理器。

本实施例中，通过将每个哈希模块对应的目标分段数据的哈希处理任务分配给对应的哈希模块，以及将未分配给任一哈希模块的分段数据的哈希处理任务分配给处理器，由此，每个哈希模块和/或处理器都能在其运算速率允许的范围内处理适量的任务，从而最大化资源利用率。

本申请实施例的任务分配方法中，对待处理数据进行分段处理，得到至少一个分段数据，根据哈希运算速率比、哈希模块的数量和各分段数据的哈希运算次数，确定哈希模块的哈希处理条件，其中，哈希处理条件用于指示哈希模块处理哈希处理任务的能力，针对任一哈希模块，根据哈希模块的哈希处理条件，从至少一个分段数据中确定对应哈希处理模块的目标分段数据，其中，目标分段数据的哈希运算次数的累加值满足对应哈希模块的哈希处理条件，将各目标分段数据的哈希处理任务分配给对应的哈希模块，将未分配给任一哈希模块的分段数据的哈希处理任务分配给处理器。通过将每个哈希模块对应的目标分段数据的哈希处理任务精确地分配给对应的哈希模块，同时确保未分配的任务能够被处理器有效接手，实现了哈希处理任务的相对均衡分配，使得每个哈希模块和/或处理器都能以接近其最大运算速率的速度运行，从而显著提高了处理效率。

基于上述实施例，图4为本申请实施例提供的另一种任务分配方法的流程示意图，说明了如何根据哈希运算速率比、哈希模块的数量和各分段数据的哈希运算次数，确定哈希模块的哈希处理条件，如图4所示，该方法包含以下步骤：

步骤401，对待处理数据进行分段处理，得到至少一个分段数据。

其中，步骤401可参照前述实施例中的相关解释说明，原理相同，此处不再赘述。

步骤402，将各分段数据的哈希运算次数进行累加，得到哈希次数累加和。

步骤403，根据哈希次数累加和、哈希运算速率比和哈希模块的数量，确定目标指标，其中，目标指标用于指示哈希模块和处理器处理哈希运算的总效率。

作为一种可能的实现方式，根据哈希运算速率比和哈希模块的数量，确定哈希处理量，其中，哈希处理量用于指示哈希模块和处理器的哈希处理总量；将哈希次数累加和与哈希处理量之间的比值确定为目标指标。

可选地，确定哈希处理量的过程可以采用如下实现方式：根据哈希运算速率比，确定哈希模块的相对哈希运算速率和处理器的相对哈希运算速率；将哈希模块的数量与哈希模块的相对哈希运算速率相乘，得到哈希模块的哈希处理量；将哈希模块的哈希处理量与处理器的相对哈希运算速率之和确定为哈希处理量。

作为一种示例，假设哈希模块与处理器之间的哈希运算速率比是1：m，则哈希模块的相对哈希运算速率是m，处理器的相对哈希运算速率是1。类似地，假设哈希模块与处理器之间的哈希运算速率比是2：3，则哈希模块的相对哈希运算速率是3，处理器的相对哈希运算速率是2。

需要说明的是，由于处理器只有一个，因此处理器的哈希处理量是处理器的相对哈希运算速率与1的乘积，从而将哈希模块的哈希处理量与处理器的相对哈希运算速率相加也能得到用于指示哈希模块和处理器的哈希处理总量的哈希处理量。

步骤404，根据目标指标和哈希运算速率比，确定哈希模块的哈希处理条件。

作为一种可能的实现方式，根据哈希运算速率比，确定哈希模块的相对哈希运算速率和处理器的相对哈希运算速率；根据目标指标与哈希模块的相对哈希运算速率之间的乘积，确定哈希模块的哈希处理条件。

作为一种示例，可以将大于等于目标指标与哈希模块的相对哈希运算速率之间的乘积确定为哈希模块的哈希处理条件。

需要说明的是，由于目标指标用于指示哈希模块和处理器处理哈希运算的总效率，哈希模块的哈希处理条件是目标指标与哈希模块的相对哈希运算速率之间的乘积，因此，本实施例中，确定的哈希模块的哈希处理条件用于指示哈希模块和处理器共同工作的情况下哈希模块处理哈希处理任务的能力。而且，本实施例中，每个哈希模块的哈希处理条件是相同的。

作为一种示例，假设哈希模块与处理器之间的哈希运算速率比为1：m，哈希次数累加和用sum表示，哈希模块的数量为n，则可以根据哈希模块与处理器之间的哈希运算速率比(1：m)，确定哈希模块的相对哈希运算速率是m，处理器的相对哈希运算速率是1，从而可以将哈希模块的数量(n)与哈希模块的相对哈希运算速率(m)相乘，得到哈希模块的哈希处理量(n*m)，之后，将哈希模块的哈希处理量(n*m)与处理器的相对哈希运算速率(1)之和确定为哈希处理量(n*m+1)，再之后，将哈希次数累加和(sum)与哈希处理量(n*m+1)之间的比值确定为目标指标最后，将大于等于目标指标与哈希模块的相对哈希运算速率(m)之间的乘积确定为哈希模块的哈希处理条件

步骤405，根据各分段数据的哈希运算次数和哈希模块的哈希处理条件，将各分段数据的哈希处理任务分配给哈希模块和/或处理器。

其中，步骤405可参照前述实施例中的相关解释说明，原理相同，此处不再赘述。

本申请实施例的任务分配方法中，对待处理数据进行分段处理，得到至少一个分段数据，将各分段数据的哈希运算次数进行累加，得到哈希次数累加和，根据哈希次数累加和、哈希运算速率比和哈希模块的数量，确定目标指标，其中，目标指标用于指示哈希模块和处理器处理哈希运算的总效率，根据目标指标和哈希运算速率比，确定哈希模块的哈希处理条件，根据各分段数据的哈希运算次数和哈希模块的哈希处理条件，将各分段数据的哈希处理任务分配给哈希模块和/或处理器。通过确定哈希模块和处理器处理哈希运算的总效率。通过累加各分段数据的哈希运算次数，能够更准确地了解待处理数据的哈希运算需求，通过确定目标指标，能够全面评估哈希模块和处理器处理哈希运算的总效率，之后基于目标指标和哈希运算速率比确定哈希模块的哈希处理条件，可使得确定的哈希处理条件更为精准、合理，能够更准确地指示哈希模块处理哈希处理任务的能力。

为了清楚说明上述实施例，现举例进行说明。

假设当前系统外挂了n个哈希模块，哈希模块和处理器(例如cpu软件)哈希运算速率比例为1：m。任务分配流程如下：

1、根据w,Q通过公式a＝coef(Q||Cksm(Q),i,w)，计算出a[0],…,a[p-1]。

在签名场景下，可以根据w,Q通过公式a＝coef(Q||Cksm(Q),i,w)，计算出签名场景下各分段数据的哈希运算次数(a[0],…,a[p-1])，其中，w是哈希处理的目标参数，w的取值为1,2,4,8；Q是待处理数据，对待处理数据Q进行分段处理，可以得到p-1个分段数据，p的取值与w有关，w＝1，p＝265；w＝2，p＝133；w＝4，p＝67；w＝8，p＝34；i是指第i个分段数据。

2、签名时，计算出a[0],…,a[p-1]的总和记为sum(a)。

3、验签时，计算出b[0],…,b[p-1]，其中，b[i]＝2^w-1-a[i]，计算出sum(b)。

4、计算目标指标其中，签名场景下，sum＝sum(a)；验签场景下，sum＝sum(b)。

5、任务分配：签名场景下，将数组a进行累加；验签场景下，将数组b进行累加。每次累加后，判断累加值是否满足大于等于m*ret，满足则将满足的累加值对应的分段数据的哈希处理任务分配给哈希模块1，即当累加值a[0]+…+a[i]满足大于等于m*ret时，将a[0],…,a[i]对应的分段数据的哈希处理任务分配给哈希模块1，之后，对数组a中a[i]之后的数据进行累加，每次累加后，判断累加值是否满足大于等于m*ret，满足则将满足的累加值对应的分段数据的哈希处理任务分配给哈希模块2，即当累加值a[i+1]+…+a[i+j]满足大于等于m*ret时，将a[[i+1],…,a[i+j]对应的分段数据的哈希处理任务分配给哈希模块2，以此类推，直到每个哈希模块都分配到哈希处理任务后，将余下的分段数据的哈希处理任务交给cpu使用软件进行哈希计算。

其中，每次使能运算前，每个哈希模块分配m次哈希任务，cpu分配1次哈希任务，二者同时开始运算，软件结束运算时，硬件也刚好结束运算。

上述方案基于LM-OTS签名验签原理特性，可适用于嵌入式、服务器等各种采用了LMS、LM-OTS数字签名验签的场景。上述方案存在以下有益效果：

1、针对LM-OTS签名验签场景，实现了并行计算加速，相比单纯密钥生成场景更具通用性。

2、可以根据实际硬件和软件情况进行自适应配置，在签名验签时减少了哈希模块的空转，降低了硬件成本和功耗。即可以适应不同数量的哈希模块，不需要过多的硬件模块。

3、根据哈希模块和cpu软件哈希的运算速率，实现负载均衡，保证效率最大化。

4、采用硬件哈希模块和cpu软件哈希运算同时进行，充分发挥全部运算能力。相对于只有1个哈希模块的场景，上述方案可节省((n-1)*m+1)/(m*n+1)的时间。相对于只有cpu使用软件做哈希的场景，上述方案可节省(n*m)/(m*n+1)的时间。

为了实现上述实施例，本申请实施例还提出一种任务分配装置。

图5为本申请实施例提供的一种任务分配装置的结构示意图。

如图5所示，该装置可以包括：

分段模块51，用于对待处理数据进行分段处理，得到至少一个分段数据；

分配模块52，用于根据哈希模块与处理器之间的哈希运算速率比，以及根据各所述分段数据的哈希运算次数，将各所述分段数据的哈希处理任务分配给所述哈希模块和/或所述处理器。

进一步，在本申请实施例的一种实现方式中，分配模块52，包括：

确定单元，用于根据所述哈希运算速率比、所述哈希模块的数量和各所述分段数据的哈希运算次数，确定所述哈希模块的哈希处理条件，其中，所述哈希处理条件用于指示所述哈希模块处理哈希处理任务的能力；

分配单元，用于根据各所述分段数据的哈希运算次数和所述哈希模块的哈希处理条件，将各所述分段数据的哈希处理任务分配给所述哈希模块和/或所述处理器。

进一步，在本申请实施例的一种实现方式中，分配单元，还用于：

针对任一所述哈希模块，根据所述哈希模块的哈希处理条件，从所述至少一个分段数据中确定对应哈希模块的目标分段数据，其中，所述目标分段数据的哈希运算次数的累加值满足对应哈希模块的哈希处理条件；

将各所述目标分段数据的哈希处理任务分配给对应的哈希模块，将未分配给任一哈希模块的分段数据的哈希处理任务分配给所述处理器。

进一步，在本申请实施例的一种实现方式中，各所述分段数据依据在所述待处理数据中的顺序排序；

分配单元，还用于：

针对任一所述哈希模块，获取未分配的分段数据的排序；

依据所述排序，将未分配的分段数据的哈希运算次数逐个累加，并确定每次累加后的累加值是否满足所述哈希模块的哈希处理条件；

在任意一次累加后的累加值满足所述哈希模块的哈希处理条件的情况下，将所述累加值对应的至少一个分段数据作为所述目标分段数据。

进一步，在本申请实施例的一种实现方式中，确定单元，还用于：

将各所述分段数据的哈希运算次数进行累加，得到哈希次数累加和；

根据所述哈希次数累加和、所述哈希运算速率比和所述哈希模块的数量，确定目标指标，其中，所述目标指标用于指示所述哈希模块和所述处理器处理哈希运算的总效率；

根据所述目标指标和所述哈希运算速率比，确定所述哈希模块的哈希处理条件。

进一步，在本申请实施例的一种实现方式中，确定单元，还用于：

根据所述哈希运算速率比和所述哈希模块的数量，确定哈希处理量，其中，所述哈希处理量用于指示所述哈希模块和所述处理器的哈希处理总量；

将所述哈希次数累加和与所述哈希处理量之间的比值确定为所述目标指标。

进一步，在本申请实施例的一种实现方式中，确定单元，还用于：

根据所述哈希运算速率比，确定所述哈希模块的相对哈希运算速率和所述处理器的相对哈希运算速率；

将所述哈希模块的数量与所述哈希模块的相对哈希运算速率相乘，得到所述哈希模块的哈希处理量；

将所述哈希模块的哈希处理量与所述处理器的相对哈希运算速率之和确定为所述哈希处理量。

进一步，在本申请实施例的一种实现方式中，确定单元，还用于：

根据所述哈希运算速率比，确定所述哈希模块的相对哈希运算速率和所述处理器的相对哈希运算速率；

根据所述目标指标与所述哈希模块的相对哈希运算速率之间的乘积，确定所述哈希模块的哈希处理条件。

进一步，在本申请实施例的一种实现方式中，上述装置还包括：

确定模块，用于在签名场景下，根据各所述分段数据和哈希处理的目标参数，采用目标函数确定签名场景下各所述分段数据的哈希运算次数；

或者，

在验签场景下，根据签名场景下各所述分段数据的哈希运算次数和签名场景下哈希处理的目标参数，确定验签场景下各所述分段数据的哈希运算次数。

需要说明的是，前述对方法实施例的解释说明也适用于该实施例的装置，此处不再赘述。

本申请实施例的任务分配装置中，对待处理数据进行分段处理，得到至少一个分段数据，根据哈希模块与处理器之间的哈希运算速率比，以及根据各分段数据的哈希运算次数，将各分段数据的哈希处理任务分配给哈希模块和/或处理器，通过基于哈希模块和处理器之间的哈希运算速率比进行任务分配，可以精准地将哈希处理任务分配给哈希模块和/或处理器，确保它们各自承载的任务量与自身的运算速率相匹配，这种分配方式不仅实现了任务分配的均衡，还最大限度地发挥了哈希模块和处理器的运算能力，从而显著提升了处理效率。

为了实现上述实施例，本申请还提出一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时，实现如前述方法实施例所述的方法。

为了实现上述实施例，本申请还提出一种非临时性计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时，实现如前述方法实施例所述的方法。

为了实现上述实施例，本申请还提出一种芯片，包括处理电路，所述处理电路用于实现如前述方法实施例所述的方法。

为了实现上述实施例，本申请还提出一种计算机程序产品，包括计算机程序或指令，所述计算机程序或指令被处理器执行时，实现如前述方法实施例所述的方法。

图6为本申请实施例提供的一种电子设备的结构示意图。例如，电子设备800可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。

参照图6，电子设备800可以包括以下一个或多个组件：处理组件802，存储器804，电力组件806，多媒体组件808，音频组件810，输入/输出(I/O)接口812，传感器组件814，以及通信组件816。

处理组件802通常控制电子设备800的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件802可以包括一个或多个模块，便于处理组件802和其他组件之间的交互。例如，处理组件802可以包括多媒体模块，以方便多媒体组件808和处理组件802之间的交互。

存储器804被配置为存储各种类型的数据以支持在电子设备800的操作。这些数据的示例包括用于在电子设备800上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。

电力组件806为电子设备800的各种组件提供电力。电力组件806可以包括电源管理系统，一个或多个电源，及其他与为电子设备800生成、管理和分配电力相关联的组件。

多媒体组件808包括在所述电子设备800和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件808包括一个前置摄像头和/或后置摄像头。当电子设备800处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。

音频组件810被配置为输出和/或输入音频信号。例如，音频组件810包括一个麦克风(MIC)，当电子设备800处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中，音频组件810还包括一个扬声器，用于输出音频信号。

I/O接口812为处理组件802和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。

传感器组件814包括一个或多个传感器，用于为电子设备800提供各个方面的状态评估。例如，传感器组件814可以检测到电子设备800的打开/关闭状态，组件的相对定位，例如所述组件为电子设备800的显示器和小键盘，传感器组件814还可以检测电子设备800或电子设备800一个组件的位置改变，用户与电子设备800接触的存在或不存在，电子设备800方位或加速/减速和电子设备800的温度变化。传感器组件814可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件814还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。

通信组件816被配置为便于电子设备800和其他设备之间有线或无线方式的通信。电子设备800可以接入基于通信标准的无线网络，如WiFi，4G或5G，或它们的组合。在一个示例性实施例中，通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件816还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。

在示例性实施例中，电子设备800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。

在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器804，上述指令可由电子设备800的处理器820执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。

为了实现上述实施例，本申请还提出一种芯片，包括：芯片包括处理电路，处理电路被配置为执行如前述实施例所提供的方法。

图7为本申请实施例提出的一种芯片的结构示意图。可以参见图7所示的芯片1100的结构示意图，但不限于此。

芯片1100包括处理电路1101，处理电路1101被配置为执行以上任一方法。

在一些实施例中，芯片1100还包括一个或多个接口电路1102。可选地，接口电路1102与存储器1103连接，接口电路1102可以用于从存储器1103或其他装置接收信号，接口电路1102可用于向存储器1103或其他装置发送信号。例如，接口电路1102可读取存储器1103中存储的指令，并将该指令发送给处理电路1101。

在一些实施例中，接口电路1102执行上述方法中的发送和/或接收等通信步骤中的至少一者，处理电路1101执行其他步骤。

在一些实施例中，接口电路、接口、收发管脚、收发器等术语可以相互替换。

在一些实施例中，芯片1100还包括用于存储指令的一个或多个存储器1103。可选地，全部或部分存储器1103可以处于芯片1100之外。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种任务分配方法，其特征在于，包括：

对待处理数据进行分段处理，得到至少一个分段数据；

将各所述分段数据的哈希运算次数进行累加，得到哈希次数累加和；

根据所述哈希次数累加和、哈希模块与处理器之间的哈希运算速率比和所述哈希模块的数量，确定目标指标，其中，所述目标指标用于指示所述哈希模块和所述处理器处理哈希运算的总效率；

根据所述目标指标和所述哈希运算速率比，确定所述哈希模块的哈希处理条件，其中，所述哈希处理条件用于指示所述哈希模块处理哈希处理任务的能力；

根据各所述分段数据的哈希运算次数和所述哈希模块的哈希处理条件，将各所述分段数据的哈希处理任务分配给所述哈希模块和/或所述处理器。

2.如权利要求1所述的方法，其特征在于，所述根据各所述分段数据的哈希运算次数和所述哈希模块的哈希处理条件，将各所述分段数据的哈希处理任务分配给所述哈希模块和/或所述处理器，包括：

针对任一所述哈希模块，根据所述哈希模块的哈希处理条件，从所述至少一个分段数据中确定对应哈希模块的目标分段数据，其中，所述目标分段数据的哈希运算次数的累加值满足对应哈希模块的哈希处理条件；

将各所述目标分段数据的哈希处理任务分配给对应的哈希模块，将未分配给任一哈希模块的分段数据的哈希处理任务分配给所述处理器。

3.如权利要求2所述的方法，其特征在于，各所述分段数据依据在所述待处理数据中的顺序排序；

所述针对任一所述哈希模块，根据所述哈希模块的哈希处理条件，从所述至少一个分段数据中确定对应哈希模块的目标分段数据，包括：

针对任一所述哈希模块，获取未分配的分段数据的排序；

依据所述排序，将未分配的分段数据的哈希运算次数逐个累加，并确定每次累加后的累加值是否满足所述哈希模块的哈希处理条件；

在任意一次累加后的累加值满足所述哈希模块的哈希处理条件的情况下，将所述累加值对应的至少一个分段数据作为所述目标分段数据。

4.如权利要求1所述的方法，其特征在于，所述根据所述哈希次数累加和、所述哈希运算速率比和所述哈希模块的数量，确定目标指标，包括：

根据所述哈希运算速率比和所述哈希模块的数量，确定哈希处理量，其中，所述哈希处理量用于指示所述哈希模块和所述处理器的哈希处理总量；

将所述哈希次数累加和与所述哈希处理量之间的比值确定为所述目标指标。

5.如权利要求4所述的方法，其特征在于，所述根据所述哈希运算速率比和所述哈希模块的数量，确定哈希处理量，包括：

根据所述哈希运算速率比，确定所述哈希模块的相对哈希运算速率和所述处理器的相对哈希运算速率；

将所述哈希模块的数量与所述哈希模块的相对哈希运算速率相乘，得到所述哈希模块的哈希处理量；

将所述哈希模块的哈希处理量与所述处理器的相对哈希运算速率之和确定为所述哈希处理量。

6.如权利要求1所述的方法，其特征在于，所述根据所述目标指标和所述哈希运算速率比，确定所述哈希模块的哈希处理条件，包括：

根据所述哈希运算速率比，确定所述哈希模块的相对哈希运算速率和所述处理器的相对哈希运算速率；

根据所述目标指标与所述哈希模块的相对哈希运算速率之间的乘积，确定所述哈希模块的哈希处理条件。

7.如权利要求1-6中任一项所述的方法，其特征在于，各所述分段数据的哈希运算次数采用以下确定过程得到，所述确定过程包括：

在签名场景下，根据各所述分段数据和哈希处理的目标参数，采用目标函数确定签名场景下各所述分段数据的哈希运算次数；

或者，

在验签场景下，根据签名场景下各所述分段数据的哈希运算次数和签名场景下哈希处理的目标参数，确定验签场景下各所述分段数据的哈希运算次数。

8.一种任务分配装置，其特征在于，包括：

分段模块，用于对待处理数据进行分段处理，得到至少一个分段数据；

分配模块，用于根据哈希模块与处理器之间的哈希运算速率比，以及根据各所述分段数据的哈希运算次数，将各所述分段数据的哈希处理任务分配给所述哈希模块和/或所述处理器；

所述分配模块具体用于：

将各所述分段数据的哈希运算次数进行累加，得到哈希次数累加和；

根据所述哈希次数累加和、所述哈希运算速率比和所述哈希模块的数量，确定目标指标，其中，所述目标指标用于指示所述哈希模块和所述处理器处理哈希运算的总效率；

根据所述目标指标和所述哈希运算速率比，确定所述哈希模块的哈希处理条件，其中，所述哈希处理条件用于指示所述哈希模块处理哈希处理任务的能力；

根据各所述分段数据的哈希运算次数和所述哈希模块的哈希处理条件，将各所述分段数据的哈希处理任务分配给所述哈希模块和/或所述处理器。

9.一种电子设备，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现如权利要求1-7中任一所述的方法。

10.一种非临时性计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7中任一所述的方法。

11.一种芯片，包括处理电路，所述处理电路用于执行时实现权利要求1-7中任一项所述的方法。

12.一种计算机程序产品，其特征在于，包括计算机程序或指令，所述计算机程序或指令被处理器执行时，实现权利要求1-7中任一项所述的方法。