[go: up one dir, main page]

CN1199421C - 具有数据帧优先权管理用以数据传输的网络发送器 - Google Patents

具有数据帧优先权管理用以数据传输的网络发送器 Download PDF

Info

Publication number
CN1199421C
CN1199421C CNB018145094A CN01814509A CN1199421C CN 1199421 C CN1199421 C CN 1199421C CN B018145094 A CNB018145094 A CN B018145094A CN 01814509 A CN01814509 A CN 01814509A CN 1199421 C CN1199421 C CN 1199421C
Authority
CN
China
Prior art keywords
frame
data
priority
circuit
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018145094A
Other languages
English (en)
Other versions
CN1448018A (zh
Inventor
A·伽格
Y·阿查里雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1448018A publication Critical patent/CN1448018A/zh
Application granted granted Critical
Publication of CN1199421C publication Critical patent/CN1199421C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2425—Traffic characterised by specific attributes, e.g. priority or QoS for supporting services specification, e.g. SLA
    • H04L47/2433—Allocation of priorities to traffic types
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

一种用以于网络媒介上传输变换性优先权数据的传输电路。该传输电路包括用以接收与储存数据帧至随机存取内存帧缓冲单元及优先权表格的次电路。该次电路优先权解析机制选择该最高优先权帧，且该次电路帧传输机制通过网络媒介传输该帧至一媒体存取控制器以令该帧生效。

Description

具有数据帧优先权管理用以数据传输的网络发送器
技术领域
本发明涉及网络接口，尤其涉及一种用以优先权化数据帧以于网络媒介上进行数据传输的装置及方法。
背景技术
随着计算机工程与数字信号处理技术的进步，透过通信网路进行符合成本效益的传输数字信息的需求也日益增加。为符合如此的需求，高速封包交换通信网路持续的在发展中。该封包交换通信网路通常具有多元组织不同信息来源至一单一通信信道用以最大化频宽的利用率。举例而言，于一封包交换网络中，计算机数据文件、数字化声音数据以及其它数据内容被编码至传输帧中。每一个数据帧传输于该信道有效时随即被传送至网络媒介上之一远程装置处。
一个伴随前述的网络所生的问题是于传输高峰期间，该网络会变得拥挤。当该网络拥挤时，数据帧则会停留在发送器与交换节点的等待行列中，导致数据帧传送的延迟。传统上，数据帧依据其被接收的次序被传送，亦即以先进先出的次序，而无关于所谓优先权有无的问题。
当包括有计算机数据文件或其它计算机数据内容的数据帧被延迟时，通常会明显的造成使用者于等待档案或网页加载等困扰。然而，当该档案到达时，其可能相同于稍早时间所到达的该计算机或使用者的有用且提供相同信息内容。其可归咎于不具时间敏感性数据或非及时性数据如低优先权数据等。
另一方面，包括有用以表现声音通信的数字化声音数据的数据帧，如两接线生间的电话联机，其具有时间敏感性或实时性的数据，如较高优先权数据帧。当发话内容被数字化、区段化以及压缩时至一发话帧时，每一个数据帧必须于一固定的时间窗口内到达该接收者处以供该接收者解压缩并重组成一模拟声音信号。如数字化声音数据等时间敏感性封包的网络延迟，将导致接收者端声音信号的间断及/或完全不清晰的爆音产生。于另一情况下，时间敏感性数据不似不具时间敏感性数据，若由于网络拥塞而不在适当时间内到达时其即不具有使用价值。数字声音数据与数字影像数据是时间敏感性数据的明显实例，于任何交易处理系统的其它数据类型则对于网络资源具有多样化的优先权的要求。
一个简单舒解网络拥塞及确保无论时间敏感性或优先与否的数据帧均得被实时传送的方法透过提高数据速率及/或增加额外的传输线及/或路由器以增加整体网络的频宽。然而，此种方法须花费大量成本，且该等额外的资源于网络非拥塞时期会处于闲置状态。
另一个用以确保具时间敏感性数据帧的方法是优先权化于等待行列中的数据帧。然而，于等待行列中的优先权化数据帧并未解决行列前端阻挡问题。举例而言，行列前端阻挡问题得发生于当该最高优先权数据帧(设其为优先权3)是自该行列中被检索出来并被写入一寄存器(或其它内存)用以于下一个可用的时隙中进行传输(如可用的时间间隔以供该媒体存取控制器进行传输)。此时，该数据帧是于该等待行列中所剩余的数据帧中被独立出来。该等待行列中的剩余数据帧得通过较新接踵而来的数据帧重新优先权化，然而，值到该第一数据帧辈传送前没有其它帧的被传送。因此，一较高优先权数据帧(设其为优先权6)则会形成于该等待行列中的第一帧写入该寄存器之后且阻挡于该优先权数据帧3之前。
美国专利第5,381,413号揭露一连接至一分享的传输媒介的网络工作站，该工作站包括一或多个协议堆栈用以处理该工作站所传送或接收自该分享传输媒介以及用以储存对应数据封包且与每一个协议相关的行列的每一种数据的类型。其还揭露一节流器用以控制该数据封包的提交并限制于该传输媒介数据封包中特定类性的存取延迟。
此外，关于该假设性预留空间优先权行列的执行被数学性的分析于该“于封包通信系统中运用应用程序先行优先权行列分析的执行”一文中，其刊载于美国新泽西州美国电话电报公司贝尔系统技术期刊1983年12月第62卷第10期第2部分第3225至3244页。
因此提供较高优先权帧被优先权化于较低优先权帧之前而不会如已有的优先权化系统般必须忍受行列前端阻挡的问题的发送器系统及方法是目前所亟需的。
发明内容
本发明的主要目的在于提供一于网络媒介上用以传输具多样化的优先权的数据帧的帧处理单元。该帧处理单元包括：(a)一用以接收及储存数据帧于一缓冲存储器中的帧缓冲单元管理电路；(b)一用以储存表示一已指定优先权数据帧存在的数据于该缓冲存储器的寄存器；(c)一读取该寄存器以判断用以传输的最高优先权数据帧存在的优先权解析电路；以及(d)一用以接收来自该优先解析电路中该最高优先权数据帧地址，接收来自一媒体存取控制器用以指示帧得以被传送的信号，自该缓冲存储器中检索出相对应该地址的帧以及令该媒体存取控制器的数据帧生效用以传送至该网络媒介的帧传输电路。
此外，该优先权解析电路得持续的自该缓冲存储器中检索出相对应该地址的帧并于一较高优先权帧变为有效时取代该用先提供的地址至该帧传输电路。
该帧缓冲单元得为一随机存取内存帧缓冲单元且该处理单元还得包括一随机存取内存指针表用以供该帧缓冲单元中每一个帧储存伴随有地址定位的优先权指示符。该帧缓冲单元管理电路得为该最高优先权帧地址定位，如同该寄存器所指示者，以自该随机存取内存指针表中查询该优先权。
于一实施例中，该媒体存取控制器接收自该帧传输电路所传送的帧并令物理层电路的每一个帧为有效。接着，该帧传输电路得传送一指令至该优先权解析电路用以依序更新该寄存器与该随机存取内存指示表以反射该帧的传输。
该帧缓冲单元管理电路得透过周边装置总线自一应用程序处接收与储存数据帧且透过该周边装置总线该被接收的数据得包括如同由该应用程序所分配的多样化的优先权数据。
本发明的另一目的在于提供一种传送该帧缓冲单元中该有效的最高优先权数据帧。该方法包括：(a)自该寄存器中读取料用以判断用以传输的该有效最高优先权数据的优先权；(b)定位储存于帧缓冲单元中的该最高优先权数据帧的帧缓冲地址；(c)将该最高优先权数据帧地址写入一帧传输电路；(d)于一目前为止较高优先权数据生效时将该最高优先权数据帧重写为一新的优先权数据帧；以及(e)自该帧缓冲单元中检索出该新的最高优先权数据帧并当该网络媒体生效时传送该新的最高优先权数据帧。
该定位帧缓冲单元地址步骤得包括查询该储存有伴随该储存于该地址中帧优先权的指针表中的帧缓冲单元地址。此外，该方法还得包括依据一数据帧的传输更新该寄存器与更新该指针表用以反射该数据帧的传输。
本发明的又一目的在于提供一网络计算机，其包括一中央处理单元得执行多个应用程序以生成多样化的优先权数据帧用以于一网络媒介上进行传输。该网络计算机还包括一用以接收来自该中央处理单元的数据帧并依据优先权顺序于该网络媒介上传送该数据帧的网络接口电路。该网络接口电路包括有：(a)一用以接收来自该中央处理单元的数据帧并储存该数据帧置一缓冲存储器中的帧缓冲单元管理电路；(b)一用以储存表示一已指定优先权数据帧存在的数据于该缓冲存储器的寄存器；(c)一读取该寄存器以判断用以传输的最高优先权数据帧存在的优先权解析电路；以及(d)一用以接收来自该优先解析电路中该最高优先权数据帧地址，接收来自一媒体存取控制器用以指示帧得以被传送的信号，自该缓冲存储器中检索出相对应该地址的帧以及令该媒体存取控制器的数据帧生效用以传送至该网络媒介的帧传输电路。
此外，该优先权解析电路得持续的自该缓冲存储器中检索出相对应该地址的帧并于一较高优先权帧变为有效时取代该用先提供的地址至该帧传输电路。
该帧缓冲单元得为一随机存取内存帧缓冲单元且该处理单元还得包括一随机存取内存指针表用以供该帧缓冲单元中每一个帧储存伴随有地址定位的优先权指示符。该帧缓冲单元管理电路得为该最高优先权帧地址定位，如同该寄存器所指示者，以自该随机存取内存指针表中查询该优先权。
于一实施例中，该媒体存取控制器接收自该帧传输电路所传送的帧并令物理层电路的每一个帧为有效。接着，该帧传输电路得传送一指令至该优先权解析电路用以依序更新该寄存器与该随机存取内存指示表以反射该帧的传输。
该帧缓冲单元管理电路得透过周边装置总线自一应用程序处接收与储存数据帧且透过该周边装置总线该被接收的数据得包括如同由该应用程序所分配的多样化的优先权数据。
附图说明
图1是与本发明的一实施例相符的网络方块图；
图2是与本发明的一实施例相符的客户端工作站方块图；
图3是与本发明的一实施例相符的网络发送器电路方块图；
图4a是与本发明的一实施例相符的帧缓冲单元管理电路例示操作流程图；
图4b是与本发明的一实施例相符的优先权解析电路例示操作流程图；
图4c是与本发明的一实施例相符的帧传输电路例示操作流程图；以及
图5图4a是与本发明的一实施例相符的路由器方块图。
具体实施方式
本发明将会配合图式详细揭露如下，于该等图式中，于以下说明中相同的组件符号用以代表相同的组件。
请参阅图1，其中显示本发明的实施例中的一网络10，该网络10包括一用以相互连接三个均包括有物理媒介14(a)至14(c)的子网络13(a)至13(c)的路由器12，其中该物理媒介14(a)至14(c)用以提供该子网络13(a)至13(c)与装置互连之用。通常情况下，该物理媒介14(a)至14(c)用以相互连接每一个耦接至该物理媒介14(a)至14(c)的装置且前述的该等装置与其它耦接至该物理媒介14(a)至14(c)的装置间通过预先定义的网络协议进行数据帧的沟通。举例而言，该网络媒介14(a)得包括一物理媒介且得为已有的以太网络标准协议。须特别注意者，是该物理媒介14(a)至14(c)是张拓一大范围的覆盖区域且得包括一广域网络物理层媒介并利用一广域网络协议进行沟通。须特别说明者，是该特定网络物理媒介与协议并非用以限定本发明应用的范围且得以预期者是该网络10得包括利用全双工及/或无线网络。
于较佳的实施例中，耦接至该网络10者是多个客户端工作站18(a)至18(d)通常得为一桌上型计算机。每一个客户端工作站18包括适当的硬件与软件用以于数据网络上进行沟通。举例而言，每一个工作站18得为家用电话网络传输联盟(Home Phoneline NetworkingAlliance2.0；HPNA2.0)赋能且该网络媒介14得为一简易老式电话业务(plain old telephone service；POTS)双绞线电话网络。该HPNA2.0用以于该POTS双绞线电话线路下进行数据转换的协议，该协议由包括座落于美国加州森尼维耳市的先进微装置公司在内的家用电话网络传输联盟所公布者。此外该每一个客户端工作站18用以执行一用以透过该网络10连接至一应用程序服务器16的数据处理应用程序。此外，每一个客户端工作站18采用H.323协议用以赋能该操作数持续与其它工作站18的操作数进行全双工声音通信(如电话等)且其它使用者透过一H.232电话网关20利用该该数据网络10。其中H.232为一由国际电信联盟(international telecommunications union；ITU)所公布的网络协议。
该应用程序服务器16用以供该每一个客户端工作站18进行档案的储存与沟通。该电话网关20用以于该多任务客户端工作站18及/或耦接至一私用分支交换(private branch exchange；PBX)系统的标准电话或一区域电话公司用户回路间提供一数字化声音数据帧互连的功能。
请参考图2，其中显示该工作站18的方块示意图，该工作站18包括一处理单元42与一内存48用以储存与执行该数据处理应用程序60，声音通信应用程序50以及任何于下所述与该工作站18相关的各种周边装置硬件电路的驱动程序。
该客户端工作站18包括通过一具有该数据处理应用程序60的操作者接口之一已有的键盘30与显示器32。该键盘30耦接至该依序透过该周边装置总线44与该处理单元42连接的键盘接口电路46。一储存于该内存48的键盘驱动程序56透过已有的技术以驱动该键盘30。相同的，该显示器32耦接至如视讯卡等的该依序透过该周边装置总线44与该处理单元42连接的显示器接口电路47，一储存于该内存48的显示器驱动程序54透过已有的技术以驱动该显示器接口电路47及该显示器32。
一局域网络电话系统34赋能该该工作站的操作数透过该H.323电话网关20(如图一所示)以激活及接收电话呼叫。该局域网络电话系统34包括一扬声单元36、一收音单元38以及一声音子系统40。该声音子系统40透过该周边装置总线44耦接至该处理单元42。一储存于该内存48的声音子系统驱动程序58用以供具有操作数的声音接口执行该声音子系统40、该扬声单元36及该收音单元38。一声音通信应用程序50用以提供如同通过该电话网关20般依据该H.323标准进行数字声音数据帧的编译码的功能。该声音通信应用程序50供操作者透过该键盘30及该显示器32所构成的接口透过拨打或其它方式激活一电话呼叫。
该客户端工作站18透过一网络适配卡62耦接至该网络媒介14(如14(a)、14(b)或14(c)等)。该网络适配卡62透过该周边装置总线44耦接至该处理单元42且一储存于该内存48的网络接口驱动程序52透过该处理单元42加以执行以驱动该网络适配卡62。
须特别说明者，该网络适配卡62提供一与该电话网关20进行数字声音数据帧沟通以及与该应用程序服务器16进行数据处理应用程序数据帧的沟通的功能。如上所述，当该网络10或任何子网络13拥塞时，帧的传送会被延迟。此外，因为该网关20或该应用程序服务器16上有过重的负载亦得导致传送至该网关20与该应用程序服务器16的帧被延迟(如有其它工作站18于同时尝试传送帧)。当该延迟的帧中含有数据处理应用程序数据时会显著的造成使用者在等待数据或网页加载时的困扰，该延迟并不会破坏该数据的有用性。然而，用以表现声音通信的的数字化信号或实时影像信号的延迟会于接收者端声音信号的间断及/或完全不清晰的爆音产生亦或影像画面的分解，因此，包括有数字化声音数据或实时影像数据的多样化的优先权数据帧得被交付为一如透过应用程序而被分配为较高优先权数据帧的实时帧。而该包括有数据处理应用程序数据的多样化的优先权数据帧得被交付为一如透过应用程序而被分配为较低优先权数据帧的非实时帧。
请参阅图3，其中显示一用以执行该网络适配卡62(如图2所示)的发送器电路64的方块示意图。该发送器电路64用以判断传输时帧的优先权顺序并依据该优先权顺序发送数据帧。该发送器电路64包括一用以自该周边装置总线44处接收及时雨非实时的数据帧的帧处理单元74。该帧处理单元74包括一用以管理数据帧的帧缓冲单元管理电路100，一用以储存连续而来的数据帧的随机存取内存帧缓冲单元102以及用以查询数据帧的一优先权与地址存取内存指针表104。该帧处理单元74还包括一用以储存表示该传输的帧优先权是有效的指示符的寄存器106，一用以选择供传输的有效最高优先权数据帧的优先权解析电路108(或由该媒体存取控制器所请求的该优先权数据帧)以及一用以自该帧缓冲单元102中检索数据帧并发送该数据帧至该媒体存取控制器72的帧传输电路。
于实际执行时，该帧缓冲单元管理电路100将用以读取接收自该周边装置流排44处连续而来的数据帧且写入该数据帧至该随机存取内存帧缓冲单元102中。此外，该帧缓冲单元管理电路100写入对应于储存于该帧缓冲单元102中伴随有相应的优先权等级的数据帧的起始与结束地址至该指针表104中。该帧缓冲单元管理电路100还设定一对应该优先权等级之一位于该寄存器106中。
于实际执行时，该优先权解析电路108将用以读取该寄存器106以判断供传输的该有效的最高优先权数据帧，用以自该随机存取内存指针表104处检索出该帧的地址以及传送该数据帧地址至该帧传输电路110。此外，于一帧被发送后，该优先权解析电路清除该随机存取内存指针表104且于适当时机清除该寄存器106中的指示符。
于实际执行时，该帧传输电路110将自该随机存取内存帧缓冲单元102中检索出该数据帧并提供该数据帧至一媒体存取控制器72。于非实时数据帧具有一第优先权指示符时一般的实时数据帧将具有一高优先权等级指示符。该处理单元74的运作将伴随着第4a与4b图更详细的揭露于以下内容中。
于实际执行时，该媒体存取控制器72耦接至一物理层电路68。该物理层电路68包括用以有效承载传输数据帧中的数据编码位的数字信号处理电路并生成用以表示该传输数据帧的数字化模块载波。一数字至模拟转换器70于该传输线71上生成一模拟载波信号。一模拟前端66耦合该传输线71上的模拟载波信号至该网络媒介14且包括适当的放大器用以确保该信号的强度符合网络传输协议的参数。
于实际执行时，该媒体存取控制器72用以接受于该传输线73的信道感应电路(未图式)所发出用以指示该网络媒介14是有效的提供传输的信号。依据该等信号的接收，该媒体存取控制器72生成一数据帧请求至该帧传输电路110。一般而言，该帧传输电路110储存于该随机存取内存帧缓冲单元102中的该最高优先权数据予该媒体存取控制器72以进行传输。然而，可以预期的是在某些情况下，该媒体存取控制器72得请求一低于该最高优先权帧的特定优先权。于此情况下，该帧传输电路110将提供所请求的优先权帧予该媒体存取控制器72。
请参阅第4a、4b及4c图，其分别显示该帧处理单元74中的电路执行时的流程图。请并同参阅该图3与图4a，其中显示该帧缓冲单元管理电路100的执行流程。
于步骤80中，该帧缓冲单元管理电路100监控该周边装置总线44用以判断是否有一数据帧提供传输。若一数据帧是非有效的，则如该返回循环81所指示，该帧缓冲单元管理电路100进行等待于该周边装置总线44具有一数据帧提供传输时。于步骤82中，若有一数据帧提供传输于该周边装置总线44，该帧缓冲单元管理电路100将该数据写入该随机存取内存帧缓冲单元102中。于步骤83中，该帧缓冲单元管理电路100将该数据帧的地址及该帧优先权等级至该随机存取内存指针表104。以及，于步骤84中，该帧缓冲单元管理电路100于该寄存器106中设定一位以对应于该随机存取内存指针表104中的该数据帧优先权等级。
请并同第3与4b图，其中显示该优先权解析电路108的执行流程。于步骤85中，该优先权解析电路108自该寄存器106中读取有效的数据帧。若其中不具有效的数据帧，则如该返回循环86所指示，该优先权解析电路108等到一有效的数据帧存在于该寄存器106时进行读取。于步骤87中，若该数据帧是有效的，该优先权解析电路108自该随机存取内存指针表104中检索出该最高优先权数据帧(或该媒体存取控制器所请求的优先权)的地址。于步骤88中，该优先权解析电路108将该数据帧地址写入该帧传输电路110。
于步骤89中，该优先权解析电路108等待来自该帧传输电路110所发出用以清除该寄存器106、该随机存取内存帧缓冲单元102及该随机存取内存指针表104的信号。于步骤90中，若该优先权解析电路108接收到来自该帧传输电路110所发出用以清除该寄存器106的信号，该优先权解析电路108随即进行该该随机存取内存帧缓冲单元102及该随机存取内存指针表104的清除。若于步骤89中，当该优先权解析电路108并未接收到该帧传输电路110所发出清除寄存器106的信号，则于步骤92中，该优先权解析电路108再次读取该寄存器106用以判断是否有有效的较高优先权数据帧(或该媒体存取控制器所请求的优先权帧)存在。若该帧不存在，则如该返回循环93所指示，则该优先权解析电路108再次等待来自该帧传输电路110所发出用以清除该寄存器106的信号(步骤89)。于步骤94中，若该有效的数据帧存在，则该优先权解析电路108自该随机存取内存指针表104检索出数据帧的地址。于步骤95中，该优先权解析电路108将数据帧地址写入该帧传输电路110中。
须特别说明者，该步骤89及92的执行用以确保任何写入该帧传输电路110的地址得于任何时间周期被一较高优先权数据帧地址(或一被请求优先权的帧)所覆写直至该优先权解析电路108于步骤89中接收到清除信号。
请并同参阅第3及4c图，其中显示该帧传输电路110的执行流程。于步骤96中，该帧传输电路110等待来自该媒体存取控制器72所发出用以发送该数据帧的请求。若该帧传输电路110未接收到来自该媒体存取控制器72所发出的请求，则如该返回循环79所指示，该帧传输电路110仅等待该媒体存取控制器72所发出的请求。于步骤97中，当该帧传输电路110接收到来自该媒体存取控制器72所发出的请求时，该帧传输电路110自该随机存取内存帧缓冲单元102中检索出该数据帧。于步骤98中，该帧传输电路110发送该数据帧至该媒体存取控制器72。于步骤99中，该帧传输电路110传送一信号至该优先权解析电路108用以清除该寄存器106、该随机存取内存帧缓冲单元102及该随机存取内存指针表104。
请参阅图5，其中显示本发明实施例路由器的方块示意图，该路由器12包括一用以控制执行该路由器的微处理单元101。多个分别耦接该路由器12至该多个兹网络13的收发器102(a)至102(c)。该微处理器101连接至一地址表105并用以执行透过该收发器102(a)至102(c)所接收由一子网络13(a)至13(c)所传送到另一子网络13(a)至13(c)被寻址的路径帧。该每一个收发器102(a)至102(c)均包括一个发送电路64，其结构与功能一如前第3、4a及4b图所述。该等结构与功能用以确保该路由器12得于该子网络上于传送该非实时帧前传送该实时帧。
以上所所述的系统及方法提供一帧缓冲单元用以于网络媒介上将所欲传输的实时数据帧优先权化。若有必要的话，此等优先权化得自任何优先权化方案中独立出来，而于一媒体存取控制器中执行之。
该较佳优先权化方案提供八个透过三位优先权指示符所代表的优先权等级。然而，须特别注意者，额外的优先权等级得如前述的方式将其依序排列于每一个帧中。一具有多元优先权等级的系统得例如为用以于该实时声音或影像间数据的优先权化。如此系统还得于不同数字化声音数据帧间提供该包括有更重要语音声响的帧较高的优先权。举例而言，对使用者了解对话语句而言非常重要的是包含有元音的帧得被优先化于该包括有发硬子音帧，若非如此则该对话将不容易为使用者所完全理解。
须特别说明者，本发明容许多种态样的设定与形式存在，以上的实施例乃配合图式作更详细的揭露，然并非用以限定本发明的范围，在不超脱本发明于申请专利范围的所界定的精神与范围下所作的等效变更均为本发明所涵盖。

Claims (13)

1.一种帧处理单元(74)，其用以于网络媒介上传输多样化的优先权数据帧，该帧处理单元包括：
(a)一帧缓冲单元管理电路(100)，其用以接收数据帧并将该数据帧储存于一帧缓冲单元(102)中；
(b)一优先权解析电路(108)，其判断可用以传输的最高优先权数据帧；以及
(c)一帧传输电路(110)，其用以接收来自一媒体存取控制器(72)用以指示帧得以被传送的信号，以及令该媒体存取控制器(72)可得到该数据帧以传送至该网络媒介(14)；
其中，
该帧处理单元(74)还包括一寄存器(106)，其用以储存表示于该帧缓冲单元(102)中具有一已指定优先权数据帧的存在的数据；
该帧传输电路(110)还用以自该优先权解析电路(108)处接收该帧缓冲单元(102)中该最高优先权数据帧地址并自该帧缓冲单元(102)中检索出定位于该地址的帧，以作为该媒体存取控制器(72)可传送至该网络媒介(14)的下一数据帧；以及
该优先权解析电路(108)持续的自该寄存器(106)中检索出数据，以便确定在帧缓冲单元(102)中的最高优先权数据帧，并于一较高优先权帧变为有效时，以该较高优先权数据帧的地址取代该先前提供至该帧传输电路(110)的地址，以便媒体存取控制器(72)可传送至该网络媒介(14)的下一数据帧对应至最高优先权数据帧。
2.如权利要求1所述的帧处理单元(74)，其中，该帧缓冲单元(102)得为一随机存取内存帧缓冲单元。
3.如权利要求1所述的帧处理单元(74)，其中，还包括一随机存取内存指针表(104)，其用以储存每一个已存储于缓冲单元(102)中的帧的地址以及该帧的优先权的指示符。
4.如权利要求3所述的帧处理单元(74)，其中，该帧缓冲单元管理电路(100)从该随机存取内存指针表(104)中定位该最高优先权帧地址，并由该寄存器(106)指示该最高优先权。
5.如权利要求3或4所述的帧处理单元(74)，其中，该帧传输电路(110)用以传送一指令予该优先权解析电路(108)以表示一帧传输至该媒体存取控制器(72)，且该优先权解析电路(108)用以更新该寄存器(106)与该随机存取内存指针表(104)以反应该帧的传输。
6.如权利要求1至4其中之一所述的帧处理单元(74)，其中，该媒体存取控制器(72)接收自该帧传输电路(110)所传送的帧并令物理层电路(68)可得到每一个帧。
7.如权利要求1至4其中之一所述的帧处理单元(74)，其中，该帧缓冲单元管理电路(100)得透过周边装置总线(44)自一应用程序处接收与储存数据帧。
8.如权利要求7所述的帧处理单元(74)，其中，透过该周边装置总线(44)该被接收的数据得包括由该应用程序所分配的多样化的优先权数据。
9.一种发送于帧缓冲单元(102)中有效的最高优先权数据帧的方法，其特征在于该方法包括：
(a)自一寄存器(106)中读取数据以判断用以传输的该有效最高优先权数据的优先权；
(b)定位储存于帧缓冲单元(102)中的该最高优先权数据帧的地址；
(c)将该最高优先权数据帧地址写入一帧传输电路(110)；
(d)若一新的更高优先权数据有效时，将该最高优先权数据帧的地址重写为该新的优先权数据帧的地址；以及
(e)自该帧缓冲单元(102)中检索出该新的最高优先权数据帧并当该网络媒体有空时传送该新的最高优先权数据帧。
10.如权利要求9所述的方法，其中，还包括依据一数据帧的传输更新该寄存器(106)用以反应该数据帧的传输。
11.如权利要求9或10所述的方法，其中，在帧缓冲单元(102)中定位地址的步骤还包括查询指针表(104)中存储的地址，指针表(104)储存有地址以及伴随该储存于该地址中帧优先权的指示。
12.如权利要求9或10所述的方法，其中，还包括依据一数据帧的传输更新该指针表(104)用以反射该数据帧的传输。
13.一网络计算机，其包括：
(a)一中央处理单元，其用以执行多个应用程序以生成多样化的优先权数据帧用以于一网络媒介上进行传输；
(b)根据权利要求1至4其中之一所述的帧处理单元电路，用于根据优先权顺序在所述网络媒介上接收所述数据帧并传输所述数据帧。
CNB018145094A 2000-08-23 2001-07-06 具有数据帧优先权管理用以数据传输的网络发送器 Expired - Fee Related CN1199421C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/644,464 US6862630B1 (en) 2000-08-23 2000-08-23 Network transmitter with data frame priority management for data transmission
US09/644,464 2000-08-23

Publications (2)

Publication Number Publication Date
CN1448018A CN1448018A (zh) 2003-10-08
CN1199421C true CN1199421C (zh) 2005-04-27

Family

ID=24585015

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018145094A Expired - Fee Related CN1199421C (zh) 2000-08-23 2001-07-06 具有数据帧优先权管理用以数据传输的网络发送器

Country Status (8)

Country Link
US (1) US6862630B1 (zh)
EP (1) EP1323273B1 (zh)
JP (1) JP4630524B2 (zh)
KR (1) KR100755980B1 (zh)
CN (1) CN1199421C (zh)
AU (1) AU2001273236A1 (zh)
DE (1) DE60106284T2 (zh)
WO (1) WO2002017575A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613823B1 (en) * 2001-02-20 2009-11-03 At&T Intellectual Property Ii, L.P. Enhanced channel access mechanisms for an HPNA network
FI118067B (fi) * 2001-05-04 2007-06-15 Nokia Corp Menetelmä audiosignaalin pakkauksen purkamisessa, pakkauksen purkulaite, ja elektroniikkalaite
FR2826863B1 (fr) 2001-07-04 2003-09-26 Jacques Seguin Ensemble permettant la mise en place d'une valve prothetique dans un conduit corporel
US20040255008A1 (en) * 2003-04-21 2004-12-16 International Business Machines Corporation System for low power operation of wireless LAN
US8046414B2 (en) * 2003-10-21 2011-10-25 General Motors Llc Method for accessing email attachments from a mobile vehicle
US20050185770A1 (en) * 2004-01-29 2005-08-25 Noel Hughes Voice interface board for providing operator services
TWI273795B (en) * 2005-09-15 2007-02-11 Via Tech Inc Method and related apparatus for realizing network medium access control
CN100438444C (zh) * 2006-05-17 2008-11-26 威盛电子股份有限公司 实现网络媒体存取控制的方法与相关装置
JP4839155B2 (ja) * 2006-08-31 2011-12-21 富士通セミコンダクター株式会社 アクセス調停装置およびアクセス調停方法
US9288157B2 (en) * 2013-10-15 2016-03-15 National Instruments Corporation Time-sensitive switch for scheduled data egress
KR102086027B1 (ko) * 2017-12-08 2020-03-06 현대오트론 주식회사 우선순위 기반 차량용 멀티 마스터 모듈의 제어 장치 및 그 방법
CN111930137B (zh) * 2020-05-26 2022-11-29 中国人民解放军63686部队 一种多源遥测弹道数据帧的实时优选方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161842A (ja) * 1985-01-11 1986-07-22 Sharp Corp 信号送出方式
JPS6450152A (en) * 1987-08-20 1989-02-27 Fujitsu Ltd Communication controller
US4914650A (en) * 1988-12-06 1990-04-03 American Telephone And Telegraph Company Bandwidth allocation and congestion control scheme for an integrated voice and data network
JPH02224446A (ja) * 1989-02-27 1990-09-06 Mitsubishi Electric Corp 通信制御装置
JPH0417431A (ja) * 1990-05-11 1992-01-22 Nec Corp パケット一時蓄積装置
US5043981A (en) * 1990-05-29 1991-08-27 Advanced Micro Devices, Inc. Method of and system for transferring multiple priority queues into multiple logical FIFOs using a single physical FIFO
JPH05268269A (ja) * 1992-03-23 1993-10-15 Oki Electric Ind Co Ltd ブロック化装置
US5671355A (en) * 1992-06-26 1997-09-23 Predacomm, Inc. Reconfigurable network interface apparatus and method
US5434976A (en) * 1992-09-28 1995-07-18 Standard Microsystems Corporation Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers
US5381413A (en) 1992-12-28 1995-01-10 Starlight Networks Data throttling system for a communications network
US5448564A (en) * 1994-01-31 1995-09-05 Advanced Micro Devices, Inc. Modular architecture for fast-packet network
US5926458A (en) 1997-01-31 1999-07-20 Bay Networks Method and apparatus for servicing multiple queues
US6185630B1 (en) * 1997-02-14 2001-02-06 Advanced Micro Devices, Inc. Device initializing system with programmable array logic configured to cause non-volatile memory to output address and data information to the device in a prescribed sequence
US6097734A (en) * 1997-04-30 2000-08-01 Adaptec, Inc. Programmable reassembly of data received in an ATM network
US6393457B1 (en) * 1998-07-13 2002-05-21 International Business Machines Corporation Architecture and apparatus for implementing 100 Mbps and GBPS Ethernet adapters
US6442631B1 (en) * 1999-05-07 2002-08-27 Compaq Information Technologies Group, L.P. Allocating system resources based upon priority

Also Published As

Publication number Publication date
JP2004507933A (ja) 2004-03-11
AU2001273236A1 (en) 2002-03-04
JP4630524B2 (ja) 2011-02-09
DE60106284D1 (de) 2004-11-11
KR20030027074A (ko) 2003-04-03
CN1448018A (zh) 2003-10-08
EP1323273B1 (en) 2004-10-06
US6862630B1 (en) 2005-03-01
KR100755980B1 (ko) 2007-09-06
WO2002017575A2 (en) 2002-02-28
DE60106284T2 (de) 2005-02-24
WO2002017575A3 (en) 2002-05-16
EP1323273A2 (en) 2003-07-02

Similar Documents

Publication Publication Date Title
US11916781B2 (en) System and method for facilitating efficient utilization of an output buffer in a network interface controller (NIC)
US7248593B2 (en) Method and apparatus for minimizing spinlocks and retaining packet order in systems utilizing multiple transmit queues
CN1199421C (zh) 具有数据帧优先权管理用以数据传输的网络发送器
US20030058876A1 (en) Methods and apparatus for retaining packet order in systems utilizing multiple transmit queues
US7298745B2 (en) Method and apparatus to manage packet fragmentation with address translation
US7174449B2 (en) Network interface sharing methods and apparatuses that support kernel mode data traffic and user mode data traffic
CN1574776A (zh) 为时间受限数据提供自由竞争服务质量
US5790781A (en) Dynamic scaling of CPU cycle consumption in an I/O subsystem of a computer system
US7643502B2 (en) Method and apparatus to perform frame coalescing
CN1231090C (zh) 基站处理器内的无线信道地址分配
CN1197296C (zh) 信息交换机
CN1705295A (zh) 具有优先级的包传输系统及其方法
WO2025236886A1 (zh) 消息发送与接收方法、装置、电子设备、计算机可读存储介质和计算机程序产品
US20020166006A1 (en) Multiple buffers for removing unwanted header information from received data packets
CN1656752B (zh) 数据服务器
US6694373B1 (en) Method and apparatus for hitless switchover of a voice connection in a voice processing module
US20040022236A1 (en) Communication of queue status in a packet
CN1241426C (zh) 通信系统保持控制方法和电话设备控制方法
CN120768864B (zh) 提高跨die传输效率的组包方法、系统及存储介质
CN1273756A (zh) 自动配置一个具有网络接口单元的用户设备的方法和装置
HK1090232A (zh) 基站處理器內的無線信道地址分配
JP2001257684A (ja) 計算機システム
HK1082135B (zh) 数据服务器
JP2006270476A (ja) パケット振り分け装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100705

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, THE UNITED STATES TO: CAYMAN ISLANDS, BRITISH

TR01 Transfer of patent right

Effective date of registration: 20100705

Address after: Grand Cayman, Cayman Islands

Patentee after: Globalfoundries Semiconductor Inc.

Address before: American California

Patentee before: Advanced Micro Devices Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20160706

CF01 Termination of patent right due to non-payment of annual fee