CN119905477A - 电子封装件及其制法 - Google Patents

Abstract

一种电子封装件及其制法，包括将包含有承载结构、设于该承载结构第一侧的第一电子元件以及设于该承载结构第二侧的第二电子元与多个导电元件的电子模组经由该多个导电元件与一基板架堆叠于基板上，以增高该电子模组与基板之间的容置空间，故能避免电子模组的第二电子元件碰撞该基板。

Description

电子封装件及其制法

技术领域

本发明有关一种半导体封装制程，尤指一种整合多芯片的电子封装件及其制法。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂开发出不同的立体封装技术，例如，扇出式封装堆叠(Fan Out Package on package，简称FO PoP)等，以配合各种芯片上大幅增加的输入/出埠数量，进而将不同功能的集成电路整合于单一封装结构，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如：存储器、中央处理器、绘图处理器、影像应用处理器等，经由堆叠设计达到系统的整合，适合应用于轻薄型各种电子产品。

图1为现有半导体封装件1的剖面示意图。如图1所示，该半导体封装件1包括一封装基板10、以及经由焊锡球13设于该封装基板10上的半导体模组。具体地，该半导体模组包含一线路结构15、设于该线路结构15上侧的第一半导体芯片11、包覆该第一半导体芯片11的封装层14以及设于该线路结构15下侧的第二半导体芯片12。

然而，现有半导体封装件1中，该封装基板10仅以焊锡球13支撑该半导体模组，故该第二半导体芯片12于组装时容易碰撞该封装基板10，导致该第二半导体芯片12损坏，因而该第二半导体芯片12的厚度不宜过大，致使该第二半导体芯片12的设计受到限制或制作难度过高，以致于现有半导体封装件1无法依最佳电子元件摆设位置的需求来配置各种规格的第二半导体芯片12，而造成产品的设计不利弹性化。

再者，若现有半导体封装件1需要更多功能时，如仅可选择小尺寸的第二半导体芯片12时，就需于该封装层14上配置多层线路结构15及功能芯片17，并以封装层14包覆该些功能芯片17，且需于该封装层14中形成多个电性连接各该线路结构15的导电柱16，以传递讯号于各芯片之间，故不仅使制程繁琐而大幅增加制作成本，更因需堆叠多层功能芯片17而导致该半导体封装件1的厚度增大，致使难以符合薄化的需求。

因此，如何克服现有技术的缺点，实为目前各界亟欲解决的技术问题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件，包括：承载结构，其具有相对的第一侧与第二侧；第一电子元件，其结合并电性连接至该承载结构的第一侧上；第二电子元件，其结合并电性连接至该承载结构的第二侧上；多个导电元件，其结合并电性连接至该承载结构的第二侧上；以及基板架，其结合并电性连接该多个导电元件，并弹性设置有对应于该第二电子元件位置及数量的空间，以供容置该第二电子元件。

本发明也提供一种电子封装件的制法，包括：提供一具有相对的第一侧与第二侧的承载结构，且该第一侧上设置有第一电子元件，；设置第二电子元件至该承载结构的第二侧上，且令该第二电子元件电性连接该承载结构；形成多个导电元件于该承载结构的第二侧上，且令该多个导电元件电性连接该承载结构，以构成一电子模组；以及将该电子模组结合一基板架，且令该基板架电性连接该多个导电元件，其中，该基板架弹性设置有对应于该第二电子元件位置及数量的空间，以供容置该第二电子元件。

前述的电子封装件及其制法中，该第一电子元件具有朝向该承载结构并电性连接该承载结构的作用面，且该第二电子元件具有朝向该承载结构并电性连接该承载结构的作用面，以令该第一电子元件的作用面与该第二电子元件的作用面以面对面方式配置。

前述的电子封装件及其制法中，该基板架具有线路结构。

前述的电子封装件及其制法中，还包括一设置连接该基板架的基板。例如该电子模组先结合接该基板架，再连接至该基板；亦或该基板架先连接该基板，再将该电子模组结合至该基板架。

前述的电子封装件及其制法中，还包括以包覆层包覆该基板架、多个导电元件及第二电子元件。

前述的电子封装件及其制法中，还包括一封装层形成于该承载结构的第一侧上以包覆该第一电子元件。

由上可知，本发明的电子封装件及其制法，主要经由该基板架的设计，以于该基板架结合该导电元件后，垫高该承载结构相对该基板的第一表面的高度位置，使该承载结构与该基板之间形成一高度够高的容置空间，以避免该第二电子元件碰撞该基板的第一表面，故相较于现有技术，本发明可依第二电子元件的数量及摆设位置不同，于该基板架中弹性设计出容置第二电子元件的空间，因而有利于产品的设计弹性化。

再者，本发明的制法采用现有半导体封装制程即可实施，因而无需开发特别制程或购买特殊规格的设备，故相较于现有技术，本发明的制法能有效降低该电子封装件的生产成本。

另外，本发明的制法可依需求配置多功能大尺寸的第二电子元件，因而无需于该封装层上堆叠现有功能芯片及其相关配置，故相较于现有技术，本发明的制法不仅使制程简易而能大幅缩减制作成本，且能有效缩减该电子封装件的厚度，以符合薄化的需求。

附图说明

图1为现有半导体封装件的剖面示意图。

图2A至图2E为本发明的电子封装件的制法的剖视示意图。

图2C-1为图2C的其它实施例的剖视示意图。

图2D-1为图2D的局部仰视示意图。

主要组件符号说明

1 半导体封装件

10 封装基板

11 第一半导体芯片

12 第二半导体芯片

13 焊锡球

14,24 封装层

15 线路结构

16 导电柱

17 功能芯片

2 电子封装件

2a 电子模组

20 承载结构

20a 第一侧

20b 第二侧

200 第一介电层

201,202,203 第一线路层

21 第一电子元件

21a,22a 作用面

21b,22b 非作用面

22 第二电子元件

220 电极垫

23 导电元件

25 绝缘层

26 基板架

26a 开口

260 第二介电层

261 第二线路层

27 导电凸块

28 保护层

29 辅助电子元件

30 基板

30a 第一表面

30b 第二表面

300 焊球

301 电性接触垫

302 植球垫

32 包覆层

33 强固件

S 容置空间。

具体实施方式

以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

需知，本说明书所附附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2A至图2E为本发明的电子封装件2的制法的剖视示意图。

如图2A所示，提供一承载结构20，其结合有至少一第一电子元件21及一封装层24。本实施例中显示有三个第一电子元件21。

所述的承载结构20例如为具有核心层与线路结构的封装基板、无核心层(coreless)形式线路结构的封装基板、具导电硅穿孔(Through-silicon via，简称TSV)的硅中介板(Through Silicon interposer，简称TSI)或其它板型。应可理解地，该承载结构20也可为其它承载芯片的板材，如晶圆(wafer)、或其它具有金属布线(routing)的板体等，并不限于上述。

于本实施例中，该承载结构20以线路重布层(redistribution layer，简称RDL)的制作方式形成无核心层(coreless)封装基板，其具有相对的第一侧20a与第二侧20b，并包括第一介电层200及结合该第一介电层200的第一线路层201,202,203。例如，该承载结构20采用重布线路层制成，其中，形成该第一线路层201,202,203的材质为铜，且形成该第一介电层200的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材料(Prepreg，简称PP)等的介电材料。

所述的第一电子元件21结合于该承载结构20的第一侧20a上，其中，该第一电子元件21为主动元件、被动元件或其二者组合，且该主动元件例如半导体芯片，而该被动元件例如电阻、电容及电感。

于本实施例中，该第一电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，该作用面21a以倒装方式(如图所示通过导电凸块210)电性连接该第一线路层202；或者，该第一电子元件21也可经由多个焊线(图略)以打线方式电性连接该第一线路层202；亦或，该第一电子元件21可直接电性连接该第一线路层202。然而，有关该第一电子元件21电性连接第一线路层202的方式不限于上述。

所述的封装层24形成于该承载结构20的第一侧20a上，以包覆该些第一电子元件21。

于本实施例中，该封装层24为绝缘材料，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)的封装体，其可用压合(lamination)或模压(molding)的方式形成于该承载结构20的第一侧20a上。

如图2B所示，形成一保护层28于该承载结构20的第二侧20b上，且设置至少一第二电子元件22于该承载结构20的第二侧20b上(本实施例中显示有两个第二电子元件22)，并形成导电元件23于该承载结构20的第二侧20b上，以构成一电子模组2a，其中该导电元件23相对该第二侧20b的高度小于第二电子元件22相对该第二侧20b的高度。

所述的保护层28如防焊层(如绿漆)的绝缘材料，其形成有多个开孔，使该第一线路层201,203外露于该些开孔。

所述的第二电子元件22为主动元件、被动元件或其二者组合，其中，该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。

于本实施例中，该第二电子元件22为半导体芯片，其具有相对的作用面22a与非作用面22b，且该作用面22a具有多个电极垫220，使该第二电子元件22以其电极垫220采用倒装方式经由多个导电凸块27电性连接该第一线路层203，再以如底胶的绝缘层25包覆该些导电凸块27；或者，该第二电子元件22也可经由多个焊线(图略)以打线方式经由多个焊线电性连接该第一线路层203；亦或，该第二电子元件22可直接电性连接该第一线路层203。然而，有关该第二电子元件22电性连接线路层的方式不限于上述。

再者，该第一电子元件21的作用面21a与该第二电子元件22的作用面22a面对面配置。

所述的导电元件23为焊锡材料或如铜柱的金属柱，其电性连接该第一线路层201。

如图2C所示，提供一基板30，其具有相对的第一表面30a与第二表面30b，且该第一表面30a上配置有至少一基板架26及至少一辅助电子元件29，其中该基板架26具有开口26a用以容置第二电子元件22。接着，如图2D所示，将该电子模组2a以其导电元件23结合该基板架26，以形成电子封装件2。于本实施例中，可将电子模组2a接置于已将基板架26与基板30预先连接好的基板表面。于另一实施例中，如图2C-1所示，可先结合基板架26与电子模组2a，接着再连接至基板30上，其中该基板架26具有开口26a用以容置第二电子元件22。

请配合参阅图2D-1，该基板架26可依需求设置对应于该电子模组2a中第二电子元件22数量及位置的开口26a，也即，本发明可依第二电子元件22的数量及摆设位置不同，于该基板架26中弹性设计出容置第二电子元件22的空间(开口26a)。

于本实施例中，该基板架26具有线路结构，其包括第二介电层260、及设于该第二介电层260上并电性连接该基板30的第二线路层261，如RDL规格，且最外层的第二线路层261外露于该第二介电层260，以通过导电元件23电性连接该电子模组2a，并通过导电元件26b电性连接该基板30。例如，形成该第二线路层261的材质为铜，且形成该第二介电层260的材质为如聚对二唑苯(PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材料(Prepreg，简称PP)的介电材料。

再者，该辅助电子元件29为如电阻、电容及电感的被动元件，且该基板30的第一表面30a具有多个电性接触垫301，以令该第二线路层261与该辅助电子元件29电性连接该些电性接触垫301。

另外，可依需求经由整平制程，如研磨方式，使该电子模组2a的封装层24的外表面齐平该第一电子元件21的非作用面21b，以令该第一电子元件21的非作用面21b外露出该封装层24。

另外，可经由如底胶的包覆层32包覆该基板架26、导电元件23、26b及第二电子元件22。

如图2E所示，于该基板30的第二表面30b的植球垫302上进行植球制程以形成多个焊球300，供于后续制程中，该电子封装件2以其焊球300设于一电路板(图略)上。

于本实施例中，该基板30上可依需求设置一强固件33，如金属框，以解决应力集中的问题而避免该基板30发生翘曲的情况，进一步，可提供散热功能。

因此，本发明的制法主要经由该基板架26的设计，以于该基板架26结合该导电元件23时，垫高该承载结构20相对该基板30的第一表面30a的高度位置，使该承载结构20与该基板30之间形成一高度够高的容置空间S，以避免该第二电子元件22碰撞该基板30的第一表面30a，故相较于现有技术，本发明的电子封装件2可依电子元件摆设位置的需求配置各种规格的第二电子元件22，而毋需考量第二电子元件22或导电元件23的高度尺寸，因而有利于产品的设计弹性化。

再者，本发明的制法采用现有半导体封装制程即可实施，因而无需开发特别制程或购买特殊规格的设备，故本发明的制法能有效降低该电子封装件2的生产成本。

另外，本发明的制法可依需求配置多功能大尺寸的第二电子元件22，因而无需于该封装层24上堆叠现有功能芯片及其相关配置，同时由于该第一电子元件21的作用面21a与该第二电子元件22的作用面22a以面对面方式配置，如此该些电子元件可垂直沟通，以达到高速传输的需求，得到最佳的电性效能，故相较于现有技术，本发明的制法不仅使制程简易而能大幅缩减制作成本，且能有效缩减该电子封装件2的厚度，以符合薄化的需求。

本发明提供一种电子封装件2，其包括：一承载结构20、第一电子元件21、一封装层24、第二电子元件22、多个导电元件23以及基板架26。

所述的承载结构20具有相对的第一侧20a与第二侧20b。

所述的第一电子元件21结合并电性连接至该承载结构20的第一侧20a上。

所述的封装层24形成于该承载结构20的第一侧20a上以包覆该第一电子元件21。

所述的第二电子元件22结合并电性连接至该承载结构20的第二侧20b上。

所述的导电元件23结合并电性连接至该承载结构20的第二侧20b上。

所述的基板架26结合并电性连接该导电元件23且未遮盖该第二电子元件22。

于一实施例中，该第一电子元件21具有朝向该承载结构20并电性连接该承载结构20的作用面21a，且该第二电子元件22具有朝向该承载结构20并电性连接该承载结构20的作用面22a，以令该第一电子元件21的作用面21a与该第二电子元件22的作用面22a以面对面方式配置。

于一实施例中，该基板架26具有线路结构。

于一实施例中，所述的电子封装件2还包括一设置连接该基板架26的基板30。

例如，于一实施例中，所述的电子封装件2还包括一包覆该基板架26、导电元件23及第二电子元件22的包覆层32。

综上所述，本发明的电子封装件及其制法，经由该基板架的设计，以垫高该承载结构相对该基板的第一表面的高度位置，使该承载结构与该基板之间形成一高度够高的容置空间，以避免该第二电子元件碰撞该基板的第一表面，同时本发明可依第二电子元件的数量及摆设位置不同，于该基板架中弹性设计出容置第二电子元件的空间，故本发明的电子封装件可依电子元件摆设位置的需求配置各种规格的第二电子元件，因而有利于产品的设计弹性化。

再者，本发明的制法采用现有半导体封装制程即可实施，因而无需开发特别制程或购买特殊规格的设备，故本发明的制法能有效降低该电子封装件的生产成本。

另外，本发明的制法可依需求配置多功能大尺寸的第二电子元件，因而无需于该封装层上堆叠现有功能芯片及其相关配置，故本发明的制法不仅使制程简易而能大幅缩减制作成本，且能有效缩减该电子封装件的厚度，以符合薄化的需求。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的发明构思及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种电子封装件，包括：

承载结构，其具有相对的第一侧与第二侧；

第一电子元件，其结合并电性连接至该承载结构的第一侧上；

第二电子元件，其结合并电性连接至该承载结构的第二侧上；

多个导电元件，其结合并电性连接至该承载结构的第二侧上；以及

基板架，其结合并电性连接该多个导电元件，并弹性设置有对应于该第二电子元件位置及数量的空间，以供容置该第二电子元件。

2.如权利要求1所述的电子封装件，其中，该第一电子元件具有朝向该承载结构并电性连接该承载结构的作用面，且该第二电子元件具有朝向该承载结构并电性连接该承载结构的作用面，以令该第一电子元件的作用面与该第二电子元件的作用面以面对面方式配置。

3.如权利要求1所述的电子封装件，其中，该基板架具有线路结构。

4.如权利要求1所述的电子封装件，其中，该电子封装件还包括一连接该基板架的基板。

5.如权利要求1所述的电子封装件，其中，该电子封装件还包括一包覆该基板架、多个导电元件及第二电子元件的包覆层。

6.如权利要求1所述的电子封装件，其中，该电子封装件还包括一封装层形成于该承载结构的第一侧上以包覆该第一电子元件。

7.一种电子封装件的制法，包括：

提供一具有相对的第一侧与第二侧的承载结构，且该第一侧上设置有第一电子元件；

设置第二电子元件至该承载结构的第二侧上，且令该第二电子元件电性连接该承载结构；

形成多个导电元件于该承载结构的第二侧上，且令该多个导电元件电性连接该承载结构，以构成一电子模组；以及

将该电子模组结合一基板架，且令该基板架电性连接该多个导电元件，其中，该基板架弹性设置有对应于该第二电子元件位置及数量的空间，以供容置该第二电子元件。

8.如权利要求7所述的电子封装件的制法，其中，该第一电子元件具有朝向该承载结构并电性连接该承载结构的作用面，且该第二电子元件具有朝向该承载结构并电性连接该承载结构的作用面，以令该第一电子元件的作用面与该第二电子元件的作用面以面对面方式配置。

9.如权利要求7所述的电子封装件的制法，其中，该基板架具有线路结构。

10.如权利要求7所述的电子封装件的制法，其中，该制法包括连接该基板架与一基板。

11.如权利要求10所述的电子封装件的制法，该电子模组先结合接该基板架，再连接至该基板。

12.如权利要求10所述的电子封装件的制法，该基板架先连接该基板，再将该电子模组结合至该基板架。

13.如权利要求7所述的电子封装件的制法，其中，该制法还包括以包覆层包覆该基板架、多个导电元件及第二电子元件。

14.如权利要求7所述的电子封装件的制法，其中，该制法还包括形成封装层于该承载结构的第一侧上以包覆该第一电子元件。