[go: up one dir, main page]

CN119847810A - 芯片的测试方法和测试装置 - Google Patents

芯片的测试方法和测试装置 Download PDF

Info

Publication number
CN119847810A
CN119847810A CN202311357138.2A CN202311357138A CN119847810A CN 119847810 A CN119847810 A CN 119847810A CN 202311357138 A CN202311357138 A CN 202311357138A CN 119847810 A CN119847810 A CN 119847810A
Authority
CN
China
Prior art keywords
functional module
chip
functional
event
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311357138.2A
Other languages
English (en)
Inventor
陈庆宇
刘翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202311357138.2A priority Critical patent/CN119847810A/zh
Publication of CN119847810A publication Critical patent/CN119847810A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请提供一种芯片的测试方法和测试装置，涉及芯片技术领域，改善了芯片采用的保护措施存在保护不足或过度保护等问题。具体方案为：基于芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，得到每个功能模块的单粒子功能中断发生次数，基于多个功能模块之间的逻辑关系和每个功能模块的单粒子功能中断发生次数得到芯片的单粒子功能中断发生次数。其中，逻辑单元使用至少一种保护措施，单粒子特征为单粒子入射到逻辑单元的线性能量转移和截面的对应关系。

Description

芯片的测试方法和测试装置
技术领域
本申请涉及芯片技术领域，尤其涉及一种芯片的测试方法和测试装置。
背景技术
目前，星地一体化互联网络是非地面网络(non-terrestrial networks，NTN)子网(例如高轨卫星网络和中低轨卫星网络等)和地面子网等多个异构网络的一体融合，是实现第6代(6th generation，6G)立体通信的可能性方案之一。在星地一体化方案中，星载通信设备运行的轨道环境中存在质子、阿尔法(alpha)粒子和重离子等多种高能粒子，高能粒子穿过半导体器件时可能产生单粒子翻转(single event upset，SEU)、单粒子瞬态(singleevent transient，SET)以及单粒子闩锁(single event latchup，SEL)等各类单粒子效应(single event effects，SEE)，单粒子效应可能造成芯片工作状态异常，从而产生芯片(或电路)的单粒子功能中断(single event functional interrupt，SEFI)。由此，需要采用一定的保护措施保证空间在轨芯片的可靠性，如何避免采用的保护措施导致的保护不足或过度保护，成为亟待解决的问题。
发明内容
本申请提供一种芯片的测试方法和测试装置，改善了芯片采用的保护措施存在保护不足或过度保护等问题。
为达到上述目的，本申请采用如下技术方案。
第一方面，本申请提供了一种芯片的测试方法，该方法包括：基于芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，得到每个功能模块的单粒子功能中断发生次数，逻辑单元使用至少一种保护措施，单粒子特征为单粒子入射到逻辑单元的线性能量转移和截面的对应关系。基于多个功能模块之间的逻辑关系和每个功能模块的单粒子功能中断发生次数得到芯片的单粒子功能中断发生次数。
由此，本申请提供的芯片的测试方法中，该方法对芯片进行功能模块的划分，通过芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，可以计算芯片中每个功能模块的单粒子功能中断发生次数，并考虑多个功能模块之间的架构(即逻辑关系)对芯片的影响，可以得到芯片的单粒子功能中断发生次数。由于本申请的芯片的测试方法基于芯片的逻辑单元计算单粒子功能中断发生次数，可以适用于不同工艺和不同架构的多种芯片，并且该方法可以在芯片的研发阶段计算芯片的单粒子功能中断发生次数，由此可以及时调整芯片的保护措施，避免芯片采用的保护措施存在保护不足或过度保护等问题，可以提高在轨芯片的可靠性。
在一种可能的设计中，方法还包括：若芯片的单粒子功能中断发生次数大于目标阈值，则调整功能模块的保护措施和/或调整多个功能模块之间的逻辑关系，重复执行芯片的单粒子功能中断发生次数的计算步骤，直至芯片的单粒子功能中断发生次数小于或等于目标阈值。由此，在芯片的研发阶段，通过计算芯片的单粒子功能中断发生次数，以进行保护措施调整以及保护效果预测，避免芯片采用的保护措施导致的保护不足或过度保护，提高了在轨芯片的可靠性。
在一种可能的设计中，基于芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，得到每个功能模块的单粒子功能中断发生次数，包括：基于芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，得到每个功能模块的第一单粒子功能中断发生次数。基于每个功能模块的第一单粒子功能中断发生次数和每个功能模块对应的权重，得到每个功能模块的单粒子功能中断发生次数。
在一种可能的设计中，方法还包括：基于失效模式及效应分析方法获取每个功能模块的逻辑单元中的第一逻辑单元的权重。由此，通过引入逻辑单元中第一逻辑单元的权重，剔除掉其他异常造成的单粒子功能中断，可以提高计算芯片的单粒子功能中断发生次数的准确性。
在一种可能的设计中，基于芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，得到每个功能模块的第一单粒子功能中断发生次数，包括：将每个功能模块的逻辑单元的数量、逻辑单元的单粒子特征和芯片的目标轨道信息输入至空间辐射环境模型，得到每个功能模块的第一单粒子功能中断发生次数。
在一种可能的设计中，多个功能模块包括第一功能模块和第二功能模块，基于多个功能模块之间的逻辑关系和每个功能模块的单粒子功能中断发生次数得到芯片的单粒子功能中断发生次数，包括：若第一功能模块和第二功能模块之间的逻辑关系为与关系，则将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相加。若第一功能模块和第二功能模块之间的逻辑关系为或关系，则将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相乘。由此，本申请提供的测试方法中引入芯片的架构(即逻辑关系)对芯片的工作状态的影响，可以提高预测单粒子功能中断发生次数的准确性。
在一种可能的设计中，不同的功能模块对应于不同的保护措施。
第二方面，本申请提供了一种芯片的测试装置，测试装置包括获取模块和计算模块。其中，获取模块用于基于芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，得到每个功能模块的单粒子功能中断发生次数，逻辑单元使用至少一种保护措施，单粒子特征为单粒子入射到逻辑单元的线性能量转移和截面的对应关系。计算模块，用于基于多个功能模块之间的逻辑关系和每个功能模块的单粒子功能中断发生次数得到芯片的单粒子功能中断发生次数。
在一种可能的设计中，测试装置还包括：判决模块。判决模块用于若芯片的单粒子功能中断发生次数大于目标阈值，则调整功能模块的保护措施和/或调整多个功能模块之间的逻辑关系，重复执行芯片的单粒子功能中断发生次数的计算步骤，直至芯片的单粒子功能中断发生次数小于或等于目标阈值。
在一种可能的设计中，获取模块具体用于基于芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，得到每个功能模块的第一单粒子功能中断发生次数。以及基于每个功能模块的第一单粒子功能中断发生次数和每个功能模块对应的权重，得到每个功能模块的单粒子功能中断发生次数。
在一种可能的设计中，获取模块还用于基于失效模式及效应分析方法获取每个功能模块的逻辑单元中的第一逻辑单元的权重。
在一种可能的设计中，获取模块具体用于将每个功能模块的逻辑单元的数量、逻辑单元的单粒子特征和芯片的目标轨道信息输入至空间辐射环境模型，得到每个功能模块的第一单粒子功能中断发生次数。
在一种可能的设计中，多个功能模块包括第一功能模块和第二功能模块。计算模块具体用于若第一功能模块和第二功能模块之间的逻辑关系为与关系，则将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相加。若第一功能模块和第二功能模块之间的逻辑关系为或关系，则将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相乘。
在一种可能的设计中，不同的功能模块对应于不同的保护措施。
第二方面的有益效果可以参见第一方面的说明。
第三方面，本申请提供了一种计算机可读存储介质，包括计算机指令，当计算机指令在电子设备上运行时，使得电子设备执行上述第一方面及任一项可能的实现方式中的芯片的测试方法。
第四方面，本申请提供了一种计算机程序产品，当计算机程序产品在计算机或处理器上运行时，使得计算机或处理器执行上述第一方面及任一项可能的实现方式中的芯片的测试方法。
可以理解的是，上述提供的任一种芯片的测试装置、计算机可读存储介质或计算机程序产品等均可以应用于上文所提供的对应的方法，因此，其所能达到的有益效果可参考对应的方法中的有益效果，此处不再赘述。
本申请的这些方面或其他方面在以下的描述中会更加简明易懂。
附图说明
图1为本申请实施例提供的一种目标轨道上带电粒子的积分注量率-线性能量转移的曲线图；
图2为本申请实施例提供的一种截面-线性能量转移的曲线图；
图3为本申请实施例提供的一种计算芯片的异常事件的发生次数的方法的流程图；
图4为本申请实施例提供的另一种计算芯片的异常事件的发生次数的方法的流程图；
图5为本申请实施例提供的又一种计算芯片的异常事件的发生次数的方法的流程图；
图6为本申请实施例提供的一种芯片的测试方法的流程图；
图7为本申请实施例提供的另一种芯片的测试方法的流程图；
图8为本申请实施例提供的又一种芯片的测试方法的流程图；
图9为本申请实施例提供的一种测试装置的组成示意图。
具体实施方式
为了便于理解，示例的给出了部分与本申请实施例相关概念的说明以供参考。如下所示：
单粒子翻转，指单粒子撞击集成电路，造成电路锁定的逻辑状态发生从1到0或从0到1的改变。单粒子翻转包括软翻转和硬错误(single event hard error，SEHE)，其中，软翻转不是破坏性的，多数单粒子翻转情况为软翻转，逻辑单元能被复写或重置。硬错误是指由单粒子撞击引起的半导体器件介质永久性的破坏，是一种不可逆的状态。
单粒子瞬态，指当一个带电粒子冲击组合逻辑块时，会产生瞬时电流脉冲。如果组合逻辑块的运行速度足够块，且在传播时引入了瞬时电流脉冲，该瞬时电流脉冲可能被认为是有效的信号，由此该瞬时电流脉冲可能会当作真实数据而得到保存。
单粒子闩锁，指由单粒子撞击引起集成电路产生潜在的或永久的破坏性状态，会引发一个相当于硅控整流器的寄生晶闸管结构，产生一个低阻抗高电流的通道。
空间辐射环境模型，例如1996年发布的宇宙射线对微电路的影响(cosmic rayeffects on micro-electronics code，CREME96)模型或者太空辐射(space radiation)模型等。
线性能量转移(linear energy transfer，LET)，表示带电粒子(例如离子)沿入射方向在单位长度上沉积的能量，通常用于衡量一个带电粒子穿过半导体材料时产生电荷的能力。其中，线性能量转移取决于入射带电粒子的质量、入射带电粒子的能量以及入射的半导体材料的材料密度等，线性能量转移的单位为每单位长度路径上损失的能量(兆电子伏特(million electron volts，MeV)/厘米(centimeter，cm))，经过材料密度归一化后的单位为(MeV*cm2/毫克(milligram，mg))。
注量(fluence)，表示入射到单位面积上的带电粒子数，单位为带电粒子数每平方厘米(带电粒子数/cm2)。相应的，注量率(flux)表示单位时间内单位面积上入射的带电粒子数，单位为带电粒子数每平方厘米每秒(带电粒子数/cm2*秒(second，s))。空间环境中不同能量的带电粒子(例如重离子和质子)均有对应的注量和注量率，可以通过空间辐射环境模型可以得到如图1所示的目标轨道上带电粒子的积分(integral)注量率-线性能量转移曲线(flux～LET曲线)。其中，图1中的横坐标为线性能量转移，纵坐标为积分注量率。
截面(σ)，表示单位注量的带电粒子引起的可观测的异常事件的数量，一般用于衡量某特定能量的带电粒子撞击下的电路的敏感程度，其中，异常事件可以是单粒子翻转、单粒子功能中断或不可纠正的误码等，异常事件也可以称为单粒子事件。截面的数学表达式可以为：其中，N为由带电粒子引起的异常事件的数量，fluence为入射到单位面积上的带电粒子数量，其中，fluence的单位为带电粒子数/cm2，则σ的单位为cm2。
截面-线性能量转移曲线(σ～LET曲线)，不同带电粒子的线性能量转移值不同，而特定的线性能量转移值对应各自的截面，因此通过使用多种不同线性能量转移的带电粒子对芯片进行加速辐照实验，可以得到截面-线性能量转移曲线，如图2所示。另外，图2中还示出了饱和截面和线性能量转移阈值，其中，饱和截面为增加入射带电粒子的线性能量转移值而截面不再增加时的截面，线性能量转移阈值为可以产生可观测的异常事件的数量的最小线性能量转移值。在一个示例中，可以将1％饱和截面对应的线性能量转移定义为线性能量转移阈值。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请实施例的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，在本申请实施例的描述中，“多个”是指两个或多于两个。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
可以基于目标轨道的带电粒子的σ～LET曲线和积分flux～LET曲线进行积分运算，从而得到σ～LET曲线表征的异常事件的发生次数，从而评估芯片的保护措施是否合适。
在一个示例中，如图3所示，图3为本申请实施例提供的一种计算芯片的异常事件的发生次数的方法的流程图。该方法将芯片的饱和截面与积分注量率相乘，得到目标轨道的芯片的异常事件的发生次数。其中，图3中分别示出了σ～LET曲线和等效σ～LET曲线，以及图3中分别示出了目标轨道为低轨道(low earth orbit，LEO)的积分flux～LET曲线以及目标轨道为静止轨道(geostationary earth orbit，GEO)的积分flux～LET曲线。该方法中具体的步骤可以包括：(1)通过加速器辐照实验获取芯片的饱和截面和线性能量转移阈值。(2)将目标轨道信息输入至空间辐射环境模型，通过空间辐射环境模型获取目标轨道的带电粒子的注量率，并获取所有带电粒子中的线性能量转移值大于线性能量转移阈值的部分带电粒子的积分注量率。(3)将芯片的饱和截面和部分带电粒子的积分注量率相乘，得到芯片的异常事件的发生次数。
但是，根据该方法计算得到的芯片的异常事件的发生次数，无法实现通用化或泛化，也即对于每种芯片均需要进行加速辐照实验，增加了测试成本。另外，该方法只能在芯片完成设计后进行测试才能获得测试结果，无法在芯片的开发阶段进行保护措施调整以及保护效果预测。
在另一个示例中，如图4所示，图4为本申请实施例提供的另一种计算芯片的异常事件的发生次数的方法的流程图。该方法基于逻辑单元(例如存储单元(memory bitcell)和寄存器单元(flip flop，FF)等)的单粒子特征和芯片的逻辑单元数量预测芯片的异常事件的发生次数，其中，逻辑单元也可以称为基础逻辑资源。该方法中具体的步骤可以包括：(1)通过加速器辐照实验获取逻辑单元的σ～LET曲线，得到饱和截面和线性能量转移阈值。(2)确定芯片的相关信息，相关信息可以包括芯片所在的航天器的运行的轨道信息(例如太阳活动情况等)以及芯片所在的航天器的自身信息(例如航天器的屏蔽情况)。(3)将饱和截面、线性能量转移阈值、逻辑单元的数量以及芯片的相关信息输入到空间辐射环境模型，即可得到芯片在目标轨道的异常事件的发生次数。
但是，该方法中未考虑芯片的架构、应用和工作场景等对芯片功能异常的影响，认为所有逻辑单元的异常均会导致芯片产生单粒子功能中断，得到的芯片的异常事件的发生次数偏大，无法获得准确的芯片的异常事件的发生次数。
由此，又一种计算芯片的异常事件的发生次数的方法被提出，如图5所示，图5为本申请实施例提供的又一种计算芯片的异常事件的发生次数的方法的流程图。该方法中提出并非所有的逻辑单元的翻转均会导致单粒子功能中断，并引入了敏感资源的概念用于修正最终的预测结果，其中，敏感资源的比例可以由具体的开发工具对可编程逻辑阵列(fieldprogrammable gate array，FPGA)的配置随机存取存储器(configuration random accessmemory，CRAM)进行分析得到。该方法中具体的步骤可以包括：(1)通过加速器辐照实验获取逻辑单元的σ～LET曲线，得到饱和截面和线性能量转移阈值。(2)确定芯片的相关信息，相关信息可以包括芯片所在的航天器的运行的轨道信息(例如太阳活动情况等)以及芯片所在的航天器的自身信息(例如航天器的屏蔽情况)。(3)将饱和截面、线性能量转移阈值、逻辑单元的数量以及芯片的相关信息输入到空间辐射环境模型，即可得到芯片在目标轨道的异常事件的发生次数。(4)将该异常事件的发生次数和敏感资源比例相乘，得到芯片在目标轨道最终的异常事件的发生次数。
但是，该方法无法实现专用集成电路(application specific integratedcircuit，ASIC)的敏感资源比例分析，无法应用于专用集成电路芯片的异常事件的发生次数的计算。另外，该方法只能在芯片完成设计后进行测试才能获得测试结果，无法在芯片的开发阶段进行保护措施取舍以及保护效果预测。
由此，本申请实施例提供一种芯片的测试方法，该方法对芯片进行功能模块的划分，通过芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，可以预测芯片中每个功能模块的单粒子功能中断发生次数，并考虑多个功能模块之间的架构(即逻辑关系)对芯片的影响，可以得到芯片的单粒子功能中断发生次数。由于本申请实施例的芯片的测试方法基于芯片的逻辑单元计算单粒子功能中断发生次数，可以适用于不同工艺和不同架构的多种芯片，并且该方法可以在芯片的研发阶段计算芯片的单粒子功能中断发生次数，由此可以及时调整芯片的保护措施，避免芯片采用的保护措施存在保护不足或过度保护等问题，可以提高在轨芯片的可靠性。
在上述场景中，本申请的芯片的测试方法和装置可以应用于不同的系统或设备中，如应用于执行设备。该执行设备可以是终端，如手机，平板电脑，笔记本电脑，增强现实(augmented reality，AR)设备，虚拟现实(virtual reality，VR)设备以及车载终端等，还可以是服务器等。本申请提供的芯片的测试方法可以应用于执行设备中涉及到的单粒子功能中断发生次数的计算的场景中。
在一些实施例中，本申请提出的芯片的测试装置可以为芯片，例如该芯片为系统级芯片(system-on-a-chip，SoC)。SoC包括处理器、存储器和输入输出(input/output，I/O)接口等，该处理器可以为单核处理器或多核处理器。处理器可加载存储器中的数据和应用程序后，对数据进行处理，例如进行本申请中的对芯片的单粒子功能中断发生次数的计算处理。
可以理解的，本申请提出的芯片可以应用于太空环境中，由此，本申请提出的芯片也可以称为在轨芯片。
应用于上述装置或设备，下面对本申请实施例提供的芯片的测试方法进行介绍。
本申请实施例提供一种芯片的测试方法，如图6所示，图6为本申请实施例提供的一种芯片的测试方法的流程图。该方法包括如下流程。
S601、基于芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，得到每个功能模块的单粒子功能中断发生次数。
其中，逻辑单元使用至少一种保护措施，单粒子特征为单粒子入射到逻辑单元的线性能量转移和截面的对应关系，也即σ～LET曲线。
示例性的，逻辑单元为FPGA中实现用户逻辑的最小单元，在一种分类的方式中，逻辑单元可以是存储单元、寄存器单元或时钟树(clock tree)等。在另一种分类的方式中，逻辑单元可以包括时序逻辑单元和组合逻辑单元。在一个示例中，时序逻辑单元可以是锁存器、触发器和寄存器等，组合逻辑单元可以是数据选择器、数据比较器、加法器和编码器等。
示例性的，保护措施也可以称为加固措施，其中，保护措施可以是三模冗余(triple modular redundancy，TMR)、纠错码(error correction code，ECC)加交织以及时间冗余等。其中，三模冗余也即是使用三个相同的模块分别执行相同的操作，以多数相同的输出作为表决系统的正确输出，通常为三取二，也即三个模块中只要不同时出现两个相同的错误，就能掩蔽掉故障模块的错误，保证系统正确的输出。纠错码也即是在传输过程中发生错误后能在接收端自行发现或纠正的码，纠错码加交织可以分散突发错误，提高了纠错能力。时间冗余为在系统发生偶发性错误时，利用时间的持续特性，重复执行发生错误的系统过程，来消除错误的一种容错思想。其中，可以根据功能模块的重要程序确定对该功能模块所采取的保护措施。例如，对于较重要的功能模块，可以使用三模冗余等保护措施，对于不重要的功能模块，可以使用纠错码加交织等保护措施。
其中，不同的功能模块可以对应于不同的保护措施。
在一个示例中，可以基于芯片的不同保护措施划分功能模块。具体的，可以将使用三模冗余等保护措施的电路分为功能模块A，将使用纠错码加交织等保护措施的电路划分为功能模块B，以及将使用时间冗余等保护措施的电路划分为功能模块C。除此之外，还可以将同时使用三模冗余和纠错码加交织等保护措施的电路划分为功能模块D，或者将同时使用三模冗余、纠错码加交织以及时间冗余等保护措施的电路划分为功能模块E。
在另一个示例中，也可以基于芯片的功能组件划分功能模块。以芯片为中央处理器(central processing unit，CPU)为例，中央处理器可以包括功能模块A、功能模块B和功能模块C，其中，功能模块A可以为缓存(cache)，功能模块B可以是取址单元，以及功能模块C可以是执行单元等。另外，以芯片为存储器为例，存储器可以包括功能模块A、功能模块B和功能模块C，其中，功能模块A可以是译码器，功能模块B可以是控制逻辑电路，以及功能模块C可以是存储阵列等。
可以理解的，本申请实施例不对功能模块的划分做具体的限制，也可以基于其他方式划分芯片的功能模块。
示例性的，为了解决专用集成电路芯片的泛化问题以及降低测试成本，避免对不同芯片进行重复加速辐照实验，可以采用预测单粒子功能中断发生次数的方法。其预测的原理可以是：对于采用相同保护措施的功能模块，单粒子功能中断发生次数和逻辑单元的数量正相关。具体的，继续以功能模块A为例，功能模块A使用三模冗余等保护措施，假设功能模块A包括100个逻辑单元，对功能模块A进行加速辐照实验，得到功能模块A的单粒子特征，基于功能模块A的单粒子特征可以得到功能模块A的单粒子功能中断发生次数a。若功能模块X也使用三模冗余等保护措施，且功能模块X包括1000个逻辑单元，则可以预测功能模块X的单粒子功能中断发生次数为10a。由此，本申请可以基于特定工艺平台下逻辑单元的单粒子特征，预测和评估该工艺平台下不同架构的各类专用集成芯片的单粒子功能中断发生次数。
由此，本申请通过每种使用不同保护措施对应的逻辑单元的数量的单粒子特征，以及每个功能模块的逻辑单元的数量，可以得到芯片的每个功能模块的单粒子功能中断发生次数。
可选的，S601可以包括：基于芯片的每个功能模块的逻辑单元的数量和逻辑单元的单粒子特征，得到每个功能模块的第一单粒子功能中断发生次数。基于每个功能模块的第一单粒子功能中断发生次数和每个功能模块对应的权重，得到每个功能模块的单粒子功能中断发生次数。
在一个可能的示例中，若芯片基于保护措施划分功能模块，假设芯片包括功能模块A、功能模块B和功能模块C，其中，功能模块A的第一单粒子功能中断发生次数为a1，功能模块B的第一单粒子功能中断发生次数为b1，以及功能模块C的第一单粒子功能中断发生次数为c1。另外，基于FMEA方法或FTA方法得到的功能模块A的权重为a2、功能模块B的权重为b2以及功能模块C的权重为c2，则功能模块A的单粒子功能中断发生次数为a1*a2，功能模块B的单粒子功能中断发生次数为b1*b2，功能模块C的单粒子功能中断发生次数为c1*c2。
在另一个可能的示例中，若芯片基于功能组件划分功能模块，假设芯片包括功能模块A，其中，功能模块A中包括分别使用了三种保护措施的功能组件A1、功能组件A2和功能组件A3。其中，功能组件A1在功能模块A中的占比权重为a1、功能组件A2在功能模块A中的占比权重为a2以及功能组件A3在功能模块A中的占比权重为a3。另外，基于FMEA方法或FTA方法得到功能组件A1对应的权重为a4、功能组件A2对应的权重为a5以及功能组件A3对应的权重为a6，则功能模块A的权重为a1*a4+a2*a5+a3*a6。在计算得到功能模块A的第一单粒子功能中断发生次数后，将功能模块A的第一单粒子功能中断发生次数和功能模块A的权重相乘，即可以得到功能模块A的单粒子功能中断发生次数。
由此，通过引入逻辑单元中第一逻辑单元的权重，可以提高计算芯片的单粒子功能中断发生次数的准确性。
可选的，S601还可以包括：将每个功能模块的逻辑单元的数量、逻辑单元的单粒子特征和芯片的目标轨道信息输入至空间辐射环境模型，得到每个功能模块的第一单粒子功能中断发生次数。
示例性的，逻辑单元的单粒子特征也即为不同保护措施以及不同逻辑单元的数量的σ～LET曲线。芯片的目标轨道信息可以包括静止轨道或低轨道的轨道信息，具体的，轨道信息可以包括近地点、远地点、倾角、近地点幅角以及任务周期内的太阳活动状态等。
S602、基于多个功能模块之间的逻辑关系和每个功能模块的单粒子功能中断发生次数得到芯片的单粒子功能中断发生次数。
示例性的，多个功能模块之间的逻辑关系也即是芯片的架构，其中，多个功能模块之间的逻辑关系可以是与关系或者是或关系。若多个功能模块之间的逻辑关系为与关系，也即该多个功能模块的功能都正常时，芯片的功能才正常。若多个功能模块之间的逻辑关系为或关系，也即该多个不同的功能模块中的任意一个功能模块的功能正常时，芯片的功能即正常。
其中，多个功能模块可以包括第一功能模块和第二功能模块，若第一功能模块和第二功能模块之间的逻辑关系为与关系，则将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相加。若第一功能模块和第二功能模块之间的逻辑关系为或关系，则将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相乘。
示例性的，以芯片包括第一功能模块、第二功能模块及第三功能模块为例，若第一功能模块和第二功能模块之间的逻辑关系为与关系，在确定第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数后，将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相加。若第三功能模块和第一功能模块以及第二功能模块之间的关系也为与关系，则第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相加后继续和第三功能模块的单粒子功能中断发生次数相加，最终得到芯片的单粒子功能中断发生次数。
在另一种可能的实现方式中，继续以芯片包括第一功能模块、第二功能模块及第三功能模块为例，若第一功能模块和第二功能模块之间的逻辑关系为或关系，在确定第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数后，将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相乘。若第三功能模块和第一功能模块以及第二功能模块之间的关系也为或关系，则将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相乘后继续和第三功能模块的单粒子功能中断发生次数相乘，最终得到芯片的单粒子功能中断发生次数。
在又一种可能的实现方式中，继续以芯片包括第一功能模块、第二功能模块及第三功能模块为例，若第一功能模块和第二功能模块之间的逻辑关系为或关系，在确定第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数后，将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相乘。若第三功能模块和第一功能模块以及第二功能模块之间的关系为与关系，则将将第一功能模块的单粒子功能中断发生次数和第二功能模块的单粒子功能中断发生次数相乘后继续和第三功能模块的单粒子功能中断发生次数相加。以此类推，遍历所有功能模块的逻辑关系，最终得到芯片的单粒子功能中断发生次数。
可选的，本申请实施例提供的芯片的测试方法还包括：若芯片的单粒子功能中断发生次数大于目标阈值，则调整功能模块的保护措施和/或调整多个功能模块之间的逻辑关系，重复执行芯片的单粒子功能中断发生次数的计算步骤，直至芯片的单粒子功能中断发生次数小于或等于目标阈值。
示例性的，目标阈值可以和芯片的设计需求相关。芯片的单粒子功能中断发生次数大于目标阈值可以认为此时的芯片不满足设计需求，可以对芯片的功能模块的逻辑关系和保护措施进行优化和迭代，然后重新计算芯片的单粒子功能中断发生次数，直至芯片满足设计需求。
具体的，如图7所示，图7为本申请实施例提供的另一种芯片的测试方法的流程图。其中，该流程可以包括：
S701、获取输入信息。其中，输入信息可以包括当前芯片的逻辑单元的σ～LET曲线，即不同保护措施以及不同逻辑单元的数量的σ～LET曲线。输入信息还可以包括目标轨道信息，目标轨道信息可以包括近地点、远地点、倾角、近地点幅角以及任务周期内的太阳活动状态等。
S702、计算芯片的单粒子功能中断发生次数。也即，先计算每个功能模块的单粒子功能中断发生次数，再基于多个功能模块之间的新的逻辑关系和每个功能模块的单粒子功能中断发生次数得到芯片的新的单粒子功能中断发生次数。
S703、确定芯片的新的单粒子功能中断发生次数是否小于或等于目标阈值。其中，若芯片的新的单粒子功能中断发生次数大于目标阈值，则执行S704。若芯片的新的单粒子功能中断发生次数小于或等于目标阈值，则执行S705。
S704、调整功能模块的保护措施和多个功能模块的逻辑关系。也即，对于功能模块，可以将容错能力较低的保护措施调整为容错能力更强的保护措施，在一个具体的示例中，可以将功能模块的保护措施从时间冗余更换为三模冗余。另外，也可以将两个功能模块的逻辑关系从或关系调整为与关系，或者将两个功能模块的逻辑关系从与关系调整为或关系。
S705、结束。即结束芯片的测试的迭代的流程。
由此，本申请实施例提供的芯片的测试方法可以在芯片的研发阶段，通过计算芯片的单粒子功能中断发生次数，以进行保护措施调整以及保护效果预测，避免芯片采用的保护措施导致的保护不足或过度保护，提高了在轨芯片的可靠性。
可选的，本申请实施例提供的芯片的测试方法还可以包括：基于失效模式及效应分析(failure mode and effects analysis，FMEA)方法获取每个功能模块的逻辑单元中的第一逻辑单元的权重。
示例性的，逻辑单元中的第一逻辑单元可以为在受到单粒子撞击时容易翻转的逻辑单元，第一逻辑单元也可以称为敏感资源。
示例性的，失效模式及效应分析方法也即在芯片的设计阶段，对构成芯片的子电路、零件以及构成过程的各个工序逐一进行分析，找出所有潜在的失效模式，并分析失效模式可能的后果，从而预先采取必要的措施，以提高产品的质量和可靠性。由此，失效模式及效应分析方法可以在芯片的概念阶段获得每个功能模块的逻辑单元中的第一逻辑单元的权重。
除此之外，还可以基于故障树分析(fault tree analysis，FTA)方法获取每个功能模块的逻辑单元中的第一逻辑单元的权重。故障树分析方法基于单个的潜在失效模式识别所有的可能原因，由此分析芯片的错误。
如图8所示，图8为本申请实施例提供的又一种芯片的测试方法的流程图。其中，该方法可以包括S1至S8，其中，S1：基于不同的保护措施划分功能模块，芯片可以包括功能模块A、功能模块B、功能模块C、……、功能模块X，功能模块A对应输入信息A，功能模块B对应输入信息B，功能模块C对应输入信息C，以及功能模块X对应输入信息X。S2：获取不同保护措施以及不同逻辑单元的数量的σ～LET曲线。S3：获取目标轨道信息。S4：获取逻辑单元的数量，并将σ～LET曲线、目标轨道信息以及逻辑单元的数量输入至空间辐射环境模型。S5：获得芯片的每个功能模块的第一单粒子功能中断发生次数。S6：获取权重。S7：将芯片的每个功能模块的第一单粒子功能中断发生次数和权重相乘，得到芯片的每个功能模块的单粒子功能中断发生次数。S8：基于多个功能模块之间的逻辑关系和每个功能模块的单粒子功能中断发生次数(例如SEFI_A、SEFI_B、SEFI_C、……、SEFI_X)确定芯片的单粒子功能中断发生次数。
可以理解的是，为了实现上述功能，电子设备包含了执行各个功能相应的硬件和/或软件模块。结合本文中所公开的实施例描述的各示例的算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以结合实施例对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本实施例可以根据上述方法示例对电子设备进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块可以采用硬件的形式实现。需要说明的是，本实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
在采用对应各个功能划分各个功能模块的情况下，图9示出了上述实施例中涉及的测试装置900的一种可能的组成示意图，如图9所示，该测试装置900可以包括：获取模块901和计算模块902。
其中，获取模块901可以用于支持测试装置900执行上述步骤S601等，和/或用于本文所描述的方案的其他过程。
计算模块902可以用于支持测试装置900执行上述步骤S602等，和/或用于本文所描述的技术的其他过程。
需要说明的是，上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。
本实施例提供的测试装置900，用于执行上述芯片的测试方法，因此可以达到与上述实现方法相同的效果。
在采用集成的单元的情况下，测试装置900可以包括处理模块、存储模块和通信模块。其中，处理模块可以用于对测试装置900的动作进行控制管理，例如，可以用于支持测试装置900执行上述获取模块901和计算模块902执行的步骤。存储模块可以用于支持测试装置900存储程序代码和数据等。通信模块，可以用于支持测试装置900与其他设备的通信，例如与无线接入设备的通信。
其中，处理模块可以是处理器或控制器。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，数字信号处理(digital signal processing，DSP)和微处理器的组合等等。存储模块可以是存储器。通信模块具体可以为射频电路、蓝牙芯片、Wi-Fi芯片等与其他电子设备交互的设备。
本申请实施例还提供一种电子设备，包括一个或多个处理器以及一个或多个存储器。该一个或多个存储器与一个或多个处理器耦合，一个或多个存储器用于存储计算机程序代码，计算机程序代码包括计算机指令，当一个或多个处理器执行计算机指令时，使得电子设备执行上述相关方法步骤实现上述实施例中的芯片的测试方法。
本申请的实施例还提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机指令，当该计算机指令在电子设备上运行时，使得电子设备执行上述相关方法步骤实现上述实施例中的芯片的测试方法。
本申请的实施例还提供了一种计算机程序产品，当该计算机程序产品在计算机上运行时，使得计算机执行上述相关步骤，以实现上述实施例中电子设备执行的芯片的测试方法。
另外，本申请的实施例还提供一种装置，这个装置具体可以是芯片，组件或模块，该装置可包括相连的处理器和存储器；其中，存储器用于存储计算机执行指令，当装置运行时，处理器可执行存储器存储的计算机执行指令，以使芯片执行上述各方法实施例中电子设备执行的芯片的测试方法。
其中，本实施例提供的电子设备、计算机可读存储介质、计算机程序产品或芯片均用于执行上文所提供的对应的方法，因此，其所能达到的有益效果可参考上文所提供的对应的方法中的有益效果，此处不再赘述。
通过以上实施方式的描述，所属领域的技术人员可以了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是一个物理单元或多个物理单元，即可以位于一个地方，或者也可以分布到多个不同地方。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上内容，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种芯片的测试方法，其特征在于，所述方法包括：
基于芯片的每个功能模块的逻辑单元的数量和所述逻辑单元的单粒子特征，得到所述每个功能模块的单粒子功能中断发生次数，所述逻辑单元使用至少一种保护措施，所述单粒子特征为单粒子入射到逻辑单元的线性能量转移和截面的对应关系；
基于多个功能模块之间的逻辑关系和所述每个功能模块的所述单粒子功能中断发生次数得到所述芯片的所述单粒子功能中断发生次数。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若所述芯片的所述单粒子功能中断发生次数大于目标阈值，则调整所述芯片中的功能模块的保护措施和/或调整所述多个功能模块之间的所述逻辑关系，重复执行所述芯片的所述单粒子功能中断发生次数的计算步骤，直至所述芯片的所述单粒子功能中断发生次数小于或等于所述目标阈值。
3.根据权利要求1所述的方法，其特征在于，所述基于芯片的每个功能模块的逻辑单元的数量和所述逻辑单元的单粒子特征，得到所述每个功能模块的单粒子功能中断发生次数，包括：
基于所述芯片的所述每个功能模块的逻辑单元的数量和所述逻辑单元的单粒子特征，得到所述每个功能模块的第一单粒子功能中断发生次数；
基于所述每个功能模块的所述第一单粒子功能中断发生次数和所述每个功能模块对应的权重，得到所述每个功能模块的所述单粒子功能中断发生次数。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
基于失效模式及效应分析方法获取所述每个功能模块的逻辑单元中的第一逻辑单元的权重。
5.根据权利要求3或4所述的方法，其特征在于，所述基于所述芯片的所述每个功能模块的逻辑单元的数量和所述逻辑单元的单粒子特征，得到所述每个功能模块的第一单粒子功能中断发生次数，包括：
将所述每个功能模块的逻辑单元的数量、所述逻辑单元的所述单粒子特征和所述芯片的目标轨道信息输入至空间辐射环境模型，得到所述每个功能模块的所述第一单粒子功能中断发生次数。
6.根据权利要求1所述的方法，其特征在于，所述多个功能模块包括第一功能模块和第二功能模块，所述基于多个功能模块之间的逻辑关系和所述每个功能模块的单粒子功能中断发生次数得到所述芯片的单粒子功能中断发生次数，包括：
若所述第一功能模块和所述第二功能模块之间的所述逻辑关系为与关系，则将所述第一功能模块的所述单粒子功能中断发生次数和所述第二功能模块的所述单粒子功能中断发生次数相加；
若所述第一功能模块和所述第二功能模块之间的所述逻辑关系为或关系，则将所述第一功能模块的所述单粒子功能中断发生次数和所述第二功能模块的所述单粒子功能中断发生次数相乘。
7.根据权利要求1-6任一项所述的方法，其特征在于，不同的功能模块对应于不同的保护措施。
8.一种芯片的测试装置，其特征在于，所述测试装置包括：
获取模块，用于基于芯片的每个功能模块的逻辑单元的数量和所述逻辑单元的单粒子特征，得到所述每个功能模块的单粒子功能中断发生次数，所述逻辑单元使用至少一种保护措施，所述单粒子特征为单粒子入射到逻辑单元的线性能量转移和截面的对应关系；
计算模块，用于基于多个功能模块之间的逻辑关系和所述每个功能模块的所述单粒子功能中断发生次数得到所述芯片的所述单粒子功能中断发生次数。
9.根据权利要求8所述的测试装置，其特征在于，所述测试装置还包括：
判决模块，用于若所述芯片的所述单粒子功能中断发生次数大于目标阈值，则调整功能模块的保护措施和/或调整所述多个功能模块之间的所述逻辑关系，重复执行所述芯片的所述单粒子功能中断发生次数的计算步骤，直至所述芯片的所述单粒子功能中断发生次数小于或等于所述目标阈值。
10.根据权利要求8所述的测试装置，其特征在于，所述获取模块，具体用于基于所述芯片的所述每个功能模块的逻辑单元的数量和所述逻辑单元的单粒子特征，得到所述每个功能模块的第一单粒子功能中断发生次数；
基于所述每个功能模块的所述第一单粒子功能中断发生次数和所述每个功能模块对应的权重，得到所述每个功能模块的所述单粒子功能中断发生次数。
11.根据权利要求10所述的测试装置，其特征在于，所述获取模块，还用于基于失效模式及效应分析方法获取所述每个功能模块的逻辑单元中的第一逻辑单元的权重。
12.根据权利要求10或11所述的测试装置，其特征在于，所述获取模块，具体用于将所述每个功能模块的逻辑单元的数量、所述逻辑单元的所述单粒子特征和所述芯片的目标轨道信息输入至空间辐射环境模型，得到所述每个功能模块的所述第一单粒子功能中断发生次数。
13.根据权利要求8所述的测试装置，其特征在于，所述多个功能模块包括第一功能模块和第二功能模块，所述计算模块，具体用于若所述第一功能模块和所述第二功能模块之间的所述逻辑关系为与关系，则将所述第一功能模块的所述单粒子功能中断发生次数和所述第二功能模块的所述单粒子功能中断发生次数相加；
若所述第一功能模块和所述第二功能模块之间的所述逻辑关系为或关系，则将所述第一功能模块的所述单粒子功能中断发生次数和所述第二功能模块的所述单粒子功能中断发生次数相乘。
14.根据权利要求8-13任一项所述的测试装置，其特征在于，不同的功能模块对应于不同的保护措施。
15.一种计算机可读存储介质，其特征在于，包括计算机指令，当计算机指令在电子设备上运行时，使得电子设备执行上述权利要求1-7中的任一项所述的方法。
16.一种计算机程序产品，其特征在于，当计算机程序产品在计算机或处理器上运行时，使得所述计算机或所述处理器执行上述权利要求1-7中的任一项所述的方法。
CN202311357138.2A 2023-10-18 2023-10-18 芯片的测试方法和测试装置 Pending CN119847810A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311357138.2A CN119847810A (zh) 2023-10-18 2023-10-18 芯片的测试方法和测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311357138.2A CN119847810A (zh) 2023-10-18 2023-10-18 芯片的测试方法和测试装置

Publications (1)

Publication Number Publication Date
CN119847810A true CN119847810A (zh) 2025-04-18

Family

ID=95355228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311357138.2A Pending CN119847810A (zh) 2023-10-18 2023-10-18 芯片的测试方法和测试装置

Country Status (1)

Country Link
CN (1) CN119847810A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120354758A (zh) * 2025-06-24 2025-07-22 合肥综合性国家科学中心人工智能研究院(安徽省人工智能实验室) 人机协同的高实时性功能测试跨域优化方法、设备及介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120354758A (zh) * 2025-06-24 2025-07-22 合肥综合性国家科学中心人工智能研究院(安徽省人工智能实验室) 人机协同的高实时性功能测试跨域优化方法、设备及介质

Similar Documents

Publication Publication Date Title
Glein et al. A self-adaptive SEU mitigation system for FPGAs with an internal block RAM radiation particle sensor
JP7204341B2 (ja) 高データインテグリティ処理システム
Jung et al. Predicting system failure rates of SRAM-based FPGA on-board processors in space radiation environments
Li et al. Accelerating soft-error-rate (ser) estimation in the presence of single event transients
CN119847810A (zh) 芯片的测试方法和测试装置
EP2455771B1 (en) Measurement device and measurement method
Jacobs et al. Overhead and reliability analysis of algorithm-based fault tolerance in FPGA systems
Wei et al. A novel scheme for tolerating single event/multiple bit upsets (SEU/MBU) in non-volatile memories
Allen et al. Single-event upset (SEU) results of embedded error detect and correct enabled block random access memory (block RAM) within the xilinx XQR5VFX130
Monopoli et al. Enhancing a soft gpu ip reliability against seus in space: Modelling approach and criticality analysis on a radiation-tolerant fpga
Mercier et al. BiSuT: A NoC-based bit-shuffling technique for multiple permanent faults mitigation
Ibrahim et al. Reconfigurable fault tolerant avionics system
Beahan et al. Detailed radiation fault modeling of the remote exploration and experimentation (REE) first generation testbed architecture
Snodgrass Low-power fault tolerance for spacecraft FPGA-based numerical computing
Foucard et al. Reliability limits of TMR implemented in a SRAM-based FPGA: Heavy ion measures vs. fault injection predictions
Karapetian et al. Radiation fault modeling and fault rate estimation for a COTS based space-borne supercomputer
Sootkaneung et al. On techniques for handling soft errors in digital circuits
Aguiar et al. Reliability-driven pin assignment optimization to improve in-orbit soft-error rate
Aiswarya et al. An investigation on recoverable and fault tolarence method-based on real-time FPGA
Bocquillon et al. Highlights of laser testing capabilities regarding the understanding of SEE in SRAM based FPGAs
US12287713B1 (en) Fault-tolerant computer system with configurable coprocessor component and methods thereof
KR102028355B1 (ko) Obp 시스템의 오류율 예측 방법, 이를 수행하기 위한 기록매체 및 장치
Kustov et al. Efficiency Estimation of Single Error Correction, Double Error Detection and Double-Adjacent-Error Correction Codes
Rugescu et al. Gracefully degrading triple modular redundancy in FPGA design with application to harsh radiation environments
Deepanjali et al. Evolvable hardware for fault mitigation in control circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication