CN119836215A - 压电元件及制备方法、压电器件和电子设备 - Google Patents

Abstract

本申请实施例提供一种压电元件及制备方法、压电器件和电子设备，涉及半导体器件技术领域，用于减少压电元件的制作误差，提高压电元件的均一性。压电元件包括衬底、振动板以及多个压电元件。衬底具有沿厚度方向贯穿衬底的多个空腔，多个空腔沿衬底的第一方向依次排列；衬底为单晶硅衬底。振动板覆盖衬底和多个空腔。第一方向的取值在衬底的<100>晶向偏移±15°的区间内。而在上述区间内振动板的E/(1‑v²)的取值较小，在衬底的<100>方向，振动板的E/(1‑v²)的取值最小。因此，多个空腔沿第一方向排布后，减小振动板膜厚偏差、膜质偏差以及机械性能偏差对压电元件均一性的影响。

Description

压电元件及制备方法、压电器件和电子设备

技术领域

本申请涉及半导体器件技术领域，尤其涉及一种压电元件及制备方法、压电器件和电子设备。

背景技术

近年来，随着半导体行业的发展，提出了基于压电元件的微机电系统(microelectro mechanical systems，MEMS)压电器件。MEMS压电器件具有体积小、重量轻、功耗低、耐用性好、价格低廉、性能稳定等特性而广泛的应用于工业、生物、医疗等多种领域中。而且小型化、低电压驱动化、高速驱动化的MEMS压电器件已经成为未来主流的趋势产品。

然而，采用目前主流的制备工艺制备压电元件时，若追求了小型化、低电压驱动化、高速驱动化，则会导致压电元件的制作误差较大，从而导致压电元件之间的偏差较大。

发明内容

本申请实施例提供一种压电元件及制备方法、压电器件和电子设备，用于减少压电元件的制作误差，提高压电元件的均一性。

为达到上述目的，本申请采用如下技术方案：

本申请实施例的第一方面，提供一种压电元件，应用于执行器、传感器等MEMS器件中。压电元件包括衬底、振动板以及多个压电元件。衬底具有沿厚度方向贯穿衬底的多个空腔，多个空腔沿衬底的第一方向依次排列，衬底为单晶硅衬底。振动板覆盖衬底和多个空腔。压电单元包括叠设置于振动板远离衬底一侧的第一电极、压电层以及第二电极；压电单元在振动板上的投影与空腔在振动板上的投影交叠；第一方向的取值在衬底的<100>晶向偏移±15°的区间内。应当理解的是，第一方向可以在上述区间范围内取值，但是同一压电元件中第一方向的取值是相同且固定的，只能在上述区间中选取一个固定值。不同压电元件中第一方向的取值可以不同。

本申请实施例提供的压电元件中，衬底中多个空腔的排布方向为衬底的<100>晶向偏移±15°的区间内。而在衬底的<100>晶向偏移±15°的区间内，振动板的E/(1-v²)的取值较小，在衬底的<100>晶向，振动板的E/(1-v²)的取值最小。因此，将多个空腔沿上述方向排布后，在弯曲刚度的取值固定的情况下，可以增加振动板的厚度。振动板的厚度增加后，在制备过程中振动板厚度的波动占振动板整体厚度的比例会降低，可以减小振动板膜厚偏差、膜质偏差以及机械性能偏差对压电元件均一性的影响。有助于在实现小型化、高密度化的压电元件的基础上，减小振动板膜厚偏差、膜质偏差以及机械性能偏差造成压电元件的性能偏差和性能波动。

在一种可能的实现方式中，第一方向为振动板的E/(1-v²)取值最小的方向；E为振动板的杨氏模量，v为振动板的泊松比。多个空腔沿振动板的E/(1-v²)取值最小的方向排布，可最大化的减小振动板膜厚偏差、膜质偏差以及机械性能偏差对压电元件均一性的影响。

在一种可能的实现方式中，空腔平行于衬底的截面为条状图案，多个空腔沿平行于条状图案短边的方向排布。通过将空腔的截面设定为条状图案，在满足压电元件需求的基础上，可以兼顾大位变量和小间距。以将压电元件应用于打印机的喷墨头为例，需要空腔足够大，才能产生足够的振动位移和压力，所以需要大位变量。每个空腔连接外侧的喷墨口，喷墨口之间的间距必须足够小才能满足实际打印需求，所以需要小间距。

在一种可能的实现方式中，振动板的厚度为0.5um～5um。振动板过薄会导致振动板的刚度不够，从而导致振动板过于柔软，无法提供稳定的振动特性。振动板过厚会导致振动板的刚度过高，从而导致振动板过于僵硬，无法实现所需的振动响应。通过将振动板的厚度的选取在0.5um～5um的范围内，可以使振动板的刚度适中，而且可以作为刻蚀阻挡层使用。

在一种可能的实现方式中，振动板为由单晶材料形成的膜层。振动板产生的位移变化直接引发空腔容积的变化，而本申请通过将振动板设置为由单晶材料形成的膜层，可以提高振动板杨氏模量和泊松比的均匀性，以提高振动板膜层质量的均一性。

在一种可能的实现方式中，单晶材料包括单晶氧化物。单晶氧化物制备形成的振动板结构简单。

在一种可能的实现方式中，振动板的晶向与衬底的晶向相同。振动板的结晶方向由衬底的方向决定，振动板和衬底的晶向相同，那么振动板的E/(1-v²)取值较小的范围为<100>晶向偏移±15°的区间内，较大程度的降低压电元件的性能偏差和性能波动。

在一种可能的实现方式中，衬底为(100)取向，衬底的平边为<110>或者<100>方向。本申请的压电元件适用于(100)取向的衬底。

在一种可能的实现方式中，衬底为(110)取向，衬底的平边为<110>、<100>或者<111>方向。本申请的压电元件还适用于(110)取向的衬底。

本申请实施例的第二方面，提供一种压电器件，包括驱动电路和如第一方面任一项的压电元件，驱动电路与压电元件电连接。

本申请实施例第二方面提供的压电器件包括第一方面的压电元件，其有益效果与压电元件的有益效果相同，此处不再赘述。

本申请实施例的第三方面，提供一种电子设备，包括壳体和如第二方面的压电器件，压电器件设置在壳体内。

本申请实施例第三方面提供的电子设备包括第一方面的压电元件，其有益效果与压电元件的有益效果相同，此处不再赘述。

本申请实施例的第四方面，提供一种压电元件的制备方法，包括：提供衬底；衬底为单晶硅衬底；在衬底一侧形成振动板，振动板覆盖衬底；在振动板远离衬底一侧形成多个压电单元；压电单元在振动板上的投影与空腔在振动板上的投影交叠；压电单元包括叠设置于振动板远离衬底一侧的第一电极、压电层以及第二电极；在衬底上形成贯穿衬底的多个空腔；多个空腔沿衬底的第一方向依次排列；第一方向的取值在衬底的<100>晶向偏移±15°的区间内。

本申请实施例第四方面提供的电子设备的有益效果与第一方面的压电元件的有益效果相同，此处不再赘述。

在一种可能的实现方式中，在衬底一侧形成振动板，包括：采用外延生长工艺，在衬底一侧形成振动板。采用外延生长工艺形成的振动板的晶向与衬底的晶向相同，二者晶格匹配。

在一种可能的实现方式中，振动板的厚度为0.5um～5um。

在一种可能的实现方式中，振动板为单晶材料沉积形成的膜层。

在一种可能的实现方式中，振动板的材料包括单晶氧化物。

附图说明

图1为本申请实施例提供的一种电子设备的架构示意图；

图2A为本申请实施例示意的一种压电元件的结构示意图；

图2B为本申请实施例示意的另一种压电元件的结构示意图；

图3为本申请实施例提供的一种压电元件的制备流程示意图；

图4-图8为本申请实施例提供的一种压电元件的制备过程示意图；

图9A为本申请实施例提供的一种振动板的杨氏模量的曲线图；

图9B为本申请实施例提供的一种振动板的泊松比v的曲线图；

图9C为本申请实施例提供的一种振动板的的曲线图；

图9D为本申请实施例提供的另一种振动板的杨氏模量的曲线图；

图9E为本申请实施例提供的另一种振动板的泊松比v的曲线图；

图9F为本申请实施例提供的另一种振动板的的曲线图；

图10为本申请实施例提供的一种空腔的排布方式示意图；

图11为本申请实施例提供的一种压电元件的俯视图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

以下，术语“第二”、“第一”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第二”、“第一”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

此外，本申请实施例中，“上”、“下”、“左”、“右”等方位术语可以包括但不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。

在本申请实施例中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“相耦接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。术语“接触”可以是直接接触，也可以是通过中间媒介间接的接触。

本申请实施例中，“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。

随看科学技术的进步，电子、机械等系统向着小型化、微型化方向发展，芯片的高密度、多功能、智能化集成成为人们研究的重要方向，从而诞生了微型化、集成化和智能化为特点的微机电系统(micro electro mechanical systems，MEMS)技术。基于MEMS技术的执行器、传感器、微光学系统、射频系统、微生物芯片、微流体器件、立体集成电路等机电转换压电器件，已有相当多的应用于工业、生物、医学等行业。

本申请实施例提供一种电子设备。如图1所示，电子设备1可以是包括需要高驱动电压和大变形量(位移量)的压电器件10的电子产品，压电器件10例如为传感器或者执行器。示例的，压电器件10包括MEMS微镜、MEMS麦克风、MEMS扬声器、微型泵、喷墨头、超声波传感器、MEMS射频器件等。

在一些实施例中，电子设备1包括壳体，压电器件10设置在壳体内。电子设备1例如可以是投影仪、雷达、手机、耳机、散热器、打印机、B超仪等设备，本申请实施例对上述电子设备1的具体形式不做特殊限制。

示例的，电子设备1为打印机，压电器件10应用于打印机中，作为打印机的喷墨头。

本申请实施例提供一种压电器件10，如图1所示，压电器件10包括压电元件20和驱动电路30，驱动电路30用于向压电元件20提供驱动电压(可以是直流电压，也可以是交流电压)，使压电元件20中产生电场，压电元件20在电场作用下将电能转换为机械能，使压电元件20产生机械位移或力的输出。

可以理解的是，压电器件10中还可以包括其他器件，例如压电器件10中还包括处理器，该处理器可以检测压电元件20输出的机械位移或力，对驱动电路30施加的电压进行调整，以实现所需的运动或力的控制。

近年来，诸如锆钛酸铅(Pb(Zr,Ti)O₃，PZT)的压电材料正在被广泛应用于压电元件20中。将这样的压电材料以薄膜形式形成在硅/二氧化硅等基板上，再进行MEMS加工，可以实现小型且高性能的压电元件20。

图2A为本申请实施例示意的一种压电元件的结构示意图。

本申请实施例示意一种压电元件20，如图2A所示，包括衬底21、振动板22以及压电单元23，压电单元23包括叠设置于振动板22远离衬底21一侧的第一电极231、压电层232以及第二电极233。

在第一电极231和第二电极233上可以施加电压，从而可以在第一电极231和第二电极233之间形成电场，受到该电场的影响，压电层232产生形变，振动板22产生振动，从而可以利用逆压电效应，将电能转化为机械能。

压电层232是含有Pb、Zr、Ti的钙钛矿型氧化物薄膜，压电层232的结晶优先取向为<100>或<001>。振动板22通过溅射法、热处理成膜法、低压力化学气相沉积法(lowpressure chemical vapor deposition，LPCVD)在材料为硅(Si)的衬底21上形成。其中，振动板22是包括硅氮化物层221、硅氧化物层222、多晶硅层223的叠层结构。

如果采用溅射法、热处理成膜法、LPCVD法形成振动板22，得到的膜层为非晶态，非晶态下膜层杨氏模量是不均匀的。而且，受沉积条件和空腔条件的影响，生产的膜层质量的均匀性也会不同。因此，在制造中很难保持恒定的杨氏模量和恒定的泊松比。当需要小型化和高密度的压电元件20时，振动板22需要更薄，膜层质量的均一性更加难以保证。

图2B为本申请实施例示意的一种压电元件的结构示意图。

本申请实施例示意一种压电元件20，如图2B所示，包括衬底21、振动板22以及压电单元23，压电单元23包括叠设置于振动板22远离衬底21一侧的第一电极231、压电层232以及第二电极233。

衬底21为绝缘层上的硅(silicon on Insulator，SOI)基板，SOI基板包括层叠设置的基底层211、绝缘层212和器件硅层213。衬底21中包括贯穿基底层211的空腔214，空腔214为用于振动板的器件硅层213提供振动空间。绝缘层212处于基底层211和器件硅层213之间，用于实现衬底和器件硅层的电隔离，绝缘层212可以是通过热氧生长或者化学气相沉积(chemical vapor deposition，CVD)沉积得到的氧化硅层。器件硅层213复用为压电元件20的振动板22，器件硅层213的厚度可以根据不同执行器对振动板的要求进行灵活设置。

制作上述压电元件20的过程为：首先，形成SOI基板。接着，在SOI基板的器件硅层213上形成压电单元23。最后，在基底层211远离绝缘层212的一侧对基底层211进行刻蚀以形成贯穿基底层211的空腔214，绝缘层212用作刻蚀停止层。

振动板22由单晶硅基材料制成，振动板22的杨氏模量根据晶面内的方向而变化，通过将振动板22的短边方向对准特定方向，使振动板22短边方向的杨氏模量小于长边方向的杨氏模量，从而使振动板22更容易变形，以增强压电元件的位移特性。

用单晶硅基材料构成振动板22的活性层基板，可以解决图2A中振动板22膜质不均匀的问题。但是该压电元件20中需要使用SOI基板，SOI基板通常为预先形成的基板。为了适应不同类型的压电元件20对振动板22厚的要求，一般需要通过研磨工艺减薄器件硅层213，使器件硅层213具备预设的厚度。但是研磨工艺会使器件硅层213的膜厚偏差较大，研磨工艺的膜厚误差一般在±0.5um。该误差会直接导致压电元件20的误差。虽然提出了通过使振动板22的杨氏模量根据晶面内的方向而变化，来增加振动板22厚度对振动位移的敏感性，并通过使振动板22本身变厚来减少相对变化，但这仍然无法避免研磨工艺带来的厚度偏差和均一性问题。

基于此，本申请实施例还提供一种压电元件20及其制备方法，用于减少压电元件20的制作误差，提高压电元件20的均一性。

图3为本申请实施例提供的一种压电元件的制备流程示意图，图4-图8为本申请实施例提供的一种压电元件的制备过程示意图。

本申请实施例还提供一种压电元件20的制备方法，如图3所示，制备方法包括：

S10、如图4所示，提供衬底21。

本申请实施例提供的压电元件20包括衬底21，衬底21为单晶硅衬底。

本申请实施例对衬底21的厚度不作限定，示例性的，该衬底21的厚度可以是300μm～800μm的标准厚度。

本申请实施例对衬底21的直径不作限定，可以是8英寸、12英寸等大尺寸的衬底21，也可以是小尺寸的衬底21。

另外，本申请实施例对衬底21的取向不作限定，单晶硅衬底可以为(100)或者(110)取向。

相较于SOI基板，单晶硅衬底的制作工艺简单，且成本较低。同时单晶硅衬底具有良好的机械特性，例如单晶硅衬底具有高机械强度、高线性度、低蠕变的机械特性，并且内应力小，因此能够提高执行器的输出位移、力或转角，以及更好的线性度、一致性和可靠性。

S20、如图5所示，在衬底21一侧形成振动板22。

在一些实施例中，采用外延生长工艺在衬底21一侧形成振动板22，那么，振动板22的取向与衬底21的取向相同。例如，通过金属有机化合物化学气相沉积(metal organicchemical vapor deposition，MOCVD)工艺、电子束蒸镀工艺、磁控溅射工艺或其他适用的工艺形成振动板22，振动板22的取向可以为(100)或者(110)。

本申请实施例提供的压电元件20包括振动板22，振动板22覆盖于衬底21一侧，振动板22的材料与衬底21的材料不同。

在一些实施例中，振动板22为由单晶材料形成的膜层。

在一些实施例中，振动板22的材料包括单晶氧化物。示例的，振动板22的材料包括钙钛矿型金属氧化物。例如，振动板22的材料包括以下一种或多种的组合：氧化锆(ZrO₂)、钇安定氧化锆(YSZ)、氧化铪(HfO₂)、氧化铪锆(HfZrO₂)。

振动板22产生的位移变化直接引发空腔214容积的变化，而本申请通过将振动板22设置为由单晶材料形成的膜层，可以提高振动板22杨氏模量和泊松比的均匀性，以提高振动板22膜层质量的均一性。

由于振动板22的刚度对其自然频率和谐振频率有重要影响，较高的刚度可以使振动板22的自然频率更高，从而提高其频率稳定性。而且振动板22的灵敏度是影响压电元件20性能的一个重要指标，而较高的刚度可以使振动板22对外界激励更为敏感，即更容易产生位移或响应，从而提升压电元件20的性能。

基于此，在一些实施例中，振动板22的厚度为0.5um～5um，以使振动板22具有合适的刚度。例如，振动板22的厚度为1um、1.5um、2um、2.5um、3um、3.5um、4um、4.5um等。

振动板22过薄会导致振动板22的刚度不够，从而导致振动板22过于柔软，无法提供稳定的振动特性。振动板22过厚会导致振动板22的刚度过高，从而导致振动板22过于僵硬，无法实现所需的振动响应。通过将振动板22的厚度的选取在0.5um～5um的范围内，可以使振动板22的刚度适中，而且可以作为刻蚀阻挡层使用。

S30、如图6所示，在振动板22远离衬底21一侧形成多个压电单元23。

本申请实施例提供的压电元件20还包括压电单元23，压电单元23包括叠设置于振动板22远离衬底21一侧的第一电极231、压电层232以及第二电极233。

在一些实施例中，步骤S30包括：

S31、在振动板22远离衬底21一侧形成第一电极膜231′。

由于，在将压电元件20应用于压电器件10时，追求压电元件20的小型化、低电压驱动化以及高速驱动化。压电元件20的压电常数越高，相对于输入电压越能够有效地进行驱动，而压电元件20的电容越大，驱动时的消耗电力和元件自身的发热就越大，因此对于应用于压电器件10的压电元件20，需要具备更高的压电常数和更低的介电常数。而压电单元23的晶体取向对压电元件20的压电特性，特别是转换效率、介电常数、介电损耗等压电特性有很大影响。因此第一电极膜231′的成膜状态也较为重要。

在一些实施例中，可以通过溅射工艺或者电子蒸镀工艺在振动板22远离衬底21一侧形成第一电极膜231′。第一电极膜231′的材料可以是多晶硅材料或金属材料，金属材料可以包括以下一种或多种的组合：铂(Pt)、金(Au)、铜(Cu)、铝(Al)。

在一些实施例中，第一电极膜231′的取向与振动板22的取向相同。示例的，第一电极膜231′为(100)或者(110)取向。第一电极膜231′的取向与振动板22的取向保持一致，可以使后续形成的压电层232具备良好的压电特性。

可以理解的是，这里第一电极膜231′为(100)取向是指，第一电极膜231′中一半以上晶体的取向为(100)，例如第一电极膜231′中90％的晶体的取向为(100)，在第一电极膜231′中还可以存在少量其他取向，例如还存在取向为(001)的晶体。同理，第一电极膜231′的取向为(110)是指，第一电极膜231′中一半以上晶体的取向为(110)，例如第一电极膜231′中90％的晶体的取向为(110)，在第一电极膜231′中还可以存在少量其他取向。

在一些实施例中，第一电极膜231′的厚度为100nm～200nm。例如，第一电极膜231′的厚度为110nm、120nm、130nm、140nm、150nm、160nm、170nm、180nm、190nm。

在一些实施例中，在执行后续步骤S32之前，制备方法还包括：通过溅射工艺、化学溶液沉积工艺或者其他合适的工艺在第一电极膜231′上形成缓冲层。

缓冲层的取向与第一电极膜231′的取向相同，以保证后续形成的压电层232具备良好的压电特性。缓冲层可以作为第一电极膜231′和压电膜232′之间的粘附层，防止压电膜232′与第一电极膜231′剥离。同时缓冲层还可以作为阻挡层，防止后续形成压电膜232′的材料向第一电极膜231′中扩散。

S32、在第一电极膜231′远离振动板22一侧形成压电膜232′。

压电膜232′例如包括钌酸锶(Sr2RuO4，SRO)、钛酸镧铅((Pb，La)TiO3，PLT)和氧化镧二钠四水合物(LaNiO3，LNO)等钙钛矿型结构中的一种或多种。

在一些实施例中，步骤S32包括：

S321：在第一电极膜231′上沉积压电膜232′的前体溶液。

例如，通过化学溶液沉积法、溅射法、旋涂法或者其他合适的工艺形成压电膜232′的前体溶液。例如通过旋涂机以2000rpm～3000rpm的转速在衬底21上涂布溶胶前体溶液，通过控制转速、时间、液体量等，使压电膜232′的前体溶液具备所希望的厚度。该压电膜232′的前体溶液中的材料可以包括SRO、PLT和LNO等钙钛矿型结构中的一种或多种。

S322：使前体溶液干燥，形成薄膜层。

例如，用加热板或电炉在100℃～150℃左右加热10分钟～30分钟左右，焚烧除去前体溶液中存在的有机物和水分。

S323：对薄膜层进行预烧结，形成无机膜层。

例如，用加热板或电炉在200℃～450℃左右加热10分钟～30分钟左右，使残余的有机物热分解。

S324：对无机膜层进行煅烧，形成单晶籽晶层。

例如，使用快速热退火(rapid thermal annealing，RTA)或者其他合适的工艺，在600℃～700℃左右加热5分钟-30分钟左右进行煅烧，直至达到钙钛矿型单晶所希望的膜厚。煅烧时通入氧气等特定气体，加压烧结，可以得到更致密的单晶籽晶层。

重复上述步骤S321～S324，直至形成所需厚度的压电膜232′。例如，压电膜232′的厚度为1um-5um。

PZT材料大多数情况是由铅(Pb)、锆(Zr)、钛(Ti)、氧(O)构成的晶体，钙钛矿型结构的PZT表现出良好的压电效果。理想的钙钛矿型结构是立方晶格，由配置在立方晶的各顶点(A位)的Pb等金属、配置在体心(B位)的Zr、Ti以及配置立方晶各面心(C位)的O构成，从而形成ABO3晶体。其中Zr和Ti占据同样的位置，但比例可调。钙钛矿结构的晶体也包括立方晶体变形的正方晶、斜方晶、菱面对称等。而且，晶体的取向对压电特性、特别是机电的转换效率、介电常数、介电损耗等压电特性有很大影响。因此，为了控制取向或结晶性，控制成膜过程中第一电极膜231′以及压电膜232′的成膜状态变得重要。

在本申请实施例中，为了使压电膜232′中的PZT材料具备钙钛矿型单相结构，先通过前述制作工艺使第一电极膜231′中材料的晶体结构为类似上述钙钛矿型单相结构，采用PZT材料的压电膜232′的取向同样复制了第一电极膜231′的取向，使得压电膜232′中的PZT材料呈钙钛矿型单相结构，即压电膜232′也为(100)或者(110)取向，压电膜232′与第一电极膜231′之间晶格匹配，使得该取向的压电膜232′具备良好的压电特性，即具备较高的压电常数和较低的介电常数。利用逆压电效应，在电场的作用下，压电膜232′发生形变，从而能够将电能转换为机械能，以实现执行器的各种功能。

在一些实施例中，在执行后续步骤S33之前，制备方法还包括：通过溅射工艺、化学溶液沉积工艺或者其他合适的工艺在压电膜232′上形成缓冲层。

缓冲层可以作为压电膜232′和第二电膜233′之间的粘附层，防止压电膜232′与第二电极膜233′剥离。同时缓冲层还可以作为阻挡层，防止形成压电膜232′的材料向第二电膜233′中扩散。

S33、在压电膜232′远离第一电极膜231′一侧形成第二电极膜233′。

例如，通过溅射工艺或者电子蒸镀工艺在压电膜232′上形成第二电极膜233′。第二电极膜233′的材料可以是多晶硅材料、金属材料或者氧化物材料。第二电极膜233′的材料可以包括以下一种或多种的组合：Pt、Au、Cu、Al、二氧化铱(IrO2)。

S34、对第二电极膜233′、压电膜232′以及第一电极膜231′进行图案化处理，形成图案化的第二电极233、压电层232以及第一电极231，以形成压电单元23。

例如，通过图案化工艺对第二电极膜233′、压电膜232′以及第一电极膜231′进行图案化处理，图案化工艺包括光刻工艺和蚀刻工艺等。光刻工艺例如包括光刻胶涂布(如旋涂)、软烘烤、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗和干燥(如硬烘)。蚀刻工艺例如包括干蚀刻工艺或湿蚀刻工艺。

应当理解的是，可以在同一次图案化处理工艺中对第二电极膜233′、压电膜232′以及第一电极膜231′中的多个进行图案化处理，也可以对第二电极膜233′、压电膜232′以及第一电极膜231′分别进行图案化处理，本申请实施例对此不作限定。根据图案化处理工艺的不同，第二电极233、压电层232以及第一电极231沿平行于衬底21方向的尺寸情况也会有所不同。图6中仅是以第二电极233、压电层232以及第一电极231沿平行于衬底21方向的尺寸相同为例进行示意。

如图6所示，本申请实施例提供的压电元件20中包括压电单元23，压电单元23包括沿振动板22远离衬底21一侧依次设置的第一电极231、压电层232以及第二电极233。当然，压电单元23还可以在第一电极231、压电层232以及第二电极233的基础上增加其他膜层。例如，第一电极231和压电层232之间还可以设置有缓冲层，压电层232和第二电极233之间还可以设置有缓冲层。本申请实施例示意的压电单元23的结构仅为一种示意，不作任何限定。

在一些实施例中，如图7所示，压电元件20中包括的多个压电单元23的多个第一电极231相互耦接。那么，对第一电极膜231′进行图案化时图案化的形状与第二电极膜233′和压电膜232′进行图案化时图案化的形状有所不同。示例的，多个压电单元23的多个第一电极231连接为片状结构。

在一些实施例中，压电元件20还包括与第一电极231和第二电极233耦接的焊盘(pad)和布线。示例的，焊盘和布线均是与第二电极233同层设置、同步形成。或者，示例的，焊盘和布线与第二电极233不同层设置，焊盘和布线位于第二电极233远离衬底21一侧。例如，焊盘和布线同层设置，焊盘和布线所在层与第二电极233所在层之间具有绝缘层。焊盘和布线也可以不同层设置，焊盘和布线之间也可以具有绝缘层。

S40、如图8所示，在衬底21上形成贯穿衬底21的多个空腔214。

例如，自衬底21远离振动板22的一侧通过光刻工艺和深硅刻蚀工艺对衬底21进行刻蚀，在衬底21上形成贯穿衬底21的空腔214。示例的，采用博世(Bosch)工艺形成空腔214。

本申请实施例中，通过干刻蚀工艺对衬底21进行刻蚀，在刻蚀过程中振动板22作为刻蚀停止层。即当刻蚀深度到达振动板22时，由于振动板22与刻蚀介质发生反应较慢或不发生反应，振动板22能够有效阻止刻蚀的继续进行，从而控制刻蚀深度，形成了贯穿衬底21的空腔214。干蚀刻工艺使用蚀刻气体作为刻蚀介质，蚀刻气体例如包括以下一种或多种的组合：四氟化碳(CF4)、氩气(Ar)、三氟化氮(NF3)、氯气(Cl2)、氦气(He)、溴化氢(HBr)、氧气(O2)、氮气(N2)、氟甲烷(CH3F)、甲烷(CH4)、二氟甲烷(CH2F2)。

如图8所示，本申请实施例提供的压电元件20中，衬底21包括空腔214，振动板22覆盖空腔214，压电单元23在振动板22上的投影与空腔214在振动板22上的投影交叠。那么，衬底21上包括多个空腔214，压电元件20包括多个压电单元23时，多个压电单元23与多个空腔214一一对应设置，对应设置的压电单元23与空腔214，二者在振动板22上的投影交叠。图8中仅示意出一个空腔214和一个压电单元23。

下面，对空腔214和压电单元23的排布方式进行说明。

振动板22的弯曲刚度D的计算方式如下式所示，弯曲刚度D与振动板22的膜厚h的3次方和杨氏模量E成正比，与(1-v²)成反比。

通过上述公式可知，在振动板22的膜厚h一定的情况下，的值越小，弯曲刚度D越低，压电元件20的位移越大。

图9A为本申请实施例提供的一种振动板的杨氏模量的曲线图，图9B为本申请实施例提供的一种振动板的泊松比的曲线图，图9C为本申请实施例提供的一种振动板的的曲线图。

以衬底21为(100)取向，衬底21的平边为<110>方向为例。如图9A所示，振动板22在与平边夹角为45°，<100>方向上的杨氏模量E最小。如图9B所示，振动板22在与平边夹角为45°，<100>方向上的泊松比v最大。因此，如图9C所示，振动板22在<100>方向上的的取值最小，振动板22在<100>方向上的的弯曲刚度D最低。那么，空腔214和压电单元23沿<100>方向排列时，能够最有效地产生形变，提高振动位移量。通过上述描述可知，振动板22的取向与衬底21的取向相同。那么，振动板22在与平边夹角为45°，<100>方向上的的取值最小。

以衬底21为(100)取向，衬底21的平边为<100>方向为例，振动板22在与平边夹角为90°，<100>方向上的杨氏模量E最小、泊松比v最大、的取值最小。

图9D为本申请实施例提供的一种振动板的杨氏模量的曲线图，图9E为本申请实施例提供的一种振动板的泊松比的曲线图，图9F为本申请实施例提供的一种振动板的的曲线图。

以衬底21为(110)取向，衬底21的平边为<110>方向为例。如图9D所示，振动板22在与平边夹角为90°，<100>方向上的杨氏模量E最小。如图9E所示，振动板22在与平边夹角为90°，<100>方向上的泊松比v最大。因此，如图9F所示，振动板22在<100>方向上的的取值最小，振动板22在<100>方向上的的弯曲刚度D最低。那么，空腔214和压电单元23沿<100>方向排列时，能够最有效地产生形变，提高振动位移量。通过上述描述可知，振动板22的取向与衬底21的取向相同。那么，振动板22在与平边夹角为90°，<100>方向上的的取值最小。

以衬底21为(110)取向，衬底21的平边为<110>方向为例，振动板22在与平边夹角为90°，<100>方向上的杨氏模量E最小、泊松比v最大、的取值最小。

图10为本申请实施例提供的一种空腔的排布方式示意图。

基于此，在一些实施例中，如图10所示，衬底21中的多个空腔214沿衬底21的第一方向依次排列，第一方向的取值在衬底21的<100>晶向偏移±15°的区间内。

应当理解的是，第一方向可以在上述区间范围内取值，但是同一压电元件中第一方向的取值是相同且固定的，只能在上述区间中选取一个固定值。不同压电元件中第一方向的取值可以不同。

本申请实施例中，衬底21可以是(100)取向，平边为<110>或者<100>方向的衬底。衬底21也可以是(110)取向，平边<110>、<100>或者<111>方向的衬底。本申请实施例对此不作限定。

例如，衬底21为(100)取向，衬底21的平边为<110>方向，第一方向的取值在衬底21的<100>晶向偏移±15°的区间内，则表示第一方向的取值为衬底21的与平边夹角为45°的基础上偏移±15°的区间内。即，第一方向的取值为衬底21的与平边夹角为30°～60°所对应的取向。

或者，例如，衬底21为(100)取向，衬底21的平边为<100>方向，第一方向的取值在衬底21的<100>晶向偏移±15°的区间内，则表示第一方向的取值为衬底21的与平边夹角为90°的基础上偏移±15°的区间内。即，第一方向的取值为衬底21的与平边夹角为75°～105°所对应的取向。

或者，例如，衬底21为(110)取向，衬底21的平边为<110>方向，第一方向的取值在衬底21的<100>晶向偏移±15°的区间内，则表示第一方向的取值为衬底21的与平边夹角为90°的基础上偏移±15°的区间内。即，第一方向的取值为衬底21的与平边夹角为30°～60°所对应的取向。

或者，例如，衬底21为(110)取向，衬底21的平边为<100>方向，第一方向的取值在衬底21的<100>晶向偏移±15°的区间内，则表示第一方向的取值为衬底21的与平边夹角为90°的基础上偏移±15°的区间内。即，第一方向的取值为衬底21的与平边夹角为30°～60°所对应的取向。

或者，例如，衬底21为(110)取向，衬底21的平边为<111>方向，第一方向的取值在衬底21的<100>晶向偏移±15°的区间内。

在一些实施例中，如图10所示，空腔214平行于衬底21的截面(或者理解为空腔214的俯视图)为条状图案，多个空腔214沿平行于条状图案短边的方向排布。那么，空腔214的短边方向与第一方向平行。

空腔214的截面形状为条状，例如，空腔214的截面形状为直角长方形、带倒角的长方形、椭圆形、菱形、三角形、梯形、或者不规则的条状图形。

通过将空腔214的截面设定为条状图案，在满足压电元件20需求的基础上，可以兼顾大位变量和小间距。以将压电元件20应用于打印机的喷墨头为例，需要空腔214足够大，才能产生足够的振动位移和压力，所以需要大位变量。每个空腔214连接外侧的喷墨口，喷墨口之间的间距必须足够小才能满足实际打印需求，所以需要小间距。

应当理解的是，衬底21为面心立方格子，因此，在空腔214的截面形状为长方形的情况下，空腔214的长边方向与第一方向也平行。例如，短边方向是<100>晶向、与平边夹角为45°的方向，那么长边方向也是<100>晶向、与平边夹角为45°的方向。

在一些实施例中，第一方向为振动板22的的取值最小的方向。

示例的，第一方向是<100>晶向、与平边夹角为45°的方向。

图11为本申请实施例提供的一种压电元件的俯视图。

如图11所示，压电元件20中包括多个压电单元23和多个空腔214，多个空腔214沿第一方向排布，多个压电单元23也沿第一方向排布，压电单元23在振动板22上的投影与空腔214在振动板22上的投影交叠。

本申请实施例提供的压电元件20中，衬底21中多个空腔214的排布方向为衬底21的<100>晶向偏移±15°的区间内。而在衬底21的<100>晶向偏移±15°的区间内，振动板22的的取值较小，在衬底21的<100>晶向，振动板22的的取值最小。因此，将多个空腔214沿上述方向排布后，在弯曲刚度D的取值固定的情况下，可以增加振动板22的厚度。振动板22的厚度增加后，在制备过程中振动板22厚度的波动占振动板22整体厚度的比例会降低，可以减小振动板膜厚偏差、膜质偏差以及机械性能偏差对均一性的影响。有助于在实现小型化、高密度化的压电元件20的基础上，减小振动板22膜厚偏差、膜质偏差以及机械性能偏差造成压电元件20的性能偏差和性能波动，可以适用于大位移量和小位移偏差的压电器件10中。例如，图2B所示的压电元件20中，振动板22的厚度波动通常在±20％左右。而图11所示的压电元件中，振动板22的厚度波动可以控制在±5％～±10％以内，明显可以降低压电元件20的性能偏差和性能波动。

另外，采用外延工艺形成的振动板22，振动板22的结晶方向由衬底21的方向决定。因此，也会表现为在平面不同方向的分布不同，通过将空腔214沿的取值较小的方向排布，可以达到降低压电元件20的性能偏差和性能波动。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种压电元件，其特征在于，包括：

衬底，具有沿厚度方向贯穿所述衬底的多个空腔，所述多个空腔沿所述衬底的第一方向依次排列；所述衬底为单晶硅衬底；

振动板，覆盖所述衬底和所述多个空腔；

多个压电单元，所述压电单元包括叠设置于所述振动板远离所述衬底一侧的第一电极、压电层以及第二电极；所述压电单元在所述振动板上的投影与所述空腔在所述振动板上的投影交叠；

所述第一方向的取值在所述衬底的<100>晶向偏移±15°的区间内。

2.根据权利要求1所述的压电元件，其特征在于，所述第一方向为所述振动板的E/(1-v²)取值最小的方向；E为所述振动板的杨氏模量，v为所述振动板的泊松比。

3.根据权利要求1或2所述的压电元件，其特征在于，所述空腔平行于所述衬底的截面为条状图案，所述多个空腔沿平行于所述条状图案短边的方向排布。

4.根据权利要求1-3任一项所述的压电元件，其特征在于，所述振动板的厚度为0.5um～5um。

5.根据权利要求1-3任一项所述的压电元件，其特征在于，所述振动板为由单晶材料形成的膜层。

6.根据权利要求1-5任一项所述的压电元件，其特征在于，所述单晶材料包括单晶氧化物。

7.根据权利要求1-6任一项所述的压电元件，其特征在于，所述衬底的为(100)取向，所述衬底的平边为<110>或者<100>方向。

8.根据权利要求1-7任一项所述的压电元件，其特征在于，所述衬底的为(110)取向，所述衬底的平边为<110>、<100>或者<111>方向。

9.一种压电器件，其特征在于，包括驱动电路和如权利要求1-8中任一项所述的压电元件，所述驱动电路与所述压电元件电连接。

10.一种电子设备，其特征在于，包括壳体和如权利要求9所述的压电器件，所述压电器件设置在所述壳体内。

11.一种压电元件的制备方法，其特征在于，包括：

提供衬底；所述衬底为单晶硅衬底；

在所述衬底一侧形成振动板，所述振动板覆盖所述衬底；

在所述振动板远离衬底一侧形成多个压电单元；所述压电单元在所述振动板上的投影与所述空腔在所述振动板上的投影交叠；所述压电单元包括叠设置于所述振动板远离所述衬底一侧的第一电极、压电层以及第二电极；

在所述衬底上形成贯穿所述衬底的多个空腔；所述多个空腔沿所述衬底的第一方向依次排列；所述第一方向的取值在所述衬底的<100>晶向偏移±15°的区间内。

12.根据权利要求11所述的制备方法，其特征在于，在所述衬底一侧形成振动板，包括：

采用外延生长工艺，在所述衬底一侧形成所述振动板。

13.根据权利要求11或12所述的制备方法，其特征在于，所述振动板的厚度为0.5um～5um。