CN119813985A - 滤波器模组的封装方法及其封装结构 - Google Patents

Abstract

一种滤波器模组的封装方法及其封装结构，滤波器模组的封装结构包括：衬底，所述衬底上形成有至少两个滤波器部件；每一所述滤波器部件包括位于中心的功能区和围绕所述功能区的非功能区；墙体结构，位于所述非功能区上且环绕全部所述功能区；覆盖层，所述覆盖层的两端位于所述墙体结构上，且在所述覆盖层、所述墙体结构和所述滤波器部件之间形成有空腔；缓冲层，位于覆盖层上且至少对应于所述空腔；介质层，覆盖所述覆盖层和所述缓冲层；重布线层，位于所述介质层、所述覆盖层和所述墙体结构中且与所述滤波器部件电连接；焊球，与所述重布线层电连接。本申请提高了集成度以及降低了使用面积。

Description

滤波器模组的封装方法及其封装结构

技术领域

本申请涉及半导体技术领域，具体而言涉及一种滤波器模组的封装方法及其封装结构。

背景技术

射频模组是一种包含低噪声放大器、开关、滤波器及放大器等其中两种或多种器件的模组芯片，其由于其高集成度和高性能等优势已被广泛应用于手机和可穿戴设备等移动终端中。

随着终端设备小型化的空间需求，要求射频前端模组具备更高的集成度和更小的使用面积。

相关技术中，每一个滤波器部件单独封装，使得射频前端模组中的滤波器部件与滤波器部件之间具有较大的间距，导致射频前端模组具有较大的面积。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本申请的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对目前存在的问题，本申请一方面提供一种滤波器模组的封装结构，所述滤波器模组的封装结构包括：

衬底，所述衬底上形成有至少两个滤波器部件；每一所述滤波器部件包括位于中心的功能区和围绕所述功能区的非功能区；

墙体结构，位于所述非功能区上且环绕全部所述功能区；

覆盖层，所述覆盖层的两端位于所述墙体结构上，且在所述覆盖层、所述墙体结构和所述滤波器部件之间形成有空腔；

缓冲层，位于覆盖层上且至少对应于所述空腔；

介质层，覆盖所述覆盖层和所述缓冲层；

重布线层，位于所述介质层、所述覆盖层和所述墙体结构中且与所述滤波器部件电连接；

焊球，与所述重布线层电连接。

在本申请的一些实施例中，还包括：

释放孔，位于所述覆盖层中，所述缓冲层覆盖所述释放孔。

在本申请的一些实施例中，还包括：

位于所述介质层中且露出部分所述重布线层的开口，所述焊球形成在所述开口中。

在本申请的一些实施例中，还包括：

焊盘，位于所述开口中且与所述重布线层电连接。

在本申请的一些实施例中，还包括：

钝化层，位于所述介质层上，所述钝化层覆盖所述焊盘的边缘区域并露出所述焊盘的中间区域。

本申请再一方面提供一种滤波器模组的封装方法，所述封装方法包括：

提供衬底，在所述衬底上形成有至少两个滤波器部件；每一所述滤波器部件包括位于中心的功能区和围绕所述功能区的非功能区；

在所述非功能区上形成环绕全部所述功能区的墙体结构；

在所述墙体结构内填满牺牲层；

在所述墙体结构和所述牺牲层的表面上形成覆盖层；

在所述覆盖层中形成露出所述牺牲层的释放孔；

通过所述释放孔去除所述牺牲层，以形成空腔；

至少在所述覆盖层对应所述空腔的区域上形成缓冲层，所述缓冲层覆盖所有的所述释放孔；

形成覆盖所述覆盖层和所述缓冲层的介质层；

在所述介质层、所述覆盖层和所述墙体结构中形成与所述滤波器部件电连接的重布线层；

形成与所述重布线层电连接的焊球。

在本申请的一些实施例中，所述形成与所述重布线层电连接的焊球包括：

在所述介质层中形成露出部分所述重布线层的开口，在所述开口中形成与所述重布线层电连接的所述焊球。

在本申请的一些实施例中，在所述开口中形成与所述重布线层电连接的所述焊球之前还包括在所述开口中形成与所述重布线层电连接的焊盘的步骤。

在本申请的一些实施例中，在形成所述焊盘之后还包括在所述介质层上形成钝化层的步骤，所述钝化层覆盖所述焊盘的边缘区域并露出所述焊盘的中间区域。

在本申请的一些实施例中，所述覆盖层包括PECVD形成的氮化硅层。

本申请的滤波器模组的封装方法及其封装结构，通过将至少两个滤波器部件封装在一起，降低了封装结构中滤波器部件与滤波器部件之间的间距，提高了集成度以及降低了使用面积。

附图说明

本申请的下列附图在此作为本申请的一部分用于理解本申请。附图中示出了本申请的实施例及其描述，用来解释本申请的原理。

附图中：

图1示出了本申请一个具体实施方式的滤波器模组的封装方法的流程图；

图2A-2J示出了本申请一个具体实施方式的滤波器模组的封装方法依次实施所获得的半导体器件的剖面示意图。

图3示出了本申请一个具体实施方式的滤波器模组的封装结构的俯视图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本申请能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本申请的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本申请，将在下列的描述中提出详细步骤和结构，以便阐释本申请提出的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。

相关技术中，每一个滤波器部件单独封装，使得射频前端模组中的滤波器部件与滤波器部件之间具有较大的间距，导致射频前端模组具有较大的面积。

因此，鉴于前述技术问题的存在，本申请提出一种滤波器模组的封装结构，包括：

衬底，所述衬底上形成有至少两个滤波器部件；每一所述滤波器部件包括位于中心的功能区和围绕所述功能区的非功能区；

墙体结构，位于所述非功能区上且环绕全部所述功能区；

覆盖层，所述覆盖层的两端位于所述墙体结构上，且在所述覆盖层、所述墙体结构和所述滤波器部件之间形成有空腔；

缓冲层，位于覆盖层上且至少对应于所述空腔；

介质层，覆盖所述覆盖层和所述缓冲层；

重布线层，位于所述介质层、所述覆盖层和所述墙体结构中且与所述滤波器部件电连接；

焊球，与所述重布线层电连接。

本申请实施例中，通过将至少两个滤波器部件封装在一起，降低了封装结构中滤波器部件与滤波器部件之间的间距，提高了集成度以及降低了使用面积。

实施例一

下面参考图2J和图3描述根据本申请一个实施例的滤波器模组的封装结构。滤波器模组的封装结构包括：衬底210，衬底210上形成有至少两个滤波器部件220；每一滤波器部件220包括位于中心的功能区221和围绕功能区的非功能区222；墙体结构230，位于非功能区222上且环绕全部功能区221；覆盖层250，覆盖层250的两端位于墙体结构230上，且在覆盖层250、墙体结构230和滤波器部件220之间形成有空腔260；释放孔251，位于覆盖层250中；缓冲层270，位于覆盖层250上且至少对应于空腔260；缓冲层270覆盖所有的释放孔251；介质层280，覆盖覆盖层250和缓冲层270；重布线层291，位于介质层280、覆盖层250和墙体结构230中且与滤波器部件220电连接；焊球293，与重布线层291电连接。

示例性地，衬底210可以为任意合适的半导体衬底，例如硅衬底，其还可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体材料构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side Polished Wafers，DSP)，也可为氧化铝等的陶瓷衬底210、石英或玻璃衬底等。

可以理解，可以采取任意合适的方法在衬底210上形成滤波器部件220。

在一个示例中，衬底210上形成的至少两个滤波器部件220可以规则排列设置，也可以不规则排列设置，对此不进行限定。示例性地，如图3所示，可以在衬底210上形成有按“田”字形排列的四个滤波器部件220。

在一个示例中，墙体结构230形成在非功能区222上，且环绕所有的功能区221。示例性地，可以采用本领域常用的各种沉积方法来形成墙体结构230，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或者原子层沉积(ALD)法等形成的。示例性地，墙体结构230的材质可以为聚酰亚胺(PI)胶等，本申请对此不进行限制。示例性地，在形成墙体结构230之后，还包括：对墙体结构230进行平坦化处理，平坦化处理后的墙体结构230高于滤波器部件220上功能区的高度。示例性地，该平坦化方法的非限制性实例包括机械平坦化方法或化学机械抛光平坦化方法。

在一个示例中，形成覆盖层250的方式可以如下：

首先，如图2C所示，在墙体结构230内填满牺牲层240。

具体来说，在非功能区222上形成环绕全部功能区221的墙体结构230之后，在墙体结构230和滤波器部件220之间形成有凹槽。之后，可以在凹槽内填满牺牲层240。示例性地，牺牲层240的材质可以为光刻胶等，本申请对此不进行限定。示例性地，可以在凹槽内滴落光刻胶溶液，然后高速旋转衬底210。在离心力的作用下，光刻胶溶液会向凹槽的边缘扩散，同时也会填充凹槽。通过调整转速、光刻胶溶液的滴加量等参数，可以控制牺牲层240的厚度和填充效果。

之后，如图2D所示，在墙体结构230和牺牲层240的表面上形成覆盖层250。

示例性地，可以采用本领域常用的各种沉积方法来形成覆盖层250，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法、原子层沉积(ALD)法或者等离子体增强化学气相沉积(PECVD)法等形成的。示例性地，覆盖层250的材质可以为氮化硅等，本申请对此不进行限制。示例性地，在形成覆盖层250之后，还包括：对覆盖层250进行平坦化处理。示例性地，该平坦化方法的非限制性实例包括机械平坦化方法或化学机械抛光平坦化方法。

在一些实施例中，采用等离子体增强化学气相沉积法在墙体结构230和牺牲层240的表面形成覆盖层250，可以取消roof制程，使得后续形成的空腔260的高度降至10um以下。

在一个示例中，为了在覆盖层250、墙体结构230和滤波器部件220之间形成有空腔260，可以执行如下的步骤：

首先，如图2E所示，在覆盖层250中形成露出牺牲层240的释放孔251。

示例性地，可以采用光刻工艺等在覆盖层250中形成露出牺牲层240的释放孔251。具体地，可以在覆盖层250上形成光刻胶掩膜层，通过曝光、显影等工序，对光刻胶掩膜层进行图案化，形成用于定义待形成释放孔251的图案化掩膜层；然后，以图案化掩膜层对覆盖层250进行刻蚀，以在覆盖层250中形成露出牺牲层240的释放孔251。

其中，覆盖层250中可以形成一个或者多个露出牺牲层240的释放孔251，释放孔251的数量根据实际情况设置，对此不进行限定。

之后，如图2F所示，通过释放孔251去除牺牲层240，以形成空腔260。

示例性地，可以采取湿法工艺或者干法工艺去除墙体结构230内填充的牺牲层240，以在滤波器部件220、墙体结构230和覆盖层250之间形成空腔260。以墙体结构230内填满的牺牲层240的材质为光刻胶，采取干法工艺去除墙体结构230内填充的光刻胶为例，可以在氧原子环境下，让光刻胶发生氧化反应，生成CO、CO2、H2O和其他挥发性氧化物，所生成的CO、CO2、H2O和其他挥发性氧化物从释放孔251中排出，实现对牺牲层240的去除。

在一个示例中，释放孔251位于覆盖层250中，缓冲层270覆盖释放孔251。示例性地，所形成的缓冲层270位于覆盖层250的中心区域的上方且对应于空腔260，缓冲层270覆盖所有的释放孔251，缓冲层270在下层的覆盖层250和后续生长的上层的介质层280之间起到缓冲的作用。示例性地，可以采用本领域常用的各种沉积方法来形成缓冲层270，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或者原子层沉积(ALD)法等形成的。示例性地，缓冲层270可以为苯并环丁烯(BCB)膜等，本申请对此不进行限制。示例性地，在形成缓冲层270之后，还包括：对缓冲层270进行平坦化处理。示例性地，该平坦化方法的非限制性实例包括机械平坦化方法或化学机械抛光平坦化方法。

示例性地，可以采用本领域常用的各种沉积方法来形成介质层280，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或者原子层沉积(ALD)法等形成的。示例性地，介质层280的材质可以为二氧化硅等，本申请对此不进行限制。示例性地，在形成介质层280之后，还包括：对介质层280进行平坦化处理。示例性地，该平坦化方法的非限制性实例包括机械平坦化方法或化学机械抛光平坦化方法。

示例性地，可以采用本领域常用的各种方法来形成重布线层291，例如可以是通过多通孔结构法、支撑结构法或者积层法等形成的。在一个具体的实施例中，通过光刻和蚀刻工艺，在介质层280、覆盖层250和墙体结构230中形成多通孔结构，之后沉积导电材料，如铜或铝等，并通过光刻和蚀刻工艺形成金属线条，即重布线层291。以在多通孔结构中沉积铜为例，可以采用物理气相沉积(PVD)、Cu-Damascene(铜-大马士革)工艺沉积或者其他任意合适的沉积方法。

本实施例中，通过重布线层291可以将至少两个滤波器部件220的I/O接口互联并重新整合，从而减少了I/O接口数量，降低了后续封装工艺的复杂度。而且，采用重布线层291可以节省单个滤波器部件220上焊盘(PAD)的面积占比，提高集成度。

在一个示例中，如图2I和图2J所示，还包括：位于介质层280中且露出部分重布线层291的开口292，焊球293形成在开口292中。

具体来说，可以先在介质层280中形成露出部分重布线层291的开口292，之后在开口292中形成与重布线层291电连接的焊球293。

示例性地，可以采用丝网印刷/电镀工艺形成与重布线层291电连接的焊球293。以丝网印刷植球为例，是一种通过丝网模板将焊球293材料(通常是锡球或含锡合金球)精确地放置在特定位置的方法。丝网模板是一种具有特定图案的丝网，其图案中的开口对应着需要植球的位置，即第二介质层280上露出的重布线层291的开口292。将焊球膏(由焊球粉末和助焊剂等组成)通过刮板挤压，使其透过丝网的开口，沉积在开口292上，印刷完成后，进行干燥处理，以去除焊球膏中的溶剂成分，使焊球膏固化，从而形成与重布线层291电连接的焊球293。

在一个示例中，还包括：焊盘，位于开口292中且与重布线层291电连接。其中，焊球293通过焊盘与重布线层291电连接。

在一个示例中，还包括：钝化层，位于介质层280上，钝化层覆盖焊盘的边缘区域并露出焊盘的中间区域。其中，钝化层可以防止环境湿气腐蚀。示例性地，钝化层的材质可以为聚酰亚胺胶等，本申请对此不进行限制。

至此完成了对本申请的半导体器件的结构的介绍，对于完整的器件还可能包括其他的组成结构，在此不做一一赘述。

综上，本申请实施例的滤波器模组的封装结构，通过将至少两个滤波器部件封装在一起，降低了封装结构中滤波器部件与滤波器部件之间的间距，提高了集成度以及降低了使用面积。

实施例二

本申请另一方面提供了一种滤波器模组的封装方法，如图1所示，其主要包括以下步骤：

步骤S1，提供衬底，在所述衬底上形成有至少两个滤波器部件；每一所述滤波器部件包括位于中心的功能区和围绕所述功能区的非功能区；

步骤S2，在所述非功能区上形成环绕全部所述功能区的墙体结构；

步骤S3，在所述墙体结构内填满牺牲层；

步骤S4，在所述墙体结构和所述牺牲层的表面上形成覆盖层；

步骤S5，在所述覆盖层中形成露出所述牺牲层的释放孔；

步骤S6，通过所述释放孔去除所述牺牲层，以形成空腔；

步骤S7，至少在所述覆盖层对应所述空腔的区域上形成缓冲层，所述缓冲层覆盖所有的所述释放孔；

步骤S8，形成覆盖所述覆盖层和所述缓冲层的介质层；

步骤S9，在所述介质层、所述覆盖层和所述墙体结构中形成与所述滤波器部件电连接的重布线层；

步骤S10，形成与所述重布线层电连接的焊球。

本申请实施例中，通过将至少两个滤波器部件封装在一起，降低了封装结构中滤波器部件与滤波器部件之间的间距，提高了集成度以及降低了使用面积。

下面，参考图2A至图2J、图3对本申请的滤波器模组的封装方法做详细描述，其中，图2A-2J示出了本申请一个具体实施方式的滤波器模组的封装方法依次实施所获得的半导体器件的剖面示意图，图3示出了本申请一个具体实施方式的滤波器模组的封装结构的俯视图。

示例性地，本申请的滤波器模组的封装方法，包括以下步骤：

首先，执行步骤S1，如图2A所示，提供衬底210，在衬底210上形成有至少两个滤波器部件220；每一滤波器部件220包括位于中心的功能区221和围绕功能区221的非功能区222。

示例性地，衬底210可以为任意合适的半导体衬底，例如硅衬底，其还可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体材料构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side Polished Wafers，DSP)，也可为氧化铝等的陶瓷衬底210、石英或玻璃衬底等。

可以理解，可以采取任意合适的方法在衬底210上形成滤波器部件220。

在一个示例中，衬底210上形成的至少两个滤波器部件220可以规则排列设置，也可以不规则排列设置，对此不进行限定。示例性地，如图3所示，可以在衬底210上形成有按“田”字形排列的四个滤波器部件220。

接下来执行步骤S2，如图2B所示，在非功能区222上形成环绕全部功能区221的墙体结构230。

具体来说，墙体结构230形成在非功能区222上，且环绕所有的功能区221。示例性地，可以采用本领域常用的各种沉积方法来形成墙体结构230，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或者原子层沉积(ALD)法等形成的。示例性地，墙体结构230的材质可以为聚酰亚胺(PI)胶等，本申请对此不进行限制。示例性地，在形成墙体结构230之后，还包括：对墙体结构230进行平坦化处理，平坦化处理后的墙体结构230高于滤波器部件220上功能区的高度。示例性地，该平坦化方法的非限制性实例包括机械平坦化方法或化学机械抛光平坦化方法。

接下来执行步骤S3，如图2C所示，在墙体结构230内填满牺牲层240。

具体来说，在非功能区222上形成环绕全部功能区221的墙体结构230之后，在墙体结构230和滤波器部件220之间形成有凹槽。之后，可以在凹槽内填满牺牲层240。示例性地，牺牲层240的材质可以为光刻胶等，本申请对此不进行限定。示例性地，可以在凹槽内滴落光刻胶溶液，然后高速旋转衬底210。在离心力的作用下，光刻胶溶液会向凹槽的边缘扩散，同时也会填充凹槽。通过调整转速、光刻胶溶液的滴加量等参数，可以控制牺牲层240的厚度和填充效果。

接下来执行步骤S4，如图2D所示，在墙体结构230和牺牲层240的表面上形成覆盖层250。

示例性地，可以采用本领域常用的各种沉积方法来形成覆盖层250，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法、原子层沉积(ALD)法或者等离子体增强化学气相沉积(PECVD)法等形成的。示例性地，覆盖层250的材质可以为氮化硅等，本申请对此不进行限制。示例性地，在形成覆盖层250之后，还包括：对覆盖层250进行平坦化处理。示例性地，该平坦化方法的非限制性实例包括机械平坦化方法或化学机械抛光平坦化方法。

在一些实施例中，采用等离子体增强化学气相沉积法在墙体结构230和牺牲层240的表面形成覆盖层250，可以取消roof制程，使得后续形成的空腔260的高度降至10um以下。

接下来执行步骤S5，如图2E所示，在覆盖层250中形成露出牺牲层240的释放孔251。

示例性地，可以采用光刻工艺等在覆盖层250中形成露出牺牲层240的释放孔251。具体地，可以在覆盖层250上形成光刻胶掩膜层，通过曝光、显影等工序，对光刻胶掩膜层进行图案化，形成用于定义待形成释放孔251的图案化掩膜层；然后，以图案化掩膜层对覆盖层250进行刻蚀，以在覆盖层250中形成露出牺牲层240的释放孔251。

其中，覆盖层250中可以形成一个或者多个露出牺牲层240的释放孔251，释放孔251的数量根据实际情况设置，对此不进行限定。

接下来执行步骤S6，如图2F所示，通过释放孔251去除牺牲层240，以形成空腔260。

示例性地，可以采取湿法工艺或者干法工艺去除墙体结构230内填充的牺牲层240，以在滤波器部件220、墙体结构230和覆盖层250之间形成空腔260。以墙体结构230内填满的牺牲层240的材质为光刻胶，采取干法工艺去除墙体结构230内填充的光刻胶为例，可以在氧原子环境下，让光刻胶发生氧化反应，生成CO、CO2、H2O和其他挥发性氧化物，所生成的CO、CO2、H2O和其他挥发性氧化物从释放孔251中排出，实现对牺牲层240的去除。

接下来执行步骤S7，如图2G所示，至少在覆盖层250对应空腔260的区域上形成缓冲层270，缓冲层270覆盖所有的释放孔251。

其中，所形成的缓冲层270位于覆盖层250的中心区域的上方且对应于空腔260，缓冲层270覆盖所有的释放孔251，缓冲层270在下层的覆盖层250和后续生长的上层的介质层280之间起到缓冲的作用。示例性地，可以采用本领域常用的各种沉积方法来形成缓冲层270，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或者原子层沉积(ALD)法等形成的。示例性地，缓冲层270可以为苯并环丁烯(BCB)膜等，本申请对此不进行限制。示例性地，在形成缓冲层270之后，还包括：对缓冲层270进行平坦化处理。示例性地，该平坦化方法的非限制性实例包括机械平坦化方法或化学机械抛光平坦化方法。

接下来执行步骤S8，如图2H所示，形成覆盖覆盖层250和缓冲层270的介质层280。

示例性地，可以采用本领域常用的各种沉积方法来形成介质层280，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或者原子层沉积(ALD)法等形成的。示例性地，介质层280的材质可以为二氧化硅等，本申请对此不进行限制。示例性地，在形成介质层280之后，还包括：对介质层280进行平坦化处理。示例性地，该平坦化方法的非限制性实例包括机械平坦化方法或化学机械抛光平坦化方法。

接下来执行步骤S9，如图2I所示，在介质层280、覆盖层250和墙体结构230中形成与滤波器部件220电连接的重布线层291(Redistribution Layer，RDL)。

示例性地，可以采用本领域常用的各种方法来形成重布线层291，例如可以是通过多通孔结构法、支撑结构法或者积层法等形成的。在一个具体的实施例中，通过光刻和蚀刻工艺，在介质层280、覆盖层250和墙体结构230中形成多通孔结构，之后沉积导电材料，如铜或铝等，并通过光刻和蚀刻工艺形成金属线条，即重布线层291。以在多通孔结构中沉积铜为例，可以采用物理气相沉积(PVD)、Cu-Damascene(铜-大马士革)工艺沉积或者其他任意合适的沉积方法。

本实施例中，通过重布线层291可以将至少两个滤波器部件220的I/O接口互联并重新整合，从而减少了I/O接口数量，降低了后续封装工艺的复杂度。而且，采用重布线层291可以节省单个滤波器部件220上焊盘(PAD)的面积占比，提高集成度。

接下来执行步骤S10，如图2J所示，形成与重布线层291电连接的焊球293。

其中，形成与重布线层291电连接的焊球293可以包括：先在介质层280中形成露出部分重布线层291的开口292，之后在开口292中形成与重布线层291电连接的焊球293。

示例性地，可以采用丝网印刷/电镀工艺形成与重布线层291电连接的焊球293。以丝网印刷植球为例，是一种通过丝网模板将焊球293材料(通常是锡球或含锡合金球)精确地放置在特定位置的方法。丝网模板是一种具有特定图案的丝网，其图案中的开口对应着需要植球的位置，即第二介质层280上露出的重布线层291的开口292。将焊球膏(由焊球粉末和助焊剂等组成)通过刮板挤压，使其透过丝网的开口，沉积在开口292上，印刷完成后，进行干燥处理，以去除焊球膏中的溶剂成分，使焊球膏固化，从而形成与重布线层291电连接的焊球293。

在一个示例中，在开口292中形成与重布线层291电连接的焊球293之前，可以先在开口292中形成与重布线层291电连接的焊盘，之后在焊盘上形成焊球293，焊球293通过焊盘与重布线层291电连接。

在一个示例中，在形成焊盘之后还包括在介质层280上形成钝化层的步骤，钝化层覆盖焊盘的边缘区域并露出焊盘的中间区域，之后在焊盘上形成焊球293，焊球293通过焊盘与重布线层291电连接。其中，钝化层可以防止环境湿气腐蚀。示例性地，钝化层的材质可以为聚酰亚胺胶等，本申请对此不进行限制。

至此完成了对本申请的滤波器模组的封装方法的关键步骤的描述，对于完整的滤波器模组的封装方法还可以包括其他的步骤，在此不做一一赘述，值得一提的是上述步骤顺序在不冲突的前提下可以进行调整。

综上，本申请实施例的封装方法，通过将至少两个滤波器部件封装在一起，降低了封装结构中滤波器部件与滤波器部件之间的间距，提高了集成度以及降低了使用面积。

实施例三

本申请还提供一种射频模组，该射频模组包括如上的滤波器模组的封装结构或者通过上述滤波器模组的封装方法得到的滤波器模组的封装结构。本实施例中的一些细节可以参考前文中方法的相关描述，在此不再重复。

其中，射频模组可以采用SIP-Molding(SIP全称为Systemin Package，指系统级封装)封装形式或者其他任意合适的封装形式，以提高封装的可靠性。

实施例四

本申请还提供了一种电子装置，该电子装置包括如上的射频模组。

该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。

本申请已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本申请限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本申请并不局限于上述实施例，根据本申请的教导还可以做出更多种的变型和修改，这些变型和修改均落在本申请所要求保护的范围以内。本申请的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种滤波器模组的封装结构，其特征在于，所述滤波器模组的封装结构包括：

衬底，所述衬底上形成有至少两个滤波器部件；每一所述滤波器部件包括位于中心的功能区和围绕所述功能区的非功能区；

墙体结构，位于所述非功能区上且环绕全部所述功能区；

覆盖层，所述覆盖层的两端位于所述墙体结构上，且在所述覆盖层、所述墙体结构和所述滤波器部件之间形成有空腔；

缓冲层，位于覆盖层上且至少对应于所述空腔；

介质层，覆盖所述覆盖层和所述缓冲层；

重布线层，位于所述介质层、所述覆盖层和所述墙体结构中且与所述滤波器部件电连接；

焊球，与所述重布线层电连接。

2.如权利要求1所述的滤波器模组的封装结构，其特征在于，还包括：

释放孔，位于所述覆盖层中，所述缓冲层覆盖所述释放孔。

3.如权利要求1所述的滤波器模组的封装结构，其特征在于，还包括：

位于所述介质层中且露出部分所述重布线层的开口，所述焊球形成在所述开口中。

4.如权利要求3所述的滤波器模组的封装结构，其特征在于，还包括：

焊盘，位于所述开口中且与所述重布线层电连接。

5.如权利要求4所述的滤波器模组的封装结构，其特征在于，还包括：

钝化层，位于所述介质层上，所述钝化层覆盖所述焊盘的边缘区域并露出所述焊盘的中间区域。

6.一种滤波器模组的封装方法，其特征在于，所述封装方法包括：

提供衬底，在所述衬底上形成有至少两个滤波器部件；每一所述滤波器部件包括位于中心的功能区和围绕所述功能区的非功能区；

在所述非功能区上形成环绕全部所述功能区的墙体结构；

在所述墙体结构内填满牺牲层；

在所述墙体结构和所述牺牲层的表面上形成覆盖层；

在所述覆盖层中形成露出所述牺牲层的释放孔；

通过所述释放孔去除所述牺牲层，以形成空腔；

至少在所述覆盖层对应所述空腔的区域上形成缓冲层，所述缓冲层覆盖所有的所述释放孔；

形成覆盖所述覆盖层和所述缓冲层的介质层；

在所述介质层、所述覆盖层和所述墙体结构中形成与所述滤波器部件电连接的重布线层；

形成与所述重布线层电连接的焊球。

7.如权利要求6所述的封装方法，其特征在于，所述形成与所述重布线层电连接的焊球包括：

在所述介质层中形成露出部分所述重布线层的开口，在所述开口中形成与所述重布线层电连接的所述焊球。

8.如权利要求7所述的封装方法，其特征在于，在所述开口中形成与所述重布线层电连接的所述焊球之前还包括在所述开口中形成与所述重布线层电连接的焊盘的步骤。

9.如权利要求8所述的封装方法，其特征在于，在形成所述焊盘之后还包括在所述介质层上形成钝化层的步骤，所述钝化层覆盖所述焊盘的边缘区域并露出所述焊盘的中间区域。

10.如权利要求6所述的封装方法，其特征在于，所述覆盖层包括PECVD形成的氮化硅层。