[go: up one dir, main page]

CN119816908A - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN119816908A
CN119816908A CN202380063917.3A CN202380063917A CN119816908A CN 119816908 A CN119816908 A CN 119816908A CN 202380063917 A CN202380063917 A CN 202380063917A CN 119816908 A CN119816908 A CN 119816908A
Authority
CN
China
Prior art keywords
layer
internal electrode
electrode layer
electrode
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380063917.3A
Other languages
English (en)
Inventor
浦谷幸祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN119816908A publication Critical patent/CN119816908A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种进一步抑制了绝缘击穿的发生的层叠陶瓷电容器(1)。层叠陶瓷电容器(1)具备:层叠体(2),包含层叠的多个电介质层(4)和多个内部电极层(10);以及外部电极(20),设置在第1端面(62a)以及第2端面(62b),内部电极层(10)具备第1内部电极层(10a)和第2内部电极层(10b),第1内部电极层(10a)向第1端面(62a)引出,第2内部电极层(10b)向第2端面(62b)引出,外部电极(20)包含与第1内部电极层(10a)连接的第1外部电极(20a)以及与第2内部电极层(10b)连接的第2外部电极(20b),将配置在第1端面(62a)侧并且第1内部电极层(10a)彼此在层叠方向(T)上相互不重叠的区域以及配置在第2端面(62b)侧并且第2内部电极层(10b)彼此在层叠方向(T)上相互不重叠的区域设为L间隔区域(51),L间隔区域(51)具备Si偏析层(14)。

Description

层叠陶瓷电容器
技术领域
本发明涉及层叠陶瓷电容器。
背景技术
若层叠陶瓷电容器小型化并且大电容化,则容易在层叠陶瓷电容器产生绝缘击穿。在专利文献1中,记载了如下的技术,即,以抑制该绝缘击穿为目的,将电介质层的内部电极的边缘部附近的区域的至少一部分由耐电压比其它区域高的介电陶瓷形成。
在先技术文献
专利文献
专利文献1:日本特开平11-317321号公报
发明内容
发明要解决的问题
以进一步的小型大电容化为目的,层叠陶瓷电容器的电介质层的厚度逐渐变得更薄。由于电介质层的厚度变薄,从而绝缘电阻值下降。特别是,在层叠体的端面侧与相同的外部电极连接的内部电极彼此重叠的区域中,在构造上内部电极容易弯曲。因此,电介质层的厚度局部性地下降,变得更容易产生绝缘击穿。因此,本发明的课题在于,提供一种进一步抑制了绝缘击穿的发生的层叠陶瓷电容器。
用于解决问题的技术方案
本发明的层叠陶瓷电容器具备:层叠体,包含层叠的多个电介质层和多个内部电极层,具备在层叠方向上相对的第1主面以及第2主面、在与层叠方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与层叠方向以及宽度方向正交的长度方向上相对的第1端面以及第2端面;以及外部电极,设置在所述第1端面以及第2端面,所述内部电极层具备第1内部电极层和第2内部电极层,所述第1内部电极层向所述第1端面引出,所述第2内部电极层向所述第2端面引出,所述外部电极包含与所述第1内部电极层连接的第1外部电极以及与所述第2内部电极层连接的第2外部电极,将配置在所述第1端面侧并且所述第1内部电极层彼此在所述层叠方向上相互不重叠的区域以及配置在所述第2端面侧并且所述第2内部电极层彼此在所述层叠方向上相互不重叠的区域设为L间隔区域,所述L间隔区域具备Si偏析层。
发明效果
根据本发明,能够提供一种进一步抑制了绝缘击穿的发生的层叠陶瓷电容器。
附图说明
图1是本实施方式的层叠陶瓷电容器的立体图。
图2是图1的I-I线剖视图。
图3是图1的II-II线剖视图。
图4是示出本实施方式的层叠陶瓷电容器的LT剖面的一部分的图。
图5是示出本实施方式的层叠陶瓷电容器的WT剖面的一部分的图。
图6是示出本实施方式的层叠陶瓷电容器的另一个结构的WT剖面的一部分的图。
图7是本实施方式中的陶瓷生片的俯视图。
图8是本实施方式中的另一个结构的陶瓷生片的俯视图。
图9的(a)以及(b)是示出层叠的陶瓷生片的LT剖面的图。
图10是示出高温负荷可靠性试验的结果的图。
图11是示出介电常数以及平均故障时间的结果的图。
具体实施方式
以下,参照附图对本发明的层叠陶瓷电容器1的实施方式的一个例子进行说明。
(层叠陶瓷电容器的外形)
基于图1,对层叠陶瓷电容器1的外观的概要进行说明。图1是示出本实施方式的层叠陶瓷电容器1的立体图。层叠陶瓷电容器1具备层叠体2以及外部电极20。
(方向的定义)
在图中,适当地示出了L方向、W方向以及T方向。L方向是层叠陶瓷电容器1的长度方向L。W方向是层叠陶瓷电容器1的宽度方向W。T方向是层叠陶瓷电容器1的层叠方向T。由此,图2所示的剖面称为LT剖面,图3所示的剖面称为WT剖面。长度方向L、宽度方向W以及层叠方向T未必一定是相互正交的关系。长度方向L、宽度方向W以及层叠方向T也可以是相互交叉的关系。
(层叠体的外形)
层叠体2具有大致长方体型的形状。层叠体2具有两个主面61、两个端面62以及两个侧面63。主面61是在层叠方向T上对置的面。端面62是在长度方向L上对置的面。侧面63是在宽度方向W上对置的面。将两个主面61中的一个设为第1主面61a,将另一个设为第2主面61b。将两个端面62中的一个设为第1端面62a,将另一个设为第2端面62b。将两个侧面63中的一个设为第1侧面63a,将另一个设为第2侧面63b。在图1示出了第2主面61b以及第1侧面63a。
优选在层叠体2的棱线以及角部带有圆角。所谓棱线,是层叠体2的两个面相交的部分。所谓角部,是层叠体2的3个面相交的部分。另外,层叠体2的大小没有特别限定。
(层叠体的构造)
层叠体2包含多个电介质层4以及多个内部电极层10。以下,参照层叠体2的剖视图对层叠体2的构造进行说明。
(层叠体的内部构造(LT剖面))
基于图2,对层叠体2的内部构造进行说明。图2是图1所示的层叠陶瓷电容器1的I-I线剖视图。图2示出层叠陶瓷电容器1的LT剖面。层叠体2包含多个电介质层4以及多个内部电极层10。多个电介质层4以及多个内部电极层10在层叠方向T上相互层叠。
(内层部和外层部)
层叠体2在层叠方向T上划分为内层部53以及两个外层部54。外层部54包含第1外层部54a以及第2外层部54b。第1外层部54a和第2外层部54b位于在层叠方向T上夹着内层部53的位置。
在内层部53配置有多个电介质层4以及多个内部电极层10。在内层部53中,多个内部电极层10隔着电介质层4对置。因此,在内层部53形成静电电容。因此,内层部53是层叠体2之中实质上作为电容器而发挥功能的部分。由此,内层部53也称为有效部。
第1外层部54a是外层部54中的位于层叠体2的第1主面61a侧的部分。第2外层部54b是外层部54中的位于层叠体2的第2主面61b侧的部分。具体地,第1外层部54a是多个内部电极层10中的最靠近第1主面61a的内部电极层10与第1主面61a之间的部分。第2外层部54b是多个内部电极层10中的最靠近第2主面61b的内部电极层10与第2主面61b之间的部分。在第1外层部54a以及第2外层部54b中未配置内部电极层10。在第1外层部54a以及第2外层部54b中,配置有多个电介质层4中的除内层部53用的电介质层4以外的剩余的电介质层4。第1外层部54a以及第2外层部54b作为内层部53的保护层而发挥功能。
(电介质层)
电介质层4能够分类为配置在内层部53的电介质层4和配置在外层部54的电介质层4。将配置在内层部53的电介质层4设为内层电介质层4a。将配置在外层部54的电介质层4设为外层电介质层4b。
(电介质层的层数)
层叠体2中层叠的电介质层4例如能够设为5层以上且2000层以下。
(电介质层的材料)
作为电介质层4的材料,例如,能够使用包含BaTiO3、CaTiO3、SrTiO3、CaZrO3等主成分的介电陶瓷。此外,也可以使用在这些主成分中添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等副成分的材料。
(电介质层的厚度)
电介质层4的厚度例如能够设为0.3μm以上且0.6μm以下。
(内部电极层)
内部电极层10能够分类为第1内部电极层10a以及第2内部电极层10b。第1内部电极层10a是与第1外部电极20a连接的内部电极层10。第2内部电极层10b是与第2外部电极20b连接的内部电极层10。第1内部电极层10a从第1端面62a朝向第2端面62b延伸。第2内部电极层10b从第2端面62b朝向第1端面62a延伸。
(对置部和引出部)
第1内部电极层10a以及第2内部电极层10b分别具有对置电极部11以及引出电极部12。
对置电极部11是在内部电极层10中第1内部电极层10a和第2内部电极层10b在层叠方向T上对置的部分。引出电极部12是在内部电极层10中从对置电极部11引出至层叠体2的第1端面62a或第2端面62b的部分。
将第1内部电极层10a的对置电极部11设为第1对置电极部11a。将第1内部电极层10a的引出电极部12设为第1引出电极部12a。第1引出电极部12a是从第1对置电极部11a引出至层叠体2的第1端面62a的部分。
同样地,将第2内部电极层10b的对置电极部11设为第2对置电极部11b。将第2内部电极层10b的引出电极部12设为第2引出电极部12b。第2引出电极部12b是从第2对置电极部11b引出至层叠体2的第2端面62b的部分。
(内部电极层的层数)
内部电极层10例如能够设为10层以上且2000层以下。该内部电极层10的层数是包含第1内部电极层10a的层数以及第2内部电极层10b的层数的层数。
(内部电极层的厚度)
内部电极层10的厚度例如能够设为0.1μm以上且5.0μm以下,优选地,能够设为0.2μm以上且2.0μm以下。在内部电极层10的厚度为0.5μm以上的情况下,在通过镀敷形成外部电极20的金属层时,镀敷膜变得容易生长。
(内部电极层的材料)
内部电极层10的材料例如能够设为Ni、Cu、Ag、Pd、以及Au等金属、Ni和Cu的合金、Ag和Pd的合金等。除此以外,内部电极层10的材料也可以还包含与电介质层4包含的陶瓷相同组成系的电介质粒子。
(电极对置部)
对层叠体2的长度方向L上的划分进行说明。层叠体2在长度方向L上能够划分为电极对置部50以及L间隔(L间隔区域)51。将长度方向L上的划分中的电极对置部50设为L对置部50a。此外,L间隔51包含第1L间隔51a以及第2L间隔51b。
L对置部50a对应于第1内部电极层10a和第2内部电极层10b在层叠方向T上对置的部分。在L对置部50a形成电容。由此,L对置部50a也称为有效部。
(L间隔)
L间隔51是在层叠体2的长度方向L上第1内部电极层10a和第2内部电极层10b不在层叠方向T上对置的部分。L间隔51中的第1L间隔51a是L对置部50a与第1端面62a之间。第2L间隔51b是L对置部50a与第2端面62b之间。
在第1L间隔51a中,在层叠方向T上,配置有第1内部电极层10a,但是未配置第2内部电极层10b。在第2L间隔51b中,在层叠方向T上,配置有第2内部电极层10b,但是未配置第1内部电极层10a。
第1L间隔51a作为第1对置电极部11a的向第1端面62a的引出部而发挥功能。第2L间隔51b作为第2对置电极部11b的向第2端面62b的引出部而发挥功能。
L间隔51的长度方向L上的长度例如能够设为层叠体2的长度方向L上的长度的10%以上且30%以下。此外,L间隔51的长度方向L上的长度例如能够设为5μm以上且30μm以下。
(外部电极)
外部电极20包含第1外部电极20a以及第2外部电极20b。
(第1外部电极)
第1外部电极20a是配置在层叠体2的第1端面62a的外部电极20。第1外部电极20a与第1内部电极层10a电连接。
(第2外部电极)
第2外部电极20b是配置在层叠体2的第2端面62b的外部电极20。第2外部电极20b与第2内部电极层10b电连接。
(各面的外部电极)
外部电极20从一个端面62延伸至两个主面61的一部分以及两个侧面63的一部分。
(外部电极的层结构)
基于图2,对外部电极20的层结构进行说明。外部电极20包含基底电极层21以及镀敷层23。镀敷层23包含内镀敷层24以及表镀敷层25。这些层从层叠体2的端面62起按基底电极层21、内镀敷层24、表镀敷层25的顺序配置。详细地,第1外部电极20a包含第1基底电极层21a以及第1镀敷层23a。进而,第1镀敷层23a包含第1内镀敷层24a以及第1表镀敷层25a。同样地,第2外部电极20b包含第2基底电极层21b以及第2镀敷层23b。进而,第2镀敷层23b包含第2内镀敷层24b以及第2表镀敷层25b。
(基底电极层)
第1基底电极层21a配置在层叠体2的第1端面62a上,并覆盖第1端面62a。第1基底电极层21a从第1端面62a延伸至第1主面61a的一部分、第2主面61b的一部分、第1侧面63a的一部分以及第2侧面63b的一部分。
同样地,第2基底电极层21b配置在层叠体2的第2端面62b上,并覆盖第2端面62b。第2基底电极层21b从第2端面62b延伸至第1主面61a的一部分、第2主面61b的一部分、第1侧面63a的一部分以及第2侧面63b的一部分。
(烧附层)
第1基底电极层21a以及第2基底电极层21b构成为烧附层。烧附层包含玻璃成分以及金属。作为玻璃成分,包含从B、Si、Ba、Mg、Al、Li等中选择的至少一者。作为金属,例如,包含从Cu、Ni、Ag、Pd、Ag-Pd合金、Au等中选择的至少一者。烧附层也可以是多个层。
(镀敷层)
对基底电极层21上的镀敷层23进行说明。如前所述,在本实施方式中,镀敷层23包含内镀敷层24以及表镀敷层25。在将镀敷层23设为两层的情况下,优选从下层起设为Ni镀敷层以及Sn镀敷层的顺序。即,内镀敷层24成为Ni镀敷层,表镀敷层25成为Sn镀敷层。
Ni镀敷层能够防止基底电极层21被安装层叠陶瓷电容器1时的焊料所侵蚀。Sn镀敷层能够使安装层叠陶瓷电容器1时的焊料的润湿性提高,能够使安装变得容易。因此,通过将表镀敷层25设为Sn镀敷层,从而能够使焊料对外部电极20的润湿性提高。镀敷层每一层的厚度优选为3μm以上且9μm以下。
(层叠体的内部构造(WT剖面))
基于图3,对层叠体2的内部构造进行说明。图3是图1所示的层叠陶瓷电容器1的II-II线剖视图。层叠体2在宽度方向W上划分为电极对置部50以及W间隔52。将宽度方向W上的划分中的电极对置部50设为W对置部50b。此外,W间隔52包含第1W间隔52a以及第2W间隔52b。
W对置部50b是内部电极层10在层叠方向T上对置的部分。W间隔52是在宽度方向W上在层叠方向T上未配置所述第1内部电极层10a以及所述第2内部电极层10b中的任一者的部分。
W间隔52中的第1W间隔52a是层叠体2的宽度方向W上的W对置部50b与第1侧面63a之间。第2W间隔52b是W对置部50b与第2侧面63b之间。
第1W间隔52a以及第2W间隔52b配置为夹着W对置部50b。第1W间隔52a以及第2W间隔52b作为内部电极层10的保护层而发挥功能。
W间隔52的宽度方向W上的长度例如能够设为层叠体2的宽度方向W上的长度的20%以上且30%以下。此外,W间隔52的宽度方向W上的长度例如能够设为5μm以上且50μm以下。
(层叠陶瓷电容器的大小)
层叠陶瓷电容器1的大小没有特别限定。层叠陶瓷电容器1的大小例如能够设为像以下那样。将包含层叠体2以及外部电极20的层叠陶瓷电容器1的长度方向L上的尺寸设为L尺寸。L尺寸优选为0.25mm以上且1.0mm以下。将包含层叠体2以及外部电极20的层叠陶瓷电容器1的层叠方向T上的尺寸设为T尺寸。T尺寸优选为0.125mm以上且0.5mm以下。将包含层叠体2以及外部电极20的层叠陶瓷电容器1的宽度方向W上的尺寸设为W尺寸。W尺寸优选为0.125mm以上且0.5mm以下。另外,层叠体2以及外部电极20的各部分的长度能够通过千分尺或光学显微镜来测定。
(端子的结构)
在本实施方式中,以层叠陶瓷电容器1为二端子的层叠陶瓷电容器的情况为例而进行说明。不过,层叠陶瓷电容器1并不限定于二端子的层叠陶瓷电容器,还能够设为三端子以上的多端子的层叠陶瓷电容器。
(Si偏析层)
本实施方式的层叠陶瓷电容器1在L间隔51具备Si偏析层14。所谓Si偏析层14,是指形成在内部电极层10等的表面的Si层。
基于图4,对Si偏析层14进行说明。图4是示出本实施方式的层叠陶瓷电容器1的LT剖面的一部分的图。图4相当于将图2中虚线所示的区域R1放大了的图。图4示出第1L间隔51a及其附近。
在第1L间隔51a及其附近,在内部电极层10的表面形成有Si偏析层14。
(第1内部电极层)
关于第1内部电极层10a,在第1引出电极部12a的整体以及第1对置电极部11a的至少一部分的表面形成有Si偏析层14。所谓第1对置电极部11a的至少一部分,对应于第1对置电极部11a的靠近第1L间隔51a的部分。
(第2内部电极层)
关于第2内部电极层10b,在第2对置电极部11b的至少一部分的表面形成有Si偏析层14。所谓第2对置电极部11b的至少一部分,对应于第2对置电极部11b的靠近第1L间隔51a的部分。
关于第1内部电极层10a以及第2内部电极层10b,所谓靠近第1L间隔51a的部分,是指从第1L间隔51a和L对置部50a的边界起向L对置部50a的方向例如50μm程度的部分。
将内部电极层10的端部设为电极端部10e。所谓内部电极层10的端部,意味着内部电极层10的与层叠方向T并行的端面。在图4示出了第2内部电极层10b的电极端部10e。在图4所示的结构中,在该电极端部10e,跨越与层叠方向T并行的方向上的整体形成有Si偏析层14。
像以上那样,Si偏析层14并非仅形成在内部电极层10的与长度方向L并行的面,还形成在电极端部10e中的与层叠方向T并行的面。像这样,在第1L间隔51a及其附近部分,在内部电极层10的表面形成有Si偏析层14。
(浮岛电极)
在图4所示的例子中,在第1L间隔51a形成有浮岛形状的浮岛电极13。在该浮岛电极13的表面,也形成有Si偏析层14。另外,浮岛电极13能够在形成内部电极层10时有意地形成。或者,有时也会在形成内部电极层10时意外地形成。
(第2L间隔)
以上,以第1L间隔51a为例对Si偏析层14进行了说明。不过,第2L间隔51b也具有同样的结构。即,在第2L间隔51b中的第2引出电极部12b以及第1对置电极部11a等也形成有与第1L间隔51a中的第1引出电极部12a以及第2对置电极部11b等同样的Si偏析层14。
(宽度方向上的电极端部)
基于图5,对内部电极层10的宽度方向W上的电极端部10e进行说明。图5是示出本发明的实施方式的层叠陶瓷电容器1的WT剖面的一部分的图。另外,图5是示意图。因此,图案的数量等有时与其它图等不匹配。
如图5所示,在宽度方向W上的电极端部10e也形成有Si偏析层14。详细地,Si偏析层14在宽度方向W上的电极端部10e处也跨越与层叠方向T并行的方向上的整体而形成。此外,Si偏析层14还形成在内部电极层10的与宽度方向W并行的表面。不过,Si偏析层14在与宽度方向W并行的表面中并未形成为覆盖其整体。Si偏析层14在与宽度方向W并行的面从电极端部10e形成至给定的距离。在图5中,用距离d1示出该给定的距离。距离d1例如能够设为1μm以上且50μm以下。
(Si偏析层的其它结构)
图6是关于图5的区域R2示出另一个结构的图。在图5所示的结构和图6所示的结构中,在内部电极层10的表面中形成有Si偏析层14的位置不同。在图5所示的结构中,如区域R2所示,在内部电极层10的电极端部10e,跨越层叠方向T上的整体而形成有Si偏析层14。相对于此,在图6所示的结构例中,Si偏析层14并未跨越电极端部10e的层叠方向T上的整体而形成。在电极端部10e的层叠方向T上的两端部形成有Si偏析层14。另一方面,在电极端部10e的层叠方向T上的中央部分,并未形成Si偏析层14。因此,从电极端部10e的层叠方向T上的中央部露出内部电极层10。
如图5以及图6所示,在内部电极层10的宽度方向W上的电极端部10e处,Si偏析层14可以形成在其层叠方向T上的整体,此外,也可以形成在层叠方向T上的一部分。
(Si偏析层的厚度)
Si偏析层14的厚度例如能够设为0.01μm以上且0.30μm以下。另外,Si偏析层14的厚度能够通过如下方式求出,即,使层叠体2的剖面露出,使用扫描型电子显微镜(SEM)判别电介质粒子和Si偏析层,进而使用能量分散型X射线分析(EDX)进行其表面的元素分析。
(层叠陶瓷电容器的制造方法)
基于图7等,对层叠陶瓷电容器1的制造方法进行说明。
(层叠块的制作)
准备陶瓷生片30、内部电极层10用的电极膏31、以及台阶层5用的台阶膏32。
(台阶层)
首先,对台阶层5进行说明。层叠体2的层叠方向T上的长度优选在电极对置部50和L间隔51中差异小。然而,在内层部53中,在电极对置部50和L间隔51中,层叠方向T上的长度容易变得不同。在电极对置部50中层叠有电介质层4以及内部电极层10。相对于此,在L间隔51中,仅层叠有电介质层4以及内部电极层10中的与一个外部电极20连接的内部电极层10。因此,在电极对置部50和L间隔51中,层叠方向T上的长度容易变得不同。
因此,为了减小L间隔51和电极对置部50的层叠方向T上的长度的差异,在L间隔51配置追加的电介质层4。将该追加的电介质层4设为台阶层5。台阶层5优选具有与电介质层4同样的成分。不过,电介质层4的成分并不限定于此。
在图4示出台阶层5。如图4所示,台阶层5在第1L间隔51a中配置于在层叠方向T上对置的两个第1对置电极部11a之间。台阶层5补偿第2内部电极层10b的厚度,由此能够减小第1L间隔51a和L对置部50a的层叠方向T上的长度的差异。
此外,在本实施方式中,在台阶膏32中混合有Si成分。该Si成分后续会形成Si偏析层14。另外,在台阶膏32中添加Si成分是形成Si偏析层14的方法的一个例子。
(膏的涂敷)
对形成台阶层5的情况下的陶瓷生片30的层叠的概要进行说明。另外,关于电极膏31以及台阶膏32的图案的形状,将在后面进行说明。首先,在陶瓷生片30以所希望的图案涂敷前述的电极膏31以及台阶膏32。例如,能够通过丝网印刷、凹版印刷等方法进行各膏向陶瓷生片30的涂敷。通过任意的印刷方法在陶瓷生片30以给定的图案印刷电极膏31以及台阶膏32。由此,得到印刷了膏的内层部53用的陶瓷生片30。
(层叠)
层叠给定片数的未印刷内部电极层10的图案的陶瓷生片30。由此,制作与外层部54对应的部分。在其上依次层叠涂敷了膏的内层部53用的陶瓷生片30。由此,层叠与内层部53对应的部分。进而,在其上层叠给定片数的另一个外层部54用的陶瓷生片30。由此,制作层叠片。通过等静压压制等手段在层叠方向上对层叠片进行压制,从而制作层叠块。
(图案)
图7是涂敷了电极膏31以及台阶膏32的陶瓷生片30的俯视图。图7是从层叠方向T观察陶瓷生片30的图。图7的701以及702分别示出一片陶瓷生片30。通过将这些陶瓷生片30层叠,从而能够得到层叠片。在图7所示的例子中,通过电极膏31在陶瓷生片30形成10个电极用的图案。电极用的图案在长度方向L上配置有两列,在宽度方向W上配置有5行。此外,在长度方向L上排列的两个电极用的图案之间涂敷有台阶膏32。
在图7的701以及702所示的两片陶瓷生片30中,以同样的图案涂敷有电极膏31以及台阶膏32。
(层叠)
在将图7的701以及702所示的两片陶瓷生片30层叠时,在长度方向L上错开地层叠。在图7中,用距离d2示出错开的距离。通过将两片陶瓷生片30错开地层叠,从而能够容易地制作在第1L间隔51a以及第2L间隔51b中的任一者均形成有Si偏析层14的层叠陶瓷电容器1。对此,将在后面进行说明。
(层叠小片的制作)
将层叠块切割成给定的尺寸,切出层叠小片。此时,也可以通过滚筒研磨等使层叠小片的角部以及棱线部带有圆角。
(烧成)
接着,对层叠小片进行烧成而制作层叠体2。关于烧成温度,虽然还依赖于陶瓷层4、内部电极层10的材料,但是优选为900℃以上且1400℃以下。
(外部电极)
接着,形成外部电极20。
(基底电极层)
在层叠体2的两个端面62涂敷成为基底电极层21的导电性膏,形成基底电极层21。为了形成烧附层,通过浸渍等方法涂敷包含玻璃成分和金属的导电性膏。然后,进行烧附处理,形成基底电极层21。烧附处理的温度优选为500℃以上且900℃以下。此外,烧附处理的时间优选为30分钟以上且两小时以下。此外,烧附处理的气氛例如优选为加入了H2O、H2的还原气氛。
接着,在基底电极层21的表面形成镀敷层23。在本实施方式中,在烧附层上形成Ni镀敷层。该Ni镀敷层成为内镀敷层24。接着,在Ni镀敷层上形成Sn镀敷层。该Sn镀敷层成为表镀敷层25。Ni镀敷层以及Sn镀敷层例如通过滚筒镀敷法来依次形成。这样,得到层叠陶瓷电容器1。
(层叠和切断)
基于图8以及图9,对本实施方式的层叠陶瓷电容器1的制造方法中的层叠和切断进行更详细的说明。图8是涂敷了电极膏31以及台阶膏32的陶瓷生片30的俯视图。在图7和图8中,涂敷于陶瓷生片30的电极膏31以及台阶膏32的图案的形状不同。在图7所示的结构中,电极用的图案在长度方向L上配置有两列,在宽度方向W上配置有5行。此外,台阶膏32被涂敷于在长度方向L上排列的两个电极用的图案之间。相对于此,在图8所示的结构中,电极用的图案在长度方向L上配置有4列,并在宽度方向W上配置有5行。此外,台阶膏32被涂敷于在长度方向L上排列的4个电极用的图案中的第1个电极用的图案与第2个电极用的图案之间以及第3个电极用的图案与第4个电极用的图案之间。像这样,在陶瓷生片30中,能够根据所制造的层叠陶瓷电容器1的种类,以多种多样的图案涂敷电极膏31以及台阶膏32。
(层叠)
将图8中801所示的陶瓷生片30设为第1陶瓷生片30a。将图8中802所示的陶瓷生片30设为第2陶瓷生片30b。与图7所示的结构同样地,第1陶瓷生片30a和第2陶瓷生片30b错开地层叠。具体地,在长度方向L上错开距离d2而进行层叠。
(切断)
基于图9,对层叠的陶瓷生片30的切断进行说明。图9的(a)以及图9的(b)是示出层叠的陶瓷生片30的LT剖面的图。在图9的(a)以及图9的(b)中,为了使结构变得简单,例示了仅层叠了两片陶瓷生片30的状态。在以下的说明中,将该层叠了两片陶瓷生片30之物称为层叠物40。图9的(a)所示的线L1以及线L2示出切断线。该线L1以及线L2对应于图8所示的线L1以及线L2。图9的(a)示出切断前的层叠物40。图9的(b)示出在线L1以及线L2处切断之后的层叠物40。
(线L1)
如图9的(a)所示,层叠物40中的第1陶瓷生片30a和第2陶瓷生片30b在长度方向L上错开地层叠。因此,第2陶瓷生片30b中的电极膏31的图案的长尺寸方向L上的端部31b和第1陶瓷生片30a中的台阶膏32的图案的长尺寸方向L上的中央部32a的长尺寸方向L上的位置对齐。即,电极膏31的图案的端部31b以及台阶膏32的图案的中央部32a均位于线L1上。
(线L2)
同样地,第2陶瓷生片30b中的台阶膏32的图案的长尺寸方向L上的中央部32b和第1陶瓷生片30a中的电极膏31的图案的长尺寸方向L上的端部31a的长尺寸方向L上的位置对齐。即,台阶膏32的图案的中央部32b以及电极膏31的图案的端部31a均位于线L2上。
(切断后)
将切断后的层叠物40示于图9的(b)。在线L1以及线L2处切断的层叠物40成为在L间隔51形成了台阶层5的形态。这是因为,将陶瓷生片30错开地层叠,使得涂敷于第1陶瓷生片30a的图案和涂敷于第2陶瓷生片30b的图案成为如前所述的位置关系。
(切断面)
将通过在线L1处切断而产生的切断面设为第1切断面41。此外,将通过在线L2处切断而产生的切断面设为第2切断面42。第1切断面41对应于层叠体2中的第1端面62a。此外,第2切断面42对应于层叠体2中的第2端面62b。在此,所谓对应,意味着在层叠物40被烧成而成为了层叠体2的情况下所对应的层叠体2的部位。
从层叠物40的第1切断面41,在层叠方向T上依次露出对应于内层电介质层4a的第1生片30a、对应于台阶层5的台阶膏32、对应于内层电介质层4a的第2生片30b、以及对应于第1内部电极层10a的电极膏31。同样地,从层叠物40的第2切断面42,在层叠方向T上依次露出对应于内层电介质层4a的第1生片30a、对应于第2内部电极层10b的电极膏31、对应于内层电介质层4a的第2生片30b、以及对应于台阶层5的台阶膏32。而且,在长度方向L上,配置有台阶膏32的部分分别成为第1L间隔51a以及第2L间隔51b。
(Si偏析层的形成)
如前所述,在台阶膏32中,混合了用于形成Si偏析层14的Si成分。该Si成分在台阶膏32内转移,并附着于内部电极层10。这是因为,Si成分为液相成分,因此,Si成分能够越过电介质材料而靠向内部电极层。具体地,Si成分附着于引出电极部12的表面以及对置电极部11的端部以及表面的至少一部分。该附着于各内部电极层10的Si成分形成Si偏析层14。
(其它的Si偏析层的形成方法)
另外,Si偏析层14的形成方法并不限定于前述的在台阶膏32中混合Si成分的方法。作为其它的Si偏析层14的形成方法,有在L间隔51涂敷Si成分的方法。在该方法中,通过印刷等在对应于想要形成Si偏析层14的部分的电极膏31的涂敷图案中涂敷Si成分。作为其它的Si偏析层14的形成方法,有使Si成分从烧成前的层叠小片的WT端面(即,对应于层叠体2的端面62的面)浸透的方法等。
(Si偏析层的效果)
本实施方式的层叠陶瓷电容器1在L间隔51具备Si偏析层14。因此,能够使层叠陶瓷电容器1的可靠性提高。这是因为,Si偏析层14的IR(Insulation Resistance,绝缘电阻)高。
以下,示出层叠陶瓷电容器1的特性的评价结果。
(高温负荷可靠性试验)
基于图10,对高温负荷可靠性试验的结果进行说明。图10是关于比较例以及实施例示出高温负荷可靠性试验的结果的图。
高温负荷可靠性试验的方法如下。关于比较例以及实施例1至实施例8,分别各准备了100个试样。使用共晶焊料将该试样安装于玻璃环氧基板。试样中的电介质层的厚度设为0.5μm。首先,测定了各试样的初始的绝缘电阻值。接着,将玻璃环氧基板放入到高温槽内,并在150℃的环境下对各试样施加了6.3V的电压。然后,在经过了200小时和经过了500小时时测定了绝缘电阻值。对初始的绝缘电阻值和经过时间后的绝缘电阻值进行比较,将绝缘电阻值下降了一个数量级以上的试样设为不良。如图10所示,在具备Si偏析层的试样中,在200小时时并未发生不良。此外,即使在500小时时,也能够将不良的数量抑制在5个以下。
特别是,在Si偏析层的厚度为0.03μm以上且0.15μm以下的实施例2至实施例6中,不仅在经过200小时后未发生不良,而且在经过500小时后也未发生不良。
(介电常数以及平均故障时间)
基于图11,对介电常数以及平均故障时间的评价结果进行说明。图11是关于比较例以及实施例示出介电常数以及平均故障时间的评价结果的图。试样中的电介质层的厚度设为0.3μm至0.6μm这4种。通过使电介质层的厚度不同,从而制作了元件的厚度不同的试样。此外,Si偏析层的厚度设为0.07μm以及0.08μm。
Si的介电常数低。因此,在形成了Si偏析层的试样中,观察到了介电常数的下降。此外,在形成了Si偏析层的试样中,观察到了MTTF(Mean Time To Failure,平均故障时间)的改善。
特别是,在电介质层的厚度为0.4μm以上且0.5μm以下的实施例B以及实施例C中,MTTF观察到了大的改善。
以上,对本发明的实施方式进行了说明,但是本发明并不限定于前述的实施方式,能够进行各种变更以及变形。
<1>
一种层叠陶瓷电容器,其特征在于,具备:
层叠体,包含层叠的多个电介质层和多个内部电极层,具备在层叠方向上相对的第1主面以及第2主面、在与层叠方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与层叠方向以及宽度方向正交的长度方向上相对的第1端面以及第2端面;以及
外部电极,设置在所述第1端面以及第2端面,
所述内部电极层具备第1内部电极层和第2内部电极层,
所述第1内部电极层向所述第1端面引出,
所述第2内部电极层向所述第2端面引出,
所述外部电极包含与所述第1内部电极层连接的第1外部电极以及与所述第2内部电极层连接的第2外部电极,
将配置在所述第1端面侧并且所述第1内部电极层彼此在所述层叠方向上相互不重叠的区域以及配置在所述第2端面侧并且所述第2内部电极层彼此在所述层叠方向上相互不重叠的区域设为L间隔区域,
所述L间隔区域具备Si偏析层。
<2>
根据<1>所述的层叠陶瓷电容器,其中,
所述Si偏析层的厚度为0.03μm以上且0.15μm以下。
<3>
根据<1>或<2>所述的层叠陶瓷电容器,其中,
在所述第1内部电极层的所述宽度方向上的端部以及所述第2内部电极的所述宽度方向上的端部存在所述Si偏析层。
<4>
根据<1>至<3>中的任一项所述的层叠陶瓷电容器,其中,
所述电介质层的厚度为0.4μm以上且0.5μm以下。
附图标记说明
1:层叠陶瓷电容器;
2:层叠体;
4:电介质层;
5:台阶层;
10:内部电极层;
11:对置电极部;
12:引出电极部;
13:浮岛电极;
14:Si偏析层;
20:外部电极;
21:基底电极层;
23:镀敷层;
24:内镀敷层;
25:表镀敷层;
30:陶瓷生片;
31:电极膏;
32:台阶膏;
40:层叠物;
41:第1切断面;
42:第2切断面;
50:电极对置部;
51:L间隔(L间隔区域);
52:W间隔;
53:内层部;
54:外层部;
61:主面;
62:端面;
63:侧面;
R1:区域;
R2:区域;
T:层叠方向;
L:长度方向;
W:宽度方向。

Claims (4)

1.一种层叠陶瓷电容器,其特征在于,具备:
层叠体,包含层叠的多个电介质层和多个内部电极层,具备在层叠方向上相对的第1主面以及第2主面、在与层叠方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与层叠方向以及宽度方向正交的长度方向上相对的第1端面以及第2端面;以及
外部电极,设置在所述第1端面以及第2端面,
所述内部电极层具备第1内部电极层和第2内部电极层,
所述第1内部电极层向所述第1端面引出,
所述第2内部电极层向所述第2端面引出,
所述外部电极包含与所述第1内部电极层连接的第1外部电极以及与所述第2内部电极层连接的第2外部电极,
将配置在所述第1端面侧并且所述第1内部电极层彼此在所述层叠方向上相互不重叠的区域以及配置在所述第2端面侧并且所述第2内部电极层彼此在所述层叠方向上相互不重叠的区域设为L间隔区域,
所述L间隔区域具备Si偏析层。
2.根据权利要求1所述的层叠陶瓷电容器,其特征在于,
所述Si偏析层的厚度为0.03μm以上且0.15μm以下。
3.根据权利要求1或2所述的层叠陶瓷电容器,其特征在于,
在所述第1内部电极层的所述宽度方向上的端部以及所述第2内部电极层的所述宽度方向上的端部存在所述Si偏析层。
4.根据权利要求1至3中的任一项所述的层叠陶瓷电容器,其特征在于,
所述电介质层的厚度为0.4μm以上且0.5μm以下。
CN202380063917.3A 2022-09-27 2023-08-22 层叠陶瓷电容器 Pending CN119816908A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022153369 2022-09-27
JP2022-153369 2022-09-27
PCT/JP2023/030103 WO2024070337A1 (ja) 2022-09-27 2023-08-22 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
CN119816908A true CN119816908A (zh) 2025-04-11

Family

ID=90477034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380063917.3A Pending CN119816908A (zh) 2022-09-27 2023-08-22 层叠陶瓷电容器

Country Status (3)

Country Link
JP (1) JPWO2024070337A1 (zh)
CN (1) CN119816908A (zh)
WO (1) WO2024070337A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119764291B (zh) * 2025-03-06 2025-06-17 嘉善复旦研究院 半导体器件、半导体封装和半导体封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001126951A (ja) * 1999-10-29 2001-05-11 Tdk Corp 積層セラミック電子部品の製造方法
JP2001237140A (ja) * 1999-12-13 2001-08-31 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
JP4135443B2 (ja) * 2002-09-03 2008-08-20 株式会社村田製作所 積層型セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JPWO2024070337A1 (zh) 2024-04-04
WO2024070337A1 (ja) 2024-04-04

Similar Documents

Publication Publication Date Title
KR102691311B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US8773840B2 (en) Monolithic ceramic electronic component
KR101832490B1 (ko) 적층 세라믹 커패시터
US12100558B2 (en) Multilayer ceramic electronic component including multilayer external electrodes with diffused metal in an underlying electrode layer
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
US9245688B2 (en) Monolithic ceramic capacitor
KR20190011219A (ko) 적층 세라믹 콘덴서
US11342118B2 (en) Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
US10170243B2 (en) Multilayer ceramic capacitor
KR20130084853A (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN119816908A (zh) 层叠陶瓷电容器
JP2023135456A (ja) 積層セラミックコンデンサ
US12482606B2 (en) Multilayered ceramic capacitor
TWI864068B (zh) 積層陶瓷電容、電路基板及積層陶瓷電容之製造方法
US11404211B2 (en) Mounting structure of multilayer ceramic capacitor
US20240249885A1 (en) Multilayer ceramic electronic component
US20240234033A1 (en) Multilayer ceramic capacitor
US20240234030A1 (en) Multilayer ceramic capacitor
CN120727466A (zh) 层叠陶瓷电容器
WO2025104953A1 (ja) 積層セラミックコンデンサ
JP2025139797A (ja) 積層セラミックコンデンサ
WO2025164277A1 (ja) 積層セラミックコンデンサ
WO2024257450A1 (ja) 積層セラミック部品
KR20230043695A (ko) 적층 세라믹 콘덴서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination