CN119717169A - 光学和光电子部件的选择性转移 - Google Patents

Abstract

本文公开了在衬底之间选择性地转移集成电路(IC)部件的方法、以及使用该方法形成的设备和系统。在一个实施例中，接收具有释放层和在释放层上方的IC部件层的第一衬底，并且接收具有一个或多个粘合区域的第二衬底。IC部件层可以包括一个或多个波导、环形谐振器、驱动器、光电检测器、跨阻抗放大器、和/或电子集成电路。将第一衬底部分地接合到第二衬底，使得第一衬底上的IC部件的子集接合到第二衬底上的粘合区域。然后将第一衬底与第二衬底分离，并且将接合到第二衬底的IC部件的子集与第一衬底分离并保留在第二衬底上。

Description

光学和光电子部件的选择性转移

背景技术

在半导体制造中，层转移技术通常在晶圆级尺度上用于将层从一个衬底转移到另一个衬底。这些技术需要将整层整体转移，而不管是否需要整个层。结果，转移层的任何不需要的部分必须在转移之后被蚀刻掉，这增加了成本和工艺复杂性。

附图说明

图1A-1I示出了用于使用选择性释放技术的选择性层转移的示例工艺流程。

图2A-2I示出了用于使用毯覆式激光照射的选择性层转移的示例工艺流程。

图3A-3I示出了用于从单切施主(singulated donor)衬底的选择性层转移的示例工艺流程。

图4A-4C示出了用于从多个施主衬底的选择性层转移的示例工艺流程。

图5A-5F示出了用于使用无源中介层的选择性转移来形成集成电路封装的示例工艺流程。

图6A-6B示出了晶圆之间的选择性层转移的示例。

图7示出了用于执行选择性层转移的流程图。

图8示出了光学收发器的示例实施例。

图9A-9F示出了用于使用选择性转移技术形成光学收发器的示例工艺流程。

图10A-10E示出了使用选择性转移技术集成的电气和光学部件的各种配置。

图11A-11B示出了选择性转移的光学部件的单层和多层布置。

图12A-12B示出了根据某些实施例的具有光学互连的计算平台。

图13A-13B示出了根据某些实施例的光学封装的示例实施例。

图14示出了可以包括在微电子组件中的晶圆和管芯的俯视图。

图15示出了可以包括在微电子组件中的集成电路设备的截面侧视图。

图16示出了可以包括微电子组件的集成电路设备组件的截面侧视图。

图17示出了可以包括微电子组件的示例电气设备的框图。

具体实施方式

选择性层转移

在半导体制造中，层转移技术通常在晶圆级尺度上用于将层从一个衬底转移到另一个衬底。层转移可用于半导体制造中的各种应用，包括二维(2D)材料制造、互补金属氧化物半导体(CMOS)上的III-V族半导体、以及传统的CMOS应用，例如金属-绝缘体-金属(MIM)设备和薄设备和/或互连层转移。然而，当前的层转移技术限于整层转移，当不需要整层时，这可能影响成本和性能。例如，毯覆层转移技术(例如离子切割和激光剥离层转移)需要整体转移整层。结果，在转移之后必须蚀刻掉被转移层的任何不需要的区域，这导致增加的成本和工艺复杂性。

可替换地，拾取和放置技术可用于转移特定管芯或小芯片(chiplet)。例如，小芯片通常是指包含明确定义的功能子集的集成电路(IC)，其被设计为与其他小芯片组合以形成单个IC封装。为了转移小芯片(例如，用于片上系统(SoC)中的MIM小芯片集成)，在施主衬底(例如，晶圆或面板)上制造小芯片设备，将施主衬底单切成小芯片，然后使用拾取和放置机器将小芯片单独地附接到受体(receiver)衬底(例如，SoC晶圆或封装)。由于单切晶圆并单独附接相应的小芯片管芯所需的额外处理，这增加了显著的成本。例如，小芯片通常在相对厚的衬底上制造，以使得它们能够在单切和附接步骤期间被处理而不被损坏，并且在附接步骤之后，执行附加处理以减薄小芯片和/或去除载体衬底，这进一步增加了成本和工艺复杂性。特别地，小芯片通常在超过700微米(μm或微米)厚的衬底上制造，以在制造期间提供结构和机械稳定性，并且在单切/附接步骤之后，可以通过研磨背面将它们减薄至约20-100μm。然而，研磨通常导致沿着小芯片管芯的边缘的碎裂。此外，减薄小芯片超过20μm而不产生缺陷可能是具有挑战性的。类似地，小芯片通常以毫米级尺度的管芯面积被单切，因为拾取和放置组装对于小于1毫米²(mm²)的小芯片变得非常具有挑战性。

集成电路也可以单片制造，其中所有IC部件和互连在相同的下方衬底或晶圆上顺序制造。然而，单片IC具有各种限制，包括由于不兼容的工艺、缺乏灵活性和低产率而导致的设计限制。

因此，本公开内容提出了用于在衬底之间选择性地转移层的部分的选择性层转移技术，以及使用该选择性层转移技术形成的设备和系统。例如，所描述的技术使得施主衬底的选择区域能够被转移到受体衬底，这使得施主衬底能够被多次重复使用，同时还解决了上文针对毯覆层转移以及拾取和放置技术所描述的限制。特别地，所描述的解决方案结合受体衬底(例如，晶圆、面板或管芯)上的图案化接合模板使用施主衬底(例如，晶圆、面板或管芯)上的选择性释放技术，以允许将施主衬底上的层的选择区域转移到受体衬底。为了本公开内容的目的，层可以指在衬底上方形成的一层或多层，诸如单个材料层，或者共同形成IC部件(例如，管芯、互连、桥接件、电容器和/或其他半导体设备)层的层堆叠体。层还可以包括堆叠晶圆，例如晶圆到晶圆接合和堆叠的逻辑和/或存储器晶圆。作为示例，施主晶圆可以包括IC部件(例如，IC管芯)层，并且选择性层转移可以用于选择性地同时将那些IC部件的特定子集转移到受体晶圆。

所描述的解决方案提供了各种优点。例如，所描述的解决方案使得能够转移施主晶圆的选择区域，而不是整个层，这使得施主晶圆能够被重新用于多个产品，从而跨多个晶圆分摊昂贵设备(例如，高密度MIM电容器或高密度无源中介层)的成本。该解决方案还消除了如整层转移所需的蚀刻掉多余区域的需要(并因此，与整层转移之后的蚀刻区域不同，选择性转移的区域可以不具有来自蚀刻的锥形边缘，或者可以由于在转移之前蚀刻以单切而具有反向锥形)。

此外，可以以任何粒度级别来选择性地转移IC部件的层，包括完整IC管芯和封装、互连、晶体管、电阻器、电容器、部分层、或层堆叠体等。

该解决方案还使得能够选择性地转移超薄层的区域，而没有由小芯片拾取和放置方法的处理挑战(例如，单切、单独附接每个小芯片、小芯片的附接后减薄)引起的附加处理和良率损失。这有助于降低产品的Z高度(例如，出于形状因子、热和/或功率输送原因)以及整体过程复杂性。例如，非常薄的IC管芯或小芯片可以形成在任何衬底上，并从该衬底直接选择性地转移。因此，选择性地转移管芯不仅消除了对附接后减薄的需要，而且还使得管芯能够比被单切、拾取和放置附接并随后被减薄的管芯薄得多。在一些情况下，例如，所描述的解决方案可以实现具有范围从100纳米(nm)到5μm或更大的厚度的管芯的转移。此外，由于不需要附接后减薄，因此选择性地转移的管芯可以在管芯边缘上不具有或具有最小的碎裂，因为不执行研磨，这与在附接之后减薄的小芯片不同。

类似地，该解决方案支持施主衬底上非常小的区域(诸如非常小的管芯或小芯片)的选择性转移，这使用拾取和放置技术是极具挑战性的。在一些情况下，例如，所描述的解决方案可以实现具有小于1mm²的面积(诸如100μm²(10×10μm)、10000μm²(100×100μm)、810000μm²(900×900μm)等)的管芯(或其他IC部件)的转移(对可以选择性转移的面积的最大尺寸没有限制)。

该解决方案还支持使用拾取和放置机器难以处理的具有非标准形状和设计的管芯的选择性转移，诸如具有非典型、任意、不规则或非凸形状(例如，L形、U形、具有锐角的形状)的管芯、具有高纵横比的管芯(例如，8:1纵横比或更高)、具有孔的管芯等。

此外，该解决方案具有非常低的形貌并且支持高表面清洁度和平坦化(例如，使用化学机械抛光(CMP)处理)，这使得其与混合接合和熔融接合处理相容。在整个本公开内容中描述了另外的优点，并且从下面的描述中显而易见。

因此，该解决方案使得能够通过选择性地转移某些部件(例如，诸如IC管芯的有源电路系统、无源电路系统)来制造复杂的IC封装和产品，而不是使用传统工艺(例如：(i)蚀刻掉多余区域的整层转移；(ii)各个IC部件的拾取和放置组装；和/或(iii)单片IC制造)来结合它们。

图1A-I示出了用于使用选择性释放技术的选择性层转移的示例工艺流程。在所示的示例中，将集成电路(IC)部件层从施主衬底100选择性地转移到受体衬底110，如下文进一步描述。

在图1A中，释放层102形成在载体衬底上方，该载体衬底被称为施主衬底100。释放层102是用于要选择性转移的层104的临时接合和剥离层。在一些实施例中，释放层102可以包括能够提供与施主衬底100的粘附和/或吸收来自激光(例如，激光束)的能量的一个或多个层和/或材料，诸如提供粘附并吸收/反射红外(IR)光的(一个或多个)有耗电介质和/或薄金属层、提供粘附并吸收可见光或紫外(UV)光的(一个或多个)有机聚合物层(例如，聚酰亚胺)、和/或具有锚定件以提供残余粘附(例如，在通过IR激光烧蚀金属层之后)的(一个或多个)图案化电介质层。

诸如通过直接制造层104或毯覆式转移层104，将要选择性转移的层104形成在施主衬底100的释放层102上方。选择性转移层104可以包括一个或多个材料层，诸如单层材料、或共同形成IC部件(例如，完整IC管芯、小芯片、互连、桥接件、电容器、晶体管和/或其他半导体设备)层的层堆叠体。在一些实施例中，例如，选择性转移层104可以是包含未单切的集成电路(IC)管芯的预制半导体晶圆，其被毯覆式转移到施主晶圆100上的释放层102。

在图1B中，使用诸如蚀刻、反应离子蚀刻(RIE)、等离子体切割、机械锯切等技术，在施主衬底100上方切割选择性转移层104--而不切穿施主衬底100--以部分地单切层104中的IC部件106。在一些实施例中，释放层102也可以与转移层104一起被单切(例如，切割或蚀刻)。

在图1C中，释放层112任选地形成于另一载体衬底上方，另一载体衬底被称为受体衬底110。例如，如果选择性转移的IC部件106在转移之后随后将从受体衬底110剥离，则可以在受体衬底110上方形成释放层112。否则，如果选择性转移的IC部件106在转移之后仍将保留在受体衬底110上，则可以省略受体110上的释放层112。

接下来，在受体衬底110的表面上(例如，在释放层112上方，如果包括的话)形成接合模板114。接合模板114包括接合特征或粘合区域114的图案，其使得施主衬底100的特定区域能够选择性地转移到受体衬底110。例如，受体衬底110上的接合特征114的位置对应于施主衬底100上的将被转移到受体衬底110的区域或IC部件106。

在一些实施例中，例如，接合特征114可以包括“岛”或“台面”结构，其尺寸类似于要从施主衬底100转移的目标区域。例如，每个岛或台面结构114可以是受体衬底110的表面上的凸起结构，其具有与施主衬底100上的对应IC部件106类似的占用面积(例如，形状/表面积)。在其他实施例中，台面114可以由光刻或增材制造的表面处理来代替，所述表面处理增强受体衬底110的目标区域(例如，示出台面114的区域)中的粘附并防止其他区域中的粘附，包括但不限于表面形貌变化、使用具有高和/或低粘附的材料、使用疏水材料和/或自组装单层(SAM)的处理、和/或表面活化技术等示例。

在各种实施例中，这些接合特征114可以由电介质材料、导电材料(例如，金属)或两者制成，这取决于接合的IC部件106与受体衬底110之间是否需要电连接。例如，接合特征114可以是没有电触点的毯覆式电介质结构，或者如果需要通过接合界面的电连接，则它们可以是具有通过它们的电触点的电介质结构(例如，混合接合焊盘)。

在图1D中，施主衬底100和受体衬底110以其顶表面面对面对准的方式彼此接触，使得施主100上的目标IC部件106与受体110上的对应接合特征114对准。

在图1E中，施主衬底100和受体衬底110部分地接合在一起。例如，受体衬底110的具有突出表面特征或“台面”114的区域接合到施主衬底110的具有目标IC部件106的对应区域，而施主衬底100和受体衬底110的其他区域保持未接合。在一些实施例中，例如，这通过接合突起114的高度来控制，以防止不被转移的区域之间的不希望的接触。如前所述，这也可以通过不同区域的表面处理来控制，以在目标区域(例如，示出台面114的位置)中实现良好的粘附并防止或减少其他区域中的粘附。

在图1F中，使用选择性释放技术(诸如IR剥离、选择性可见或紫外(UV)激光照射等)将接合到受体110的IC部件106从施主100选择性地剥离。例如，可以使用激光(诸如IR或UV激光)选择性地去除或烧蚀释放层102的其中那些IC部件106接合到施主100的区域103，所述激光在释放层102中形成间隙或空隙103并使那些IC部件106从施主100释放。

在图1G中，施主衬底100和受体衬底110彼此机械分离。此时，选择性地接合到受体110(例如，经由接合结构114)并且从施主100剥离的IC部件106保留在受体110上并且与施主100分离。未接合到受体110的所有其他IC部件106保留在施主100上。

在图1H中，受体衬底110现在准备好进行继续处理，诸如在转移的IC部件106周围的电介质填充116、平坦化、选择性地转移或拾取和放置附接附加IC管芯或其他IC部件、过孔形成、互连/金属化层的形成、附接结构衬底、剥离受体衬底(例如，经由任选的受体释放层112)、和/或成品(例如，IC封装)所需的任何其他处理。

在图1I中，然后重新使用施主衬底100以将剩余的IC部件106(例如，选择性转移层104的剩余区域)转移到新的受体衬底110'。施主衬底100可以以这种方式继续重复使用，直到所有IC部件106或整个层104已经被选择性地转移到任何数量的受体衬底110。

应当理解，所示的用于选择性层转移的工艺流程仅作为示例呈现，并且许多其他工艺变型也是可能的。例如，施主衬底100和受体衬底110可以是晶圆、面板、IC封装、小芯片、管芯、或其任何组合(例如，用于从晶圆转移到面板、从小芯片转移到晶圆等)。此外，每个衬底100、110可以由各种材料制成，包括但不限于无机材料(诸如硅、绝缘体上硅(SOI)、石英、玻璃、和/或III-V族材料)、有机材料(诸如IR或UV透明环氧树脂)等。

释放层102、112中使用的材料可以根据所使用的释放或剥离技术的类型而变化。例如，对于红外(IR)激光剥离，释放层102、112可以包括能够吸收和/或反射红外(IR)光的一种或多种材料，诸如薄金属层或多个金属层(例如，铝(Al)、钨(W)、铜(Cu)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN))。对于紫外(UV)激光剥离，释放层102、112可以包括能够吸收UV光的一种或多种材料(例如，范围广泛的有机聚合物，包括但不限于聚酰亚胺)。在一些实施例中，释放层102、112可以另外或可替换地包括一层或多层电介质材料(例如，二氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)、碳化硅(SiC)、碳氮化硅(SiCN)、氮氧化碳硅(SiOCN)、氧化铝(Al₂O₃)、低k电介质(诸如碳掺杂氧化物(CDO)或多孔二氧化硅(SiO₂)、二氧化钛(TiO₂)、氧化钽(Ta₂O₅))，其可以用于缓冲激光烧蚀和热能，控制薄膜干扰或粘附，和/或在释放层102、112中的其他材料和/或层被激光弱化、去除和/或烧蚀之后提供残留粘附。

施主衬底100上的层104的数量、层104的布置/结构、每个层104中的材料、以及形成在那些层104中的IC部件106的类型可以变化。

可以使用任何合适的表面处理或其他技术来形成受体衬底110上的粘合区域或接合特征114，以控制不同区域中的粘合水平，包括但不限于表面形貌变化(例如，台面、凹部)、使用具有高和/或低粘合性的材料、使用疏水材料和/或自组装单层(SAM)的处理、和/或表面活化技术等示例。此外，受体衬底110上的接合特征或粘合区域114可以在尺寸、形状、高度、形貌、图案和材料上变化。例如，可以使用无机电介质(诸如二氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)和/或碳氮化硅(SiCN))、有机电介质(诸如光致抗蚀剂和粘合剂)、导电材料(诸如金属)及其组合来形成接合特征114。

可以使用任何合适的接合技术(包括但不限于混合接合、熔融接合和粘合接合)来(部分地)接合施主衬底100和受体衬底110。可以使用任何合适的剥离技术(包括但不限于IR和UV激光剥离)来剥离或释放施主衬底100和受体衬底110。此外，在每个选择性层转移到受体衬底110之前或之后，可以存在附加的清洁步骤以重新使用施主衬底100。

此外，在一些实施例中，可以在晶圆级和/或管芯级(例如，在施主管芯、施主晶圆、受体晶圆和/或最终产品上)包括附加的接合和/或对准特征。例如，施主和/或受体晶圆可以包括脊或交叉结构以促进接合，诸如跨和/或穿过晶圆的中心延伸的单个脊(例如，电介质材料的线或条)，或者形成交叉状图案的多个正交脊。还可以包括用于晶圆、小管芯和/或管芯阵列的对准特征，以促进具有适当对准的接合。此外，多个管芯可以通过小(例如，电介质)桥接件连接，以帮助它们一起共同地接合和转移。例如，如果桥接连接的管芯中的一些成功地接合到受体，则桥接件也可以帮助其他管芯接合。因此，这些管芯间桥接件可以在转移之前存在于施主上，并且在转移之后存在于受体和最终产品上。

此外，在一些情况下，剥离工艺可能在管芯的边缘附近和/或背面上引起一些独特的损坏或分层，这不影响工艺性能，但可能指示正在使用该解决方案。

图2A-2I示出了用于使用毯覆式激光照射的选择性层转移的示例工艺流程。在所示的示例中，将集成电路(IC)部件206的层204选择性地从施主衬底200转移到受体衬底210。然而，在转移之前，(例如，使用IR激光、可见光激光、UV激光、化学蚀刻、和/或热技术)将施主200上的整个释放层202机械弱化，这也可称为部分释放。以这种方式，在施主200上的目标IC部件206接合到受体210之后，可以通过将施主200与受体210机械分离来将它们从施主200完全释放。在一些情况下，与图1A-1I的接合/选择性释放/剥离流程相比，这可以导致简化且更快的接合/剥离流程。可替换地，不是使用毯覆式激光照射，而是可以选择施主释放层202和受体接合模板214中使用的相应材料，使得与施主200的接合弱于随后形成的与受体210的接合。

在图2A中，在施主衬底200上方形成释放层202。诸如通过直接制造层204或毯覆式转移层204，将要选择性转移的层204形成在释放层202上方。在一些实施例中，选择性转移层204可以是IC部件(例如，IC管芯、小芯片、互连、桥接件、电容器、晶体管和/或其他半导体设备)层。

在图2B中，在施主衬底200上方切割选择性转移层204--而不切穿施主衬底200--以部分地单切层204中的IC部件206。

在图2C中，在施主释放层202上执行毯覆式激光照射，以在转移之前弱化整个释放层202。在一些实施例中，例如，可以使用激光(例如，IR或UV激光照射)、化学和/或热技术来执行毯覆式激光照射。以这种方式，弱化的释放层202具有较低的接合能量，这导致接合到该层202的IC部件206的部分释放。

在图2D中，释放层212任选地形成在受体衬底210上方。例如，如果选择性转移的IC部件206在转移之后随后将从受体衬底210剥离，则可以在受体210上方形成释放层212；否则，可以省略受体210上的释放层212。

接下来，在受体衬底210的表面上(例如，在释放层212上方，如果包括的话)形成接合模板214。接合模板214包括接合特征或粘合区域214(诸如台面)的图案，其使得施主衬底200的特定区域能够被选择性地转移到受体衬底210。然而，在各种实施例中，可以使用任何合适的表面处理或其他技术来控制受体衬底210的不同区域上的粘合水平(例如，以形成用于选择性转移的粘合和非粘合区域)，包括但不限于表面形貌变化(例如，台面、凹部)、使用具有高和/或低粘合性的材料、使用疏水材料和/或自组装单层(SAM)的处理、和/或表面活化技术等示例。

在图2E中，使施主衬底200和受体衬底210彼此接触，其中它们的顶表面面对面对准，使得施主200上的目标IC部件206与受体衬底210上的对应接合特征214对准。

在图2F中，施主衬底200和受体衬底210部分地接合在一起，其中施主200的具有目标IC部件206的区域接合到受体210上的具有接合台面214的区域。

在图2G中，施主衬底200和受体衬底210彼此机械分离。此时，选择性地接合到受体210(例如，经由接合台面214)的IC部件206保留在受体210上，并且由于施主释放层202的毯覆式弱化而与施主200剥离/分离。未接合到受体210的所有其他IC部件206保留在施主200上。

可替换地，在一些实施例中，代替(或除了)执行图2C中的毯覆式激光照射，可以选择施主释放层202和受体接合模板214中使用的相应材料，使得目标IC部件206将具有比施主200更强的与受体210的接合。以这种方式，当施主200和受体210机械分离时，目标IC部件206由于接合强度的差异将从施主200剥离并且保留在受体210上。

在图2H中，受体衬底210准备好进行继续处理，诸如在转移的IC部件206周围的电介质填充216、平坦化、选择性地转移或拾取和放置附接附加IC管芯或其他IC部件、过孔形成、互连/金属化层的形成、附接结构衬底、剥离受体衬底(例如，经由任选的受体释放层212)、和/或成品(例如，IC封装)所需的任何其他处理。

在图2I中，然后重新使用施主衬底200以将剩余的IC部件206(例如，选择性转移层204的剩余区域)转移到新的受体衬底210'。可以以这种方式继续重复使用施主衬底200，直到已经将所有IC部件206或整个层204选择性地转移到任何数量的受体衬底210。

图2A-2I中用附图标记标记的元件可以类似于图1A-1I中具有类似附图标记的元件。此外，应当理解，所示的用于选择性层转移的工艺流程仅作为示例呈现，并且许多其他工艺变型也是可能的，包括但不限于贯穿本公开内容描述的工艺变型。

图3A-3I示出了用于从单切施主衬底300的选择性层转移的示例工艺流程。在一些情况下，例如，如果对于每个选择性层转移，被转移的集成电路(IC)部件306的百分比相对较小，则切割施主衬底300并执行从单切施主管芯301的转移可能更容易且更具成本效益，所述单切施主管芯301包含来自原始施主衬底300的IC部件306的较小子集。因此，在所示的示例中，切割具有IC部件306的层304的施主衬底300，并且将单切施主管芯301上所得的IC部件306的层选择性地转移到受体衬底310。以这种方式，在施主管芯级而不是晶圆或面板级执行转移。

在图3A中，在施主衬底300上方形成释放层302。诸如通过直接制造层304或毯覆式转移层304，将要选择性转移的层304形成在释放层302上方。在一些实施例中，选择性转移层304可以是IC部件(例如，IC管芯、小芯片、互连、桥接件、电容器、晶体管和/或其他半导体设备)层。

在图3B中，在施主衬底300上方切割选择性转移层304--而不切穿施主衬底300--以部分地单切层304中的IC部件306。在一些实施例中，释放层302也可以与转移层306一起被单切(例如，切割或蚀刻)。

在图3C中，将施主衬底300切割成单切施主管芯301，每个单切施主管芯301包含来自原始施主衬底300的IC部件306的子集。例如，每个施主管芯301可以包括来自原始施主衬底300上的层304的一个或多个IC部件306。

在图3D中，在施主释放层302上执行毯覆式激光照射(如图所示)或选择性激光释放，以在转移之前弱化整个释放层302(例如，使用IR/UV激光照射或热技术)，从而从施主管芯301部分地释放IC部件306。

在图3E中，可选地在受体衬底310上方形成释放层312(例如，在选择性转移的IC部件306在转移之后随后将从受体衬底310剥离的情况下)。接下来，在受体衬底310的表面上(例如，在释放层312上方，如果包括的话)形成接合模板314。接合模板314包括接合特征或粘合区域314(诸如台面)的图案，其使得施主管芯301的特定区域能够选择性地转移到受体衬底310。然而，在各种实施例中，可以使用任何合适的表面处理或其他技术来控制受体衬底310的不同区域上的粘合水平(例如，以形成用于选择性转移的粘合和非粘合区域)，包括但不限于表面形貌变化(例如，台面、凹部)、使用具有高和/或低粘合性的材料、使用疏水材料和/或自组装单层(SAM)的处理、和/或表面活化技术等示例。

在图3F中，使用接合头320来拾取施主管芯301中的一个并将其面朝下放置在受体衬底310上，使得施主管芯301上的目标IC部件306与受体衬底310上的对应接合台面314对准。然后将施主管芯301和受体衬底310部分地接合在一起(例如，管芯到晶圆接合)，其中目标IC部件306接合到受体接合台面314。

在图3G中，接合头320提升并将施主管芯301与受体衬底310机械地分离。此时，由于施主释放层302的毯覆式弱化，(例如，经由接合台面314)将选择性地接合到受体310的IC部件306保留在受体310上并且与施主管芯301剥离/分离(例如，管芯到晶圆剥离)。未接合到受体衬底310的所有其他IC部件306保留在施主管芯301上。

可替换地，在一些实施例中，代替(或除了)执行图3D中的毯覆式激光照射，还可以选择性地释放目标IC部件306(例如，如关于图1F所描述的)，或者施主释放层302和受体接合模板314可以用具有不同接合强度的材料形成，使得目标IC部件306将具有比施主管芯301更强的与受体衬底310的接合。

在图3H和图3I中，接合头320步进并重复。例如，接合头320移动到新位置并分别重复图3F和图3G的过程，以选择性地将另一组IC部件306从施主管芯301转移到受体衬底310的其他区域。

该过程可以以这种方式重复，直到已经转移了施主管芯301上的所有IC部件306。此时，接合头320可以拾取另一个施主管芯301并继续将IC部件306从新的施主管芯301转移到相同或不同的受体衬底310。

在完成到受体衬底310的所有转移之后，受体310可以准备好进行继续处理，例如在转移的IC部件306周围的电介质填充、平坦化、选择性地转移或拾取和放置附接附加IC管芯或其他IC部件、过孔形成、互连/金属化层的形成、附接结构衬底、剥离受体衬底(例如，经由任选的受体释放层312)、和/或成品(例如，IC封装)所需的任何其他处理。

图3A-3I中用附图标记标记的元件可以类似于图1A-1I中具有类似附图标记的元件。此外，应当理解，所示的用于选择性层转移的工艺流程仅作为示例呈现，并且许多其他工艺变型也是可能的，包括但不限于贯穿本公开内容描述的工艺变型。

图4A-4C示出了用于从多个施主衬底的选择性层转移的示例工艺流程。在所示的示例中，使用中间载体衬底420、440将来自多个施主衬底410、430的集成电路(IC)部件414、434选择性地转移到受体衬底450。在一些实施例中，相应的施主410、430可以具有不同类型的IC部件414、434，诸如不同类型的IC管芯或小芯片。以这种方式，选择性层转移可用于将多种类型的IC部件(诸如不同类型的管芯或小芯片)转移到相同的受体衬底450。虽然所示示例示出了从两种类型的施主衬底410、430(例如，具有两种类型的IC部件414、434)的选择性转移，但是具有任何类型的IC管芯或其他部件的任何数量的施主衬底是可能的(包括不同的管芯尺寸)。

在图4A中，将IC部件414的层从第一施主衬底410选择性地转移到中间载体衬底420(例如，使用贯穿本公开内容描述的选择性转移流程中的任何一个)。例如，在施主衬底410上方形成释放层412。然后(例如，通过直接制造层414或将层414从晶圆毯覆式转移到施主载体410)在释放层412上方形成要选择性转移的层414，并将其切割成部分单切的IC部件414。单独地，在中间载体/受体衬底420上方形成释放层422，并且在中间载体420的表面上(例如，在释放层422上方)形成接合模板424。施主410和中间载体420然后部分地接合在一起(例如，施主410上的目标IC部件414接合到中间载体420上的接合特征或粘合区域424)。施主410和中间载体420然后使用贯穿本公开内容描述的技术中的任何一种(例如，选择性释放、毯覆式激光照射等)彼此剥离和分离。结果，目标IC部件414从施主410剥离/分离并保留在中间载体420上。

在图4B中，将IC部件434的另一层从第二施主衬底430选择性地转移到另一中间载体衬底440(例如，使用贯穿本公开内容描述的选择性转移流程中的任何一个)。例如，在施主衬底430上方形成释放层432。然后(例如，通过直接制造层434或将层434从晶圆毯覆式转移到施主载体430)在释放层432上方形成要选择性转移的层434，并将其切割成部分单切的IC部件434。单独地，在中间载体/受体衬底440上方形成释放层442，并且在中间载体440的表面上(例如，在释放层442上方)形成接合模板444。然后将施主430和中间载体440部分地接合在一起(例如，施主430上的目标IC部件434接合到中间载体440上的接合特征或粘合区域444)。施主430和中间载体440然后使用贯穿本公开内容描述的技术中的任何一种(例如，选择性释放、毯覆式激光照射等)彼此剥离和分离。结果，目标IC部件434从施主430剥离/分离并保留在中间载体440上。

在图4C中，将中间载体420、440两者上的IC部件414、434选择性地转移到受体衬底450(例如，使用贯穿本公开内容描述的选择性转移流程中的任何一个)。例如，可选地在受体衬底450上方形成释放层452(例如，在选择性转移的IC部件414、434将在转移之后随后从受体衬底450剥离的情况下)。然后在受体450的表面上(例如，在释放层452上方，如果包括的话)形成接合层454(例如，具有粘合区域/接合特征)。接下来，将第一中间载体420上的IC部件414选择性地转移到受体衬底450(例如，使用贯穿本公开内容描述的选择性转移流程中的任何一个)。最后，将第二中间载体440上的IC部件434选择性地转移到受体衬底450(例如，使用贯穿本公开内容描述的选择性转移流程中的任何一个)。

接着可对受体衬底450执行附加处理，例如清洁步骤(例如，从转移的IC部件414、434去除剩余接合结构424、444)、在转移的IC部件414、434周围的电介质填充、平坦化、选择性地转移或拾取和放置附接附加IC管芯或其他IC部件、过孔形成、互连/金属化层的形成、附接结构衬底、剥离受体衬底(例如，经由任选的受体释放层452)、和/或成品(例如，IC封装)所需的任何其他处理。

应当理解，所示的用于选择性层转移的工艺流程仅作为示例呈现，并且许多其他工艺变型也是可能的，包括但不限于贯穿本公开内容描述的工艺变型。

图5A-5F示出了用于利用选择性转移无源中介层506来形成集成电路(IC)封装500的示例工艺流程。选择性转移可以用于各种应用，包括有源部件(例如，IC管芯、晶体管、二极管)和无源部件(例如，互连、金属-绝缘体-金属(MIM)小芯片、电阻器、电容器、电感器、变压器)的转移。在所示的示例中，使用该工艺流程，以利用选择性转移的低成本无源中介层506来形成IC封装500。例如，在施主晶圆502上产生具有高密度管芯到管芯(D2D)链路508的中介层506，然后将其选择性地转移到受体晶圆512，这使得能够多次重复使用相同的施主晶圆502并且分摊跨多个受体晶圆512的互连设备的成本。在一些实施例中，也可以选择性地转移IC封装500的其他部件，例如IC管芯518a-b。选择性转移也可以用于其他应用，包括但不限于光子/光学部件的转移，以及用于射频(RF)和高功率设备的III-V族半导体的局部转移。

在图5A中，在施主衬底502的释放层504上产生重复的D2D互连图案506，并且将所得到的D2D互连部分地单切(例如，切割施主衬底502但不切穿施主衬底502)。D2D互连506包括由电介质层510分离的高密度互连链路508。

在图5B中，在受体/载体衬底512的释放层514上产生用于选择性转移的转移模板516。转移模板516包括在受体衬底512的表面上的电介质接合突起516，称为台面。然而，在各种实施例中，可以使用任何合适的表面处理或其他技术来控制受体衬底512的不同区域上的粘合水平(例如，以形成用于选择性转移的粘合和非粘合区域)，包括但不限于表面形貌变化(例如，台面、凹部)、使用具有高和/或低粘合性的材料、使用疏水材料和/或自组装单层(SAM)的处理、和/或表面活化技术等示例。此外，在各种实施例中，在形成用于选择性转移的模板化连接基座或台面516之前，可以在受体衬底512上形成任何数量的堆积层。

接合台面516用于选择性地将D2D互连506从施主502转移到受体512(例如，使用贯穿本公开内容描述的选择性转移流程中的任何一个)。例如，施主502和受体512面对面对准，堆叠，然后部分地接合在一起，使得施主502上的D2D互连506中的一个接合到受体512上的接合台面516。

在图5C中，将接合到受体台面516的D2D互连506使用本文描述的技术中的任何一种(例如，选择性释放、毯覆式激光照射、形成具有强度差异的接合)从施主释放层504剥离和/或释放，并且将施主502与受体512机械地分离。结果，所转移的D2D互连506从施主502分离并保留在受体512上。

在图5D中，执行附加处理以形成剩余互连，包括电介质(例如，氧化物)填充510和平坦化、互连508图案化/金属化(例如，形成穿介质过孔(TDV)508、顶部金属触点508(诸如混合接合焊盘)、电介质层510)等。

值得注意的是，由于选择性地转移D2D中介层506同时在受体512上直接制造周围电介质层510，因此在所转移的D2D中介层506与周围层510之间存在接缝511，如图5D中所示。通常，这种类型的接缝或过渡可以存在于任何类型的选择性转移的部件周围，因为它们不与周围层同时形成。

在图5E中，多个IC管芯518a-b附接到顶部金属焊盘508(例如，经由混合接合)，管芯518a-b周围的区域填充有电介质材料510(例如，氧化物)并被平坦化，并且附接结构衬底520(例如，结构硅晶圆)。

管芯518a-b可使用标准组装技术(诸如拾取和放置)或使用本文所描述的选择性转移技术(例如，类似于转移的D2D互连506)来附接。

如果使用拾取和放置组装附接管芯518a-b，则它们通常形成在厚衬底上以用于处理目的，然后在附接之后减薄。

然而，如果选择性地转移管芯518a-b，则它们可以形成在非常薄的衬底上并且直接从非常薄的衬底转移。因此，选择性地转移管芯518a-b不仅消除了对附接后减薄的需要，还使得管芯518a-b能够比拾取和放置附接并随后减薄的管芯薄得多。此外，如果选择性地转移管芯518a-b，则在管芯518a-b与层510的围绕管芯518a-b的部分之间可存在接缝511，类似于如以上所描述的在转移的D2D互连506周围示出的接缝511。此外，因为选择性地转移管芯518a-b，所以它们可以是不同类型的管芯，使用单独的工艺形成在单独的衬底材料片(例如，单独的晶圆或面板)上，随后被选择性地转移到IC设备500的相同层。

在图5F中，受体512从释放层514剥离和释放(例如，使用本文所述的技术中的任何一种，诸如IR或UV激光烧蚀)。

此时，IC封装500可以是完整的，或者可替换地，可以执行附加处理。例如，如果在晶圆或面板级执行处理，则可以单切结构衬底520上的所得IC封装500。

图6A-6B示出了施主晶圆600与受体晶圆610之间的选择性层转移的示例。特别地，图6A示出了转移之前的晶圆600、610，而图6B示出了转移之后的晶圆600、610。在所示的示例中，将施主晶圆600的非连续区域选择性地转移到受体晶圆610上的非连续位置。然而，在其他实施例中，施主600上的目标区域和受体610上的目的地区域可以是部分连续的或完全连续的。

如图6A所示，在转移之前，施主晶圆600包括集成电路(IC)部件602(例如，管芯、小芯片、互连、电容器、晶体管等)的层，其可以被部分地单切(例如，向下切割但不切穿下面的晶圆600)。受体晶圆610包括在表面(也称为接合模板)上的非连续位置中图案化的粘合区域612，其是来自施主600的目标IC部件602将被转移的位置。在一些实施例中，例如，粘合区域612可以是在受体612的表面上图案化的凸起结构或突起(称为“台面”)。此外，在一些实施例中，受体610上的粘合区域612可以具有与施主600上的目标IC部件602类似的占用面积。然而，在各种实施例中，可以使用任何合适的表面处理或其他技术来控制受体衬底610的不同区域上的粘合水平(例如，以形成用于选择性转移的粘合和非粘合区域)，包括但不限于表面形貌变化(例如，台面、凹部)、使用具有高和/或低粘合性的材料、使用疏水材料和/或自组装单层(SAM)的处理、和/或表面活化技术等示例。

如图6B所示，在转移之后，已经将目标IC部件602从施主晶圆600转移到受体晶圆610。结果，施主晶圆600包括被转移的IC部件602所在的空区域603，而受体晶圆610包括在图案化粘合区域612的位置中的被转移的IC部件602。特别地，来自施主晶圆600的各个IC部件602现在接合到受体晶圆610上的各个粘合区域612。

虽然所示示例示出了两个晶圆之间的选择性转移，但是可以在面板或任何形状或尺寸的其他衬底(包括具有不匹配形状和尺寸的衬底)之间执行选择性转移。

图7示出了用于执行选择性层转移的流程图700。根据本公开内容将理解，所示工艺流程仅是用于执行选择性层转移的一种示例方法。此外，可以使用任何合适的半导体制造技术来执行所示工艺流程的步骤。例如，可以使用任何合适的沉积技术(包括例如化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、原子层沉积(ALD)和/或物理气相沉积(PVD))来执行膜沉积--诸如沉积层、填充层的部分(例如，去除的部分)和填充过孔开口。此外，可以使用任何合适的技术(诸如基于光刻的图案化/掩模和/或蚀刻)来执行图案化和去除--诸如互连图案化、形成过孔开口和成形。

流程图在框702处通过接收具有集成电路(IC)部件的层的第一衬底(其可以被称为施主衬底)而开始。在一些实施例中，施主衬底可以包括基础衬底、在基础衬底上方的释放层、以及在释放层上方的IC部件的(部分单切的)层。

在一些实施例中，施主衬底可以通过接收基础衬底、在基础衬底上方形成释放层、在释放层上方形成IC部件层(例如，通过在释放层上方制造或转移IC部件层)、以及部分地单切IC部件层(例如，通过切穿IC部件层而不切穿基础衬底)来形成。

在各种实施例中，IC部件层可以包括一个或多个IC管芯、互连、晶体管、二极管、电阻器、电容器、电感器、变压器、光学/光电部件(例如，光波导、环形谐振器、驱动器、光电检测器、跨阻抗放大器、电子集成电路、光学收发器、光学接口)、和/或任何其他有源或无源电路系统或部件。

基础衬底可以由一种或多种材料制成，所述材料包括诸如硅(Si)、氧(O)、碳(C)、氢(H)和/或III-V族元素(例如，铝(Al)、镓(Ga)、铟(In)、氮(N)、磷(P)、砷(As)、锑(Sb))之类的元素，包括而不限于硅(Si)、二氧化硅(硅石或SiO₂)、绝缘体上硅(SOI)、石英、玻璃、III-V族材料(例如，氮化镓(GaN)、氮化铝镓(AlGaN)、砷化镓(GaAs)、砷化铟镓(InGaAs)、磷化铟(InP))、和环氧树脂/树脂(例如，IR或UV透明环氧树脂)。

根据所使用的释放或剥离技术的类型，释放层可以包括一层或多层不同材料。例如，对于IR激光剥离，释放层可以包括能够吸收和/或反射红外(IR)电磁辐射的(一种或多种)材料的一层或多层，诸如薄金属层或多个金属层(例如，铝(Al)、钨(W)、铜(Cu)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN))。对于UV激光剥离，释放层可以包括能够吸收紫外(UV)电磁辐射的(一种或多种)材料(例如，诸如聚酰亚胺的有机聚合物)的一层或多层。在一些实施例中，释放层可以附加地或可替换地包括一层或多层电介质材料，以缓冲激光烧蚀和热能，控制薄膜干扰或粘附，和/或在释放层中的其他材料和/或层被激光弱化、去除和/或烧蚀之后提供残留粘附(例如，二氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)、碳化硅(SiC)、碳氮化硅(SiCN)、碳氧氮化硅(SiOCN)、氧化铝(Al₂O₃)、低k电介质(例如碳掺杂氧化物(CDO)或多孔二氧化硅(SiO₂)、二氧化钛(TiO₂)、氧化钽(Ta₂O₅))。因此，在一些实施例中，(一个或多个)释放层可以由一种或多种材料制成，所述材料包括诸如铝(Al)、钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、硅(Si)、氧(O)、氮(N)、氢(H)和碳(C)之类的元素，包括而不限于上述任何材料。

流程图接着进行到框704以接收具有一个或多个粘合区域的第二衬底，所述第二衬底可被称为受体衬底。在一些实施例中，受体衬底可以包括在表面上图案化有一个或多个粘合区域的基础衬底，例如在基础衬底上方的凸起接合结构或“台面”的层。受体衬底还可任选地包括在基础衬底上方的释放层(例如，以使得基础衬底能够在转移之后随后剥离)和/或一个或多个附加堆积层和/或IC部件。

在一些实施例中，受体衬底可通过接收基础衬底，任选地在基础衬底上方形成释放层，任选地在基础衬底上方(例如，在任选的释放层上方，如果包括的话)形成附加堆积层和/或IC部件，和在受体衬底的表面上(例如，在先前参考的层上方，如果包括的话)形成粘合区域(例如，接合结构)而形成。在一些实施例中，受体的基础衬底和任选的释放层可以分别由上文针对施主的基础衬底和释放层所提及的材料中的任何一种来制成。

在一些实施例中，粘合区域可以包括台面结构，其具有与要从施主转移的对应IC部件类似的占用面积(尽管在一些情况下，台面可以略大于或小于IC部件以适应对准和制造公差)。台面结构可以由不同的材料制成，这取决于接合的类型和/或是否需要通过随后接合的IC部件的接合界面的电连接(例如，电介质材料、金属或两者)。例如，台面结构可以包括不具有导电触点的毯覆式电介质结构(例如，用于电介质到电介质接合)、具有导电触点的电介质结构(例如，用于混合电介质和金属接合)、和/或导电触点自身(例如，用于金属到金属接合)。因此，在一些实施例中，台面结构可以由一种或多种材料制成，所述材料包括诸如硅(Si)、氧(O)、氢(H)、氮(N)、碳(C)、铝(Al)、钨(W)、铜(Cu)、钛(Ti)、钽(Ta)之类的元素，包括而不限于无机电介质(诸如二氧化硅(SiO₂)、氮化硅(Si₃N₄)和/或碳氮化硅(SiCN))、有机电介质(诸如光致抗蚀剂和粘合剂)、和/或导电材料(诸如金属和合金(例如，任何前述金属元素和/或其化合物/合金))。

然而，在各种实施例中，可以使用任何合适的(一种或多种)技术来控制受体衬底的不同区域上的粘附水平。例如，可以使用各种表面处理(例如，光刻或增材制造)来增强和/或减少受体衬底的选择区域中的粘附性，包括而不限于修改表面形貌(例如，凸起与凹陷区域、光滑与粗糙区域)、使用具有高和/或低粘附性的材料(例如，在选择区域中形成具有粘合材料和非粘合材料的层)、使用疏水材料和/或自组装单层(SAM)的处理、和/或表面活化技术(例如，等离子体或湿法活化)等示例。

例如，可以修改受体衬底的表面形貌(例如，使用诸如沉积、光刻、蚀刻、粗糙化的技术)，以形成具有不同粘附水平的区域，诸如凸起(例如，粘合)和凹陷(例如，非粘合)区域、平滑(例如，粘合)和粗糙(例如，非粘合)区域等。

作为另一示例，可以在选择区域中用具有高和/或低粘附性的材料图案化受体衬底的表面。例如，可以在受体衬底上形成用粘合材料和非粘合材料的不同区域图案化的层。在一些实施例中，粘合材料可以包括二氧化硅(SiO₂)或碳氮化硅(SiCN)以促进强氧化物熔融接合，可以包括碳化硅(SiC)以提供与SiO₂或SiCN相比更低的热接触电阻，和/或可以包括金属以形成电连接。此外，在一些实施例中，非粘合材料可以包括氮化硅(Si₃N₄)以形成弱接合或不形成接合。

作为另一个示例，使用疏水材料和/或自组装单层(SAM)的处理可以用于增强和/或减小受体衬底的选择区域中的粘附性(例如，使用SAM处理以在选择区域中产生具有高和/或低粘附性的单层)。在一些实施例中，疏水材料可以包括SAM材料，诸如烷基或氟烷基硅烷(例如，ODS、FDTS)、硫醇(例如，十六烷硫醇)、膦酸(例如，十八烷基或全氟辛烷膦酸)、或链烷酸(例如，十七烷酸)。然而，也可以使用基于非SAM的材料或膜。在一些实施例中，疏水材料可以包括薄聚合物膜，诸如硅氧烷(例如，PDMS和衍生物，HMDSO)、硅氮烷(HMDS)、聚烯烃(例如，PP)或氟化聚合物(例如，PTFE、PFPE、PFDA、C4F8等离子体聚合膜等)。在其他实施例中可以使用其他疏水材料。

作为另一示例，表面活化技术可用于增强和/或减小受体衬底的选择区域中的粘附性，包括而不限于等离子体或湿法活化。

流程图接着进行到框706以将施主衬底部分地接合到受体衬底(例如，面对面)，使得施主衬底上的一个或多个目标IC部件选择性地接合到受体衬底上的一个或多个粘合区域。可以使用任何合适的接合技术(包括而不限于混合接合、熔融接合和/或粘合接合)来部分地接合施主衬底和受体衬底。

流程图接着进行到框708以从施主衬底释放目标IC部件并将施主衬底从受体衬底分离。以这种方式，当施主衬底与受体衬底分离时，目标IC部件从施主衬底分离且保留在受体衬底上。

在一些实施例中，可以通过从施主衬底的释放层至少部分地释放目标IC部件，然后机械地分离施主衬底和受体衬底，来使施主衬底和受体衬底彼此剥离/分离。例如，在一些实施例中，可以通过使用激光(例如，IR或UV激光)将目标IC部件从施主释放层选择性地剥离，来从施主衬底完全释放目标IC部件，或者可替换地，可以通过使用激光(例如，IR或UV激光)弱化施主释放层，来从施主衬底部分地释放目标IC部件。在从施主完全或部分地释放目标IC部件之后，将施主衬底和受体衬底机械地分离，并且在分离后，目标IC部件保持接合到受体并且不再在施主上。

可替换地或附加地，施主释放层和受体接合结构可以由具有不同接合强度的相应材料形成-使得目标IC部件与受体的接合比与施主的接合更强-从而当施主和受体机械地分离时导致目标IC部件从施主剥离并保留在受体上。

流程图接着进行到框710以执行任何剩余处理，诸如电介质填充和平坦化、附接附加IC管芯或部件(例如，经由选择性转移或拾取和放置组装)、形成互连(例如，过孔、迹线)、附接结构衬底、剥离受体基础衬底(例如，经由任选的受体释放层)、和/或成品(例如，IC封装、设备、系统等)所需的任何其他处理。

完成的产品可以包括各种部件和电路系统(其中的一些可能已经被选择性地转移)，包括电气部件(例如，电子集成电路(EIC)、处理器、XPU、控制器、存储器)、光学部件(例如，光学接口、光子集成电路(PIC)、光学连接器、光纤)、和/或射频(RF)或高压部件(例如，高压静电放电(ESD)设备、功率放大器(PA)、低噪声放大器(LNA)、压控振荡器(VCO)、表面声波(SAW)/体声波(BAW)设备或滤波器、带通滤波器(BPF)、中频(IF)放大器、频率合成器、混频器、RF数模转换器(DAC)、RF模数转换器(ADC)、厚栅极氧化物设备、III-V族设备/小芯片、无源RF设备(诸如互连、天线和电感器))。

此外，在一些实施例中，所得到的IC封装或产品可以电耦合到电路板和/或结合到电子设备或系统中(例如，与其他电子部件一起)。

此时，可以完成流程图。然而，在一些实施例中，流程图可以重新开始和/或可以重复某些框。例如，在一些实施例中，流程图可以在框702处重新开始以继续执行选择性转移。

光学和光电子部件的选择性转移

典型的硅光子架构可以具有原位制造的一些部件(例如，波导、环形谐振器)、通过混合组装技术组装的其他部件(例如，通过转移空白半导体部件然后原位处理它，诸如对于某些激光制造技术)、以及通过标准组装技术组装的剩余部件(例如，用于电子集成电路(EIC)部件(诸如驱动器和跨阻抗放大器(TIA))的拾取和放置组装)。虽然这种组合试图利用每种单独技术的能力来达到性能和成本目标，但是存在各种缺点。其他实施例也是可能的，例如，所有部件可以在相同衬底上单片地制造(例如，使用组合的CMOS和光学/光电子制造工艺)。

例如，原位制造技术通常涉及有源层(例如，氮化镓(GaN)或磷化铟(InP))的完全转移或生长，然后蚀刻掉不需要的部分。这种方法成本低，因为有效地蚀刻掉大部分的转移或生长的材料。

混合制造技术通常涉及转移活性层(例如，GaN或InP材料)的块，然后原位处理它们。虽然这种方法比具有整层转移的原位技术更具成本效益，但是制造不能很好地并行化，因为在制造转移的部件时大部分晶圆被有效地掩蔽。

拾取和放置组装技术通常涉及将制造的设备(例如，光电子部件阵列)机械地转移到光子衬底。以这种方式，所有部件可以在它们各自的理想衬底(例如，逻辑/Si、GaN、InP等)上并行制造，然后可以将完成的部件附接到最终的光子衬底。然而，标准组装技术对相应部件的尺寸和厚度具有限制，这限制了该方法对相对较大的部件或转移较大的部件然后蚀刻它们以减小它们的尺寸的适用性，这限制了效率并增加了成本。此外，管芯处理可能导致边缘位错，这可能使衬底材料(例如，InP)低效并且易受缺陷的影响。

因此，本公开内容提出了使用选择性转移技术并行转移光学和光电子部件的技术，以及使用该技术形成的设备和系统。特别地，选择性转移技术(例如，如上文结合图1-7所述)用于将各种光学和光电子部件从其原始衬底转移到光子衬底。

所描述的解决方案提供了各种优点。例如，该解决方案使得能够并行制造和转移光学设备的相应部件，与原位制造技术和标准拾取和放置组装相比，这增加了制造速度并降低了成本。与混合制造技术相比，该解决方案还使得能够以显著更少的浪费处理区域在其相应的衬底上制造所有部件。此外，该解决方案使得能够直接组装所有部件，这简化了制造流程，降低了成本，并提高了性能。

该解决方案还使得能够以高放置精度和对所转移的部件的面积的非常少的限制来粒度集成不同的光学和光电子部件。结果，光学和电子部件可以非常靠近地放置在一起，这导致低得多的寄生效应和更高的能量效率。

该解决方案还使得能够集成来自不兼容的工艺技术的部件。例如，光子集成电路(PIC)包括使用不同工艺技术制造的各种部件，其中一些可能彼此不兼容。特别地，硅/二氧化硅(Si/SiO₂)波导、锗(Ge)光电二极管、和氮化镓(GaN)晶体管技术结合了高温制造步骤，这可能与环形调制器和激光器的工艺技术不兼容。该解决方案使得所有这些部件能够在不同的制造厂中使用单独且不同的工艺技术来制造，并且最终使用选择性转移来组装。

该解决方案还使得能够将新颖的基础衬底用于光学设备。特别地，由于可以用选择性转移完全替代典型的原位制造步骤，因此该解决方案提供了使用由除硅之外的材料制成的基础衬底(诸如玻璃衬底、绝缘体上硅(SOI)衬底、或碳化硅(SiC)衬底等示例)的灵活性。在一些情况下，例如，为了降低损耗、改善电损耗、和/或在不同频率下操作可以使用玻璃衬底。面板形式的衬底可用于实现晶圆级系统。此外，在一些情况下，衬底和/或部件可以在CMOS制造工艺流程内选择性地直接转移到硅衬底的顶部上。

图8示出了光学收发器800的示例实施例。在各种实施例中，可以使用贯穿本公开内容(例如，结合图1-7和图9-12)描述的选择性转移技术来组装光学收发器800的一些或所有部件。

在所示实施例中，光学收发器800包括电子集成电路(EIC)802、发射器810、和接收器820。

EIC 802包括各种高速电子设备和/或控制电子设备(例如，平面内或堆叠的)，诸如载波相位恢复(CPR)、时钟和数据恢复(CDR)、纠错、串行器/解串器(串化解串器(serdes))、均衡器、采样器、混频器、放大器、温度控制(例如，加热器)、模数转换器(ADC)和数模转换器(DAC)、控制和切换、控制器/计算引擎、电力输送和/或电力转换。EIC 802通常还包括驱动器811和跨阻抗放大器(TIA)821，但是在所示实施例中，驱动器811和TIA 821从EIC 802分离(例如，在单独的IC管芯上实现)并且分别放置在调制器812a-b和光电检测器(PD)823附近，以提高性能，如下所述。

发射器810包括激光源818、用于引导来自激光源818的光的波导816、用于将波导816耦合到诸如光纤(未示出)的另一光学部件的光学耦合器817、用于调制发射器波导816上的不同波长的光(λ₁、λ₂)的多个调制器812a-b、以及用于控制相应的调制器812a-b的多个驱动器811。在所示实施例中，使用环形谐振器调制器812a-b。每个调制器812a-b包括电极813、环形谐振器814和波导815。当对应的驱动器811经由电极813向环形谐振器814施加电压时，发射器波导816上的特定波长(例如，λ₁或λ₂)的光被环形谐振器814吸收并输出到调制器波导815，从而有效地过滤来自发射器波导816的特定波长的光。以这种方式，可以使用相应的驱动器811和调制器812a-b在发射器波导816上多路复用多个波长的光，这被称为波分复用(WDM)。其他类型的调制器也是可能的，例如Mach-Zehnder调制器及其变型。

接收器820包括用于引导经由光学耦合器827从另一部件(未示出)接收的光的波导826、用于检测接收器波导826上的不同波长的光(λ₁、λ₂)的多个检测器822a-b、以及用于将检测到的光波转换成电信号并放大它们的多个光电检测器(PD)823和跨阻抗放大器(TIA)821。每个检测器822a-b包括环形谐振器824和波导825。当在接收器波导826上接收到特定波长(例如，λ₁或λ₂)的光时，这些光波由对应的环形谐振器824传输到检测器波导825，然后作为输入传递到PD 823。PD 823将光波(例如，光学信号)转换为电流，并且TIA 821将电流转换为对应的电压(例如，电流到电压转换)，然后将其传递到EIC 802以基于电压生成/输出电(例如，数字)信号。以这种方式，多个波长的光可以在接收器波导826上被接收，被多路分解，然后被转换为对应的电信号(例如，使用相应的TIA 821、PD 823和检测器822a-b)。为了简单起见，在所示示例中没有示出光学收发器800的所有部件(例如，除了其他部件之外，可以存在加热器和对应的控制电路系统以控制不同的光学/光电子部件的温度)。

在所示实施例中，通常集成在EIC 802内的某些部件从EIC 802分离或分解以改善性能。例如，TIA 821从EIC 802分离并放置得更靠近PD 823以减少寄生效应，使接收器灵敏度达到最大，并提供更高的能量效率。类似地，驱动器811从EIC 802分离--使得它们能够使用不同的(例如，优化的)半导体工艺来实现--并且被放置得更靠近相应的调制器812a-b。在一些实施例中，这些分离的部件可以使用选择性转移技术来组装在光学收发器800中，这使得部件能够使用最佳工艺技术在最佳衬底材料上并行制造，然后选择性地转移到光学收发器电路800中的最佳位置，而没有其他技术的缺点(例如，对使用拾取和放置技术组装的部件的尺寸、面积和厚度的约束)。

在一些实施例中，可以使用选择性转移技术类似地组装光学收发器800的其他部件，包括EIC 802、波导815、816、825、826、环形谐振器814、824、电极813、PD 823、和激光源818等示例。

应当理解，光学收发器800的所示实施例仅作为示例呈现，并且许多其他变型也是可能的。例如，光学收发器800可以包括任何数量的EIC 802、发射器单元810、接收器单元820、波导816、826、调制器812、检测器822、驱动器811、TIA 821、PD 823等。光学收发器800可以包括未示出的其他部件，和/或某些部件可以被省略、组合、分离和/或重新布置。

图9A-9F示出了用于使用选择性转移技术形成光学收发器900的示例工艺流程。在所示示例中，使用选择性转移技术将跨阻抗放大器(TIA)905横向集成到光学收发器900中。然而，相同的方法也可以用于将其他电气和/或光学部件集成到光学收发器900中(例如，横向/平面内或堆叠地)。

与准单片芯片(QMC)构建块组合的选择性转移技术可以用于转移非常靠近光学部件的电气部件，以改善整体系统性能。特别地，通常集成在电子集成电路(EIC)906内的某些部件可以从EIC 906分离或分解(例如，使得EIC和分离的部件在单独的IC管芯上实现)，以使得它们能够被放置得更靠近对应的光学部件。作为示例，TIA电路905可以从EIC 906分离并制造为独立的小芯片，并且可以将TIA小芯片905选择性地转移到光子衬底902上的光电检测器(PD)904附近，这使得TIA 905与PD 904之间的非常紧密的连接能够使接收器灵敏度达到最大。类似地，驱动器电路可以从EIC 906分离并选择性地转移到光学调制器附近。

以这种方式，电气部件可以使用最佳工艺技术在最佳衬底材料上被并行地制造，然后被选择性地转移到光子衬底902中的最佳位置，而没有其他技术的缺点(例如，不兼容的工艺技术、拾取和放置组装的尺寸约束)。在一些实施例中，例如，某些高速电子设备可以使用III-V族半导体设备(诸如GaN晶体管)来实现，III-V族半导体设备由于其宽带隙和高迁移率沟道而非常适合于高压和高频驱动器电子设备和低噪声放大器。

图9A-9F中示出了示例处理流程。在图9A中，并行制造三个衬底：光子衬底902、施主衬底910和印模(stamp)衬底920。光子衬底902可以使用任何合适的技术来制造，包括选择性转移技术、单片制造、和/或拾取和放置组装。在所示实施例中，光子衬底902包括穿硅过孔(TSV)908a、光波导903和光电检测器904(具有焊盘908b)。并行地，灵敏电气部件(例如，用于PD 904的TIA 905)被制造在单独的衬底上，被减薄，然后被转移到施主衬底910并且在释放层912上方被单切。印模衬底920在释放层922上方制造有凸起台面924，以使得能够将TIA管芯905放置在光子衬底902上的目标区域中。在一些实施例中，凸起台面924可以是凸起的电介质和/或金属结构，其具有与要选择性地转移的对应部件(例如，TIA 905、PD904、光波导、环形谐振器、驱动器、EIC等)类似的占用面积。

在图9B中，将施主衬底910上的一些TIA 905选择性地转移到印模衬底920。

在图9C中，将印模衬底920上的TIA 905选择性地转移到对应PD 904附近的光子衬底902(在光子衬底902上仅示出了转移的TIA905和对应PD 904中的一个)。此外，印模920上的台面924与TIA905一起转移，并且在转移之后保持在TIA 905上方。结果，随后从TIA 905去除台面924(例如，经由蚀刻)，以在进一步处理之前暴露TIA 905上的焊盘908c(如图9D所示)。

在图9D中，互连908d形成在电介质层907内的PD 904和TIA 905上方。互连908d包括PD 904与TIA905之间的短横向布线以实现低寄生效应，以及到混合接合焊盘的垂直连接(例如，用于附接EIC 906)。

也可以在衬底902上形成其他互连以实现附加的电连接。在一些实施例中，例如，光子IC还可以用作电中介层以实现多个顶部小芯片之间的电连接，并因此可以形成互连以用于中介层能力。此外，互连可以如图所示单片地制造，或者能够提供电连接功能的其他小芯片可以被制造，然后被组装和/或选择性地转移。

在图9E中，将波导903上方的层间电介质907蚀刻掉以暴露波导903。例如，取决于具体的架构，一些部件可能对周围的电介质907敏感(例如，低损耗波导903)，或者可能由于其他原因(例如，将耦合器附接到光纤)而需要暴露。在那些情况下，可以执行深蚀刻以蚀刻掉ILD电介质907并暴露那些区域。在一些实施例中，可以通过在光学部件上涂覆薄蚀刻停止层或牺牲层(例如，氧化铝(AlO_x))来将该蚀刻工艺包括在制造流程中，该层在氧化物蚀刻期间用作蚀刻停止层，并且之后可以用不同的蚀刻工艺去除。

此外，如果密度和添加的寄生效应是可接受的，则可以使用标准组装技术将EIC906附接到顶表面，诸如利用混合接合(例如，经由相应的混合接合焊盘908d、908e和电介质层907)或利用焊料组装的拾取和放置组装。可替换地，在一些实施例中，可以使用具有片上布线的选择性转移技术来附接高度分离的EIC小芯片以实现电连接。

在图9F中，将光子衬底902的底侧减薄以暴露TSV 908a，并且焊料凸块901形成在底侧上的焊盘908f上以实现与TSV 908a的倒装芯片组装。在其他实施例中，可以使用任何合适的互连或封装技术，诸如在顶侧上具有焊料连接的引线接合或无TSV附接。然后可以根据需要将完成的光学收发器900附接到IC封装、印刷电路板(PCB)、或其他设备/衬底。

应当理解，用于使用选择性转移技术形成光学收发器900的所示工艺流程仅作为示例呈现，并且许多其他工艺变型和架构也是可能的，包括结合其他附图描述的那些工艺变型和架构。此外，其他电气和/或光学部件可以以类似的方式选择性地转移到光子衬底902，包括EIC、驱动器、光电检测器904、光波导、反射镜、环形谐振器、调制器、检测器、衍射光栅、隔离和/或抗反射结构、加热器元件等。

此外，可以使用贯穿本公开内容(例如，结合图1-7)描述的任何选择性转移技术来执行选择性转移。例如，可使用图1A-1I中所示的工艺流程来执行相同类型的管芯的选择性转移。可替换地或附加地，可使用如结合图4A-4C所描述的中间施主/受体衬底来执行不同类型的管芯/部件的选择性转移。例如，可以将多种类型的电子和/或光学部件(例如，TIA、PD、驱动器等)从不同的施主衬底910转移到印模衬底920。

在一些实施例中，例如，施主晶圆910可以包括各种IC部件，诸如TIA IC、驱动器IC、遥测IC等。此外，在印模920接合/剥离转移步骤期间，印模920可以首先拾取TIA IC并选择性地将TIA IC转移到光子晶圆902，随后是驱动器IC，然后是遥测IC等。可替换地或附加地，可以存在多个施主晶圆910，每个施主晶圆包含单独的知识产权(IP)块，诸如具有TIAIC的施主910、具有驱动器IC的施主910等。在印模920接合/剥离选择性转移步骤期间，印模920可以首先拾取TIA并将TIA从TIA施主晶圆910转移到光子晶圆902，然后从驱动器施主晶圆910转移驱动器IC等。在印模920选择性转移的情况下，在被转移的部件上可以不存在对应的下台面，但是如果使用其他选择性转移技术，则可能存在对应的台面。

图10A-10E示出了使用选择性转移技术集成的电气和光学部件的示例配置。特别地，使用选择性转移技术以各种配置集成电子集成电路(EIC)1004、跨阻抗放大器(TIA)1006和光电检测器(PD)1008。

在图10A中，TIA电路1006从EIC 1004和相关联的逻辑分离，这使得能够实现TIA1006与PD 1008之间的低寄生布线1010a，以及用于制造TIA 1007的优化工艺技术。例如，PD1008和TIA 1006在凸起的电介质台面1003上被彼此相邻地选择性地转移到衬底1002(例如，在同一层中)。此外，在PD 1008和TIA 1006上方的层间电介质(ILD)材料1012中形成互连1010，其中横向布线1010a在PD 1008与TIA1006之间，并且垂直布线1010b在TIA 1006与EIC 1004之间(其中EIC 1004在TIA 1006上方)。在所示实施例中，EIC 1004被混合接合在TIA 1006上方，但是在其他实施例中，EIC 1004可以被选择性地转移到TIA 1006上方。

在图10B中，TIA电路1006从EIC 1004分离并且放置在PD 1008上方并且横向于EIC1004，其中在TIA 1006与PD 1008之间具有垂直布线1010c，TIA 1006与EIC 1004之间具有横向布线1010d，并且在衬底1002的底部与EIC 1004之间具有垂直布线1010e、1010f(例如，在ILD 1012中具有穿介质过孔1010e并且在衬底1002中具有穿硅过孔(TSV)1010f)。将PD1008在凸起的电介质台面1003上选择性地转移到衬底1002，将TIA1006混合接合在PD 1008上方，并且将EIC 1004混合接合在TIA1006旁边。

在图10C中，TIA电路系统1006被集成为EIC芯片1004的一部分，其中使用快速过孔或超级过孔1010g在TIA电路系统1006与PD 1008之间垂直布线来使布线寄生减到最小，并且使用TDV 1010e和TSV 1010f来垂直布线到衬底1002的底部。将PD 1008在凸起的电介质台面1003上选择性转移到衬底1002，并且将EIC 1004(具有集成的TIA电路系统1006)混合接合在PD 1008上方。

在图10D中，分离的TIA电路1006在选择性转移之前与PD 1008集成。然后将集成的TIA/PD 1007在凸起的电介质台面1003上选择性地转移到的衬底1002。这使得能够实现最低的寄生集成并且使PD电路1008上所需的布线减到最少。将EIC 1004混合接合在集成TIA/PD 1007上方，其中在衬底1002的底部与EIC 1004之间具有垂直布线1010e、1010f(例如，具有ILD 1012中的穿介质过孔1010e和衬底1002中的穿硅过孔(TSV)1010f)。

在图10E中，示出了具有到分离的TIA 1006和相关联的PD 1008的布线1010的EIC芯片1004的平面图。在一些实施例中，EIC 1004本身可以被分解以实现EIC控制器内的较高部件的光学布线和/或放置。

图11A-11B示出了选择性转移的光学部件的各种布置。特别地，图11A和图11B分别示出了光学收发器800的接收器820中的选择性转移部件的单层和多层布置。

例如，选择性转移技术可用于转移光学部件，诸如光电检测器、光波导、反射镜、环形谐振器、调制器、检测器、衍射光栅、隔离和/或抗反射结构、以及加热器元件等示例。各个部件可以在平面中(例如，在单层内)选择性地转移以保持相同的架构能力，或者它们可以跨多层堆叠以进一步减小系统尺寸和/或减少损耗。

在图11A和图11B中分别示出了转移到单层中和跨多层转移的微环形谐振器设备的示例。在这些示例中，微环形谐振器设备包括环形谐振器824和来自光学收发器800的接收器820的波导825、826。

在图11A中，波导825、826和环形谐振器824在平面中或在同一层803内转移，如截面图805所示。特别地，截面图805示出了穿过接收器820的切割平面807的参考部件824、825、826的截面。此外，截面图805已经旋转90度以匹配接收器820的平面图中的部件的取向。如截面图805所示，波导825、826和环形谐振器824在载体衬底801上的相同电介质层803内彼此相邻。

在图11B中，波导825、826和环形谐振器824跨载体衬底801上的多个电介质层803a-b堆叠，如沿着切割平面807的截面图805所示。例如，波导825、826在第一层803a中彼此相邻地转移，并且环形谐振器824在第二层803b中在波导825、826上方转移。

图12A-12B示出了具有通过光学互连1208连接多个计算中枢1210a-i的计算平台1200的示例实施例。如下所述，计算平台1200包括各种选择性转移的光学和电气部件，包括诸如XPU的逻辑(例如，CMOS)设备。图12A中示出了计算平台1200的平面图，并且图12B中示出了计算平台1200上的计算中枢1210之一的截面。

如图12A所示，计算平台1200是大规模计算平台，其具有通过中介层1202上的波导阵列1208与脱机系统(off-system)激光源1220(例如，经由玻璃纤维连接)互连的多个计算中枢1210a-i。然而，在其他实施例中，激光源1220可以集成在系统1200上。

如图12B所示，每个计算中枢1210包括一个或多个XPU 1211，其具有用于光学通信的各种集成部件，包括集成光电二极管(PD)1212、接收侧(Rx)跨阻抗放大器(TIA)1213、与嵌入式环形谐振器1215耦合的高速发送侧(Tx)数据编码器1214、以及光波导1208。这些各种光学和光电部件(连同未示出的其他部件，诸如EIC、驱动器等)共同形成光学收发器，该光学收发器用于代表相应计算中枢1210上的XPU 1211和存储器组(未示出)并且在XPU1211和存储器组当中发送和/或接收光学信号(例如，数据分组)。在各种实施例中，XPU1211可以包括任何类型的处理单元，诸如中央处理单元(CPU)、图形处理单元、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。

这些各种部件集成在中介层1202上，其中波导网络1208用于计算中枢1210a-i之间的光学输入/输出(I/O)，以及电互连1206用于功率(例如，来自IC封装(未示出))和I/O(例如，每个计算中枢1210a-i内的部件之间的I/O、计算中枢1210a-i或系统1200中的其他部件之间的I/O、以及同一IC封装中的其他部件之间的I/O)。计算平台1200还包括分离相应部件的层间电介质(ILD)材料1206和用于结构支撑的载体衬底1201(例如，硅热处理载体)。

在所示的实施例中，将选择性转移技术用于跨中介层1202(诸如无源玻璃或硅中介层或有源中介层)互连计算设备和光子设备两者。波导网络1208可以直接制造在中介层1202的顶部上，或者在别处制造并选择性地转移到中介层1202。附加地，子部件可以使用相同的方法预制或顺序转移，以创建高速传输(Tx)数据编码系统1214，其中环形谐振器1215在覆盖区内并且垂直地跨网络耦合到波导1208，以保持与下面的波导1208的紧密间隔。这具有允许具有良好隔离的热控制的优点。混合融合和混合接合互连1206用于维持与附近XPU 1211和/或存储器解决方案的互连以及来自封装的功率。附加地，可以在波导阵列1208上方选择性地转移离散光电二极管(PD)1212，并且可以利用倏逝波(evanescent)耦合(以及其他方法)来使电流输出达到最大。在一些实施例中，跨阻抗放大器(TIA)1213可以在光电二极管层(未示出)上方制造或选择性地转移，或者以紧密间隔位于附近，使得可以采用垂直互连(例如，TSV)来允许直接垂直电耦合到XPU 1211(例如，利用3D互连)。该系统架构允许封装外I/O以及具有高数据速率的XPU到XPU或存储器集线器互连，这对于极端横向系统扩展是至关重要的。在一些实施例中，可使用单片互连或使用组装的互连小芯片在不同的顶部小芯片之间形成电连接。

图13A-13B示出了根据某些实施例的光学封装1300的示例实施例。特别地，图13A和图13B分别示出了光学部件1300的截面图和平面图。在一些实施例中，如贯穿本公开内容所述，可以选择性地转移光学封装1300的一个或多个部件。此外，在一些实施例中，EIC1306和/或PIC 1304的某些部件可以分离成单独的小芯片或部件，并且选择性地转移到彼此附近以改善性能。

在所示实施例中，光学封装1300包括封装衬底1302上的XPU 1308和多个光学接口(例如，光学收发器)1310，以及插入到相应光学接口1310中的光缆1320。

每个光学接口1310包括光学耦合器1312、光子集成电路(PIC)1304和电子集成电路(EIC)1306。将EIC 1306附接到封装衬底1302的顶表面，将PIC 1304附接到对应的EIC1306的顶表面，并且将光学耦合器1312附接到对应的PIC 1304的侧面/边缘。

EIC 1306用于控制PIC 1304并基于由PIC 1304接收的光学信号输出数字信号。在一些实施例中，EIC 1306可以接收模拟和数字输入信号并输出模拟和数字输出信号。EIC1306可以包括数字、模拟和/或遥测(例如，性能监测)电路系统以执行控制功能和信号处理，包括诸如驱动器、跨阻抗放大器(TIA)、载波相位恢复(CPR)、时钟和数据恢复(CDR)、纠错、串行器/解串器(串化解串器)、均衡器、采样器、混频器、放大器、温度控制(例如，加热器)、模数转换器(ADC)和数模转换器(DAC)、控制和开关、控制器/计算引擎、功率输送、功率转换等的部件和电路系统。EIC 1306经由导电触点1307(例如，凸块/微凸块)电耦合到封装衬底1302，并且EIC 1306进一步经由嵌入在衬底1302中的桥接件1303电耦合到XPU 1308。

PIC 1304用于经由光纤阵列1324发送和/或接收光学信号(例如，代表XPU 1308)。每个PIC 1304包括用于发送和接收光学信号的部件和电路系统，诸如激光二极管(LD)/调制器(LD-MOD)(例如，用于传送光学信号)、光电二极管(PD)(例如，用于接收光学信号)、光波导、光学耦合器、准直/重聚焦透镜、反射镜等。每个PIC 1304由相关联的EIC 1306控制，并且经由导电触点1305(例如，凸块/微凸块)电耦合到EIC 1306的顶表面。

光学耦合器1312也附接到每个PIC 1304。光学耦合器1312(其也可以被称为光学中介层)用于在PIC 1304与另一光学部件(诸如光缆1320)之间光学耦合或传送光学信号(例如，光)。在一些实施例中，光学耦合器1312可以包括附接到PIC 1304的接口、用于与光缆1320上的光学套圈1322配合的接口、以及用于在相应接口之间传送光学信号的波导。光学耦合器1312可以可选地包括各种其他光学和/或电气布线特征，诸如穿玻璃过孔、反射镜等。

每条光缆1320包括附接到一束光(例如，玻璃)纤1324(其可以被称为光纤阵列或光纤阵列单元(FAU))的光学套圈1322。光学套圈1322可用于在光纤阵列1324与光学耦合器1312之间光学耦合或传送光学信号。在一些实施例中，光学套圈1322可以包括附接到光纤阵列1324的接口(例如，套圈1322中光纤1324所插入的孔)、与光学耦合器1312配合的接口、以及在相应接口之间传送光学信号的波导。

在一些实施例中，例如，光学耦合器1312和光学套圈1322可以包括被设计成配合的互补可插接口。例如，光学耦合器1312可以包括光学插座，并且光学套圈1322可以包括被设计成与光学插座配合的对应的光学插头(或反之亦然)。以这种方式，每个PIC 1304经由配合的光学耦合器1312和光学套圈1322光学耦合到相关联的光纤阵列1324。

此外，在一些实施例中，光学耦合器1312和光学套圈1322可以包括互补的配合和对准特征(例如，配合的突起和插座、针和针孔、凹槽)，以确保它们以必要的对准程度彼此配合，因为套圈1322中的波导必须与光学耦合器1312中的波导精确对准。例如，当光学套圈1322插入光学耦合器1312中时，它们各自的配合和对准特征接合，这使得套圈1322中的波导与光学耦合器1312中的波导精确对准。以这种方式，PIC 1304经由配合的光学耦合器1312和套圈1322光学耦合到光纤阵列1324，这使得PIC 1304能够经由光纤阵列1324发送和接收光学信号。

在一些实施例中，光学耦合器1312和/或光学套圈1322可以由玻璃制成，并且它们各自的特征(例如，接口、配合/对准特征、波导)可以在玻璃中图案化(例如，使用激光蚀刻技术)。

光纤阵列1324可用于向其他部件(未示出)发送光学信号和从其他部件(未示出)接收光学信号。例如，光纤阵列1324的另一端可以光学耦合到其他部件(未示出)，诸如作为与光学封装1300相同的设备或系统的一部分的其他计算部件(例如，处理器、XPU、网络接口控制器(NIC)、存储体、存储器、I/O设备、其他集成电路)、外部设备或系统、交换机、另一光学连接器(例如，类似于光学耦合器1312和/或光学套圈1322的连接器、诸如机械传输(MT)或多光纤推入(MPO)连接器的标准光学连接器)、光缆等。

XPU 1308被附接到封装衬底1302的顶表面。此外，XPU 1308经由导电触点1309(例如，凸块/微凸块)电耦合到封装衬底1302，导电触点1309用作XPU 1308的第一级互连(FLI)。XPU 1308还经由嵌入衬底1302中的桥接件1303(例如，嵌入式多管芯互连桥(EMIB))电耦合到EIC 1306。以这种方式，XPU 1308可以使用EIC 1306通过相应的光学接口1310进行通信。

XPU 1308可以包括使用光学接口1310进行光学通信的任何类型或组合的集成电路系统。例如，XPU 1308可以包括任何类型或组合的处理单元或其他计算部件，包括但不限于微控制器、微处理器、处理器核、中央处理单元(CPU)、图形处理单元(GPU)、视觉处理单元(VPU)、张量处理单元(TPU)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、输入/输出(I/O)控制器和设备、交换机、网络接口控制器(NIC)、持久存储设备和存储器。

封装衬底1302包括底表面上的导电触点1301(例如，球、焊盘)，其用作到下一级部件(诸如印刷电路板(例如，母板)和/或另一集成电路封装(未示出))的第二级互连(SLI)。封装衬底1302还包括在衬底中图案化的导电迹线(未示出)，以向封装1300中的相应部件(例如，XPU 1308、EIC 1306、PIC 1304)提供功率和输入/输出(I/O)。

在一些实施例中，光学封装1300可以是电子设备或系统的一部分，诸如移动设备、可穿戴设备、计算机、服务器、视频回放设备、视频游戏控制台、显示设备、相机、或电器。例如，光学封装1300和各种其他电子部件可以电耦合到电子设备内的电路板。

应当理解，光学封装1300仅作为示例呈现。在其他实施例中，可以省略、添加、重新布置、修改或组合某些部件。例如，实施例可以包括以下中的任何数量、组合或布置：PIC和EIC(例如，用于更高的带宽和/或冗余)、光学连接器、光学耦合器、光学套圈、光学中介层、光纤、桥接件、XPU或其他计算部件、衬底、衬底中的表面腔体、导电触点、导电迹线、过孔、集成电路封装等。

示例实施例

图14是可以包括在本文公开的任何实施例中的晶圆1400和管芯1402的俯视图。晶圆1400可以由半导体材料组成，并且可以包括具有形成在晶圆1400的表面上的集成电路结构的一个或多个管芯1402。各个管芯1402可以是包括任何合适集成电路的集成电路产品的重复单元。在半导体产品的制造完成之后，晶圆1400可以经历单切工艺，其中管芯1402彼此分离以提供集成电路产品的分立“芯片”。芯片1402可以是本文公开的任何管芯。管芯1402可以包括一个或多个晶体管(例如，下面讨论的图15的晶体管1540中的一些)、用于将电信号传送到晶体管的支持电路系统、无源部件(例如，信号迹线、电阻器、电容器或电感器)、和/或任何其他集成电路部件。在一些实施例中，晶圆1400或管芯1402可包括存储器设备(例如，随机存取存储器(RAM)设备，诸如静态RAM(SRAM)设备、磁性RAM(MRAM)设备、电阻RAM(RRAM)设备、导电桥接RAM(CBRAM)设备等)、逻辑设备(例如，AND、OR、NAND或NOR门)、或任何其他合适的电路元件。这些设备中的多个可以组合在单个管芯1402上。例如，由多个存储器设备形成的存储器阵列可形成在与处理器单元(例如，图17的处理器单元1702)或被配置为将信息存储在存储器设备中或执行存储在存储器阵列中的指令的其他逻辑相同的管芯1402上。本文公开的微电子组件中的各种微电子组件可以使用管芯到晶圆组装技术来制造，其中一些管芯被附接到包括管芯中的其他管芯的晶圆1400，并随后单切晶圆1400。

图15是可以被包括在本文公开的任何实施例中(例如，在任何管芯中)的集成电路设备1500的截面侧视图。一个或多个集成电路设备1500可以包括在一个或多个管芯1402中(图14)。集成电路设备1500可以形成在管芯衬底1502(例如，图14的晶圆1400)上，并且可以被包括在管芯(例如，图14的管芯1402)中。管芯衬底1502可以是由半导体材料系统构成的半导体衬底，半导体材料系统包括例如n型或p型材料系统(或两者的组合)。管芯衬底1502可以包括例如使用体硅或绝缘体上硅(SOI)子结构形成的晶体衬底。在一些实施例中，管芯衬底1502可以使用替代材料来形成，该替代材料可以与硅组合或可以不与硅组合，包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为II-VI族、III-V族或IV族的其他材料也可用于形成管芯衬底1502。虽然此处描述了可以形成管芯衬底1502的材料的几个示例，但是可以使用可以用作集成电路设备1500的基础的任何材料。管芯衬底1502可以是单切管芯(例如，图14的管芯1402)或晶圆(例如，图14的晶圆1400)的一部分。

集成电路设备1500可以包括设置在管芯衬底1502上的一个或多个设备层1504。设备层1504可以包括形成在管芯衬底1502上的一个或多个晶体管1540(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。晶体管1540可以包括例如一个或多个源极和/或漏极(S/D)区1520、用于控制S/D区1520之间的电流流动的栅极1522、以及用于向/从S/D区1520传送电信号的一个或多个S/D触点1524。晶体管1540可以包括为了清楚起见而未示出的附加特征，诸如设备隔离区、栅极触点等。晶体管1540不限于图15中所示的类型和配置，并且可以包括各种各样的其他类型和配置，例如平面晶体管、非平面晶体管或者两者的组合。非平面晶体管可以包括FinFET晶体管(例如双栅晶体管或三栅晶体管)、以及环绕或全环栅晶体管(例如纳米带、纳米片或纳米线晶体管)。

晶体管1540可以包括由至少两层形成的栅极1522，即，栅极电介质和栅电极。栅极电介质可以包括一层或层的堆叠体。一个或多个层可以包括氧化硅、二氧化硅、碳化硅、和/或高k电介质材料。

高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌之类的元素。可用于栅极电介质中的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、氧化铅钪钽、和铌酸锌铅。在一些实施例中，当使用高k材料时，可以对栅极电介质执行退火工艺以提高其质量。

栅电极可以形成在栅极电介质上，并且可以包括至少一个p型功函数金属或n型功函数金属，这取决于晶体管1540是p型金属氧化物半导体(PMOS)晶体管还是n型金属氧化物半导体(NMOS)晶体管。在一些实施方式中，栅电极可由两个或更多个金属层的堆叠体组成，其中一个或多个金属层是功函数金属层且至少一个金属层是填充金属层。为了其他目的，可以包括另外的金属层，例如阻挡层。

对于PMOS晶体管，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)、以及下面参考NMOS晶体管讨论的任何金属(例如，用于功函数调节)。对于NMOS晶体管，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)、以及上面参考PMOS晶体管讨论的任何金属(例如，用于功函数调节)。

在一些实施例中，当沿着源极-沟道-漏极方向观察晶体管1540的截面时，栅电极可以由U形结构组成，该U形结构包括基本上平行于管芯衬底1502的表面的底部部分和基本上垂直于管芯衬底1502的顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于管芯衬底1502的顶表面的平面层，并且不包括基本上垂直于管芯衬底1502的顶表面的侧壁部分。在其他实施例中，栅电极可以由U形结构和平面非U形结构的组合构成。例如，栅电极可由形成在一个或多个平面非U形层顶部的一个或多个U形金属层组成。

在一些实施例中，可以在栅极堆叠体的相对侧上形成一对侧壁间隔物以将栅极堆叠体括在其间。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅之类的材料形成。形成侧壁间隔物的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔物对，例如，两对、三对或四对侧壁间隔物可形成在栅极堆叠体的相对侧上。

S/D区1520可形成在管芯衬底1502内，邻近各晶体管1540的栅极1522。S/D区1520可以使用例如注入/扩散工艺或蚀刻/沉积工艺来形成。在前一工艺中，可将诸如硼、铝、锑、磷或砷之类的掺杂剂离子注入到管芯衬底1502中以形成S/D区1520。激活掺杂剂并使它们进一步扩散到管芯衬底1502中的退火工艺可以在离子注入工艺之后。在后一工艺中，可首先蚀刻管芯衬底1502以在S/D区1520的位置处形成凹槽。然后，可以执行外延沉积工艺，以利用用于制造S/D区1520的材料填充凹槽。在一些实施方式中，S/D区1520可以使用诸如硅锗或碳化硅的硅合金来制造。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷之类的掺杂剂原位掺杂。在一些实施例中，S/D区1520可以使用一个或多个替代半导体材料形成，例如锗或III-V族材料或合金。在进一步的实施例中，可以使用一层或多层金属和/或金属合金来形成S/D区1520。

可以通过设置在设备层1504上的一个或多个互连层(在图15中被示为互连层1506-1510)向和/或从设备层1504中的设备(例如，晶体管1540)传送诸如功率和/或输入/输出(I/O)信号的电信号。例如，设备层1504的导电特征(例如，栅极1522和S/D触点1524)可以与互连层1506-1510的互连结构1528电耦合。一个或多个互连层1506-1510可以形成集成电路设备1500的金属化堆叠体(也称为“ILD堆叠体”)1519。

互连结构1528可以布置在互连层1506-1510内以根据各种设计来传送电信号；特别地，该布置不限于图15中示出的互连结构1528的特定配置。尽管图15中示出了特定数量的互连层1506-1510，但本公开内容的实施例包括具有比所示出的更多或更少互连层的集成电路设备。

在一些实施例中，互连结构1528可以包括填充有诸如金属之类的导电材料的线1528a和/或过孔1528b。线1528a可被布置为在基本上与管芯衬底1502的其上形成设备层1504的表面平行的平面的方向上传送电信号。例如，从图15的视角来看，线1528a可以在进出页面的方向上和/或在横跨页面的方向上传送电信号。过孔1528b可以被布置为在基本上与管芯衬底1502的其上形成设备层1504的表面垂直的平面的方向上传送电信号。在一些实施例中，过孔1528b可以将不同互连层1506-1510的线1528a电耦合在一起。

互连层1506-1510可以包括设置在互连结构1528之间的电介质材料1526，如图15所示。在一些实施例中，设置在互连层1506-1510中的不同互连层中的互连结构1528之间的电介质材料1526可具有不同的组成；在其他实施例中，不同互连层1506-1510之间的电介质材料1526的组成可以是相同的。设备层1504可以包括设置在晶体管1540与金属化堆叠体的底层之间的电介质材料1526。包括在设备层1504中的电介质材料1526可以具有与包括在互连层1506-1510中的电介质材料1526不同的组成；在其他实施例中，设备层1504中的电介质材料1526的组成可以与包括在互连层1506-1510中的任何一个互连层中的电介质材料1526相同。

第一互连层1506(称为金属1或“M1”)可以直接形成在设备层1504上。在一些实施例中，第一互连层1506可以包括线1528a和/或过孔1528b，如图所示。第一互连层1506的线1528a可与设备层1504的触点(例如，S/D触点1524)耦合。第一互连层1506的过孔1528b可以与第二互连层1508的线1528a耦合。

第二互连层1508(称为金属2或“M2”)可以直接形成在第一互连层1506上。在一些实施例中，第二互连层1508可以包括过孔1528b以将第二互连层1508的线1528a与第三互连层1510的线1528a耦合。尽管为了清楚起见，线1528a和过孔1528b在结构上以各个互连层内的线勾画，但是在一些实施例中，线1528a和过孔1528b可以在结构上和/或在材料上是连续的(例如，在双镶嵌工艺期间同时填充)。

根据结合第二互连层1508或第一互连层1506描述的类似技术和配置，可以在第二互连层1508上接连形成第三互连层1510(称为金属3或“M3”)(以及根据需要，附加互连层)。在一些实施例中，集成电路设备1500中的金属化堆叠体1519中“较高”(即，更远离设备层1504)的互连层可以比在金属化堆叠体1519中较低的互连层厚，其中在较高互连层中的线1528a和过孔1528b比在较低互连层中的线和过孔厚。

集成电路设备1500可以包括形成在互连层1506-1510上的阻焊材料1534(例如聚酰亚胺或类似材料)和一个或多个导电触点1536。在图15中，导电触点1536被示为采用接合焊盘的形式。导电触点1536可与互连结构1528电耦合并且被配置为将(一个或多个)晶体管1540的电信号传送到外部设备。例如，焊料接合可以形成在一个或多个导电触点1536上，以将包括集成电路设备1500的集成电路管芯与另一部件(例如，印刷电路板)机械和/或电耦合。集成电路设备1500可以包括附加的或替代的结构，以传送来自互连层1506-1510的电信号；例如，导电触点1536可包括将电信号传送到外部部件的其他类似特征(例如，柱)。导电触点1536可以用作贯穿本公开内容描述的任何导电触点。

在集成电路设备1500是双面管芯的一些实施例中，集成电路设备1500可以包括在(一个或多个)设备层1504的相反侧上的另一金属化堆叠体(未示出)。该金属化堆叠体可以包括多个互连层，如上文参考互连层1506-1510所讨论的，以在(一个或多个)设备层1504与集成电路设备1500的与导电触点1536相反的一侧上的附加导电触点(未示出)之间提供导电路径(例如，包括导电线和过孔)。这些附加导电触点可以用作贯穿本公开内容描述的任何导电触点。

在集成电路设备1500是双面管芯的其他实施例中，集成电路设备1500可以包括穿过管芯衬底1502的一个或多个穿硅过孔(TSV)；这些TSV可以与(一个或多个)设备层1504接触，并且可以在(一个或多个)设备层1504与集成电路设备1500的与导电触点1536相反的一侧上的附加导电触点(未示出)之间提供导电路径。这些附加导电触点可以用作贯穿本公开内容描述的任何导电触点。在一些实施例中，延伸穿过衬底的TSV可用于将来自集成电路设备1500的相反侧上的导电触点的功率和接地信号从导电触点1536传送到晶体管1540和集成到管芯1500中的任何其他部件，且金属化堆叠体1519可用于将I/O信号从导电触点1536传送到晶体管1540和集成到管芯1500中的任何其他部件。

多个集成电路设备1500可以在各个堆叠设备中与一个或多个TSV堆叠，从而在堆叠体中提供设备之一与任何其他设备之间的连接。例如，一个或多个高带宽存储器(HBM)集成电路管芯可以堆叠在基础集成电路管芯的顶部上，且HBM管芯中的TSV可提供单个HBM与基础集成电路管芯之间的连接。导电触点可在堆叠体中的相邻集成电路管芯之间提供附加连接。在一些实施例中，导电触点可以是细间距焊料凸块(微凸块)。

图16是可以包括本文公开的任何实施例(例如，从施主晶圆选择性地转移的光学和/或光电部件)的集成电路设备组件1600的截面侧视图。在一些实施例中，集成电路设备组件1600可以是微电子组件。集成电路设备组件1600包括设置在电路板1602(其可以是母板、系统板、主板等)上的多个部件。集成电路设备组件1600包括设置在电路板1602的第一面1640和电路板1602的相反的第二面1642上的部件；通常，部件可以设置在表面1640和1642中的一个或两个上。下面参考集成电路设备组件1600讨论的任何集成电路部件可以采用本文公开的微电子组件100的实施例中的任何合适的实施例的形式。

在一些实施例中，电路板1602可以是包括通过电介质材料层彼此分离并通过导电过孔互连的多个金属(或互连)层的印刷电路板(PCB)。各个金属层包括导电迹线。可以以期望的电路图案形成任何一个或多个金属层，以在耦合到电路板1602的部件之间传送电信号(可选地与其他金属层结合)。在其他实施例中，电路板1602可以是非PCB衬底。图16中所示的集成电路设备组件1600包括通过耦合部件1616耦合到电路板1602的第一面1640的中介层上封装结构1636。耦合部件1616可以将中介层上封装结构1636电和机械地耦合到电路板1602，并且可以包括焊球(如图16所示)、引脚(例如，作为针栅阵列(PGA)的一部分)、触点(例如，作为焊盘栅格阵列(LGA)的一部分)、插座的凸出和凹入部分、粘合剂、底部填充材料、和/或任何其他合适的电和/或机械耦合结构。在适当时，耦合部件1616可用作针对本文所述的衬底组件或衬底组件部件中的任何一个示出或描述的耦合部件。

中介层上封装结构1636可以包括通过耦合部件1618耦合到中介层1604的集成电路部件1620。耦合部件1618可以采取用于应用的任何适当的形式，诸如上面参考耦合部件1616讨论的形式。尽管图16中示出了单个集成电路部件1620，但是多个集成电路部件可以耦合到中介层1604；实际上，附加的中介层可以耦合到中介层1604。中介层1604可提供用于桥接电路板1602和集成电路部件1620的中间衬底。

集成电路部件1620可以是包括一个或多个集成电路管芯(例如，图14的管芯1402、图15的集成电路设备1500)和/或一个或多个其他适当部件的封装或未封装的集成电路产品。封装集成电路部件包括安装在封装衬底上的一个或多个集成电路管芯，其中集成电路管芯和封装衬底包封在诸如金属、塑料、玻璃或陶瓷的外壳材料中。在未封装的集成电路部件1620的一个示例中，单个单片集成电路管芯包括附接到管芯上的触点的焊料凸块。焊料凸块允许管芯直接附接到中介层1604。集成电路部件1620可以包括一个或多个计算系统部件，诸如一个或多个处理器单元(例如，片上系统(SoC)、处理器内核、图形处理器单元(GPU)、加速器、芯片组处理器)、I/O控制器、存储器或网络接口控制器。在一些实施例中，集成电路部件1620可以包括一个或多个附加的有源或无源设备，诸如电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)设备和存储器设备。

在集成电路部件1620包括多个集成电路管芯的实施例中，这些管芯可以是相同类型(同构多管芯集成电路部件)或两种或更多种不同类型(异构多管芯集成电路部件)。多管芯集成电路部件可以被称为多芯片封装(MCP)或多芯片模块(MCM)。

除了包括一个或多个处理器单元之外，集成电路部件1620可以包括附加部件，诸如嵌入式DRAM、堆叠高带宽存储器(HBM)、共享高速缓冲存储器、输入/输出(I/O)控制器、或存储器控制器。这些附加部件中的任何一个可以位于与处理器单元相同的集成电路管芯上，或者位于与包括处理器单元的集成电路管芯分离的一个或多个集成电路管芯上。这些单独的集成电路管芯可以被称为“小芯片”。在集成电路部件包括多个集成电路管芯的实施例中，管芯之间的互连可以由封装衬底、一个或多个硅中介层、嵌入在封装衬底中的一个或多个硅桥(诸如嵌入式多管芯互连桥(EMIB))或其组合来提供。

通常，中介层1604可以将连接扩展到更宽的间距或者将连接重新布线到不同的连接。例如，中介层1604可将集成电路部件1620耦合到耦合部件1616的一组球栅阵列(BGA)导电触点，以便耦合到电路板1602。在图16所示的实施例中，集成电路部件1620和电路板1602附接到中介层1604的相反侧；在其他实施例中，集成电路部件1620和电路板1602可以附接到中介层1604的同一侧。在一些实施例中，三个或更多个部件可以通过中介层1604互连。

在一些实施例中，中介层1604可以形成为PCB，包括通过电介质材料层彼此分离并且通过导电过孔互连的多个金属层。在一些实施例中，中介层1604可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料、或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，中介层1604可由交替的刚性或柔性材料形成，这些材料可包括与上述用于半导体衬底的材料相同的材料，例如硅、锗和其他III-V族和IV族材料。中介层1604可包括金属互连1608和过孔1610，包括但不限于穿通过孔1610-1(其从中介层1604的第一面1650延伸到中介层1604的第二面1654)、盲孔1610-2(其从中介层1604的第一面1650或第二面1654延伸到内部金属层)、和埋孔1610-3(其连接内部金属层)。

在一些实施例中，中介层1604可以包括硅中介层。延伸穿过硅中介层的穿硅过孔(TSV)可以将硅中介层的第一面上的连接部连接到硅中介层的相反的第二面。在一些实施例中，包括硅中介层的中介层1604还可包括一个或多个布线层，以将中介层1604的第一面上的连接部布线到中介层1604的相反的第二面。

中介层1604可进一步包括嵌入式设备1614，包括无源设备和有源设备两者。这些设备可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)设备、和存储器设备。诸如射频设备、功率放大器、功率管理设备、天线、阵列、传感器和微机电系统(MEMS)设备之类的更复杂设备也可形成在中介层1604上。中介层上封装结构1636可以采用本领域已知的任何中介层上封装结构的形式。在一些实施例中，中介层可包括非印刷电路板。

集成电路设备组件1600可以包括通过耦合部件1622耦合到电路板1602的第一面1640的集成电路部件1624。耦合部件1622可以采用以上参考耦合部件1616讨论的任何实施例的形式，并且集成电路部件1624可以采用以上参考集成电路部件1620讨论的任何实施例的形式。

图16中所示的集成电路设备组件1600包括通过耦合部件1628耦合到电路板1602的第二面1642的堆叠式封装(package-on-package)结构1634。堆叠式封装结构1634可以包括通过耦合部件1630耦合在一起的集成电路部件1626和集成电路部件1632，使得集成电路部件1626被设置在电路板1602和集成电路部件1632之间。耦合部件1628和1630可以采用以上讨论的耦合部件1616的任何实施例的形式，并且集成电路部件1626和1632可以采用以上讨论的集成电路部件1620的任何实施例的形式。堆叠式封装结构1634可以根据本领域已知的任何堆叠式封装结构来配置。

图17是可以包括本文公开的实施例中的一个或多个的示例电气设备1700的框图。例如，电气设备1700的部件中的任何合适部件可以包括本文公开的一个或多个选择性转移的光学和/或光电子部件、集成电路管芯、集成电路设备组件1600、集成电路部件1620、集成电路设备1500、或集成电路管芯1402。多个部件在图17中被示出为包括在电气设备1700中，但是这些部件中的任何一个或多个可以被省略或复制，以适合于应用。在一些实施例中，包括在电气设备1700中的部件中的一些或全部可以附接到一个或多个母板、主板或系统板。在一些实施例中，在单个片上系统(SoC)管芯上制造这些部件中的一个或多个。

附加地，在各种实施例中，电气设备1700可以不包括图17中所示的一个或多个部件，但是电气设备1700可以包括用于耦合到一个或多个部件的接口电路系统。例如，电气设备1700可不包括显示设备1706，但可包括显示设备1706可耦合到的显示设备接口电路系统(例如，连接器和驱动器电路系统)。在另一组示例中，电气设备1700可以不包括音频输入设备1724或音频输出设备1708，但是可以包括音频输入设备1724或音频输出设备1708可以耦合到的音频输入或输出设备接口电路系统(例如，连接器和支持电路系统)

电气设备1700可以包括一个或多个处理器单元1702(例如，一个或多个处理器单元)。如本文所使用的，术语“处理器单元”、“处理单元”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理器单元1702可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)、加速处理单元(APU)、现场可编程门阵列(FPGA)、神经网络处理单元(NPU)、数据处理器单元(DPU)、加速器(例如，图形加速器、压缩加速器、人工智能加速器)、控制器密码处理器(在硬件内执行加密算法的专用处理器)、服务器处理器、控制器、或任何其他合适类型的处理器单元。这样，处理器单元可以被称为XPU(或xPU)。

电气设备1700可以包括存储器1704，其本身可以包括一个或多个存储器设备，例如易失性存储器(例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM))、非易失性存储器(例如，只读存储器(ROM)、快闪存储器、基于硫属化物的相变非电压存储器)、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1704可以包括位于与处理器单元1702相同的集成电路管芯上的存储器。该存储器可用作高速缓冲存储器(例如，1级(L1)、2级(L2)、3级(L3)、4级(L4)、末级高速缓存(LLC))，且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁性随机存取存储器(STT-MRAM)。

在一些实施例中，电气设备1700可以包括与电气设备1700中的另一处理器单元1702异构或不对称的一个或多个处理器单元1702。在包括架构、微架构、热、功耗特性等的一系列优点度量方面，系统中的处理单元1702之间可以存在各种差异。这些差异可以有效地表明它们自己在电气设备1700中的处理器单元1702之中是不对称和异构的。

在一些实施例中，电气设备1700可以包括通信部件1712(例如，一个或多个通信部件)。例如，通信部件1712可以管理用于向和从电气设备1700传输数据的无线通信。术语“无线”及其派生词可用于描述可通过使用经调制的电磁辐射经由非固态介质来通信数据的电路、设备、系统、方法、技术、通信信道等。该术语“无线”并不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。

通信部件1712可以实现多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE802.11系列)、IEEE 802.16标准(例如，IEEE802.16-1505修订版)、长期演进(LTE)项目、以及任何修订版、更新版和/或修正版(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络，WiMAX网络是代表微波接入全球互操作的首字母缩写词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信部件1712可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信部件1712可以根据增强型数据GSM演进(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)或演进型UTRAN(E-UTRAN)来操作。通信部件1712可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及被指定为3G、4G、5G及之后的任何其他无线协议来操作。在其他实施例中，通信部件1712可以根据其他无线协议进行操作。电气设备1700可以包括天线1722，以便于无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。

在一些实施例中，通信部件1712可以管理有线通信，诸如电、光、或任何其他合适的通信协议(例如，IEEE 802.3以太网标准)。如上所述，通信部件1712可以包括多个通信部件。例如，第一通信部件1712可以专用于诸如Wi-Fi或蓝牙的较短距离无线通信，并且第二通信部件1712可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他的较长距离无线通信。在一些实施例中，第一通信部件1712可以专用于无线通信，并且第二通信部件1712可以专用于有线通信。

电气设备1700可以包括电池/电源电路系统1714。电池/电源电路系统1714可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备1700的部件耦合到与电气设备1700分离的能量源(例如，AC线路电源)的电路系统。

电气设备1700可以包括显示设备1706(或对应的接口电路系统，如上所讨论的)。显示设备1706可包括一个或多个嵌入式或有线或无线连接的外部视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器、或平板显示器。

电气设备1700可以包括音频输出设备1708(或对应的接口电路系统，如上所讨论的)。音频输出设备1708可以包括生成可听指示符的任何嵌入式或有线或无线连接的外部设备，诸如扬声器、耳机或耳塞。

电气设备1700可以包括音频输入设备1724(或对应的接口电路系统，如上所讨论的)。音频输入设备1724可包括产生表示声音的信号的任何嵌入式或有线或无线连接的设备，例如麦克风、麦克风阵列、或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。电气设备1700可以包括全球导航卫星系统(GNSS)设备1718(或对应的接口电路系统，如上所讨论的)，例如全球定位系统(GPS)设备。GNSS设备1718可以与基于卫星的系统通信，并且可以基于从一个或多个GNSS卫星接收的信息来确定电气设备1700的地理位置，如本领域已知的。

电气设备1700可以包括(一个或多个)其他输出设备1710(或对应的接口电路系统，如上所讨论的)。(一个或多个)其他输出设备1710的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或附加存储设备。

电气设备1700可包括(一个或多个)其他输入设备1720(或对应的接口电路系统，如上所讨论的)。(一个或多个)其他输入设备1720的示例可包括加速计、陀螺仪、罗盘、图像捕捉设备(例如，单视场或立体相机)、跟踪球、跟踪板、触摸板、键盘、诸如鼠标的光标控制设备、触笔、触摸屏、接近传感器、麦克风、条形码读取器、快速响应(QR)码读取器、心电图(ECG)传感器、PPG(光电血管容积图)传感器、皮肤电反应传感器、任何其他传感器、或射频识别(RFID)读取器。

电气设备1700可以具有任何期望的形状因子，诸如手持式或移动电气设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、2合1可转换计算机、便携式一体化计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机、便携式游戏控制台等)、台式电气设备、服务器、机架级计算解决方案(例如，刀片、托盘或雪橇式计算系统)、工作站或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、固定游戏控制台、智能电视、车辆控制单元、数码相机、数字视频记录器、可穿戴电气设备或嵌入式计算系统(例如，作为车辆、智能家用电器、消费电子产品或装备、制造装备的一部分的计算系统)。在一些实施例中，电气设备1700可以是处理数据的任何其他电子设备。在一些实施例中，电气设备1700可以包括多个分立物理部件。给定电气设备1700可如在各种实施例中表明的设备的范围，在一些实施例中，电气设备1700可被称为计算设备或计算系统。

示例

下面提供了贯穿本公开内容描述的技术的说明性示例。这些技术的实施例可以包括下面描述的示例中的任何一个或多个以及任何组合。在一些实施例中，在一个或多个前述附图中阐述的系统或部件中的至少一个可以被配置为执行如以下示例中阐述的一个或多个操作、技术、过程和/或方法。

示例1包括一种微电子组件，包括：一个或多个光波导；光电检测器，所述光电检测器用于将在所述一个或多个光波导上接收的光学信号转换成电流；跨阻抗放大器(TIA)，所述跨阻抗放大器(TIA)用于将所述电流转换为电压；以及电子集成电路(EIC)，所述电子集成电路(EIC)用于基于所述电压输出数字信号，其中，所述EIC和所述TIA在分离的集成电路(IC)管芯上。

示例2包括示例1的微电子组件，还包括在所述TIA下方的台面结构，其中，所述台面结构具有与所述TIA类似的占用面积。

示例3包括示例2的微电子组件，其中：所述台面结构包括电介质材料或金属中的至少一种；并且所述TIA经由电介质接合、金属接合、或混合电介质和金属接合而接合到所述台面结构。

示例4包括示例1-3中任一项的微电子组件，还包括在所述光电检测器下方的台面结构，其中，所述台面结构具有与所述光电检测器类似的占用面积。

示例5包括示例1-4中任一项的微电子组件，其中：所述TIA与所述光电检测器相邻；或者所述TIA在所述光电检测器上方。

示例6包括示例1-5中任一项的微电子组件，其中：所述TIA具有5微米(μm)或更小的厚度；或者所述TIA具有小于1毫米²(mm²)的面积。

示例7包括示例1-6中任一项的微电子组件，还包括：调制器，所述调制器用于调制光学信号以在所述一个或多个光波导上传输；以及驱动器，所述驱动器用于控制所述调制器，其中，所述驱动器和所述EIC在分离的IC管芯上。

示例8包括示例7的微电子组件，还包括在所述驱动器下方的台面结构，其中，所述台面结构具有与所述驱动器类似的占用面积。

示例9包括示例1-8中任一项的微电子组件，其中，所述EIC包括以下中的一个或多个：载波相位恢复电路系统；时钟和数据恢复电路系统；纠错电路系统；串行器和解串器电路系统；均衡器电路系统；采样器电路系统；混频器电路系统；放大器电路系统；温度控制电路系统；或模数和数模转换电路系统。

示例10包括示例1-9中任一项的微电子组件，还包括：处理单元；以及光学收发器，所述光学收发器代表所述处理单元发送和接收光学信号，其中，所述光学收发器包括所述一个或多个光波导、所述光电检测器、所述TIA和所述EIC。

示例11包括一种电子设备，包括：多个集成电路(IC)部件，其中，所述多个IC部件包括：多个光波导；环形谐振器，所述环形谐振器用于调制光学信号以在所述光波导中的一个或多个上传输；驱动器，所述驱动器用于控制所述环形谐振器；光电检测器，所述光电检测器用于将在所述光波导中的一个或多个光波导上接收的光学信号转换成电流；以及跨阻抗放大器(TIA)，所述跨阻抗放大器(TIA)用于将所述电流转换为电压；以及一个或多个台面结构，所述一个或多个台面结构在所述多个IC部件中的一个或多个IC部件下方，其中，各个台面结构在所述多个IC部件中的对应IC部件下方，并且具有与所述对应IC部件类似的占用面积。

示例12包括示例11的电子设备，其中：各个台面结构包括电介质材料或金属中的至少一种；并且各个IC部件经由电介质接合、金属接合、或混合电介质和金属接合而接合到各个台面结构。

示例13包括示例11-12中任一项的电子设备，其中：所述多个IC部件还包括电子集成电路(EIC)，以基于所述电压输出数字信号；并且所述EIC、所述TIA和所述驱动器在分离的IC管芯上。

示例14包括示例11-13中任一项的电子设备，其中，所述电子设备是光学收发器。

示例15包括示例11-13中任一项的电子设备，其中，所述多个IC部件还包括处理单元，其中，所述处理单元包括中央处理单元、图形处理单元、专用集成电路、或现场可编程门阵列。

示例16包括一种方法，包括：接收第一衬底，其中，所述第一衬底包括释放层和在所述释放层上方的集成电路(IC)部件层，其中，所述IC部件层包括一个或多个光波导、环形谐振器、驱动器、光电检测器、跨阻放大器、或电子集成电路；接收第二衬底，其中，所述第二衬底包括一个或多个粘合区域；将所述第一衬底部分地接合到所述第二衬底，其中，所述第一衬底上的一个或多个IC部件接合到所述第二衬底上的所述一个或多个粘合区域，其中，所述一个或多个IC部件来自所述IC部件层；以及将所述第一衬底与所述第二衬底分离，其中，所述一个或多个IC部件与所述第一衬底分离并保留在所述第二衬底上。

示例17包括示例16的方法，还包括在将所述第一衬底与所述第二衬底分离之前：使用激光弱化所述释放层；或使用激光去除所述释放层的部分。

示例18包括示例16-17中任一项的方法，其中，所述释放层包括金属层或电介质层中的至少一个。

示例19包括示例16-18中任一项的方法，其中，接收第一衬底包括形成第一衬底，其中，形成第一衬底包括：接收基础衬底；在所述基础衬底上方形成所述释放层；在所述释放层上方形成或转移所述IC部件层；以及部分地单切所述IC部件层。

示例20包括示例16-19中任一项的方法，其中，所述一个或多个粘合区域包括一个或多个凸起结构，其中，所述一个或多个凸起结构包括电介质材料或金属中的至少一种。

虽然本公开内容的概念易受各种修改和替代形式的影响，但是其具体实施例已经在附图中通过示例的方式示出并且在本文中详细描述。然而，应当理解，并不意图将本公开内容的概念限制于所公开的特定形式，而是相反，意图是覆盖与本公开内容和所附权利要求一致的所有修改、等同变换和替代方案。

在附图中，可以以特定布置和/或顺序示出一些结构或方法特征。然而，应当理解，可能不需要这样的特定布置和/或排序。相反，在一些实施例中，这些特征可以以与说明性附图中所示不同的方式和/或顺序来布置。附加地，在特定附图中包括结构或方法特征并不意味着暗示在所有实施例中都需要这样的特征，并且在一些实施例中，可以不包括这样的特征或者可以与其他特征组合。此外，应当理解，附图中所示的各种实施例是说明性表示，并不一定按比例绘制。

此外，为了便于理解，可以简化或近似各种实施例的图示和/或描述，并因此，它们可能不一定反映实际实施例中可能存在的精度水平或变化。例如，虽然一些附图通常指示直线、直角和平滑表面，但是考虑到制造工艺的现实世界限制，所公开的实施例的实际实施方式可能具有不太完美的直线和直角，并且一些特征可能具有表面形貌或以其他方式不平滑。类似地，为了便于理解，可以简化或近似部件如何布置的图示和/或描述，并且在实际实施例中可以变化一定的误差范围(例如，由于制造工艺等)。

除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同的对象仅指示所提及的相似对象的不同实例，并不旨在暗示如此描述的对象必须在时间上、空间上、排序上或以任何其他方式处于给定的顺序。

术语“基本上”、“接近”、“近似”、“附近”和“大约”通常是指在目标值的+/-10％内(除非另有说明)。类似地，描述空间关系的术语，诸如“垂直”、“正交”或“共面”，可以指基本上在所描述的空间关系内(例如，在正交性的+/-10度内)。

某些术语也可以在前面的描述中仅用于参考的目的，并因此不旨在是限制性的。例如，诸如“上部”、“下部”、“上方”、“下方”、“底部”和“顶部”的术语是指所参考的附图中的方向。诸如“前”、“后”、“后面”和“侧面”的术语描述了部件的部分在一致但任意的参考系内的取向和/或位置，这通过参考描述所讨论的部件的文本和相关联的附图而变得清楚。这样的术语可以包括上面具体提到的词语、其派生词、和类似含义的词语。

如本文所使用的术语“在……上方”、“在……下方”、“在……之间”、“相邻”、“到”和“在……上”可以指一层或部件相对于其他层或部件的相对位置。例如，在另一层“上方”、“下方”或“上”，与另一层“相邻”，或接合“到”另一层的一层可以直接与另一层接触，或者可以具有一个或多个中间层。在层“之间”的一层可以直接与层接触，或者可以具有一个或多个中间层。

“一个”、“一种”和“该”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。

为了本公开内容的目的，短语“A和/或B”和“A或B”表示(A)、(B)或(A和B)。为了本公开内容的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

标记为“截面”、“轮廓”和“平面”的视图对应于笛卡尔坐标系内的正交平面。因此，在x-z平面中截取截面图和轮廓图，并且在x-y平面中截取平面图。通常，x-z平面中的轮廓图是截面图。

术语“封装”一般是指一个或多个管芯的自包含载体，其中管芯附接到或嵌入封装衬底中，并且可被封装以用于保护，其中管芯之间具有集成的或线接合的互连，以及位于封装衬底的外部部分上的引线、引脚或凸块。封装可以包含提供相应功能的单个管芯或多个管芯。封装可以安装在印刷电路板上，以用于与其他封装的集成电路和分立部件互连，从而形成更大的电路。

术语“芯”通常是指在板、卡或晶圆上构建的包括非柔性刚性材料的集成电路封装的衬底。通常，使用小型印刷电路板作为芯，在其上可以焊接集成电路设备和分立的无源部件。通常，芯具有从一侧延伸到另一侧的过孔，从而允许芯的一侧上的电路系统直接耦合到芯的相反侧上的电路系统。芯还可以用作用于构建导体和电介质材料的层的平台。

术语“无芯”通常是指集成电路封装的衬底不具有芯。缺少芯可以允许更高密度的封装架构，因为与高密度互连相比，穿通过孔可以具有相对大的尺寸和间距。

术语“焊盘侧”通常是指集成电路封装的衬底的最靠近印刷电路板、母板或其他封装的附接平面的一侧。这与术语“管芯侧”形成对比，术语“管芯侧”通常是指集成电路封装的衬底的附接有一个或多个管芯的一侧。

术语“电介质”和“电介质材料”通常是指任何类型或数量的非导电材料。在一些情形中，电介质材料可被用来构成封装衬底的结构。例如，电介质材料可以作为层压膜层或作为在安装在衬底上的集成电路管芯上模制的树脂结合到集成电路封装中。

术语“金属化”通常是指在封装衬底的电介质材料上、上方和/或穿过封装衬底的电介质材料形成的金属层。通常将金属层图案化以形成金属结构，诸如迹线和接合焊盘。封装衬底的金属化可限于单层或由电介质层分离的多层。

术语“接合焊盘”通常是指终止集成电路封装和管芯中的集成迹线和过孔的金属化结构。术语“焊接焊盘”可以偶尔替代“接合焊盘”，并且可以具有相同或相似的含义。

术语“凸块”通常是指形成在接合焊盘上的导电层或结构，其通常由焊料或金属制成并且具有圆形或弯曲形状，因此为术语“凸块”。

术语“衬底”通常是指包括电介质和/或金属化结构的平面平台。衬底可以在单个平台上机械支撑和电耦合一个或多个IC管芯，其中通过可模制电介质材料封装一个或多个IC管芯。衬底可在一侧或两侧上包括作为接合互连的凸块或焊盘。例如，衬底的一侧(通常称为“管芯侧”)可以包括用于芯片或管芯接合的凸块或焊盘。衬底的相反侧(通常称为“焊盘侧”)可以包括用于将封装接合到印刷电路板的凸块或焊盘。

术语“组件”通常是指将部件分组为单个功能单元。例如，某些部件可以永久地接合在一起、集成在一起、和/或机械地组装(例如，其中部件可以是可去除的)到功能单元中。

术语“耦合”或“连接”表示直接或间接连接，例如相连的物体之间的直接电、机械、磁或流体连接、或通过一个或多个无源或有源中间设备的间接连接。

术语“电路”或“模块”可以指被布置为彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。

Claims (20)

1.一种微电子组件，包括：

一个或多个波导；

光电检测器，所述光电检测器用于将在所述一个或多个波导上接收的光学信号转换成电流；

跨阻抗放大器(TIA)，所述跨阻抗放大器(TIA)用于将所述电流转换为电压；以及

电子集成电路(EIC)，所述电子集成电路(EIC)用于基于所述电压输出数字信号，其中，所述EIC和所述TIA在分离的集成电路(IC)管芯上。

2.根据权利要求1所述的微电子组件，还包括在所述TIA下方的台面结构，其中，所述台面结构具有与所述TIA类似的占用面积。

3.根据权利要求2所述的微电子组件，其中：

所述台面结构包括电介质材料或金属中的至少一种；并且

所述TIA经由电介质接合、金属接合、或混合电介质和金属接合而接合到所述台面结构。

4.根据权利要求1所述的微电子组件，还包括在所述光电检测器下方的台面结构，其中，所述台面结构具有与所述光电检测器类似的占用面积。

5.根据权利要求1所述的微电子组件，还包括：

调制器，所述调制器用于调制光学信号以在所述一个或多个波导上传输；以及

驱动器，所述驱动器用于控制所述调制器，其中，所述驱动器和所述EIC在分离的IC管芯上。

6.根据权利要求5所述的微电子组件，还包括在所述驱动器下方的台面结构，其中，所述台面结构具有与所述驱动器类似的占用面积。

7.根据权利要求1-6中任一项所述的微电子组件，其中：

所述TIA与所述光电检测器相邻；或者

所述TIA在所述光电检测器上方。

8.根据权利要求1-6中任一项所述的微电子组件，其中：

所述TIA具有5微米(μm)或更小的厚度；或者

所述TIA具有小于1毫米²(mm²)的面积。

9.根据权利要求1-6中任一项所述的微电子组件，其中，所述EIC包括以下中的一个或多个：

载波相位恢复电路系统；

时钟和数据恢复电路系统；

纠错电路系统；

串行器和解串器电路系统；

均衡器电路系统；

采样器电路系统；或者

混频器电路系统。

10.根据权利要求1-6中任一项所述的微电子组件，还包括：

处理单元；以及

光学收发器，所述光学收发器代表所述处理单元发送和接收光学信号，其中，所述光学收发器包括所述一个或多个波导、所述光电检测器、所述TIA和所述EIC。

11.一种电子设备，包括：

多个集成电路(IC)部件，其中，所述多个IC部件包括：

多个波导；

环形谐振器，所述环形谐振器用于调制光学信号以在所述波导中的一个或多个波导上传输；

驱动器，所述驱动器用于控制所述环形谐振器；

光电检测器，所述光电检测器用于将在所述波导中的一个或多个波导上接收的光学信号转换成电流；以及

跨阻抗放大器(TIA)，所述跨阻抗放大器(TIA)用于将所述电流转换为电压；以及一个或多个台面结构，所述一个或多个台面结构在所述多个IC部件中的一个或多个IC部件下方，其中，各个台面结构在所述多个IC部件中的对应IC部件下方，并且具有与所述对应IC部件类似的占用面积。

12.根据权利要求11所述的电子设备，其中：

各个台面结构包括电介质材料或金属中的至少一种；并且

各个IC部件经由电介质接合、金属接合、或混合电介质和金属接合而接合到各个台面结构。

13.根据权利要求11-12中任一项所述的电子设备，其中：

所述多个IC部件还包括电子集成电路(EIC)，以基于所述电压输出数字信号；并且

所述EIC、所述TIA和所述驱动器在分离的IC管芯上。

14.根据权利要求11-12中任一项所述的电子设备，其中，所述电子设备是光学收发器。

15.根据权利要求11-12中任一项所述的电子设备，其中，所述多个IC部件还包括处理单元，其中，所述处理单元包括中央处理单元、图形处理单元、专用集成电路、或现场可编程门阵列。

16.一种方法，包括：

接收第一衬底，其中，所述第一衬底包括释放层和在所述释放层上方的集成电路(IC)部件层，其中，所述IC部件层包括一个或多个波导、环形谐振器、驱动器、光电检测器、跨阻放大器、或电子集成电路；

接收第二衬底，其中，所述第二衬底包括一个或多个接合结构；

将所述第一衬底部分地接合到所述第二衬底，其中，所述第一衬底上的一个或多个IC部件接合到所述第二衬底上的所述一个或多个接合结构，其中，所述一个或多个IC部件来自所述IC部件层；以及

将所述第一衬底与所述第二衬底分离，其中，所述一个或多个IC部件与所述第一衬底分离并保留在所述第二衬底上。

17.根据权利要求16所述的方法，其中，所述释放层包括金属层或电介质层中的至少一个。

18.根据权利要求16所述的方法，其中，所述一个或多个接合结构包括电介质材料或金属中的至少一种。

19.根据权利要求16-18中任一项所述的方法，还包括在将所述第一衬底与所述第二衬底分离之前：

使用激光弱化所述释放层；或者

使用激光去除所述释放层的部分。

20.根据权利要求16-18中任一项所述的方法，其中，接收所述第一衬底包括形成所述第一衬底，其中，形成所述第一衬底包括：

接收基础衬底；

在所述基础衬底上方形成所述释放层；

在所述释放层上方形成或转移所述IC部件层；以及

部分地单切所述IC部件层。