CN119694903A - 半导体器件及其制造方法 - Google Patents

Abstract

提供了一种半导体器件和制造方法，其中半导体器件连接在半导体衬底上方。半导体器件内的密封环延伸至包括接合层内的第一接合金属，以及接合至半导体衬底上方的第二接合金属。这样的密封环提供了更完整的保护，防止裂纹和分层。

Description

半导体器件及其制造方法

技术领域

本申请的实施例涉及半导体器件及其制造方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。在大多数情况下，这种集成密度的提高来自于迭代减小最小特征尺寸(例如，朝着低于20nm的节点缩小半导体工艺节点)，这允许将更多的组件集成至给定区域中。随着最近对小型化、更高速度和更大带宽、以及更低功耗和延迟的需求不断地增长，对更小、更具创造性的半导体管芯封装技术的需求也在增长。

随着半导体技术的进一步发展，堆叠的和接合的半导体器件已经成为进一步减小半导体器件物理尺寸的有效替代方案。在堆叠的半导体器件中，诸如逻辑、存储器、处理器电路等的有源电路至少部分地制造在单独的衬底上，然后物理地和电地接合在一起，以形成功能器件。这种接合工艺使用复杂的技术，因此需要改进。

发明内容

根据本申请的实施例的一个方面，提供了一种制造半导体器件的方法，方法包括：接收第一半导体器件，第一半导体器件包括：功能区；和密封环区，密封环区包括第一密封环；将第一半导体器件接合至半导体晶圆，接合包括：将第一半导体器件的第一电介质接合至半导体晶圆的第二电介质；将功能区内的第一接合焊盘接合至半导体晶圆内的第二接合焊盘；和将第一密封环接合至半导体晶圆内的第一接合金属。

根据本申请的实施例的另一个方面，提供了一种制造半导体器件的方法，方法包括：接收半导体衬底，半导体衬底包括功能区和密封环区；制造第一金属化层，第一金属化层包括功能区内的第一部分和密封环区内的第二部分，第一部分与第二部分分离；形成第一接合层，形成第一接合层包括：在功能区内形成第一接合焊盘；和在密封环区内形成第一接合金属，第一接合金属和第一金属化层的第二部分形成第一密封环；以及将第一接合金属接合至半导体晶圆内的第二接合金属。

根据本申请的实施例的又一个方面，提供了一种半导体器件，包括：第一半导体管芯，第一半导体管芯包括：有源器件，位于第一半导体管芯的功能区内；第一金属化层，第一金属化层包括：第一部分，电连接至有源器件；和第二部分，形成围绕功能区的密封环的第一部件；第一接合层，第一接合层包括：第一接合焊盘，电连接至第一金属化层的第一部分；第一接合金属，形成围绕功能区的密封环的第二部件；以及第二半导体管芯，第二半导体管芯包括：第二接合焊盘，接合至第一接合焊盘；和第二接合金属，接合至密封环。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的半导体晶圆；

图2A-图2B示出了根据一些实施例的具有密封环的半导体管芯；

图3示出了根据一些实施例的半导体管芯至半导体晶圆的接合；

图4示出了根据一些实施例的半导体管芯的密封；

图5示出了根据一些实施例的半导体晶圆的薄化；

图6示出了根据一些实施例的再分布结构的形成；

图7-图9示出了根据一些实施例的密封环的不同实施例；

图10示出了根据一些实施例的面对背配置。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

现在将关于具体实施例来描述实施例，在具体实施例中，集成电路上系统(SoIC)内的器件使用了延伸至各个器件的相应接合层中的密封环。然而，本文所示出的实施例仅旨在说明实施例，而并非旨在限制实施例。相反，本文提出的思想可以结合至各种各样的实施例中，并且所有这样的实施例完全旨在包括在实施例的范围内。

现在参考图1，示出了半导体晶圆100，具有与半导体晶圆100一起、并且在半导体晶圆100上方形成的多个第一半导体器件101(图1中仅示出了其中一个)。在特定的实施例中，第一半导体器件101可以是存储器器件，例如具有大量I/O接口(例如大于256个接口)的宽I/O动态随机存取存储器(DRAM)器件。不过，第一半导体器件101也可以是具有高数据传送速率的任何其他合适类型的存储器器件，例如具有高数据传送速率的LPDDRn存储器器件等，或者可以是任何其他合适的器件，例如逻辑管芯、中央处理单元(CPU)管芯、输入/输出管芯、这些的组合等。另外，半导体晶圆100可以由制造商从第三方制造商接收，或者可以在内部制造。

在一个实施例中，第一半导体器件101可以包括第一衬底103、第一有源器件(图1中未单独示出)、第一金属化层105、第一接合层109、第一介电材料110、第一接合焊盘107、和第一接合金属113。第一衬底103可以包括掺杂的或者未掺杂的体硅，或者绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)、或其组合的半导体材料的层。可以使用的其他衬底包括多层衬底、梯度衬底、或者混合定向衬底。

第一有源器件包括多种诸如晶体管的有源器件，和诸如电容器、电阻器、电感器等的无源器件，可以用于生成用于第一半导体器件101的设计的所需结构和功能要求。可以使用任何合适的方法在第一衬底103之内或者之上形成第一有源器件。

第一金属化层105形成在第一衬底103和第一有源器件上方，并且设计成连接各种有源器件，以形成功能电路。在一个实施例中，第一金属化层105由介电材料(例如，低k介电材料、极低k介电材料、超低k介电材料、其组合等)和导电材料的交替层形成，并且可以通过任何合适的工艺(例如沉积、镶嵌、双重镶嵌等)来形成。在一个实施例中，可以存在通过至少一个层间介电层(ILD)与第一衬底103分离的四个金属化层，但是第一金属化层105的精确数量取决于第一半导体器件101的设计。

另外，在制造工艺中的任何所需点，可以在第一衬底103内、并且如果需要的话还可以在第一金属化层105的一层或者多层内，形成贯穿衬底通孔111，以提供从第一衬底103的正面至第一衬底103的背面的电连接。在一个实施例中，可以通过初始地在第一衬底103中、并且如果需要的话在任何上覆的第一金属化层105(例如，在已经形成所期望的第一金属化层105之后、但是在形成下一个上覆的第一金属化层105之前)中，形成贯穿硅通孔(TSV)开口，来形成TSV 111。可以通过施加和显影合适的光刻胶、并且去除暴露至期望深度的下层材料的部分，来形成TSV开口。TSV开口可以形成为延伸至第一衬底103中的深度大于第一衬底103的最终期望高度。相应地，虽然深度取决于整体设计，但是深度可以在约20μm和约200μm之间，例如约50μm的深度。

一旦在第一衬底103和/或任何第一金属化层105内形成了TSV开口，就可以给TSV开口衬上衬垫。衬垫可以是例如由原硅酸四乙酯(TEOS)或者氮化硅形成的氧化物，尽管可以使用任何合适的介电材料。可以使用等离子体增强化学气相沉积(PECVD)工艺来形成衬垫，尽管也可以使用其他合适的工艺，例如物理气相沉积或者热工艺。另外，衬垫可以形成为在约0.1μm和约5μm之间、例如约1μm的厚度。

一旦沿着TSV开口的侧壁和底部形成了衬垫，就可以形成阻挡层，并且可以用第一导电材料填充TSV开口的所剩部分。第一导电材料可以包括铜，尽管可以使用其他合适的材料，例如铝、合金、掺杂的多晶硅、其组合等。可以通过在晶种层上电镀铜、填充和过填充TSV开口，来形成第一导电材料。一旦填充了TSV开口，就可以通过诸如化学机械抛光(CMP)的平坦化工艺，尽管可以使用任何合适的去除工艺，来去除TSV开口外部的过量的衬垫、阻挡层、晶种层、和第一导电材料。

可以在第一金属化层105上方的第一衬底103上形成第一接合层109。第一接合层109可以用于电介质对电介质和金属对金属接合，或者熔融接合(也称为氧化物对氧化物接合)。根据一些实施例，第一接合层109由诸如氧化硅、氮化硅等的第一介电材料110形成。可以使用任何合适的方法，例如原子层沉积(ALD)、CVD、高密度等离子体化学气相沉积(HDPCVD)、PVD等，将第一介电材料110沉积至在约1nm和约1000nm之间、例如约5nm的厚度。然而，可以使用任何合适的材料、工艺、和厚度。

一旦形成了第一介电材料110，就可以在第一介电材料110内形成接合开口，以准备用于形成第一接合焊盘107和第一接合金属113。在一个实施例中，可以通过首先在第一介电材料110的顶面上方施加并且图案化光刻胶，来形成接合开口。然后使用光刻胶来蚀刻第一接合层109，以形成开口。可以通过干蚀刻(例如，反应离子蚀刻(RIE)或者中性束蚀刻(NBE))、湿蚀刻等，来蚀刻第一接合层109。根据本发明的一些实施例，在第一金属化层105上停止蚀刻，使得第一金属化层105通过第一接合层109中的开口暴露出来。

一旦暴露出了第一金属化层105，第一接合焊盘107就可以形成为与第一金属化层105物理地和电地接触。在一个实施例中，第一接合焊盘107可以包括阻挡层、晶种层、填充金属、或其组合(未单独示出)。例如，阻挡层可以毯覆沉积在第一金属化层105上方。阻挡层可以包括钛、氮化钛、钽、氮化钽等。晶种层可以是诸如铜的导电材料，并且可以根据所需材料，使用诸如溅射、蒸发、或者等离子体增强化学气相沉积(PECVD)等工艺，毯覆沉积在阻挡层上方。填充金属可以是诸如铜或者铜合金的导体，并且可以沉积在晶种层上方，以通过诸如电镀或者无电镀的镀敷工艺来填充或者过填充开口。一旦沉积了填充金属，就可以通过诸如化学机械抛光的平坦化工艺，从开口的外部去除填充金属、晶种层、和阻挡层的过量材料。然而，虽然描述了单镶嵌工艺，但是也可以使用诸如双重镶嵌工艺的任何合适的方法。

另外，在一些实施例中，还可以使用接合焊盘通孔(图1中未单独示出)将第一接合焊盘107与下面的导电部分相连接，并且通过下面的导电部分，将第一接合焊盘107与下面的第一金属化层105相连接。在该实施例中，例如通过使用镶嵌或者双重镶嵌工艺，可以在第一接合焊盘107之前、或者与第一接合焊盘107同时形成接合焊盘通孔。然而，可以使用任何合适的方法和材料。

最后，在第一接合层109内，可以制造第一接合金属113。在一个实施例中，可以使用与第一接合焊盘107类似的材料和类似的工艺来制造第一接合金属113，并且可以与第一接合焊盘107同时地或者顺序地实施。在第一接合金属113的制造期间，也可以在第一接合金属113和下面的第一金属化层105之间形成第一接合金属通孔(图1中未单独示出)。然而，可以使用任何合适的材料和工艺。

然而，其中形成、图案化第一接合层109，并且在平坦化之前将第一接合焊盘107和第一接合金属113镀敷至开口中的以上所描述的实施例，旨在说明，而并非旨在限制实施例。相反，可以使用形成第一接合层109、第一接合焊盘107、和第一接合金属113的任何合适的方法。在其他实施例中，第一接合焊盘107和第一接合金属113可以形成为：首先使用例如光刻图案化和镀敷工艺，然后在使用平坦化工艺进行平坦化之前，使用介电材料来间隙填充第一接合焊盘107和第一接合金属113周围的区域。任何这样的制造工艺完全旨在包括在实施例的范围内。

图2A示出了将要接合至第一接合层109的第二半导体器件201(其中图2A中未示出接合，但是下文关于图3进行进一步示出和讨论)。在一个实施例中，第二半导体器件201可以是片上系统器件，例如逻辑器件，其旨在与第一半导体器件101(例如，宽I/O DRAM器件)协同工作。然而，可以使用任何合适的功能，例如逻辑管芯、中央处理单元(CPU)管芯、输入/输出管芯、其组合等。

在一个实施例中，第二半导体器件201可以具有第二衬底203、第二有源器件(未单独示出)、第二金属化层205、第二接合层207、第二介电层210、第二焊盘209、第二接合金属211、和第二接合金属通孔213。在一个实施例中，第二衬底203、第二有源器件、第二金属化层205、第二接合层207、第二接合焊盘209、第二接合金属211、和第二接合金属通孔213可以形成为类似于以上关于图1所描述的第一衬底103、第一有源器件、第一金属化层105、第一接合层109、第一接合焊盘107、第一接合金属113、和第一接合金属通孔。然而，在其他实施例中，可以使用不同的工艺和不同的材料形成这些结构。

图2A还示出，在一些实施例中，第二半导体器件201可以具有由闭环密封环区223围绕的功能区221。特别地，并且首先看功能区221，第一有源器件、第二金属化层205、和第二接合焊盘209互连，以提供第二半导体器件201的期望功能，而不依赖于功能区221之外的第二半导体器件201的任何器件，甚至不与功能区221之外的第二半导体器件201的任何器件电连接。

密封环区223位于功能区221的外部，并且用于放置位于第二半导体器件201的边缘附近的第一密封环225。在一些实施例中，第一密封环225包括第二金属化层205、第二接合金属通孔213、和第二接合金属211的部分。位于密封环区223内的第二金属化层205、第二接合金属通孔213、和第二接合金属211的部分，共同地形成围绕功能区221的环(在俯视图中)，并且有助于在后续处理和操作期间提供对功能区221的保护。

图2B示出了一个这样的俯视图，其中密封环区223内的第二接合金属211和第二接合金属通孔213(在图2B中通过第二接合金属211内的虚线观察，因为第二接合金属通孔213位于第二接合金属211下方)围绕功能区221。如图2B中所能观察到的，在一些实施例中，第一密封环225可以形成为八边形图案。

在特定实施例中，八边形图案包括延伸边215和连接不同的延伸边215的倾斜边217。在该实施例中，延伸边215平行于功能区221的边延伸，而倾斜边217连接不同的延伸边215，并且位于功能区221的角部附近，在那里更容易发生裂纹。在一些实施例中，倾斜边217可以布置成具有在约0°和约90°之间、例如约45°的第一角度θ1。然而，可以使用任何合适的布置。

当然，虽然在图2B中所示出的实施例中，第一密封环225可以以八边形形成，但是这旨在说明实施例，而并非旨在将实施例限制为如以上所描述的精确的八边形。相反，第一密封环225可以例如通过具有布置在每个角部处的多于一个的倾斜边、以任何合适的形状来形成。所有这样的形状完全旨在包括在实施例的范围内。

图3示出，一旦制备了第二半导体器件201，就使用例如电介质对电介质和金属对金属接合，将第二半导体器件201接合至第一半导体器件101(仍为晶圆形式)。在一个实施例中，第一半导体器件101的表面(例如，第一介电材料110、第一接合焊盘107、和第一接合金属113)和第二半导体器件201的表面(例如，第二介电层210、第二接合焊盘209、和第二接合金属211)可以初始地进行激活。作为示例，激活第一半导体器件101和第二半导体器件201的顶面可以包括干处理、湿处理、等离子体处理、暴露至惰性气体等离子体、暴露至H₂、暴露至N₂、暴露至O₂、或其组合。在使用湿处理的实施例中，例如可以使用RCA清洁。在另一个实施例中，激活工艺可以包括其他类型的处理。激活工艺有助于第一半导体器件101和第二半导体器件201的电介质对电介质和金属对金属接合。

在激活工艺之后，可以将第二半导体器件201放置成与第一半导体器件101接触。在其中使用电介质对电介质和金属对金属接合的特定实施例中，第一接合焊盘107放置成与第二接合焊盘209物理接触，第一介电材料110放置成与第二介电层210物理接触，并且第一接合金属113放置成与第二接合金属211接触。通过活化工艺对表面进行化学改性，材料之间的接合工艺在物理接触时开始。

一旦物理接触开始了接合工艺，就可以通过使组件经受热处理，来强化接合。在一个实施例中，第一半导体器件101和第二半导体器件201可以经受在约200℃和约400℃之间的温度，以强化第一接合层109和第二接合层207之间的接合。然后，第一半导体器件101和第二半导体器件201可以经受处于或者高于第一接合焊盘107、第二接合焊盘209、第一接合金属113、和第二接合金属211的材料的共晶点的温度。以这种方式，第一半导体器件101和第二半导体器件201的熔融形成混合接合器件。

另外，虽然描述了初始化和强化第一半导体器件101和第二半导体器件201之间接合的电介质对电介质和金属对金属接合的特定工艺，但是这些描述旨在说明，而并非旨在限制实施例。相反，可以使用烘焙、退火、压制、或者其他接合工艺或者工艺的组合的任何适当组合。所有这样的工艺完全旨在包括在实施例的范围内。

另外，虽然将电介质对电介质和金属对金属接合描述成将第一半导体器件101接合至第二半导体器件201的一种方法，但是这也仅旨在说明，而并非旨在限制实施例。相反，也可以使用任何合适的接合方法，例如熔融接合、铜对铜接合等。可以使用将第一半导体器件101接合至第二半导体器件201的任何合适的方法。

图4示出，一旦第二半导体器件201接合至了第一半导体器件101，就可以利用第一密封剂401，将第二半导体器件201密封在第一半导体器件101上方。在一个实施例中，可以在模制装置中实施密封，该模制装置可以包括顶部模制部分和与顶部模制部分可分离的底部模制部分。当顶部模制部分降低至与底部模制部分邻接时，可以形成用于第一半导体器件101和第二半导体器件201的模制腔。

在密封工艺期间，顶部模制部分可以放置成邻接底部模制部分，从而将第一半导体器件101和第二半导体器件201封闭在模制腔内。一旦封闭，顶部模制部分和底部模制部分可以形成气密密封，以控制气体从模制腔的流入和流出。一旦密封，第一密封剂401就可以放置在模制腔内。

第一密封剂401可以是环氧树脂或者模制化合物树脂，例如聚酰亚胺、聚苯硫醚(PPS)、聚醚醚酮(PEEK)、聚醚砜(PES)、耐热晶体树脂、其组合等。第一密封剂401可以在顶部模制部分和底部模制部分对准之前放置在模制腔内，或者可以使用压缩模制、转移模制等通过注射端口注射至模制腔中。

一旦将第一密封剂401放置至模制腔内，使得第一密封剂401密封第二半导体器件201，就可以固化第一密封剂401，以硬化第一密封剂401，用以获得最佳保护。虽然确切的固化工艺至少部分取决于所选择的用于第一密封剂401的特定材料，但是在其中选择模制化合物作为第一密封剂401的实施例中，可以通过例如将第一密封剂401加热至在约100℃至约200℃、例如约125℃、持续约60秒至约3000秒、例如约600秒的工艺，来进行固化。另外，引发剂和/或催化剂可以包括在第一密封剂401内，以更好地控制固化工艺。

然而，如本领域普通技术人员将认识到的，以上所描述的固化工艺仅是示例性工艺，并不意味着限制当前实施例。也可以使用其他固化工艺，例如照射或者甚至允许第一密封剂401在环境温度下硬化。可以使用任何合适的固化工艺，并且所有这些工艺完全旨在包括在本文所讨论的实施例的范围内。

图4还示出第一密封剂401的薄化，用以暴露出第二半导体器件201，用以进行进一步处理。可以例如使用机械研磨、化学方法、或者化学机械抛光(CMP)工艺来实施薄化，其中利用化学蚀刻剂和研磨剂来反应并且研磨掉第一密封剂401，从而暴露出第二半导体器件201。这样，第二半导体器件201可以具有也与第一密封剂401共面的平坦表面。在另一个实施例中，可以省略研磨。例如，如果第二半导体器件201在密封之后已经暴露出来，或者如果希望第一密封剂401保持在第二半导体器件201上方，则可以省略研磨。

另外，虽然以上所描述的CMP工艺是作为一个说明性实施例提出的，但是其并非旨在限制这些实施例。可以使用任何其他合适的去除工艺来薄化第一密封剂401。例如，可以使用一系列化学蚀刻。该工艺和任何其他合适的工艺可以用于平坦化第一密封剂401，并且所有这样的工艺完全旨在包括在实施例的范围内。

图5示出了用以暴露出TSV 111的第一衬底103的背面的薄化。在一个实施例中，第一衬底103的第二侧的薄化可以使TSV 111暴露出来。可以通过诸如CMP或者蚀刻的平坦化工艺，来实施第一衬底103的第二侧的薄化。然而，可以实施薄化第一衬底103的第二侧的任何合适的方法。

图6示出了位于第一衬底103的第二侧上方、并且与TSV 111连接的、具有一个或者多个层的再分布结构601的形成。在一个实施例中，可以通过最初形成位于TSV 111上方、并且与TSV 111电连接的第一再分布层603，来形成再分布结构601。在一个实施例中，可以通过最初通过诸如CVD或者溅射的合适的形成工艺形成钛铜合金的晶种层(未显示)，来形成第一再分布层603。然后可以形成光刻胶(也未显示)，以覆盖晶种层，然后可以对光刻胶进行图案化，以暴露出位于第一再分布层603希望所处的位置的晶种层的那些部分。

一旦形成了并且图案化了光刻胶，就可以通过诸如镀敷的沉积工艺，在晶种层上形成诸如铜的导电材料。导电材料可以形成为具有在约1μm和约10μm之间、例如约4μm的厚度。然而，虽然所讨论的材料和方法适合于形成导电材料，但是这些材料仅是示例性的。可以使用诸如AlCu或者Au的任何其他合适的材料、以及诸如CVD或者PVD的任何其他合适的形成工艺，来形成第一再分布层603。

一旦形成了导电材料，就可以通过诸如化学剥离和/或灰化的合适的去除工艺，去除光刻胶。另外，在去除光刻胶之后，可以通过例如使用导电材料作为掩模的合适蚀刻工艺，来去除晶种层的由光刻胶覆盖的那些部分。

一旦形成了第一再分布层603，就可以形成再分布钝化层。在一个实施例中，再分布钝化层可以是聚苯并恶唑(PBO)，尽管可以可替代地使用任何合适的材料，例如聚酰亚胺或者聚酰亚胺衍生物，例如低温固化的聚酰亚胺。可以使用例如旋涂工艺，将再分布钝化层放置成在约5μm和约17μm之间、例如约7μm的厚度，尽管可以使用任何合适的方法和厚度。

一旦形成了再分布钝化层，就可以对再分布钝化层进行图案化，以允许电接触至下面的第一再分布层603。在一个实施例中，可以使用例如光刻掩模和蚀刻工艺，来图案化再分布钝化层。然而，可以使用任何合适的工艺，暴露出下面的第一再分布层603。

在图案化了再分布钝化层之后，如果需要的话，可以形成第一再分布层603和再分布钝化层的附加层，以提供附加的互连选项。特别地，可以使用本文所描述的工艺和材料，来形成任何合适数量的导电层和介电层。所有这样的层完全旨在包括在实施例的范围内。

一旦形成了并且图案化了再分布钝化层，就可以形成第一外部连接器607。在一个实施例中，第一外部连接器607可以是例如具有C4凸块的球栅阵列(BGA)，其包括诸如焊料的共晶材料，尽管可以使用任何合适的材料。在其中第一外部连接器607是焊料凸块的实施例中，可以使用诸如直接球滴工艺的球滴法(ball drop method)来形成第一外部连接器607。在另一个实施例中，可以通过以诸如蒸发、电镀、印刷、焊料转移的任何合适的方法初始形成锡层、然后实施回流以将材料成形为期望的凸块形状，来形成焊料凸块。一旦形成了第一外部连接器607，就可以实施测试，以确保该结构适合于进行进一步处理。

图6另外地示出了第一密封剂401和第一半导体器件101自半导体晶圆100的所剩部分的单个化。在一个实施例中，可以通过使用锯片(未单独示出)来切片穿过第一密封剂401和半导体晶圆100，来实施单个化。然而，如本领域普通技术人员将认识到的，使用锯片进行划片仅是一个说明性实施例，而并非旨在限制。可以使用任何用于实施单个化的方法，例如使用一个或者多个蚀刻。可以使用这些方法和任何其他合适的方法来对结构进行单个化。

图7示出了另一个实施例的俯视图，其中第二密封环701包括第一密封环225和周围的外环703。在本实施例中，可以如以上关于图2A-图2B所描述的那样，来形成第一密封环225。然而，可以使用任何合适的方法和材料。

关于周围的外环703，外环703可以形成为围绕第一密封环225，并且为功能区221提供更多保护。在一些实施例中，外环703可以使用与第一密封环225类似的材料和方法形成，并且可以具有八边形形状。另外，虽然外环703可以形成在多个层级中(类似于第一密封环225)，但是在其他实施例中，外环703可以形成在与第二接合金属211相同的层级，而没有附加层级(例如，没有下面的通孔)。然而，可以使用任何合适的方法、材料、和形状。

图8示出了另一个实施例的俯视图，其中附加倾斜边801添加至第一密封环225。在该实施例中，附加倾斜边801可以形成在第一密封环225的所剩部分的相同层级，并且沿着功能区221的角部提供附加的保护。另外，虽然图8中示出了位于每个角部处的单个的附加倾斜边801，但是诸如2、3、或者4的任何合适数量的附加倾斜边801可以形成在每个角部附近，并且可以使用任何合适的数量。

图9示出了另一个实施例的俯视图，其中第一密封环225不是八边形(如以上关于图1-图8所描述的)，而是正方形或者矩形。在该实施例中，在功能区221的角部的位置处不存在成角度的边，并且第一密封环225总共有四个边。然而，可以使用任何合适数量的边和任何合适的形状。

图10示出了另一个实施例，其中第二半导体器件201以例如面对背配置，接合至第三半导体器件1001。在该实施例中，第二半导体器件201可以如以上关于图2A所描述的那样形成，但是可以进一步包括延伸穿过第二衬底203的第二TSV 1003。在一些实施例中，可以使用与TSV 111类似的方法和材料(以上关于图1和图5所描述的)，来形成第二TSV 1003。然而，可以使用任何合适的方法和材料。

一旦制备了第二半导体器件201，就可以将第二半导体器件201连接至载体晶圆1004，并且可以使用第一密封剂401来密封第二半导体器件201。在一个实施例中，可以使用粘合层(图10中未单独示出)、或者可以接合至载体晶圆1004的其他部件，来连接第二半导体器件201。另外，可以如以上关于图4所描述的(放置第一密封剂401，然后平坦化第一密封剂401，直至暴露出或者重新暴露出第二TSV1003)那样，用第一密封剂401来密封第二半导体器件201。然而，可以使用任何合适的方法和材料。

一旦连接了和密封了第二半导体器件201，就可以在第二半导体器件201和第一密封剂401上方形成第三接合层1005。在一个实施例中，第三接合层1005可以包括第五接合焊盘1007和第三接合金属1009，其可以使用与以上关于图1所描述的第一接合层109、第一接合焊盘107、和第一接合金属113类似的工艺和材料来制成。然而，可以使用任何合适的材料和方法。

一旦形成了第三接合层1005，就可以将第三半导体器件1001接合至第三接合层1005。在一个实施例中，第三半导体器件1001可以具有与第二半导体器件201类似的结构，但是可以具有或者可以不具有不同的设计，以提供与第二半导体器件201协同工作的功能。这样，第三半导体器件1001可以具有第二衬底203、第二金属化层205、第二接合层207、和第二TSV 1003。另外，可以使用例如如以上关于图3所描述的电介质对电介质和金属对金属的接合工艺，将第三半导体器件1001接合至第三接合层1005。然而，可以使用任何合适的器件、结构、和方法。

一旦第三半导体器件1001接合至了第三接合层1005，就可以用第二密封剂1011密封第三半导体器件1001。在一个实施例中，可以如以上关于图4所讨论的那样，来密封第三半导体器件1001。然而，可以使用任何合适的方法和材料。

一旦放置了和平坦化了第二密封剂1011，就可以形成与第三半导体器件1001中的第二TSV 1003电接触的再分布结构601。在一个实施例中，可以如以上关于图6所描述的那样，来形成再分布结构601和第一外部连接器607。然而，可以使用任何合适的方法和材料。

通过将第一密封环225形成为包括第二接合金属211和第二接合金属通孔213，第一密封环225可以连接至第一接合金属113，从而形成从第二半导体器件201延伸至半导体晶圆100的材料的环的连续闭环。这样，形成闭环，这有助于防止接合界面分层，并且防止形成任何裂纹(例如，来自热失配应力)延伸至功能区221中。这种保护也有助于提供坚固的金属对金属(例如，Cu对Cu)接合。这样的改进可以与接合层的其他部分同时形成，并且因此不涉及额外的工艺步骤。

根据一个实施例，一种制造半导体器件的方法，该方法包括：接收第一半导体器件，第一半导体器件包括：功能区；和密封环区，密封环区包括第一密封环；将第一半导体器件接合至半导体晶圆，接合包括：将第一半导体器件的第一电介质接合至半导体晶圆的第二电介质；将功能区内的第一接合焊盘接合至半导体晶圆内的第二接合焊盘；和将第一密封环接合至半导体晶圆内的第一接合金属。在一个实施例中，第一密封环完全围绕功能区。在一个实施例中，第一密封环具有八边形。在一个实施例中，八边形包括沿着功能区的角部定位的第一倾斜边。在一个实施例中，八边形包括沿着功能区的角部定位的第二倾斜边。在一个实施例中，第一密封环具有围绕八边形的第二八边形。在一个实施例中，第一密封环具有正方形。

根据另一个实施例，一种制造半导体器件的方法，该方法包括：接收半导体衬底，该半导体衬底包括功能区和密封环区；制造第一金属化层，第一金属化层包括功能区内的第一部分和密封环区内的第二部分，第一部分与第二部分分离；形成第一接合层，形成第一接合层包括：在功能区内形成第一接合焊盘；和在密封环区内形成第一接合金属，第一接合金属和第一金属化层的第二部分形成第一密封环；以及将第一接合金属接合至半导体晶圆内的第二接合金属。在一个实施例中，形成第一接合层还包括形成第一接合通孔。在一个实施例中，第一接合金属具有第一配置，第二接合金属具有第一配置。在一个实施例中，该方法还包括用密封剂密封半导体衬底。在一个实施例中，该方法还包括在接合之后薄化半导体晶圆，以暴露出贯穿通孔。在一个实施例中，该方法还包括形成与贯穿通孔电连接的第一再分布结构。在一个实施例中，形成第一接合金属将第一接合金属形成为八边形。

在又一个实施例中，一种半导体器件包括：第一半导体管芯，第一半导体管芯包括：有源器件，位于第一半导体管芯的功能区内；第一金属化层，第一金属化层包括：第一部分，电连接至有源器件；和第二部分，形成围绕功能区的密封环的第一部件；第一接合层，第一接合层包括：第一接合焊盘，电连接至第一金属化层的第一部分；第一接合金属，形成围绕功能区的密封环的第二部件；以及第二半导体管芯，第二半导体管芯包括：第二接合焊盘，接合至第一接合焊盘；和第二接合金属，接合至密封环。在一个实施例中，第一接合金属具有八边形。在一个实施例中，半导体器件还包括围绕密封环的第三接合金属。在一个实施例中，第一接合金属具有邻接功能区角部的多个倾斜侧壁。在一个实施例中，半导体器件还包括围绕第一半导体管芯并且位于第二半导体管芯上方的密封剂。在一个实施例中，第一半导体管芯和第二半导体管芯呈集成电路上半导体配置。

前面概述了若干实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解，他们可以容易地使用本公开作为用于设计或修改用于执行与本公开相同或类似的目的和/或实现相同或类似优点的其他工艺和结构的基础。本领域的技术人员还应该意识到，这种等效结构不背离本公开的精神和范围，并且可以进行各种改变、替换和变更而不背离本公开的精神和范围。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：

接收第一半导体器件，所述第一半导体器件包括：

功能区；和

密封环区，所述密封环区包括第一密封环；

将所述第一半导体器件接合至半导体晶圆，所述接合包括：

将所述第一半导体器件的第一电介质接合至所述半导体晶圆的第二电介质；

将所述功能区内的第一接合焊盘接合至所述半导体晶圆内的第二接合焊盘；和

将所述第一密封环接合至所述半导体晶圆内的第一接合金属。

2.根据权利要求1所述的方法，其中，所述第一密封环完全围绕所述功能区。

3.根据权利要求1所述的方法，其中，所述第一密封环具有八边形。

4.根据权利要求3所述的方法，其中，所述八边形包括沿着所述功能区的角部定位的第一倾斜边。

5.根据权利要求4所述的方法，其中，所述八边形包括沿着所述功能区的所述角部定位的第二倾斜边。

6.一种制造半导体器件的方法，所述方法包括：

接收半导体衬底，所述半导体衬底包括功能区和密封环区；

制造第一金属化层，所述第一金属化层包括所述功能区内的第一部分和所述密封环区内的第二部分，所述第一部分与所述第二部分分离；

形成第一接合层，所述形成所述第一接合层包括：

在所述功能区内形成第一接合焊盘；和

在所述密封环区内形成第一接合金属，所述第一接合金属和所述第一金属化层的所述第二部分形成第一密封环；以及

将所述第一接合金属接合至半导体晶圆内的第二接合金属。

7.根据权利要求6所述的方法，其中，所述形成所述第一接合层还包括形成第一接合通孔。

8.根据权利要求6所述的方法，其中，所述第一接合金属具有第一配置，所述第二接合金属具有所述第一配置。

9.根据权利要求6所述的方法，还包括用密封剂密封所述半导体衬底。

10.一种半导体器件，包括：

第一半导体管芯，所述第一半导体管芯包括：

有源器件，位于所述第一半导体管芯的功能区内；

第一金属化层，所述第一金属化层包括：

第一部分，电连接至所述有源器件；和

第二部分，形成围绕所述功能区的密封环的第一部件；

第一接合层，所述第一接合层包括：

第一接合焊盘，电连接至所述第一金属化层的所述第一部分；

第一接合金属，形成围绕所述功能区的所述密封环的第二部件；以及

第二半导体管芯，所述第二半导体管芯包括：

第二接合焊盘，接合至所述第一接合焊盘；和

第二接合金属，接合至所述密封环。