CN119497909A - 用于钨间隙填充的钨表面的处理 - Google Patents

Abstract

提供用于在半导体装置中进行钨间隙填充的方法与设备。方法包含：执行梯度氧化工艺以氧化衬垫层的暴露部分，其中梯度氧化工艺优先氧化衬垫层的悬突部分，悬突部分阻碍或阻挡形成在基板的场区域内的一个或多个特征的顶部开口。方法进一步包含：执行回蚀工艺以去除或减少衬垫层的氧化悬突部分；将衬垫层暴露于化学气相传输（CVT）工艺以去除梯度氧化工艺和回蚀工艺残留的金属氧化物；和执行钨间隙填充工艺以填充或部分填充一个或多个特征。

Description

用于钨间隙填充的钨表面的处理

技术领域

本揭示内容涉及一种用于形成薄膜的方法和设备。更特定而言，本揭示内容涉及用于半导体装置中的钨间隙填充的方法和设备。

背景技术

微电子装置的制造通常涉及复杂的工艺序列，需要在半导体、介电质和导电基板上执行数百个个别的工艺。这些工艺的示例包括氧化、扩散、离子注入、薄膜沉积、清洁、蚀刻、光刻等操作。每个操作都是耗时且昂贵的。

随着微电子装置的关键尺寸不断减小，这些装置在基板上的设计和制造变得越来越复杂。关键尺寸和工艺均匀性的控制变得越来越重要。复杂的多层堆叠涉及对厚度、粗糙度、应力、密度和潜在缺陷等关键尺寸的精确工艺监控。用于形成装置的工艺配方中的多个增量工艺确保维持关键尺寸。然而，每一配方工艺可利用一个或多个处理腔室，这增加了用于在处理系统中形成装置的额外时间并且还提供了形成缺陷的额外机会。因此，每个工艺都增加了完成的微电子装置的总制造成本。

此外，随着这些装置的关键尺寸缩小，过去的制造技术遇到了新的障碍。例如，当准备了衬垫和/或成核层以生长金属间隙填充时，衬垫和/或成核层可能仍然存在于间隙的侧面，导致填充材料在完全填充之前关闭间隙，而导致填充材料中出现接缝。

至少出于前述原因，持续需要改进的制造方法以最小化成本同时维持微电子装置的关键尺寸。

发明内容

本揭示内容涉及一种用于形成薄膜的方法和设备。更特定而言，本揭示内容涉及用于半导体装置中的钨间隙填充的方法和设备。

在一个方面中，提供一种填充基板上的特征的方法。该方法包含：执行梯度氧化工艺以氧化衬垫层的暴露部分，其中梯度氧化工艺优先氧化衬垫层的悬突部分，悬突部分阻碍或阻挡形成在基板的场区域内的一个或多个特征的顶部开口。该方法进一步包含：执行回蚀工艺以去除或减少衬垫层的氧化悬突部分；将衬垫层暴露于化学气相传输（CVT）工艺以去除梯度氧化工艺和回蚀工艺残留的金属氧化物；和执行钨间隙填充工艺以填充或部分填充一个或多个特征。

实施方式可包含下列的一或更多者。衬垫层为含钨层，且金属氧化物为氧化钨。CVT工艺是将氧化钨还原为钨的等离子体工艺。CVT工艺包括将含钨层暴露于包含氢和氧的电感耦合等离子体（ICP）。将含钨层暴露于ICP是在400摄氏度或更低的温度下执行的，并且包括供应处理气体，处理气体包含大于或等于氢气与氧气的总流量的90％的氢气。在不破坏真空下在处理腔室中执行梯度氧化工艺、执行回蚀工艺和将衬垫层暴露于CVT工艺。一个或多个特征包括底表面和至少一个侧壁，并且衬垫层形成在至少一个侧壁和底表面之上。

在另一个方面中，提供一种填充形成在基板上的特征的方法。该方法包括：在基板的表面上沉积一个或多个含钨层。基板包括形成在基板的表面的场区域内的多个特征，多个特征中的每一个特征包括侧壁表面和底表面，并且在多个特征的场区域、侧壁表面和底表面之上形成沉积的一个或多个含钨层。该方法进一步包含：将基板的表面暴露于梯度氧化工艺，其中梯度氧化工艺形成设置在多个特征的场区域之上的含钨层的优先氧化区域。该方法进一步包含：优先蚀刻形成在基板的表面上的沉积的一个或多个含钨层的优先氧化区域。在执行优先蚀刻优先氧化区域的工艺之后，沉积的一个或多个含钨层的第一部分保留在多个特征中的每一个特征的底表面上，并且沉积的一个或多个含钨层的第二部分保留在多个特征中的每一个特征的侧壁表面上。该方法进一步包含：将沉积的一个或多个含钨层的至少第二部分暴露于蚀刻后处理工艺，以将氧化的钨还原为钨并从沉积的一个或多个含钨层的表面去除污染物。该方法进一步包含：用第二钨层填充特征。用第二钨层填充特征的工艺包括：从在侧壁表面上的沉积的一个或多个含钨层的第二部分以及保留在每个特征的底表面上的沉积的一个或多个含钨层的第一部分优先生长第二钨层。

实施方式可包含下列的一或更多者。蚀刻后处理工艺包括电感耦合等离子体。蚀刻后处理工艺进一步包括：将含钨层暴露于H2、O2、Ar或其组合中的一种或多种。蚀刻后处理工艺包括：将含钨层暴露于氢和氧等离子体处理。氢和氧等离子体处理在400摄氏度或更低的温度下进行，并且包括供应处理气体，处理气体包含大于或等于氢气与氧气的总流量的90％的氢气。侧壁表面由选自氧化硅、氮化硅、氮氧化硅或其组合的介电材料限定。在基板的表面之上沉积一个或多个含钨层包括以下步骤：经由物理气相沉积工艺在多个特征之上沉积钨衬垫层；和经由原子层沉积（ALD）工艺在钨衬垫层之上沉积硼-钨成核层。用第二钨层填充特征包括化学气相沉积（CVD）间隙填充工艺。蚀刻后处理工艺包括化学气相传输（CVT）工艺。CVT工艺包括挥发工艺和还原工艺。挥发工艺经由以下反应进行：（I）WO2+2H2O→ WO2(OH)2+H2，还原工艺经由以下反应进行：（II）WO2(OH)2+3H2→W+4H2O。将基板的表面暴露于梯度氧化工艺、优先蚀刻形成在基板的表面上的沉积的一个或多个含钨层的优先氧化区域、以及至少暴露沉积的一个或多个含钨层的第二部分至蚀刻后处理工艺是在设置在群集工具上的第一处理腔室中执行的。

在又一个实施方式中，提供了一种群集工具。该群集工具包括第一处理腔室。第一处理腔室包含：氧源，氧源流体耦接到第一处理腔室的处理区域，其中氧源被配置为将含氧气体输送到处理区域。第一处理腔室包含：第一流量控制阀，第一流量控制阀被配置为控制从氧源提供到处理区域的含氧气体的流量。第一处理腔室进一步包含：氢源，氢源流体耦接到第一处理腔室的处理区域，其中氢源被配置为将含氢气体输送到处理区域。第一处理腔室进一步包含：第二流量控制阀，第二流量控制阀被配置为控制从氢源提供到处理区域的含氢气体的流量。第一处理腔室进一步包含：蚀刻气体源，蚀刻气体源流体耦接到第一处理腔室的处理区域，其中蚀刻气体源被配置为将蚀刻气体输送到处理区域。第一处理腔室进一步包含：第三流量控制阀，第三流量控制阀被配置为控制从蚀刻气体源提供到处理区域的蚀刻气体的流量。第一处理腔室进一步包含：电感耦合等离子体源，电感耦合等离子体源被配置为在处理区域中产生等离子体，其中等离子体包括含氢气体和含氧气体。群集工具进一步包括控制器。控制器被配置以：控制第一流量控制阀，使得一定量的含氧气体提供给设置在第一处理腔室的处理区域中的基板的表面，以通过在第一处理腔室的处理区域中产生等离子体而优先氧化设置在形成在基板中的特征的侧壁与场区域上的一个或多个含钨层。控制器进一步被配置以：控制第三流量控制阀，使得一定量的蚀刻气体提供给基板的表面，以在第一处理腔室中执行优先蚀刻设置在基板中形成的特征的侧壁和场区域上的一个或多个含钨层的优先氧化部分。控制器进一步被配置以：控制第一流量控制阀和第二流量控制阀以将一定量的含氧气体和含氢气体输送到处理区域，以将一个或多个含钨层暴露于蚀刻后处理工艺，蚀刻后处理工艺包括：通过产生包含含氧气体和含氢气体的电感耦合等离子体，来使含钨层暴露于氢和氧等离子体处理工艺。

在另一个方面中，一种非暂态计算机可读取介质，其上存储有指令，当处理器执行指令时，使工艺执行上述设备和/或方法的操作。

附图说明

可参考实施方式获得以上简要概述的多个方面的更特定的描述，以能够详细地了解本揭示内容的上述特征，附图图示说明了其中一些实施方式。然而应注意到，附图仅图示说明本揭示内容的典型实施方式，且因此不应被视为限制本揭示内容的范围，因为本揭示内容可允许其他等效的实施方式。

图1示出了根据本揭示内容的一个或多个实施方式的用于制造半导体装置的方法的流程图。

图2A至2F图示了根据本揭示内容的一个或多个实施方式的制造半导体装置的各个阶段的视图。

图3示出了根据本揭示内容的一个或多个实施方式的多腔室处理工具的一个示例的示意性俯视图。

为了协助了解，已尽可能使用相同的附图标记标定图中共有的相同元件。已思及到，一个实施方式的元件与特征可被有益地并入其他实施方式中而无需进一步叙述。

具体实施方式

在上面的概述和在下面的详细描述及权利要求书和附图中，参考了本揭示内容的特定特征（包括方法操作）。应当理解，本说明书中的揭示内容包括这些特定特征的所有可能组合。例如，在本揭示内容的特定方面或实施方式或特定权利要求的上下文中揭示了特定特征的情况下，该特征通常也可以在可能的范围内与本揭示内容的或本揭示内容中其他特定方面组合使用和/或在这些其他特定方面的上下文中使用。

本文使用的术语“包含”及其等同用词表示任选存在的其他组分、成分、操作等。例如，“包含”（或“包括”）成分A、B和C的物品可以由（即仅包含）成分A、B和C组成，或者可以不仅包含成分A、B和C而是还有一个或多个其他成分。

在本文中提及包括两个或更多个限定的操作的方法时，限定的操作可以以任何顺序或同时执行（除非上下文排除了这种可能性），并且该方法可以包括一个或多个其他操作，这些操作被执行在任何限定的操作之前、两个限定的操作之间或所有限定的操作之后（上下文排除这种可能性的情况除外）。

在较早的节点，更大的尺寸使钨（W）填充成为可能，该钨填充使用成核作用然后进行共形CVD沉积。然而，随着特征的关键尺寸不断缩小，超小特征的顶部很容易悬突，因此膜在场区域或表面均匀生长的保形工艺在填充完成之前关闭或夹断开口，在钨间隙填充中留下空隙。即使没有空隙，中心缝也是保形沉积的典型结果，因为钨间隙填充物从侧壁生长。钨间隙填充也会受到杂质的不利影响。例如，特征中存在的钨衬垫或种晶层表面上存在氟端（F端）杂质。其他杂质如硼、氮和氧化钨也可能对钨间隙填充产生不利影响。实现良好间隙填充的一种方法是通过用成核层（例如，硼-钨成核层）涂覆受污染的钨表面以隐藏损坏。然而，由于成核层中的高硼水平，成核层中硼的存在可能增加电阻率损失。

各种实施方式在具有减小的关键尺寸的特征中提供改进的钨间隙填充。在各种实施方式中，这可以通过执行化学气相传输（CVT）工艺来实现。此CVT工艺通过将氧化钨还原为钨，同时还减少可能存在于钨表面上的杂质（例如硼、氟和氮）来净化或恢复钨表面，以实现良好的间隙填充。此外，各种实施方式可用于重新打开或扩大特征开口，特征开口由于先前沉积层的存在（例如阻挡层、衬垫层和/或黏附层，悬突于特征开口）而具有减小的关键尺寸。

各种实施方式利用氢和氧等离子体处理来恢复钨表面，例如经由化学气相传输降低在回蚀后显示出显著增加的氟水平。通过这种方法，例如通过减少或去除诸如硼、氮和/或氟的污染物来净化钨表面。氢和氧等离子体处理可以包括饱和保形处理，饱和保形处理包括更长的浸泡时间和/或高反应物处理，以证明良好的间隙填充。在各种实施方式中，氢和氧等离子体处理可以在低于400摄氏度的温度下进行。在各种实施方式中，氢和氧等离子体处理包括大于或等于氢和氧总流量的90%的H2%。在等离子体处理工艺中，钨可能被氧化形成挥发性化合物WO2(OH)2，它会立即还原回钨。通过这种机制，可以恢复钨的表面并在不牺牲电阻的情况下实现良好的间隙填充。因此，在一些实施方式中，不仅实现了良好的间隙填充，而且还减少了杂质，因为钨表面通过CVT机制恢复。

图1示出了根据本揭示内容的一个或多个实施方式的用于制造半导体装置的方法100的流程图。方法100可用于用间隙填充金属（例如钨）填充各种特征，例如沟槽或通孔。

在操作110，提供基板。基板可以是如本文所述的装置基板或半导体基板。基板可以包括多个层。基板具有形成于其中的一个或多个特征。一个或多个特征可包括侧壁表面和底表面。侧壁表面可以由介电材料限定，而底表面可以由介电材料或其他材料限定，例如硅化物层、金属硅化物层、半导体层或金属层。

在操作120，在一个或多个特征的表面之上形成衬垫层。衬垫层可以是钨层或含钨层。衬垫层可以形成在一个或多个特征的侧壁表面和底表面之上以及基板的场区域上。衬垫层可以是种晶层和/或黏附层。衬垫层可以是共形层。可以使用任何合适的衬垫沉积工艺来沉积衬垫层。在一个示例中，物理气相沉积（PVD）工艺用于沉积衬垫层。衬垫层可以在场区域中产生悬突部分，悬突部分阻碍或阻挡一个或多个特征的顶部开口。

在操作130，可以在衬垫层之上形成成核层。成核层可用于修复衬垫层中的任何损坏或不连续性。成核层可以是硼-钨成核层或含钨成核层。可以使用任何合适的沉积工艺来沉积成核层。在一些实施方式中，使用原子层沉积（ALD）工艺来沉积成核层。在一个示例中，ALD工艺的一个循环包括硼脉冲/硼净化/钨脉冲/钨净化。ALD工艺可以重复足以沉积目标厚度的成核层的任何数量的循环。在一个例子中，ALD循环重复3到5个循环。成核层也可以有助于在操作120期间由衬垫层形成的悬突部分（如果存在的话）的厚度。

在操作140，衬垫层和成核层（例如，一起是含钨层或第一钨层）暴露于梯度氧化和回蚀工艺。梯度氧化工艺氧化要去除的含钨层的部分，且回蚀工艺选择性地去除氧化的部分。梯度氧化和回蚀工艺可以减小阻碍一个或多个特征的开口的悬突部分的厚度或消除该悬突部分。在场区域之上形成的含钨层的厚度可以比在特征的侧壁表面和底表面之上形成的含钨层的厚度以更大的速率减小。梯度氧化和回蚀工艺可以选择性地减小在特征的侧壁表面之上形成的含钨层的厚度。在侧壁表面之上形成的含钨层的厚度可以比在底表面之上形成的含钨层的厚度以更大的速率减小。含钨层可以从初始厚度减小到减小的厚度。梯度氧化工艺可以选择性地氧化形成在基板的侧壁表面和场区域上的含钨层。梯度氧化工艺可包括将一个或多个含钨层暴露于等离子体氧化工艺以氧化含钨层的部分。回蚀工艺可以包括将含钨层暴露于蚀刻剂工艺以去除含钨层的氧化部分。梯度氧化工艺和回蚀工艺可以是循环工艺。例如，一个循环可以包括梯度氧化工艺以及之后的回蚀工艺。梯度氧化和回蚀工艺可以重复一数量的循环，该数量的循环足以将一个或多个含钨层的厚度从初始厚度减小到目标的减小厚度。例如，梯度氧化和回蚀工艺可以重复二至四个循环，例如两个循环。

在操作150，在操作140的梯度氧化和回蚀工艺之后，将含钨层暴露于蚀刻后处理工艺。在蚀刻后处理工艺期间，含钨层的暴露表面可被氧化以形成氧化钨（例如，WO2）。这种氧化钨会干扰随后执行的钨间隙填充工艺。蚀刻后处理工艺将氧化钨还原为钨。此外，蚀刻后处理工艺处理例如通过减少或去除可能存在于钨表面上的诸如氟、硼和/或氮的污染物来净化或恢复钨表面。蚀刻后处理工艺可以包括化学气相传输（CVT）工艺。CVT工艺可以恢复或净化含钨层的表面以实现良好的间隙填充，同时保持或提高形成的装置的电阻率。在一个示例中，CVT工艺包括挥发工艺和还原工艺。挥发工艺可以经由以下反应（I）进行：

（I）WO2+2H2O→WO2(OH)2+H2

还原工艺可以经由以下反应进行：

（II）WO2(OH)2+3H2→W+4H2O

在一些实施方式中，蚀刻后处理工艺可以包括将含钨层暴露于等离子体处理工艺。在一些实施方式中，等离子体处理工艺可以包括将含钨层暴露于氢和氧等离子体处理。氢和氧等离子体处理可以包括饱和保形处理，饱和保形处理包括更长的浸泡时间和/或高反应物处理，以证明良好的间隙填充。在一些实施方式中，氢和氧等离子体处理在低于400摄氏度的温度下进行。在各种实施方式中，氢和氧等离子体处理包括大于或等于氢和氧总流量的90的H2%。在一些实施方式中，氢和氧等离子体处理是电感耦合等离子体工艺。在替代实施方式中，氢和氧等离子体处理是电容耦合等离子体工艺。在其他实施方式中，氢和氧等离子体在远程等离子体源（RPS）中形成。在其他实施方式中，等离子体在处理腔室内产生（直接等离子体）。

在一些实施方式中，经处理的钨被氧化并形成挥发性化合物WO2(OH)2，挥发性化合物WO2(OH)2立即被还原回钨。通过这种机制，可以恢复钨的表面并在不牺牲电阻的情况下实现良好的间隙填充。因此，不仅实现了良好的间隙填充，而且还减少了杂质，因为通过CVT机制恢复了钨表面。

在操作160，用第二钨层填充一个或多个特征。第二钨层可以是钨间隙填充层。可以使用任何合适的钨沉积工艺来沉积钨间隙填充层。第二钨层可以经由化学气相沉积（CVD）间隙填充工艺来沉积。第二钨层可以部分地或完全地填充一个或多个特征。含钨层的清洁表面允许第二钨层的良好的间隙填充。

参考图2A至2F，提供了处于不同制造阶段的半导体装置的装置结构的一些实施方式的截面图以说明图1的方法。虽然关于方法100描述了图2A至2F，但是应当理解，图2A至2F中所揭示的结构不限于方法100，而是可以作为独立于方法100的结构独立存在。类似地，虽然关于图2A至2F描述了方法100，但应当理解，方法100不限于图2A至2F中揭示的结构，而是可以独立于图2A至2F中揭示的结构。

图2A至2F图示了根据本揭示内容的一个或多个实施方式的制造半导体装置的各个阶段的视图。

图2A示出了根据一些实施方式的在对应于操作110的制造的中间阶段期间半导体装置结构200的截面图。半导体装置结构200包括装置基板210，装置基板210上形成有介电层220。装置基板210可以是或包括体半导体基板、绝缘体上半导体（SOI）基板或类似基板，其可以是受掺杂的（例如，具有p型掺杂剂或n型掺杂剂）或未掺杂的。在一些实施方式中，装置基板210的半导体材料可以包括：单质半导体，例如硅（Si）或锗（Ge）；化合物半导体，包括例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括例如SiGe、GaAsP、AlInAs、GaInAs、GaInP和/或GaInAsP；以上的组合或类似物。装置基板210可以包括附加材料，例如硅化物层、金属硅化物层、金属层、介电层或其组合。

装置基板210可进一步包括集成电路装置（未示出）。正如本领域的普通技术人员将认识到的，诸如晶体管、二极管、电容器、电阻器等等或其组合的多种多样的集成电路装置，可以形成在装置基板210中和/或上，以产生最终半导体装置结构200设计的结构要求和功能要求。

装置基板210具有正面210f（也称为前表面）和与正面210f相对的背面210b（也称为后表面）。介电层220形成于装置基板210的正面210f之上。介电层220可以包括多个层。介电层220包括上表面或场区域220u。在一些实施方式中，介电层220包括氧化硅、氮氧化硅、氮化硅或其组合。在一些实施方式中，介电层220主要由氧化硅组成。应注意，前述描述符（例如氧化硅）不应被解释为揭示任何特定的化学计量比。因此，“氧化硅”及类似物将被本领域技术人员理解为基本上由硅和氧组成的材料，而不揭示任何特定的化学计量比。

介电层220被图案化以形成一个或多个特征222。在一些实施方式中，特征222可以选自沟槽、通孔、孔或其组合。在特定实施方式中，特征222是通孔。在一些实施方式中，特征222从介电层220的场区域220u延伸到装置基板210的正面210f。特征222包括侧壁表面222s和在侧壁表面222s之间延伸的底表面222b。在一些实施方式中，侧壁表面222s是渐缩的（tapered）。侧壁表面222s可由介电层220限定，且底表面可由装置基板210限定。在一些实施方式中，侧壁表面222s可以由介电层220限定并且底表面也可以由介电层220限定。特征222具有从场区域220u到底表面222b的第一深度“D1”和在两个侧壁表面222s之间的宽度“W1”。在一些实施方式中，深度D1在2nm至200nm、3nm至200nm、5nm至100nm、2nm至100nm、或50nm至100nm的范围内。在一些实施方式中，宽度W1在10nm至100nm、10nm至20nm、10nm至50nm、或50nm至100nm的范围内。在一些实施方式中，特征222具有在1至20、5至20、10至20、或15至20范围内的深宽比（D/W）。

图2B示出了根据一些实施方式的在对应于操作120的制造的中间阶段期间半导体装置结构200的截面图。在操作120，在特征222的表面之上形成衬垫层，例如衬垫层230。衬垫层230可以用作阻挡层和/或黏附层。衬垫层230可以是钨衬垫层。衬垫层230可以通过ALD工艺或PVD工艺232形成。衬垫层230可以形成在特征222的侧壁表面222s和底表面222b之上以及介电层220的场区域220u上。衬垫层230可以是共形层。衬垫层230的初始厚度可以在约1埃到约100埃的范围内，例如，在约20埃到约50埃的范围内。在一些实施方式中，衬垫层230可以沿着例如侧壁表面222s和/或底表面222b是不连续的。可以使用任何合适的钨沉积工艺来沉积衬垫层230。在一个示例中，使用PVD工艺沉积衬垫层230。衬垫层230可以在场区域220u中产生悬突部分234，悬突部分234阻碍或阻挡特征222的顶部开口。如图2B所示，悬突部分234将顶部开口的宽度从W1减小到W2。

图2C示出了根据一些实施方式的在对应于操作130的制造的中间阶段期间半导体装置结构200的截面图。在操作130，在特征222的表面之上，例如在衬垫层230的表面之上，形成成核层，例如成核层240。成核层240可以用作随后沉积钨间隙填充材料的种晶层。此外，在先前沉积的衬垫层230不连续（例如沿着侧壁表面222s不连续）的一些实施方式中，成核层240可以修复衬垫层230的不连续部分。成核层240可以是含钨层，例如硼-钨成核层。成核层240可以是共形层。可以使用任何合适的成核层沉积工艺242来沉积成核层240。在一些实施方式中，使用ALD工艺沉积成核层240。在其他实施方式中，可以使用PVD工艺。在替代实施方式中，可以使用低温和低压CVD工艺。如图2C所示，衬垫层230和成核层240可以单独或一起称为含钨层246。

在一些实施方式中，形成成核层240包括暴露半导体装置结构200至第一前驱物气体流率的含钨前驱物气体。在一些实施方式中，形成成核层240包括将半导体装置结构200暴露于还原剂。在一些实施方式中，还原剂包括硼并且以还原剂流率被引入处理区域。在一些实施方式中，含钨前驱物气体和还原剂以该还原剂流率循环交替，以在特征222内在半导体装置结构200之上形成成核层240。在一些实施方式中，还原剂和含钨前驱物气体循环交替，以还原剂或含钨前驱物气体开始，且以相同的起始气体结束或以不同于起始气体的气体结束。在一些实施方式中，还原剂或含钨前驱物气体循环交替，以含钨前驱物气体开始且以还原剂结束。

在一些实施方式中，成核层240使用ALD工艺沉积。ALD工艺包括交替地将特征222暴露于含钨前驱物和将特征222暴露于还原剂的重复循环。在一些实施方式中，处理区域在交替暴露之间被净化。在一些实施方式中，处理区域被连续净化。合适的含钨前驱物的实例包括卤化钨，例如六氟化钨（WF₆）、六氯化钨（WCl₆）或其组合。在一些实施方式中，含钨前驱物包括WF₆，并且还原剂包括含硼试剂，例如B₂H₆。在一些实施方式中，含钨前驱物包括有机金属前驱物和/或无氟前驱物，例如，MDNOW（甲基环戊二烯基-二羰基亚硝酰基-钨）、EDNOW（乙基环戊二烯基-二羰基亚硝酰基-钨）、六羰基钨（W(CO)₆）、或其组合。

在一些实施方式中，在成核层沉积工艺242期间，处理区域保持在小于约120Torr的压力下，例如在约900mTorr至约120Torr的范围内，在约1Torr至约100Torr的范围内，或者例如，在从约1Torr和约50Torr的范围内。将基板400暴露于含钨前驱物包括使含钨前驱物以约100sccm或更小的流率流入处理区域，例如在约10sccm至约60sccm的范围内，或在约20 sccm到约80 sccm的范围内。将半导体装置结构200暴露于还原剂包括使还原剂以约200sccm至约1000sccm的流率流入处理区域，例如约300sccm与约750sccm之间。应当注意，本文所述的各种沉积和处理工艺的流率是针对被配置为处理300mm直径基板的处理系统。适当的缩放可以用于被配置为处理不同尺寸的基板的处理系统。

在一些实施方式中，含钨前驱物和还原剂各自流入处理区域持续约0.1秒至约10秒范围内的持续时间，例如约0.5秒至约5秒范围内的持续时间。在交替暴露之间可通过使诸如氩气（Ar）或氢气的净化气体流入处理区域持续约0.1秒至约10秒范围内的持续时间来净化处理区域，持续时间例如在从约0.5秒到约5秒的范围内。通常，成核工艺的重复循环一直持续到成核层240的厚度在约10埃至约200埃的范围内，例如在约10埃至约150埃的范围内，或在约20埃至约150埃的范围内。在一个例子中，ALD循环重复3到5个循环。成核层240沿着特征222的侧壁表面222s和或底表面222b设置，例如在衬垫层230之上。成核层240也可以有助于在操作120期间由衬垫层形成的悬突部分234的厚度。

图2D示出了根据一些实施方式的在对应于操作140的制造的中间阶段期间半导体装置结构200的截面图。在操作140，半导体装置结构200暴露于梯度氧化和回蚀工艺252。梯度氧化工艺氧化衬垫层230和成核层240（如果存在的话）的暴露部分以被去除，并且回蚀工艺选择性地去除氧化部分。梯度氧化工艺可以优先氧化悬突部分234，悬突部分234阻碍或阻塞特征222的开口。梯度氧化和回蚀工艺252可以减小阻碍特征222的开口的悬突部分234的厚度或消除该悬突部分234。在场区域220u之上形成的层的厚度可以比在侧壁表面222s和/或底表面222b之上形成的层的厚度以更大的速率减小。梯度氧化和回蚀工艺252可以选择性地减小在基板的侧壁表面222s之上形成的层的厚度。在侧壁表面222s之上形成的层的厚度可以以比在底表面222b之上形成的层的厚度以更大的速率减小。含钨层246可以从初始厚度减小到减小的厚度。梯度氧化工艺可以选择性地氧化形成在介电层220的侧壁表面222s和场区域220u上的层。梯度氧化工艺可以包括将含钨层246暴露于等离子体氧化工艺以选择性地氧化层的部分。在一些实施方式中，梯度氧化工艺还包括在等离子体氧化工艺之前执行的等离子体还原工艺。回蚀工艺可以包括将层暴露于蚀刻剂工艺以选择性地去除含钨层246的氧化部分。梯度氧化工艺和回蚀工艺可以是循环工艺。例如，一个循环可以包括梯度氧化工艺以及之后的回蚀工艺。梯度氧化和回蚀工艺可以重复一数量的循环，该数量的循环足以将层的厚度从初始厚度减小到目标的减小厚度。例如，梯度氧化和回蚀工艺可以重复二至四个循环，例如两个循环。

在一些实施方式中，梯度氧化工艺包括使用O2电感耦合等离子体（ICP），该O2 ICP包括有限的气流以在暴露的金属层（例如钨层）上产生氧缺乏反应模式。O2 ICP提供具有高离子/自由基比的低功率O2等离子体，其增强场氧化并在到达底表面222b之上的含钨层246之前杀死反应性物种。在此模式中，场区域220u被氧化或被更重度地氧化，这允许优先蚀刻被氧化的区域，使得沿着特征222的侧壁表面222s和底表面222b留下钨层。因此，在随后的操作160中执行的钨间隙填充工艺中，通过执行梯度氧化和氧化金属去除顺序而形成优质的底部种晶和侧壁种晶，使得然后可以在底部种晶层和侧壁种晶层上执行间隙填充工艺。侧壁表面222s和底表面222b上的剩余层也用作工艺过程中存在的任何底层结构的保护层。

在一些实施方式中，梯度氧化工艺和回蚀（例如，氧化物去除工艺）可以在两个处理腔室中进行。在其他实施方式中，梯度氧化和回蚀工艺252可以在同一腔室中执行，例如ICP反应器，这使得具有高晶片处理量优势的多循环能力成为可能。此外，梯度氧化和回蚀工艺252可以通过去除场金属同时沿侧壁表面222s和特征222的底表面222b保持形成金属种晶，来克服后续金属间隙填充期间的接缝和空隙的挑战。因此，可以实现无缝钨间隙填充。

在一些实施方式中，梯度氧化工艺包括还原工艺，以及随后的氧化工艺。在一些实施方式中，梯度氧化工艺包括氧化工艺而没有还原工艺。还原工艺包括将基板暴露于还原气体，例如氢气。氧化工艺包括将基板暴露于氧化气体，例如氧气。在一些实施方式中，在还原工艺期间，处理区域保持在小于约120mTorr的压力下，例如在约50mTorr至约110mTorr的范围内，在约60mTorr至约100mTorr的范围内，或者例如，在从约70mTorr到约90mTorr的范围内。将半导体装置结构200暴露于还原气体包括使还原气体以约200sccm或更小的流率流入处理区域，例如在从约100sccm到约170sccm的范围内，或者在从约120sccm至约80sccm的范围内。将半导体装置结构200暴露于还原剂可进一步包括使载气（例如惰性气体如氩）以约300sccm或更小的流率流入处理区域，例如在约100sccm至约200sccm的范围内，或在约120sccm至约150sccm的范围内。在还原工艺期间，半导体装置结构200的温度可以保持在约450摄氏度或更低，例如在约200摄氏度至约450摄氏度的范围内，在约250摄氏度至约400摄氏度的范围内，或者例如在从约300摄氏度到约350摄氏度的范围内。在还原工艺期间，可以使用2000瓦或更小的ICP等离子体功率，例如在约500瓦至1500瓦的范围内，或例如在约850瓦至约1000瓦的范围内。还原工艺可进行60秒或更短的时间段，例如在约10秒至约40秒的范围内，或例如在约10秒至约30秒的范围内。

在一些实施方式中，在氧化工艺期间，处理区域保持在小于约10mTorr的压力下，例如在约1mTorr至约5mTorr的范围内，或例如在约1mTorr至约2mTorr的范围内。将半导体装置结构200暴露于氧化气体包括使氧化气体以约20sccm或更小的流率流入处理区域，例如在从约1sccm到约10sccm的范围内，或者在从约1sccm至约5sccm的范围内。将半导体装置结构200暴露于还原剂可进一步包括使载气（例如惰性气体如氩）以约100sccm或更小的流率流入处理区域，例如在约50sccm至约100sccm的范围内，或在约50sccm至约100sccm的范围内。在氧化工艺期间，半导体装置结构200的温度可以保持在约450摄氏度或更低，例如在约200摄氏度至约450摄氏度的范围内，在约250摄氏度至约400摄氏度的范围内，或者例如在从约300摄氏度到约350摄氏度的范围内。在氧化工艺期间，ICP等离子体功率为300瓦或更小，例如在约100瓦至300瓦的范围内，或例如在约180瓦至约210瓦的范围内。氧化工艺可进行60秒或更短的时间段，例如在约10秒至约40秒的范围内，或例如在约12秒至约30秒的范围内。

在一些实施方式中，执行还原工艺的处理条件为在约70 mTorr至约90 mTorr范围的压力、约900瓦至约1200瓦范围的ICP功率，进入处理区域的氩气流率在约250 sccm至约300 sccm范围内，进入处理区域的氢气流率在约200 sccm至约250 sccm范围内，温度在约300摄氏度至约400摄氏度范围内，持续约15秒至约30秒的时间段。

在一些实施方式中，执行氧化工艺的处理条件为在约2 mTorr至约7 mTorr范围的压力、约210瓦至约350瓦范围的ICP功率，进入处理区域的氩气流率在约900 sccm至约1000sccm范围内，进入处理区域的氧气流率在约5 sccm至约10 sccm范围内，温度在约300摄氏度至约400摄氏度范围内，持续约90秒至约180秒的时间段。

在一些实施方式中，回蚀工艺包括使蚀刻气体和可选的惰性气体流入处理区域。蚀刻气体可包括Cl2、WF6、WOCl4、WCl5、WCl6或其组合。在特定实施方式中，蚀刻气体是WF6。在一些实施方式中，执行回蚀工艺的处理条件为在约5 mTorr至约20 mTorr范围的压力、约300瓦至约400瓦范围的ICP功率，进入处理区域的氩气流率在约450 sccm至约500 sccm范围内，进入处理区域的WF6气体流率在约5 sccm至约10 sccm范围内，温度在约300摄氏度至约400摄氏度范围内，持续约15秒至约30秒的时间段。

可以重复操作140的梯度氧化工艺和回蚀工艺直到含钨层246（例如衬垫层230和成核层240）的厚度被减小，如图2E所示，或从介电层220的场区域220u中完全去除。

图2E示出了根据一些实施方式的在对应于操作150的制造的中间阶段期间半导体装置结构200的截面图。在操作150，半导体装置结构200暴露于蚀刻后处理工艺262。

在蚀刻后处理工艺262期间，含钨层246的暴露表面可被氧化以形成金属氧化物，例如氧化钨（例如，WO2）。这种氧化钨会干扰随后在操作160中执行的钨间隙填充工艺。蚀刻后处理工艺262可以将此氧化钨还原成钨。此外，蚀刻后处理工艺262可以例如通过减少可能存在于含钨层246的表面上的氟、硼和/或氮污染物264来净化或恢复钨表面。蚀刻后处理工艺262可以包括化学气相传输（CVT）工艺。CVT工艺可以恢复或净化含钨层246的表面以实现良好的间隙填充，同时保持或提高形成的装置的电阻率。在一些实施方式中，CVT工艺包括挥发工艺和还原工艺。挥发工艺可以经由以下反应（I）进行：

（I） WO2+2H2O→WO2(OH)2+H2

还原工艺可以经由以下反应进行：

（II） WO2(OH)2+3H2→W+4H2O

在一些实施方式中，蚀刻后处理工艺262可以包括将含钨层246暴露于等离子体处理工艺。在一些实施方式中，等离子体处理工艺是电感耦合等离子体工艺。在一些实施方式中，等离子体处理工艺是电容耦合等离子体工艺。在一些实施方式中，等离子体处理工艺在远程等离子体源（RPS）中形成。在一些实施方式中，等离子体处理工艺在处理区域内产生（例如，直接等离子体）。在一些实施方式中，等离子体处理工艺可以包括将含钨层246暴露于包括含氢气体和含氧气体的ICP。在一些实施方式中，等离子体处理工艺可以包括将含钨层246暴露于等离子体，该等离子体包括H2、O2、Ar或其组合中的一种或多种。在一些实施方式中，等离子体处理工艺可以包括将含钨层暴露于氢和氧等离子体处理。氢和氧等离子体处理可以包括饱和保形处理，饱和保形处理包括更长的浸泡时间和/或高反应物处理，以在操作160中提供良好的间隙填充。

在一些实施方式中，等离子体处理工艺在400摄氏度或更低的温度下执行。在一些实施方式中，等离子体处理工艺包括供应包含大于或等于氢气和氧气的总流量的90%的H2%的处理气体。

在一些实施方式中，在蚀刻后处理工艺262期间，处理区域保持在小于约120mTorr的压力下，例如在约50mTorr至约110mTorr的范围内，在约60mTorr至约100mTorr的范围内，或者例如，在从约70mTorr到约90mTorr的范围内。在一些实施方式中，蚀刻后处理工艺262包括使氢气以约300sccm或更小的流率流入处理区域，例如在约100sccm至约250sccm的范围内，或从约150 sccm至约200 sccm的范围内。在一些实施方式中，蚀刻后处理工艺262进一步包括使氧气以约30sccm或更小的流率流入处理区域，例如在从约10sccm到约25sccm的范围内，或者在从约15 sccm至约20 sccm的范围内。在蚀刻后处理工艺262期间，半导体装置结构200的温度可以保持在约400摄氏度或更低的范围内，例如在约200摄氏度至约400摄氏度的范围内，或在约250摄氏度至约400摄氏度的范围内，或者例如在从约300摄氏度到约350摄氏度的范围内。在蚀刻后处理工艺262期间，ICP等离子体功率为2000瓦或更小，例如在约500瓦至1500瓦的范围内，或例如在约850瓦至约1000瓦的范围内。蚀刻后处理工艺262可进行60秒或更短的时间段，例如在约10秒至约40秒的范围内，或例如在约15秒至约30秒的范围内。

在蚀刻后处理工艺262期间，钨被氧化并形成挥发性化合物WO2(OH)2，其立即还原回钨。此外，可以去除诸如氟、氮和/或硼的表面污染物。通过这些机制，可以恢复钨的表面并在不牺牲电阻的情况下实现良好的间隙填充。因此，不仅实现了良好的间隙填充，而且还减少了杂质，因为通过CVT机制恢复了钨表面。

在其他实施方式中，蚀刻后处理工艺262包括热处理工艺。热处理工艺可以包括将半导体装置结构200暴露于包括H2和H2O的气体。

在一些实施方式中，操作150的蚀刻后处理工艺在与操作140的梯度氧化和回蚀相同的处理腔室中执行而不破坏真空。

图2F示出了根据一些实施方式的在对应于操作160的制造的中间阶段期间半导体装置结构200的截面图。在操作160，钨间隙填充材料274可选地经由钨间隙填充工艺272至少部分地沉积到特征222中。

在一些实施方式中，钨间隙填充材料274是使用化学气相沉积（CVD）工艺形成的，该CVD工艺包括将含钨前驱物气体和还原剂同时流入（共流）到处理区域中并暴露半导体装置结构200。用于钨间隙填充CVD工艺的含钨前驱物和还原剂可以包括本文所述的含钨前驱物和还原剂的任何组合。在一些实施方式中，含钨前驱物包括WF₆，并且还原剂包括氢气。在一些实施方式中，钨间隙填充材料274部分地填充特征222。

在一些实施方式中，含钨前驱物以约10 sccm至约1200 sccm、或大于约50 sccm、或小于约1000 sccm、或范围为约100 sccm至约900 sccm的流率流入处理区域。还原剂以大于约500 sccm，例如大于约750 sccm，大于约1000 sccm，或在约500 sccm至约10000 sccm的范围内，例如在范围从约1000sccm到大约9000sccm，或者在从约1000sccm到约8000sccm的范围内的流率流入处理区域。

在一些实施方式中，选择钨间隙填充CVD工艺条件以提供与常规钨CVD工艺相比具有相对低残余膜应力的钨特征。例如，在一些实施方式中，钨间隙填充CVD工艺包括将基板加热到约250℃或更高的温度，例如约300℃或更高，或在约250℃至约500℃的范围内，或在约300℃至约500℃的范围内。在CVD工艺期间，处理区域的压力可保持在小于约500Torr、小于约600Torr、小于约500Torr、小于约400Torr或在约1Torr至约500Torr的范围内，例如在约1Torr至约450Torr的范围内，或在约1Torr至约400Torr的范围内，或例如在约1Torr至约300Torr的范围内。

在另一个实施方式中，钨间隙填充材料274在操作160使用原子层沉积（ALD）工艺沉积。钨间隙填充ALD工艺包括将半导体装置结构200交替暴露于含钨前驱物气体和还原剂并在交替暴露之间净化处理区域的重复循环。

含钨前驱物和还原剂各自流入处理区域持续约0.1秒与约10秒之间的持续时间，例如约0.5秒与约5秒之间的持续时间。在交替暴露之间可通过使惰性净化气体（诸如氩气（Ar））或氢气流入处理区域持续约0.1秒至约10秒范围内的持续时间来净化处理区域，持续时间例如在从约0.5秒到约5秒的范围内。

在其他实施方式中，使用脉冲CVD方法沉积钨间隙填充材料274，该脉冲CVD方法包括将半导体装置结构200交替暴露于含钨前驱物气体和还原气体而不净化处理区域的重复循环。用于钨间隙填充脉冲CVD方法的处理条件可以与上述用于钨间隙填充ALD工艺的那些相同、实质相同或在相同范围内。

在一些实施方式中，如图2F所示，衬垫层230、成核层240和钨间隙填充材料274是单体的并且它们之间没有界面。钨间隙填充材料274、衬垫层230和成核层240一起形成含钨层。

在典型的半导体制造方案中，化学机械抛光（CMP）工艺可以用于在沉积钨间隙填充材料274到特征222中之后，从半导体装置结构200的场区域220u去除钨材料的覆层（overburden）（以及设置在其下方的阻挡层）。

可根据本文提供的教示内容进行适当修改的处理系统的示例包括集成处理系统或可从位于美国加利福尼亚州圣克拉拉的应用材料公司购买的其他合适的处理系统。预期其他处理系统（包括来自其他制造商的那些）可以适用于受益于本文描述的方面。图3示出了根据本揭示内容的实施方式的示例多腔室处理系统300或群集工具的示意性俯视图，其可用于完成PVD金属的梯度氧化和蚀刻，以及随后的蚀刻后处理工艺。如图3所示，多个处理腔室302耦接到第一移送腔室304。第一移送腔室304也耦接到第一对直通腔室306。第一移送腔室304具有居中设置的移送机器人（未示出），用于在直通腔室306和处理腔室302之间移送基板。直通腔室306耦接到第二移送腔室310，第二移送腔室310耦接到被配置以执行预清洁工艺的处理腔室314和被配置以执行外延（或替代地，执行PVD沉积）工艺的处理腔室316。第二移送腔室310具有居中设置的移送机器人（未显示），用于在一组装载锁定腔室312与处理腔室314或处理腔室316之间传送基板。工厂界面320通过装载锁定腔室312连接到第二移送腔室310。工厂界面320在与装载锁定腔室312相对的侧上耦接到一个或多个舱330。舱330通常是可从无尘室存取的前开式晶片传送盒（FOUP）。

在各种操作之前，首先可以将基板转移到处理腔室314，在处理腔室314中执行预清洁工艺以从基板的晶体管的源极/漏极区域的暴露表面去除污染物，例如碳或氧化物污染物。

然后将基板转移到一个或多个处理腔室302。在一些实施方式中，处理腔室302可以在基板中蚀刻通孔或沟槽。在一些实施方式中，基板被提供到蚀刻腔室以执行沟槽形成工艺，该蚀刻腔室不是包含处理腔室314、316和一个或多个处理腔室302的处理系统的一部分。在其他操作中，基板具有形成在其中的沟槽。一旦在介电材料中形成沟槽，就将基板转移到处理腔室314以进行清洁。

然后将基板转移到处理腔室316和/或处理腔室302中的至少一个，其中执行操作。例如，基板被转移到处理腔室302中的至少一个，在处理腔室302中执行金属沉积操作以形成种晶层。可以在任何合适的腔室中沉积金属，例如PVD、原子层沉积（ALD）、外延（EPI）或其他合适的腔室。

可将基板转移到处理腔室302中的一者，可在其中执行梯度氧化操作。梯度氧化可以在电感耦合等离子体（ICP）反应器或其他合适的等离子体处理腔室中进行。梯度氧化操作被配置为氧化形成在基板上的金属层的不需要的部分。

可将基板转移到处理腔室302中的一者，在其中执行蚀刻操作以选择性地移除沉积金属层的氧化部分。例如，蚀刻操作可以在蚀刻腔室中进行。或者，可以在执行梯度氧化的ICP反应器中执行蚀刻操作。

在蚀刻操作之后，可将基板转移到处理腔室302中的一个，在其中执行蚀刻后处理工艺以将氧化钨还原为钨并可选地从钨表面去除污染物。例如，可以在执行梯度氧化和回蚀的ICP反应器中执行蚀刻后处理工艺。蚀刻后处理工艺可以是CVT工艺，例如，如本文所述的氢和氧处理工艺。

在蚀刻后处理工艺之后，一部分沉积金属层（例如，种晶材料）将沿特征或沟槽的侧壁表面和底表面保留。然后可以将基板转移到处理腔室302或316之一，在其中执行间隙填充操作。间隙填充操作可以在CVD、ALD或其他合适的腔室中进行。例如，处理腔室302或316可以沉积诸如钨的金属或其他合适材料，该金属或其他合适材料从沟槽或特征的底部的种晶层生长以用于形成微电子装置的一部分。

系统控制器380耦接到处理系统300以用于控制处理系统300或其部件。例如，系统控制器380可以使用处理系统300的处理腔室302、304、306、310、312、314、316、320、330的直接控制，或通过控制与处理腔室302、304、306、310、312、314、316、320、330、360相关联的控制器来控制处理系统300的操作。在操作中，系统控制器380使得能够从各个腔室收集数据和反馈以协调处理系统300的性能。

系统控制器380通常包括中央处理单元（CPU） 382、存储器384和支持电路386。CPU382可以是可以在工业环境中使用的任何形式的通用处理器中的一种。存储器384、非暂态计算机可读取介质或机器可读取储存介质可由CPU 382存取，并可为一或更多种存储器，诸如随机存取存储器（RAM）、只读存储器（ROM）、软盘、硬盘、或位于本地或远端的任何其他形式的数字储存器。支持电路386耦接至CPU 382，并可包含高速缓存、时钟电路、输入/输出子系统、电源供应器、以及类似者。通常可以在CPU 382的控制下通过执行存储在存储器384（或特定处理腔室的存储器）中的计算机指令代码（例如计算机程序产品或软件例程），来实现本公开内容揭示的各种实施方式。换言之，计算机程序产品有形地体现在存储器384（或非暂态计算机可读取介质或机器可读取储存装置）上。当CPU 382执行计算机指令代码时，CPU 382根据各种实施方式控制腔室执行操作。

系统控制器380被配置为执行诸如存储在存储器384中的方法100的方法。

在一些实施方式中，第一处理腔室302包含：氧源332，氧源332流体耦接到第一处理腔室302的处理区域340，其中氧源332被配置为将含氧气体输送到处理区域340。第一处理腔室302可进一步包含：第一流量控制阀333，第一流量控制阀333被配置为控制从氧源332提供到处理区域340的含氧气体的流量。在一些实施方式中，第一处理腔室302进一步包含：氢源334，氢源334流体耦接到第一处理腔室302的处理区域340，其中氢源334被配置为将含氢气体输送到处理区域340。第一处理腔室302可进一步包含：第二流量控制阀335，第二流量控制阀335被配置为控制从氢源334提供到处理区域340的含氢气体的流量。第一处理腔室302可进一步包含：蚀刻气体源336，蚀刻气体源336流体耦接到第一处理腔室302的处理区域340，其中蚀刻气体源336被配置为将蚀刻气体输送到处理区域340。第一处理腔室302可进一步包含：第三流量控制阀337，第三流量控制阀337被配置为控制从蚀刻气体源336提供到处理区域340的蚀刻气体的流量。第一处理腔室302可进一步包含：电感耦合等离子体源338，电感耦合等离子体源338被配置为在处理区域340中产生等离子体，其中等离子体包括含氢气体和含氧气体。

在一些实施方式中，系统控制器380被配置以控制第一流量控制阀333，使得一定量的含氧气体提供给设置在第一处理腔室302的处理区域340中的基板的表面，以通过在第一处理腔室302的处理区域340中产生等离子体而优先氧化设置在形成在基板中的特征的侧壁与场区域上的一个或多个含钨层；控制第三流量控制阀337，使得一定量的蚀刻气体提供给基板的表面，以在第一处理腔室302中执行优先蚀刻设置在基板中形成的特征的侧壁和场区域上的一个或多个含钨层的优先氧化部分；和控制第一流量控制阀333和第二流量控制阀335以将一定量的含氧气体和含氢气体输送到处理区域340，以将一个或多个含钨层暴露于蚀刻后处理工艺，蚀刻后处理工艺包括：通过产生包含含氧气体和含氢气体的电感耦合等离子体，来使含钨层暴露于氢和氧等离子体处理工艺。

在一些实施方式中，比较用本文所述的氧化/回蚀/蚀刻后处理所处理的钨表面上的杂质水平的XPS分析表明，氟百分比从回蚀后的4.1%减少到蚀刻后处理后的0.3%，氮百分比从回蚀后的8.0%降至蚀刻后处理后的0.9%，并且硼百分比从回蚀后的0.8%降至蚀刻后处理后的0.4%。

本揭示内容的先前描述的实施方式具有许多优点，包括方法利用电感耦合等离子体（ICP）O₂等离子体，其包括在基板上形成的特征（例如，沟槽或通孔）内的扩散限制气流以产生氧缺乏反应。在一些实施方式中，ICP O₂等离子体（一种具有高离子/自由基比的低弱能量O₂等离子体）的使用被创建，以增强场区域中的氧化并在到达沟槽结构或间隙的底部之前耗尽反应性氧物种。这在特征中提供了良好的选择性（>7），并且实现了顶场金属去除，同时种晶材料保留在特征的侧壁表面和底表面上以用于金属间隙填充。方法实现了具有高晶片处理量的多循环能力。这些方法通过去除场金属同时在间隙或沟槽的底部保留种晶金属，来克服金属间隙填充期间的接缝和空隙的挑战。此外，蚀刻后处理工艺从含钨层的表面去除诸如氟、硼和/或氮的污染物，同时将氧化钨还原为钨。以此方式，可以执行无缝的自下而上的金属间隙填充。然而，本揭示内容并不要求所有的有利特征和所有优点都需要结合到本揭示内容的每个实施方式中。

虽然前述内容关于本揭示内容的实施方式，但可设计本揭示内容的其他与进一步的实施方式而不脱离本揭示内容的基本范围，且本揭示内容的范围由下列权利要求书确定。

Claims (20)

1.一种填充基板上的特征的方法，所述方法包括：

执行梯度氧化工艺以氧化衬垫层的暴露部分，其中所述梯度氧化工艺优先氧化所述衬垫层的悬突部分，所述悬突部分阻碍或阻挡形成在基板的场区域内的一个或多个特征的顶部开口；

执行回蚀工艺以去除或减少所述衬垫层的所述氧化悬突部分；

将所述衬垫层暴露于化学气相传输（CVT）工艺以去除所述梯度氧化工艺和所述回蚀工艺残留的金属氧化物；和

执行钨间隙填充工艺以填充或部分填充所述一个或多个特征。

2.如权利要求1所述的方法，其中所述衬垫层为含钨层，且所述金属氧化物为氧化钨。

3.如权利要求2所述的方法，其中所述CVT工艺是将所述氧化钨还原为钨的等离子体工艺。

4.如权利要求2所述的方法，其中所述CVT工艺包括将所述含钨层暴露于包含氢和氧的电感耦合等离子体（ICP）。

5.如权利要求4所述的方法，其中将所述含钨层暴露于ICP是在400摄氏度或更低的温度下执行的，并且包括供应处理气体，所述处理气体包含大于或等于氢气与氧气的总流量的90％的氢气。

6.如权利要求5所述的方法，其中在不破坏真空下在处理腔室中执行所述梯度氧化工艺、执行所述回蚀工艺和将所述衬垫层暴露于所述CVT工艺。

7.如权利要求6所述的方法，其中所述一个或多个特征包括底表面和至少一个侧壁，并且所述衬垫层形成在所述至少一个侧壁和所述底表面之上。

8.一种填充形成在基板上的特征的方法，所述方法包括：

在基板的表面之上沉积一个或多个含钨层，其中

所述基板包括形成在所述基板的所述表面的场区域内的多个特征，

所述多个特征中的每一个特征包括侧壁表面和底表面，并且

在所述多个特征的所述场区域、侧壁表面和底表面之上形成沉积的一个或多个含钨层；

将所述基板的所述表面暴露于梯度氧化工艺，其中所述梯度氧化工艺形成设置在所述多个特征的所述场区域之上的所述含钨层的优先氧化区域；

优先蚀刻形成在所述基板的所述表面上的所述沉积的一个或多个含钨层的所述优先氧化区域，其中在执行优先蚀刻所述优先氧化区域的工艺之后，所述沉积的一个或多个含钨层的第一部分保留在所述多个特征中的每一个特征的所述底表面上，并且所述沉积的一个或多个含钨层的第二部分保留在所述多个特征中的每一个特征的所述侧壁表面上；

将所述沉积的一个或多个含钨层的至少所述第二部分暴露于蚀刻后处理工艺，以将氧化的钨还原为钨并从所述沉积的一个或多个含钨层的表面去除污染物；和

用第二钨层填充所述特征，其中用所述第二钨层填充所述特征的工艺包括：从在所述侧壁表面上的所述沉积的一个或多个含钨层的所述第二部分以及保留在每个所述特征的所述底表面上的所述沉积的一个或多个含钨层的所述第一部分优先生长所述第二钨层。

9.如权利要求8所述的方法，其中所述蚀刻后处理工艺包括电感耦合等离子体。

10.如权利要求9所述的方法，其中所述蚀刻后处理工艺进一步包括：将所述含钨层暴露于H2、O2、Ar或其组合中的一种或多种。

11.如权利要求9所述的方法，其中所述蚀刻后处理工艺包括：将所述含钨层暴露于氢和氧等离子体处理。

12.如权利要求11所述的方法，其中所述氢和氧等离子体处理在400摄氏度或更低的温度下进行，并且包括供应处理气体，所述处理气体包含大于或等于氢气与氧气的总流量的90％的氢气。

13.如权利要求12所述的方法，其中所述侧壁表面由选自氧化硅、氮化硅、氮氧化硅或其组合的介电材料限定。

14.如权利要求13所述的方法，其中在所述基板的所述表面之上沉积所述一个或多个含钨层包括：

经由物理气相沉积工艺在所述多个特征之上沉积钨衬垫层；和

经由原子层沉积（ALD）工艺在所述钨衬垫层之上沉积硼-钨成核层。

15.如权利要求14所述的方法，其中用所述第二钨层填充所述特征包括化学气相沉积（CVD）间隙填充工艺。

16.如权利要求8所述的方法，其中所述蚀刻后处理工艺包括化学气相传输（CVT）工艺。

17.如权利要求16所述的方法，其中所述CVT工艺包括挥发工艺和还原工艺。

18.如权利要求17所述的方法，其中所述挥发工艺经由以下反应进行：（I）WO2+2H2O→WO2(OH)2+H2，所述还原工艺经由以下反应进行：（II）WO2(OH)2+3H2→W+4H2O。

19.如权利要求8所述的方法，其中将所述基板的所述表面暴露于梯度氧化工艺、优先蚀刻形成在所述基板的所述表面上的所述沉积的一个或多个含钨层的所述优先氧化区域、以及至少暴露所述沉积的一个或多个含钨层的所述第二部分至蚀刻后处理工艺是在设置在群集工具上的第一处理腔室中执行的。

20.一种群集工具，包括：

第一处理腔室，包括：

氧源，所述氧源流体耦接到所述第一处理腔室的处理区域，其中所述氧源被配置为将含氧气体输送到所述处理区域；

第一流量控制阀，所述第一流量控制阀被配置为控制从所述氧源提供到所述处理区域的含氧气体的流量；

氢源，所述氢源流体耦接到所述第一处理腔室的所述处理区域，其中所述氢源被配置为将含氢气体输送到所述处理区域；

第二流量控制阀，所述第二流量控制阀被配置为控制从所述氢源提供到所述处理区域的所述含氢气体的流量；

蚀刻气体源，所述蚀刻气体源流体耦接到所述第一处理腔室的所述处理区域，其中所述蚀刻气体源被配置为将蚀刻气体输送到所述处理区域；

第三流量控制阀，所述第三流量控制阀被配置为控制从所述蚀刻气体源向所述处理区域提供的所述蚀刻气体的流量；和

电感耦合等离子体源，所述电感耦合等离子体源被配置为在所述处理区域中产生等离子体，其中所述等离子体包括所述含氢气体和所述含氧气体；和

一控制器，所述控制器被配置以：

控制所述第一流量控制阀，使得一定量的含氧气体提供给设置在所述第一处理腔室的所述处理区域中的基板的表面，以通过在第一处理腔室的所述处理区域中产生所述等离子体而优先氧化设置在形成在所述基板中的特征的侧壁与场区域上的一个或多个含钨层；

控制所述第三流量控制阀，使得一定量的蚀刻气体提供给所述基板的所述表面，以在所述第一处理腔室中执行优先蚀刻设置在所述基板中形成的特征的侧壁和所述场区域上的所述一个或多个含钨层的所述优先氧化部分；和

控制所述第一流量控制阀和所述第二流量控制阀以将一定量的所述含氧气体和所述含氢气体输送到所述处理区域，以将所述一个或多个含钨层暴露于所述蚀刻后处理工艺，所述蚀刻后处理工艺包括：通过产生包含所述含氧气体和所述含氢气体的电感耦合等离子体，来使所述含钨层暴露于氢和氧等离子体处理工艺。