CN119486211B - 半导体器件及制备方法、功率模块、功率转换电路和车辆 - Google Patents

Abstract

本发明公开了一种半导体器件及制备方法、功率模块、功率转换电路和车辆，其中，半导体器件包括：半导体本体；半导体本体包括相对设置的第一表面和第二表面，半导体本体还包括阱区和第一区域；第一表面设置有栅极沟槽，栅极沟槽从第一表面延伸至半导体本体中；位于栅极沟槽内和第一表面的栅极结构；位于栅极结构远离半导体本体一侧的第二绝缘层，第二绝缘层远离半导体本体的一面向远离半导体本体的一侧凸起；位于第一表面的源极；位于第二表面的漏极。本发明源极可以充分填充，源极与第二绝缘层之间不会存在缝隙，从而有效提高了半导体器件的性能和可靠性。

Description

半导体器件及制备方法、功率模块、功率转换电路和车辆

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及制备方法、功率模块、功率转换电路和车辆。

背景技术

目前对于沟槽型金属氧化物半导体场效应晶体管（Metal Oxide SemiconductorField Effect Transistor, MOSFET）半导体器件，形成栅极后，需要对栅极进行刻蚀处理，栅极刻蚀后远离半导体本体的一面呈现两边尖锐凸起，中间区域凹陷的形貌，此种形貌会导致层间介质层远离半导体本体的一面也呈现两边尖锐凸起，中间区域凹陷的形貌，从而导致源极金属填充不充分，源极与层间介质层之间存在间隙，影响半导体器件的性能和可靠性。

发明内容

本发明提供了一种半导体器件及制备方法、功率模块、功率转换电路和车辆，以解决层间介质层远离半导体本体的一面呈现两边尖锐凸起，中间区域凹陷的形貌，从而导致源极金属填充不充分的问题。

第一方面，本发明提供了一种半导体器件，其中，半导体器件包括：

半导体本体；半导体本体包括相对设置的第一表面和第二表面，半导体本体还包括阱区、第一区域和第一绝缘层，第一区域设置于第一表面，阱区设置于第一区域远离第一表面的一侧；第一表面设置有栅极沟槽，栅极沟槽从第一表面延伸至半导体本体中，第一绝缘层位于栅极沟槽的底面和侧壁；半导体本体和第一区域被设置为第一导电类型，阱区被设置为第二导电类型；

位于第一绝缘层远离半导体本体一侧的栅极，；

位于栅极远离半导体本体一侧的第二绝缘层，第二绝缘层在第一表面的垂直投影覆盖栅极在第一表面的垂直投影；第二绝缘层远离半导体本体的一面向远离半导体本体的一侧凸起；

位于第一表面的源极；

位于第二表面的漏极。

可选地，第二绝缘层远离半导体本体的一面为凸起的弧面。

可选地，栅极包括连接的第一栅极部和第二栅极部，第一栅极部位于栅极沟槽底部；第二栅极部位于第一栅极部远离栅极沟槽底部的一侧；第二栅极部远离第一栅极部的一面为凸起的弧面。

可选地，源极位于半导体本体的第一表面，源极与第一区域电连接，且源极在第一表面的垂直投影覆盖第二绝缘层在第一表面的垂直投影。

可选地，第一表面设置有源极沟槽，源极沟槽从第一表面延伸至半导体本体中；半导体本体还包括第三绝缘层；第三绝缘层位于源极沟槽的底面和侧壁；

源极位于半导体本体的第一表面，源极与第一区域电连接，且源极在第一表面的垂直投影覆盖第二绝缘层在第一表面的垂直投影。

可选地，半导体器件还包括源极沟槽结构；源极沟槽结构位于第三绝缘层远离半导体本体的一侧；

源极沟槽结构包括连接的第一源极沟槽部和第二源极沟槽部，第一源极沟槽部位于源极沟槽的底部，第二源极沟槽部位于位于所述第一源极沟槽部远离所述源极沟槽底部的一侧；且第二源极沟槽部远离第一源极沟槽部的一面为凸起的弧面；源极位于源极沟槽结构远离半导体本体的一侧。

可选地，第二栅极部超出栅极沟槽的高度范围为50nm-500nm。

第二方面，本发明提供了一种半导体器件的制备方法，其中，该方法包括：

提供半导体本体；半导体本体包括相对设置的第一表面和第二表面，半导体本体还包括阱区、第一区域和第一绝缘层，第一区域设置于第一表面，阱区设置于第一区域远离第一表面的一侧；第一表面设置有栅极沟槽，栅极沟槽从第一表面延伸至半导体本体中，第一绝缘层位于栅极沟槽的底面和侧壁；半导体本体和第一区域被设置为第一导电类型，阱区被设置为第二导电类型；

在第一绝缘层远离半导体本体一侧形成栅极；，

在栅极远离半导体本体的一侧形成第二绝缘层，第二绝缘层在第一表面的垂直投影覆盖栅极在第一表面的垂直投影；第二绝缘层远离半导体本体的一面向远离半导体本体的一侧凸起；

在第一表面形成源极；

在第二表面形成漏极。

可选地，在第一绝缘层远离半导体本体一侧形成栅极，包括：

在栅极沟槽的底部形成第一栅极部；

在第一栅极部远离栅极沟槽底部的一侧形成第二栅极部；

对第二栅极部进行刻蚀处理，使第二栅极部在第一表面的垂直投影与第一栅极部在第一表面的垂直投影重合；

对第二栅极部远离第一栅极部的一面进行湿法回刻处理。

可选地，在第一表面形成源极包括：

在半导体本体的第一表面形成源极，源极与第一区域电连接，且源极在第一表面的垂直投影覆盖第二绝缘层在第一表面的垂直投影。

可选地，半导体本体还包括第三绝缘层；提供半导体本体和在第一表面形成源极包括：

在第一表面形成源极沟槽；源极沟槽从第一表面延伸至半导体本体中；

在源极沟槽的底面和侧壁形成第三绝缘层；

在半导体本体的第一表面形成源极，源极与第一区域电连接，且源极在第一表面的垂直投影覆盖第二绝缘层在第一表面的垂直投影。

可选地，半导体器件还包括源极沟槽结构，源极沟槽结构包括第一源极沟槽部和第二源极沟槽部；在源极沟槽的底面和侧壁形成第三绝缘层之后和在半导体本体的第一表面形成源极包括：

在源极沟槽的底部形成第一源极沟槽部；

在第一源极沟槽部远离源极沟槽底部的一侧形成第二源极沟槽部；第二源极沟槽部远离第一源极沟槽部的一面为凸起的弧面；

在第二源极沟槽部远离半导体本体的一侧形成源极，源极与第一区域电连接，且源极在第一表面的垂直投影覆盖第二绝缘层在第一表面的垂直投影。

第三方面，本发明提供了一种功率模块，该功率模块包括基板与至少一个如上述第一方面提供的半导体器件，基板用于承载半导体器件。

第四方面，本发明提供了一种功率转换电路，其中，功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

功率转换电路包括电路板以及至少一个如上述第一方面提供的半导体器件，半导体器件与电路板电连接。

第五方面，本发明提供了一种车辆，该车辆包括负载以及如上述第四方面提供的功率转换电路，功率转换电路用于将交流电转换为直流电、将交流电转换为交流电、将直流电转换为直流电或者将直流电转换为交流电后，输入到负载。

本发明的技术方案，第二绝缘层作为层间介质层，形成后其远离半导体本体的一面向远离半导体本体的一侧凸起，从而改变了第二绝缘层的形貌。源极可以充分填充，源极与第二绝缘层之间不会存在缝隙。从而有效提高了半导体器件的性能和可靠性。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种半导体器件的结构示意图；

图2是本发明实施例提供的另一种半导体器件的结构示意图；

图3是本发明实施例提供的又一种半导体器件的结构示意图；

图4是本发明实施例提供的一种半导体器件的制备方法的流程图；

图5-图10是本发明实施例提供的一种半导体器件的制备方法各步骤对应的结构图；

图11是本发明实施例提供的另一种半导体器件的制备方法的流程图；

图12-图14是本发明实施例提供的另一种半导体器件的制备方法部分步骤对应的结构图；

图15是本发明实施例提供的又一种半导体器件的制备方法的流程图；

图16是本发明实施例提供的又一种半导体器件的制备方法的流程图；

图17-图18是本发明实施例提供的又一种半导体器件的制备方法部分步骤对应的结构图；

图19是本发明实施例提供的又一种半导体器件的制备方法的流程图；

图20-图21是本发明实施例提供的又一种半导体器件的制备方法部分步骤对应的结构图；

图22是本发明实施例提供的又一种半导体器件的制备方法的流程图；

图23-图34是本发明实施例提供的又一种半导体器件的制备方法的流程图中各步骤对应的结构图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

为了解决MOSFET半导体器件中层间介质层远离半导体本体的一面刻蚀后呈现两边尖锐凸起，中间区域凹陷的形貌，从而导致源极金属填充不充分的问题，提高MOSFET半导体器件的可靠性，本发明实施例提供了如下技术方案：

图1是本发明实施例提供的一种半导体器件的结构示意图，图2是本发明实施例提供的另一种半导体器件的结构示意图，图3是本发明实施例提供的又一种半导体器件的结构示意图，如图1-图3所示，半导体器件包括：半导体本体1；半导体本体1包括相对设置的第一表面101和第二表面102，半导体本体1还包括阱区13、第一区域14和第一绝缘层16，第一区域14设置于第一表面101，阱区13设置于第一区域14远离第一表面101的一侧。第一表面101设置有栅极沟槽，栅极沟槽从第一表面101延伸至半导体本体1中。第一绝缘层16位于栅极沟槽的底面和侧壁；半导体本体1和第一区域14被设置为第一导电类型，阱区13被设置为第二导电类型。位于第一绝缘层16远离半导体本体1一侧的栅极2。位于栅极2远离半导体本体1一侧的第二绝缘层3，第二绝缘层3在第一表面101的垂直投影覆盖栅极2在第一表面101的垂直投影。第二绝缘层3远离半导体本体1的一面向远离半导体本体1的一侧凸起。位于第一表面101的源极4。位于第二表面102的漏极5。

本发明实施例的半导体器件包括图1示出的单沟槽型MOSFET半导体器件以及图2和图3示出的双沟槽型MOSFET半导体器件。

可选地，如图1-图3所示，半导体本体1还可以包括第二区域15，第二区域15的掺杂浓度大于阱区13的掺杂浓度，可以和源极4形成良好的欧姆接触。MOSFET半导体器件还可以包括欧姆接触区6，欧姆接触区6位于第一表面101以及第二绝缘层3远离半导体本体1的一侧，欧姆接触区6可以使源极4与半导体本体1形成良好的欧姆接触。示例性的，欧姆接触区6可以为钛（Ti）和氮化钛（TiN）的合金欧姆接触区。

需要说明的是，MOSFET半导体器件可以包括N沟道MOSFET半导体器件或者P沟道MOSFET半导体器件。示例性的，对于N沟道MOSFET半导体器件，第一导电类型为N型，第二导电类型为P型。半导体本体1为N型半导体本体，阱区13为P型阱区，第一区域14为N++掺杂区，第二区域15为P++掺杂区。对于P沟道MOSFET半导体器件，第一导电类型为P型，第二导电类型为N型。半导体本体1为P型半导体本体，阱区13为N型阱区，第一区域14为P++掺杂区，第二区域15为N++掺杂区。

示例性的，在图1-图3中，半导体本体1还包括衬底11和外延层12。对于N沟道MOSFET半导体器件，衬底11包括N+衬底，外延层12包括N-外延层。对于P沟道MOSFET半导体器件，衬底11包括P+衬底，外延层12包括P-外延层。在本发明的一些实施例中，半导体本体1还可以只包括外延层12。在本发明的另一些实施例中，半导体本体1还可以包括衬底11和通过其他工艺形成的半导体层。其中，外延层12为在衬底11的基础上通过一次外延工艺形成的半导体层，外延工艺包括化学气相外延生长(CVE)、分子束外延(MBD)以及原子层外延(ALE)等工艺。

如图1-图3所示，本发明实施例中的源极4与第一区域14电连接。第一绝缘层16可以位于栅极沟槽的底面和侧壁。也可以位于栅极沟槽的底面和侧壁并延伸至第一表面101，第一绝缘层16在第一表面101的垂直投影可以和第二绝缘层3在第一表面101的垂直投影重合。第二绝缘层3作为层间介质层，形成后其远离半导体本体1的一面向远离半导体本体1的一侧凸起，从而改变了第二绝缘层3的形貌。源极4可以充分填充，源极4与第二绝缘层3之间不会存在缝隙。

本发明实施例的技术方案，第二绝缘层3作为层间介质层，形成后其远离半导体本体1的一面向远离半导体本体1的一侧凸起，从而改变了第二绝缘层3的形貌。源极4可以充分填充，源极4与第二绝缘层3之间不会存在缝隙。从而有效提高了半导体器件的性能和可靠性。

可选地，在上述各实施例的基础上，继续参考图1-图3，对于单沟槽型MOSFET半导体器件和双沟槽型MOSFET半导体器件，第二绝缘层3远离半导体本体1的一面为凸起的弧面。

具体的，第二绝缘层3作为层间介质层，形成后其远离半导体本体1的一面为凸起的弧面，从而改变了第二绝缘层3的形貌。源极4可以充分填充，源极4与第二绝缘层3之间不会存在缝隙。从而有效提高了半导体器件的性能和可靠性。

可选地，在上述各实施例的基础上，继续参考图1-图3，对于单沟槽型MOSFET半导体器件和双沟槽型MOSFET半导体器件，栅极2包括连接的第一栅极部21和第二栅极部22，第一栅极部21位于栅极沟槽得底部；第二栅极部22位于第一栅极部21远离栅极沟槽的底部的一侧；第二栅极部22远离第一栅极部21的一面为凸起的弧面。

具体的，栅极2包括连接的第一栅极部21和第二栅极部22，第二栅极部22位于第一栅极部21远离栅极沟槽底部的一侧，且第二栅极部22远离第一栅极部21的一面为凸起的弧面，保证了第二绝缘层3形成后其远离半导体本体1的一面也为凸起的弧面，从而改变了第二绝缘层3的形貌。源极4可以充分填充，源极4与第二绝缘层3之间不会存在缝隙。从而有效提高了半导体器件的性能和可靠性。

可选地，在上述各实施例的基础上，继续参考图1，对于单沟槽型MOSFET半导体器件，源极4位于半导体本体1的第一表面101，源极4与第一区域14电连接，且源极4在第一表面101的垂直投影覆盖第二绝缘层3在第一表面101的垂直投影。

具体的，对于单沟槽型MOSFET半导体器件，栅极2为沟槽型栅极结构，即栅极2位于栅极沟槽内且可以超出栅极沟槽。单沟槽型MOSFET半导体器件的半导体本体1无需设置源极沟槽，源极4位于半导体本体1的第一表面101。源极4可以为金属电极，源极4与第一区域14电连接。单沟槽型MOSFET半导体器件的制造工艺简单，可以有效简化MOSFET半导体器件的制造过程，从而有效降低了时间成本。

可选地，在上述各实施例的基础上，继续参考图2和图3，对于双沟槽型MOSFET半导体器件，第一表面101设置有源极沟槽18，源极沟槽18从第一表面101延伸至半导体本体1中。半导体本体1还包括第三绝缘层17；第三绝缘层17位于源极沟槽18的底面和侧壁。源极4位于半导体本体1的第一表面101，源极4与第一区域14电连接，且源极4在第一表面101的垂直投影覆盖第二绝缘层3在第一表面101的垂直投影。

具体的，对于双沟槽型MOSFET半导体器件，栅极2为沟槽型栅极结构，即栅极2位于栅极沟槽内且可以超出栅极沟槽。半导体本体1的第一表面101需要设置源极沟槽18，源极沟槽18的底部和侧壁设置第三绝缘层17。如图3所示，源极沟槽18内可以不填充源极沟槽结构7。如图2所示，源极沟槽18内可以填充源极沟槽结构7，示例性的，源极沟槽结构7可以为金属或多晶硅等。源极沟槽18的设置可以有效缓解第一绝缘层16处的高电场分布。源极沟槽18可以位于第二区域15内部。

可选地，在上述各实施例的基础上，继续参考图2，对于双沟槽型MOSFET半导体器件，半导体器件还包括源极沟槽结构7。源极沟槽结构7位于第三绝缘层17远离半导体本体1的一侧。源极沟槽结构7包括连接的第一源极沟槽部71和第二源极沟槽部72，第一源极沟槽部71位于源极沟槽的底部，第二源极沟槽部72位于第一源极沟槽部71远离源极沟槽底部的一侧。且第二源极沟槽部72远离第一源极沟槽部71的一面为凸起的弧面。源极4位于源极沟槽结构7远离半导体本体1的一侧。

具体的，对于双沟槽型MOSFET半导体器件，源极沟槽内可以填充源极沟槽结构7。源极沟槽结构7可以包括第一源极沟槽部71和第二源极沟槽部72，第一源极沟槽部71位于源极沟槽的底部，第二源极沟槽部72位于第一源极沟槽部71远离源极沟槽底部的一侧。

对于目前现有的双沟槽型的MOSFET半导体器件，形成源极沟槽结构7后，需要对源极沟槽结构7进行刻蚀处理，源极沟槽结构7刻蚀后远离半导体本体1的一面呈现两边尖锐凸起，中间区域凹陷的形貌，从而导致源极4填充不充分，源极4与源极沟槽结构7之间存在间隙，影响半导体器件的性能和可靠性。

本发明实施例的技术方案，对于双沟槽型的MOSFET半导体器件，源极沟槽结构7包括连接的第一源极沟槽部71和第二源极沟槽部72，第二源极沟槽部72远离第一源极沟槽部71的一面为凸起的弧面。源极4可以充分填充，源极4与源极沟槽结构7之间不会存在缝隙。从而有效提高了半导体器件的性能和可靠性。

可选地，在上述各实施例的基础上，继续参考图1-图3，半导体本体1包括碳化硅半导体本体或者氮化镓半导体本体。

具体的，碳化硅半导体本体或者氮化镓半导体本体构成的MOSFET半导体器件，具有高耐压、低导通电阻和高频的优点，可以进一步提高半导体器件的性能。

可选地，在上述各实施例的基础上，继续参考图1-图3，第二栅极部22超出栅极沟槽的高度范围为50nm-500nm。

具体的，第二栅极部22远离半导体本体1的一面为弧面，且可以设置第二栅极部22远离半导体本体1的一面的最高点与第一表面101的垂直距离范围为50nm-500nm。如果设置第二栅极部22的高度过高，可能会有栅极2与源极4短路的风险。如果设置第二栅极部22的高度过低，可能会导致MOSFET半导体器件的阈值电压的降低，进而影响MOSFET半导体器件的开关速度和电流控制能力。在一定程度上会降低MOSFET半导体器件的整体性能。‌

图4是本发明实施例提供的一种半导体器件的制备方法的流程图，如图4所示，该方法包括：

S100：提供半导体本体；半导体本体包括相对设置的第一表面和第二表面，半导体本体还包括阱区、第一区域和第一绝缘层，第一区域设置于第一表面，阱区设置于第一区域远离第一表面的一侧；第一表面设置有栅极沟槽，栅极沟槽从第一表面延伸至半导体本体中；第一绝缘层位于栅极沟槽的底面和侧壁；半导体本体和第一区域被设置为第一导电类型，阱区被设置为第二导电类型。

具体的，如图5所示，首先提供半导体本体1，半导体本体1可以包括衬底11和外延层12。在本发明的一些实施例中，半导体本体1还可以只包括外延层12。在本发明的另一些实施例中，半导体本体1还可以包括衬底11和通过其他工艺形成的半导体层。在衬底11的一侧通过一次外延工艺形成的半导体层，外延工艺包括化学气相外延生长(CVE)、分子束外延(MBD)以及原子层外延(ALE)等工艺形成外延层12。

半导体本体1还可以包括阱区13、第一区域14和第二区域15。在外延层12远离衬底11的一侧通过掺杂等工艺形成阱区13、第一区域14和第二区域15，然后再通过退火工艺将掺杂杂质激活。通过光刻和刻蚀等工艺在第一表面101形成栅极沟槽19，栅极沟槽19可以贯穿阱区13和第一区域14，并延伸至外延层12中。第一绝缘层16可以位于栅极沟槽19的底面和侧壁。也可以位于栅极沟槽19的底面和侧壁并延伸至第一表面101。

MOSFET半导体器件可以包括N沟道MOSFET半导体器件或者P沟道MOSFET半导体器件。示例性的，对于N沟道MOSFET半导体器件，衬底11包括N+衬底，外延层12包括N-外延层，阱区13为P型阱区，第一区域14为N++掺杂区，第二区域15为P++掺杂区。对于P沟道MOSFET半导体器件，衬底11包括P+衬底，外延层12包括P-外延层，阱区13为N型阱区，第一区域14为P++掺杂区，第二区域15为N++掺杂区。

S110：在第一绝缘层远离半导体本体一侧形成栅极。

具体的，如图6所示，在栅极沟槽的底部形成第一栅极部21，第一栅极部21远离栅极沟槽底部的一面可以与第一表面101持平。示例性的，第一栅极部21可以为多晶硅栅极部。在第一栅极部21远离栅极沟槽底部的一侧形成第二栅极部22，第二栅极部22可以位于第一表面101，且第二栅极部22在第一表面101的垂直投影可以与第一栅极部21在第一表面101的垂直投影重合。示例性的，第二栅极部22也可以为多晶硅栅极部。

S120：在栅极远离半导体本体的一侧形成第二绝缘层，第二绝缘层在第一表面的垂直投影覆盖栅极在第一表面的垂直投影；第二绝缘层远离半导体本体的一面向远离半导体本体的一侧凸起。

具体的，如图7所示，在栅极2远离半导体本体1的一侧形成第二绝缘层3，示例性的，第二绝缘层3可以为氧化硅绝缘层。第二绝缘层3作为层间介质层，形成后其远离半导体本体1的一面向远离半导体本体1的一侧凸起，从而改变了第二绝缘层3的形貌。可选地，第二绝缘层3作为层间介质层，形成后其远离半导体本体1的一面为凸起的弧面。

S130：在第一表面形成源极。

具体的，如图8所示，对于单沟槽MOSFET半导体器件，示例性的，在第一表面101淀积金属从而形成源极4。源极4与第一区域14电连接，且源极4在第一表面101的垂直投影覆盖第二绝缘层3在第一表面101的垂直投影。

如图9和图10所示，对于双沟槽型MOSFET半导体器件，栅极2为沟槽型栅极结构，即栅极2位于栅极沟槽内且可以超出栅极沟槽。半导体本体1的第一表面101需要设置源极沟槽18，源极沟槽18的底部和侧壁设置第三绝缘层17。如图10所示，源极沟槽18内可以不填充源极沟槽结构7。源极4位于半导体本体1的第一表面101，源极4与第一区域14电连接。如图9所示，源极沟槽18内可以填充源极沟槽结构7，源极4位于源极沟槽结构7远离半导体本体1的一侧，源极4与第一区域14电连接。示例性的，源极沟槽结构7可以为金属或多晶硅等。

S140：在第二表面形成漏极。

具体的，如图1-图3所示，对于单沟槽型MOSFET半导体器件和双沟槽型MOSFET半导体器件，在第二表面102形成漏极5，示例性的，通过在第二表面102淀积金属形成漏极5。

本发明实施例的技术方案，第二绝缘层3作为层间介质层，形成后其远离半导体本体1的一面向远离半导体本体1的一侧凸起，从而改变了第二绝缘层3的形貌。源极4可以充分填充，源极4与第二绝缘层3之间不会存在缝隙。从而有效提高了半导体器件的性能和可靠性。

可选地，在上述各实施例的基础上，图11是本发明实施例提供的另一种半导体器件的制备方法的流程图，如图11所示，该方法包括：

S200：提供半导体本体；半导体本体包括相对设置的第一表面和第二表面，半导体本体还包括阱区、第一区域和第一绝缘层，第一区域设置于第一表面，阱区设置于第一区域远离第一表面的一侧；第一表面设置有栅极沟槽，栅极沟槽从第一表面延伸至半导体本体中；第一绝缘层位于栅极沟槽的底面和侧壁；半导体本体和第一区域被设置为第一导电类型，阱区被设置为第二导电类型。

S210：在栅极沟槽的底部形成第一栅极部。

具体的，如图12所示，在栅极沟槽的底部形成第一栅极部21，第一栅极部21远离栅极沟槽底部的一面可以与第一表面101持平。示例性的，第一栅极部21可以为多晶硅栅极部。

S220：在第一栅极部远离栅极沟槽底部的一侧形成第二栅极部。

具体的，如图13所示，可以在第一栅极部21远离栅极沟槽底部的一侧以及第一表面101的整个表面形成第二栅极部22。

S230：对第二栅极部进行刻蚀处理，使第二栅极部在第一表面的垂直投影与第一栅极部在第一表面的垂直投影重合。

具体的，如图14所示，对第二栅极部22进行湿法刻蚀处理，使刻蚀后的第二栅极部22在第一表面101的垂直投影与第一栅极部21在第一表面101的垂直投影重合。

S240：对第二栅极部远离第一栅极部的一面进行湿法回刻处理。

在本发明实施例中，湿法回刻可以精准的控制刻蚀速率以及形成的微结构形状。

具体的，如图6所示，对第二栅极部22远离第一栅极部21的一面进行湿法回刻处理，通过湿法回刻可以使第二栅极部22远离第一栅极部21的一面为凸起的弧面。本发明实施例的技术方案，在对第二栅极部22进行刻蚀处理后，增加对第二栅极部22远离第一栅极部21的一面的湿法回刻处理，通过湿法回刻处理可以控制第二栅极部22远离第一栅极部21的一面的微结构形状。控制第二栅极部22远离第一栅极部21的一面为凸起的弧面。第二绝缘层3作为层间介质层，形成后其远离半导体本体1的一面也为凸起的弧面，从而改变了第二绝缘层3的形貌。源极4可以充分填充，源极4与第二绝缘层3之间不会存在缝隙。从而有效提高了半导体器件的性能和可靠性。

S250：在栅极远离半导体本体的一侧形成第二绝缘层，第二绝缘层在第一表面的垂直投影覆盖栅极在第一表面的垂直投影；第二绝缘层远离半导体本体的一面向远离半导体本体的一侧凸起。

S260：在第一表面形成源极。

S270：在第二表面形成漏极。

可选地，在上述各实施例的基础上，对于单沟槽MOSFET半导体器件，图15是本发明实施例提供的又一种半导体器件的制备方法的流程图，如图15所示，该方法包括：

S300：提供半导体本体；半导体本体包括相对设置的第一表面和第二表面，半导体本体还包括阱区、第一区域和第一绝缘层，第一区域设置于第一表面，阱区设置于第一区域远离第一表面的一侧；第一表面设置有栅极沟槽，栅极沟槽从第一表面延伸至半导体本体中；第一绝缘层位于栅极沟槽的底面和侧壁；半导体本体和第一区域被设置为第一导电类型，阱区被设置为第二导电类型。

S310：在第一绝缘层远离半导体本体一侧形成栅极。

S320：在栅极远离半导体本体的一侧形成第二绝缘层，第二绝缘层在第一表面的垂直投影覆盖栅极在第一表面的垂直投影；第二绝缘层远离半导体本体的一面向远离半导体本体的一侧凸起。

S330：在半导体本体的第一表面形成源极，源极与第一区域电连接，且源极在第一表面的垂直投影覆盖第二绝缘层在第一表面的垂直投影。

具体的，如图8所示，对于单沟槽MOSFET半导体器件，示例性的，在第一表面101淀积金属从而形成源极4。源极4与第一区域14电连接，且源极4在第一表面101的垂直投影覆盖第二绝缘层3在第一表面101的垂直投影。单沟槽MOSFET半导体器件的制造工艺简单，可以有效简化MOSFET半导体器件的制造过程，从而有效降低了时间成本。

S340：在第二表面形成漏极。

可选地，在上述各实施例的基础上，对于双沟槽型MOSFET半导体器件，半导体本体还包括第三绝缘层。图16是本发明实施例提供的又一种半导体器件的制备方法的流程图，如图16所示，该方法包括：

S400：提供半导体本体；半导体本体包括相对设置的第一表面和第二表面，半导体本体还包括阱区、第一区域和第一绝缘层，第一区域设置于第一表面，阱区设置于第一区域远离第一表面的一侧；第一表面设置有栅极沟槽，栅极沟槽从第一表面延伸至半导体本体中；第一绝缘层位于栅极沟槽的底面和侧壁；半导体本体和第一区域被设置为第一导电类型，阱区被设置为第二导电类型。

S410：在第一绝缘层远离半导体本体一侧形成栅极。。

S420：在栅极远离半导体本体的一侧形成第二绝缘层，第二绝缘层在第一表面的垂直投影覆盖栅极在第一表面的垂直投影；第二绝缘层远离半导体本体的一面向远离半导体本体的一侧凸起。

S430：在第一表面形成源极沟槽；源极沟槽从第一表面延伸至半导体本体中。

具体的，如图17所示，通过光刻和刻蚀等工艺在第一表面101形成源极沟槽18，源极沟槽18穿过第二区域15。

S440：在源极沟槽的底面和侧壁形成第三绝缘层。

具体的，如图18所示，在源极沟槽18的底部和侧壁形成第三绝缘层17，示例性的，第三绝缘层17可以为氧化硅绝缘层。

S450：在半导体本体的第一表面形成源极，源极与第一区域电连接，且源极在第一表面的垂直投影覆盖第二绝缘层在第一表面的垂直投影。

具体的，如图10所示，在半导体本体1的第一表面101形成源极4，示例性的，在半导体本体1的第一表面101淀积金属形成源极4。源极4与第一区域14电连接，且源极4在第一表面101的垂直投影覆盖第二绝缘层3在第一表面101的垂直投影。同时源极沟槽18的设置可以有效缓解第一绝缘层16处的高电场分布。

S460：在第二表面形成漏极。

可选地，在上述各实施例的基础上，对于双沟槽型MOSFET半导体器件，半导体器件还包括源极沟槽结构，源极沟槽结构包括第一源极沟槽部和第二源极沟槽部。图19是本发明实施例提供的又一种半导体器件的制备方法的流程图，如图19所示，该方法包括：

S500：提供半导体本体；半导体本体包括相对设置的第一表面和第二表面，半导体本体还包括阱区、第一区域和第一绝缘层，第一区域设置于第一表面，阱区设置于第一区域远离第一表面的一侧；第一表面设置有栅极沟槽，栅极沟槽从第一表面延伸至半导体本体中；第一绝缘层位于栅极沟槽的底面和侧壁；半导体本体和第一区域被设置为第一导电类型，阱区被设置为第二导电类型。

S510：在第一绝缘层远离半导体本体一侧形成栅极。

S520：在栅极远离半导体本体的一侧形成第二绝缘层，第二绝缘层在第一表面的垂直投影覆盖栅极在第一表面的垂直投影；第二绝缘层远离半导体本体的一面向远离半导体本体的一侧凸起。

S530：在第一表面形成源极沟槽；源极沟槽从第一表面延伸至半导体本体中。

S540：在源极沟槽的底面和侧壁形成第三绝缘层。

S550：在源极沟槽的底部形成第一源极沟槽部。

具体的，如图20所示，在源极沟槽的底部形成第一源极沟槽部71，第一源极沟槽部71远离源极沟槽底部的一面可以与第一表面101持平。示例性的，第一源极沟槽部71可以为多晶硅源极沟槽部。

S560：在第一源极沟槽部远离源极沟槽底部的一侧形成第二源极沟槽部；第二源极沟槽部远离第一源极沟槽部的一面为凸起的弧面。

具体的，如图21所示，在第一源极沟槽部71远离源极沟槽底部的一侧形成第二源极沟槽部72。第二源极沟槽部72可以先沉积在整个第一表面101，然后通过湿法刻蚀以及湿法回刻处理实现第二源极沟槽部72远离第一源极沟槽部71的一面为凸起的弧面。第二源极沟槽部72远离第一源极沟槽部71的一面为凸起的弧面，源极4可以充分填充，源极4与第二源极沟槽部72之间不会存在缝隙。从而有效提高了半导体器件的性能和可靠性。

S570：在第二源极沟槽部远离半导体本体的一侧形成源极，源极与第一区域电连接，且源极在第一表面的垂直投影覆盖第二绝缘层在第一表面的垂直投影。

具体的，如图9所示，在第二源极沟槽部72远离半导体本体1的一侧形成源极4，源极4与第一区域14电连接，且源极4在第一表面101的垂直投影覆盖第二绝缘层3在第一表面101的垂直投影。

S580：在第二表面形成漏极。

可选地，在上述各实施例的基础上，图22是本发明实施例提供的又一种半导体器件的制备方法的流程图，如图22所示，该方法包括：

S600：提供包括碳化硅半导体本体或者氮化镓半导体本体；半导体本体包括相对设置的第一表面和第二表面，半导体本体还包括阱区、第一区域和第一绝缘层，第一区域设置于第一表面，阱区设置于第一区域远离第一表面的一侧；第一表面设置有栅极沟槽，栅极沟槽从第一表面延伸至半导体本体中；第一绝缘层位于栅极沟槽的底面和侧壁；半导体本体和第一区域被设置为第一导电类型，阱区被设置为第二导电类型。

具体的，碳化硅半导体本体或者氮化镓半导体本体构成的MOSFET半导体器件，具有高耐压、低导通电阻和高频的优点，可以进一步提高半导体器件的性能。

S610：在第一绝缘层远离半导体本体一侧形成栅极。

S620：在栅极远离半导体本体的一侧形成第二绝缘层，第二绝缘层在第一表面的垂直投影覆盖栅极在第一表面的垂直投影；第二绝缘层远离半导体本体的一面向远离半导体本体的一侧凸起。

S630：在第一表面形成源极。

S640：在第二表面形成漏极。

可选地，图23-图34是本发明实施例提供的又一种半导体器件的制备方法的流程图中各步骤对应的结构图，如图23所示，先在衬底11的一侧通过外延工艺形成外延层12。如图24所示，在外延层12远离衬底11的一侧通过掺杂等工艺形成阱区13和第一区域14。如图25所示，在第一表面形成源极沟槽18和栅极沟槽19。如图26所示，在源极沟槽18外围的阱区13和外延层12中通过掺杂形成第二区域15。如图27所示，在栅极沟槽19以及源极沟槽18的底面和侧壁形成绝缘层8，还在第一表面形成绝缘层8，源极沟槽18的底面和侧壁的绝缘层8相当于上述任一实施例提供的第三绝缘层，栅极沟槽19的底面和侧壁的绝缘层8相当于上述任一实施例提供的第一绝缘层。如图28所示，在绝缘层8远离衬底11的一侧形成导电层9。如图29所示，对导电层9进行刻蚀处理，栅极沟槽内的导电层9相当于上述任一实施例提供的第一栅极部，栅极沟槽外，且位于栅极沟槽内的导电层9远离衬底11一侧的导电层9相当于上述任一实施例提供的第二栅极部。源极沟槽内的导电层9相当于上述任一实施例提供的第一源极沟槽部，源极沟槽外，且位于源极沟槽内的导电层9远离衬底11一侧的导电层9相当于上述任一实施例提供的第二源极沟槽部。如图30所示，对导电层9进行湿法回刻处理，使导电层9远离衬底11的一面为凸起的弧面。如图31所示，在导电层9远离衬底11的一侧以及第一表面形成第二绝缘层3。如图32所示，对第二绝缘层3和部分绝缘层8进行刻蚀处理。如图33所示，形成欧姆接触部6和源极4。如图34所示，形成漏极5。

本发明实施例提供了一种功率模块，其中，该功率模块包括基板与至少一个本发明上述任一实施例提供的半导体器件，基板用于承载至少一个本发明上述任一实施例提供的半导体器件。

本发明上述任一实施例提供的功率模块包括本发明上述任一实施例提供的半导体器件，具备本发明上述任一实施例提供的半导体器件的有益效果。

本发明实施例提供了一种功率转换电路，其中，功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个。

功率转换电路包括电路板以及至少一个本发明上述任一实施例提供的半导体器件，半导体器件与电路板电连接。

本发明上述任一实施例提供的功率转换电路包括本发明上述任一实施例提供的半导体器件，具备本发明上述任一实施例提供的半导体器件的有益效果。

本发明实施例提供了一种车辆，其中，该车辆包括负载以及本发明上述任一实施例提供的功率转换电路，功率转换电路用于将交流电转换为直流电、将交流电转换为交流电、将直流电转换为直流电或者将直流电转换为交流电后，输入到负载。

本发明上述任一实施例提供的车辆包括本发明上述任一实施例提供的功率转换电路，本发明上述任一实施例提供的功率转换电路包括本发明上述任一实施例提供的半导体器件，所以本发明上述任一实施例提供的车辆具备本发明上述任一实施例提供的半导体器件的有益效果。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (13)

1.一种半导体器件，其特征在于，包括：

半导体本体；所述半导体本体包括相对设置的第一表面和第二表面，所述半导体本体还包括阱区、第一区域和第一绝缘层，所述第一区域设置于所述第一表面，所述阱区设置于所述第一区域远离所述第一表面的一侧；所述第一表面设置有栅极沟槽，所述栅极沟槽从所述第一表面延伸至所述半导体本体中，所述第一绝缘层位于所述栅极沟槽的底面和侧壁；所述半导体本体和所述第一区域被设置为第一导电类型，所述阱区被设置为第二导电类型；

位于所述第一绝缘层远离所述半导体本体一侧的栅极；

位于所述栅极远离所述半导体本体一侧的第二绝缘层，所述第二绝缘层在所述第一表面的垂直投影覆盖所述栅极在所述第一表面的垂直投影；所述第二绝缘层远离所述半导体本体的一面向远离所述半导体本体的一侧凸起；

位于所述第一表面的源极；

位于所述第二表面的漏极；

所述栅极包括连接的第一栅极部和第二栅极部，所述第一栅极部位于所述栅极沟槽的底部；所述第二栅极部位于所述第一栅极部远离所述栅极沟槽的底部的一侧；所述第二栅极部远离所述第一栅极部的一面为凸起的弧面。

2.根据权利要求1所述的半导体器件，其特征在于，所述第二绝缘层远离所述半导体本体的一面为凸起的弧面。

3.根据权利要求1所述的半导体器件，其特征在于，所述源极位于所述半导体本体的第一表面，所述源极与所述第一区域电连接，且所述源极在所述第一表面的垂直投影覆盖所述第二绝缘层在所述第一表面的垂直投影。

4.根据权利要求1所述的半导体器件，其特征在于，所述第一表面设置有源极沟槽，所述源极沟槽从所述第一表面延伸至所述半导体本体中；所述半导体本体还包括第三绝缘层；所述第三绝缘层位于所述源极沟槽的底面和侧壁；

所述源极位于所述半导体本体的第一表面，所述源极与所述第一区域电连接，且所述源极在所述第一表面的垂直投影覆盖所述第二绝缘层在所述第一表面的垂直投影。

5.根据权利要求4所述的半导体器件，其特征在于，还包括源极沟槽结构；所述源极沟槽结构位于所述第三绝缘层远离所述半导体本体的一侧；

所述源极沟槽结构包括连接的第一源极沟槽部和第二源极沟槽部，所述第一源极沟槽部位于所述源极沟槽的底部，所述第二源极沟槽部位于所述第一源极沟槽部远离所述源极沟槽的底部的一侧；且所述第二源极沟槽部远离所述第一源极沟槽部的一面为凸起的弧面；所述源极位于所述源极沟槽结构远离所述半导体本体的一侧。

6.根据权利要求1所述的半导体器件，其特征在于，所述第二栅极部超出所述栅极沟槽的高度范围为50nm-500nm。

7.一种半导体器件的制备方法，其特征在于，包括：

提供半导体本体；所述半导体本体包括相对设置的第一表面和第二表面，所述半导体本体还包括阱区、第一区域和第一绝缘层，所述第一区域设置于所述第一表面，所述阱区设置于所述第一区域远离所述第一表面的一侧；所述第一表面设置有栅极沟槽，所述栅极沟槽从所述第一表面延伸至所述半导体本体中，所述第一绝缘层位于所述栅极沟槽的底面和侧壁；所述半导体本体和所述第一区域被设置为第一导电类型，所述阱区被设置为第二导电类型；

在所述第一绝缘层远离所述半导体本体一侧形成栅极，

在所述栅极远离所述半导体本体的一侧形成第二绝缘层，所述第二绝缘层在所述第一表面的垂直投影覆盖所述栅极在所述第一表面的垂直投影；所述第二绝缘层远离所述半导体本体的一面向远离所述半导体本体的一侧凸起；

在所述第一表面形成源极；

在所述第二表面形成漏极；

在所述第一绝缘层远离所述半导体本体一侧形成栅极，包括：

在所述栅极沟槽的底部形成第一栅极部；

在所述第一栅极部远离所述栅极沟槽的底部的一侧形成第二栅极部；

对所述第二栅极部进行刻蚀处理，使所述第二栅极部在所述第一表面的垂直投影与所述第一栅极部在所述第一表面的垂直投影重合；

对所述第二栅极部远离所述第一栅极部的一面进行湿法回刻处理。

8.根据权利要求7所述的半导体器件的制备方法，其特征在于，在所述第一表面形成源极包括：

在所述半导体本体的第一表面形成源极，所述源极与所述第一区域电连接，且所述源极在所述第一表面的垂直投影覆盖所述第二绝缘层在所述第一表面的垂直投影。

9.根据权利要求7所述的半导体器件的制备方法，其特征在于，所述半导体本体还包括第三绝缘层；提供半导体本体和在所述第一表面形成源极包括：

在所述第一表面形成源极沟槽；所述源极沟槽从所述第一表面延伸至所述半导体本体中；

在所述源极沟槽的底面和侧壁形成所述第三绝缘层；

在所述半导体本体的第一表面形成所述源极，所述源极与所述第一区域电连接，且所述源极在所述第一表面的垂直投影覆盖所述第二绝缘层在所述第一表面的垂直投影。

10.根据权利要求9所述的半导体器件的制备方法，其特征在于，所述半导体器件还包括源极沟槽结构，所述源极沟槽结构包括第一源极沟槽部和第二源极沟槽部；在所述源极沟槽的底面和侧壁形成所述第三绝缘层之后和在所述半导体本体的第一表面形成所述源极包括：

在所述源极沟槽的底部形成所述第一源极沟槽部；

在所述第一源极沟槽部远离所述源极沟槽的底部的一侧形成所述第二源极沟槽部；所述第二源极沟槽部远离所述第一源极沟槽部的一面为凸起的弧面；

在所述第二源极沟槽部远离所述半导体本体的一侧形成源极，所述源极与所述第一区域电连接，且所述源极在所述第一表面的垂直投影覆盖所述第二绝缘层在所述第一表面的垂直投影。

11.一种功率模块，其特征在于，包括基板与至少一个如权利要求1-6任一项所述的半导体器件，所述基板用于承载所述半导体器件。

12.一种功率转换电路，其特征在于，所述功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

所述功率转换电路包括电路板以及至少一个如权利要求1-6任一项所述的半导体器件，所述半导体器件与所述电路板电连接。

13.一种车辆，其特征在于，包括负载以及如权利要求12所述的功率转换电路，所述功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到所述负载。