[go: up one dir, main page]

CN119486146A - 器件结构及其形成方法 - Google Patents

器件结构及其形成方法 Download PDF

Info

Publication number
CN119486146A
CN119486146A CN202411486629.1A CN202411486629A CN119486146A CN 119486146 A CN119486146 A CN 119486146A CN 202411486629 A CN202411486629 A CN 202411486629A CN 119486146 A CN119486146 A CN 119486146A
Authority
CN
China
Prior art keywords
layer
material layer
width
hard mask
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202411486629.1A
Other languages
English (en)
Inventor
陈志彬
陈侠威
朱文定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN119486146A publication Critical patent/CN119486146A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

器件结构包括：第一金属互连结构，形成在第一介电材料层中；蚀刻停止介电层，位于第一介电材料层上面并且具有开口，开口沿第一水平方向具有第一宽度；以及电阻存储器单元，包括底部电极、存储器材料层和顶部电极的堆叠件。底部电极包括板部分以及位于蚀刻停止介电层中的开口内的通孔部分。存储器材料层位于底部电极上面，并且配置为提供具有不同电阻的至少两种状态。顶部电极位于存储器材料层上面。硬掩模板位于顶部电极上面。硬掩模板的顶面的外围沿第一水平方向具有第二宽度，第二宽度大于第一宽度。本申请的实施例还涉及器件结构及其形成方法。

Description

器件结构及其形成方法
技术领域
本申请的实施例涉及器件结构及其形成方法。
背景技术
电阻存储器单元包括电阻存储器元件，其中数据位可以编码为低电阻状态或编码为高电阻状态。多个电阻存储器单元可以布置为二维阵列或布置为三维阵列，以提供电阻存储器单元的随机存取，在这种情况下，提供了电阻随机存取存储器(RRAM)单元的阵列。
发明内容
本申请的一些实施例提供了一种器件结构，包括：第一金属互连结构，形成在第一介电材料层中；蚀刻停止介电层，位于所述第一介电材料层上面并且具有开口，所述开口沿第一水平方向具有第一宽度；电阻存储器单元，包括底部电极、存储器材料层和顶部电极的堆叠件，其中，所述底部电极包括位于所述蚀刻停止介电层上面的板部分以及位于所述蚀刻停止介电层中的所述开口内的通孔部分，所述存储器材料层位于所述底部电极上面，并且所述顶部电极位于所述存储器材料层上面；以及硬掩模板，位于所述顶部电极上面，其中，所述硬掩模板的顶面的外围沿所述第一水平方向具有大于所述第一宽度的第二宽度。
本申请的另一些实施例提供了一种器件结构，包括：蚀刻停止介电层，包括具有第一厚度并且包括穿过其的开口的环形部分，以及具有小于所述第一厚度的第二厚度并且通过所述环形部分与所述开口横向间隔开的平面层部分，其中，所述开口沿第一水平方向具有第一宽度；电阻存储器单元，包括底部电极、存储器材料层和顶部电极的堆叠件，所述底部电极包括垂直向下延伸至所述蚀刻停止介电层中的所述开口中的通孔部分；以及硬掩模板，位于所述顶部电极上面，其中，所述硬掩模板的顶面的外围沿所述第一水平方向具有大于所述第一宽度的第二宽度，其中，锥形表面相对于垂直方向以锥角从所述硬掩模板的所述顶面的所述外围至少笔直延伸至所述底部电极的顶面。
本申请的又一些实施例提供了一种形成器件结构的方法，包括：在形成在第一介电材料层中的第一金属互连结构上方形成蚀刻停止介电层；穿过所述蚀刻停止介电层形成沿第一水平方向具有第一宽度的开口；在所述蚀刻停止介电层上方形成包括底部电极材料层、连续存储器材料层、顶部电极材料层和硬掩模材料层的层堆叠件；在所述层堆叠件上方形成图案化光刻胶材料部分，从而使得所述图案化光刻胶材料部分沿所述第一水平方向具有第二宽度，所述第二宽度大于所述第一宽度；使用所述图案化光刻胶材料部分作为蚀刻掩模将所述硬掩模材料层图案化为硬掩模板；以及将所述顶部电极材料层、所述连续存储器材料层和所述底部电极材料层图案化为包括顶部电极、存储器材料层和底部电极的电阻存储器单元。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本公开实施例的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据本公开的实施例的在形成互补金属氧化物半导体(CMOS)晶体管、形成在介电材料层中的金属互连结构和下部连接通孔层级介电层之后的第一实施例结构的垂直截面图。
图2A是根据本公开的实施例的在沉积并且图案化蚀刻停止介电层之后的第一实施例结构的垂直截面图。
图2B是图2A的第一实施例结构的区域的放大垂直截面图。
图2C示出了图2A和图2B的第一实施例结构的各种配置的顶视图。
图3A至图3C是根据本公开的实施例的在形成电阻存储器单元期间的第一实施例结构的区域的顺序垂直截面图。
图3D示出了图3C的第一实施例结构的各种配置的顶视图。
图4A是根据本公开的实施例的在形成介电覆盖层、存储器层级介电层和介电垫层之后的第一实施例结构的垂直截面图。
图4B是图4A的第一实施例结构的区域的放大视图。
图5A是根据本公开的实施例的在图案化介电垫层之后的第一实施例结构的垂直截面图。
图5B是图5A的第一实施例结构的区域的放大垂直截面图。
图6A是根据本公开的实施例的在形成通孔腔之后的第一实施例结构的垂直截面图。
图6B是图6A的第一实施例结构的区域的放大垂直截面图。
图7A是根据本公开的实施例的在形成接触通孔结构之后的第一实施例结构的垂直截面图。
图7B是图7A的第一实施例结构的区域的放大垂直截面图。
图7C是图7A的第一实施例结构的顶视图。垂直平面A-A’是图7A的垂直截面图的切面。垂直平面B-B’是图7B的垂直截面图的切面。
图8A是根据本公开的实施例的在形成金属线结构之后的第一实施例结构的垂直截面图。
图8B是图8A的第一实施例结构的区域的放大垂直截面图。
图8C是图8A的第一实施例结构的顶视图。垂直平面A-A’是图8A的垂直截面图的切面。垂直平面B-B’是图8B的垂直截面图的切面。
图9是根据本公开的实施例的在形成外围通孔腔之后的第一实施例结构的可选配置的垂直截面图。
图10A是根据本公开的实施例的在图案化介电垫层之后的第一实施例结构的可选配置的垂直截面图。
图10B是图10A的第二实施例结构的区域的放大垂直截面图。
图11A是根据本公开的实施例的在形成线腔和外围通孔腔的垂直延伸部分之后的第一实施例结构的可选配置的垂直截面图。
图11B是图11A的第二实施例结构的区域的放大垂直截面图。
图12A是根据本公开的实施例的在形成金属线和集成线和通孔结构之后的第一实施例结构的可选配置的垂直截面图。
图12B是图12A的第二实施例结构的区域的第一放大垂直截面图。
图12C是图12A的第二实施例结构的区域的第二放大垂直截面图。
图12D是图12A的第二实施例结构的顶视图。垂直平面A-A’是图12A的垂直截面图的切面。垂直平面B-B’是图12B的垂直截面图的切面。垂直平面C-C’是图12C的垂直截面图的切面。
图13是根据本公开的实施例的在形成额外金属互连结构之后的第一实施例结构的可选配置的垂直截面图。
图14A至图14F是根据本公开的实施例的在形成电阻存储器单元期间的第二实施例结构的区域的顺序垂直截面图。
图14G是根据本公开的实施例的第二实施例结构的可选配置的垂直截面图。
图15A至图15J是根据本公开的实施例的在形成电阻存储器单元期间的第三实施例结构的区域的顺序垂直截面图。
图15K是根据本公开的实施例的第三实施例结构的可选配置的垂直截面图。
图16A至图16F是根据本公开的实施例的在形成电阻存储器单元期间的第四实施例结构的区域的顺序垂直截面图。
图16G是根据本公开的实施例的第四实施例结构的可选配置的垂直截面图。
图17是示出用于制造本公开实施例的电阻存储器器件的处理步骤的顺序的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开实施例。当然，这些仅仅是实例，并不旨在进行限制。附图未按比例绘制。具有相同参考标号的元件是指相同的元件，并且假定为具有相同的材料组成和相同的厚度范围，除非另外明确指出。明确考虑了重其中复任何描述的元件的多个实例的实施例，除非另外明确说明。明确考虑了其中省略了非必要元件的实施例，即使这样的实施例没有明确公开，但是在本领域中是已知的。
此外，为了便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应解释。
对于先进的电阻存储器器件，电阻存储器单元的形状和临界尺寸是影响良率的主要因素，因为器件泄露电流和顶部电极接触良率对顶部电极的形貌和尺寸敏感。本文公开的各个实施例提供了电阻存储器单元的形貌轮廓的改进，以增强制造良率和器件可靠性。本公开的实施例涉及电阻存储器器件，其中消除或减小了位于电阻存储器单元的顶部电极上面的硬掩模盖的腐蚀和拐角圆化。电阻存储器单元的垂直截面轮廓可以以减小电阻存储器单元的侧壁的锥角的方式来增强。例如，电阻存储器单元的锥角可以在从70度至87度的范围内。电阻存储器单元的顶部电极的顶面的区可以增加2倍或更多，提供了用于穿过硬掩模覆盖结构至顶部电极的顶面形成的接触结构的更大的接触区。用于顶部电极的接触良率可以显著增加。可以提供接触良率的增强，而不会不利地影响电阻存储器单元的器件特性，从而使得电阻存储器单元能够缩放至使用较小器件尺寸的技术节点。
在一个实施例中，底部电极的底面的横向尺寸可以减小，同时硬掩模板的顶面和顶部电极的顶面的横向尺寸可以增加，从而使得硬掩模板和顶部电极的外围可以形成在底部电极和存储器材料层的轮廓表面的区的外部。硬掩模板可以图案化为没有圆角，并且硬掩模板和顶部电极可以图案化为具有相对于垂直方向具有小锥角的笔直侧壁。因此，在图案化电阻存储器单元期间，在图案化顶部电极、存储器材料层和底部电极期间，可以避免或最小化拐角腐蚀。本文公开的各个实施例可以提供大顶部电极区，大顶部电极区相对于顶部电极的图案提供了用于顶部电极接触结构的大叠加公差，并且因此可以增强用于顶部电极接触结构的接触良率。此外，在图案化电阻存储器单元期间消除或减小拐角腐蚀允许用于电阻存储器单元的横向尺寸的增强的均匀性，从而增强器件特性的均匀性。下面参考附图描述本公开的各个实施例的方面。
图1是根据本公开的实施例的在形成互补金属氧化物半导体(CMOS)晶体管、形成在下部层级介电材料层内的金属互连结构和连接通孔层级介电层之后的第一实施例结构沿平行于第一水平方向hd1的垂直平面的垂直截面图。第一实施例结构包括互补金属氧化物半导体(CMOS)晶体管和形成在介电材料层中的金属互连结构。具体地，第一实施例结构包括衬底9，衬底9可以是半导体衬底，诸如商业上可获得的硅晶圆。可以在衬底9的上部部分中形成包括诸如氧化硅的介电材料的浅沟槽隔离结构720。可以在由浅沟槽隔离结构720的部分横向包围的每个区内形成合适的掺杂半导体阱，诸如p型阱和n型阱。可以在衬底9的顶面上方形成场效应晶体管。例如，每个场效应晶体管可以包括源极区域732、漏极区域738、包括衬底9的在源极区域732和漏极区域738之间延伸的表面部分的半导体沟道735以及栅极结构750。每个栅极结构750可以包括栅极电介质752、栅电极754、栅极覆盖电介质758和介电栅极间隔件756。可以在每个源极区域732上形成源极侧金属半导体合金区域742，并且可以在每个漏极区域738上形成漏极侧金属半导体合金区域748。虽然在附图中示出了平面场效应晶体管，但是本文明确考虑了其中场效应晶体管可以额外地或可选地包括鳍式场效应晶体管(FinFET)、全环栅场效应(GAA FET)晶体管或任何其它类型的场效应晶体管(FET)的实施例。
第一实施例结构可以包括：存储器阵列区域100，其中随后可以形成存储器元件阵列；以及外围区域200，其中可以形成支持存储器元件阵列的操作的逻辑器件。在一个实施例中，存储器阵列区域100中的器件(诸如场效应晶体管)可以包括提供对随后将形成的存储器单元的底部电极的存取的底部电极存取晶体管。在该处理步骤中，可以在外围区域200中形成提供对随后将形成的存储器单元的上部电极的存取的上部电极存取晶体管。外围区域200中的器件(诸如场效应晶体管)可以提供操作随后将形成的存储器单元阵列所需的功能。具体地，外围区域中的器件可以配置为控制存储器单元阵列的编程操作、擦除操作和感测(读取)操作。例如，外围区域中的器件可以包括感测电路和/或上部电极偏置电路。形成在衬底9的顶面上的器件可以包括互补金属氧化物半导体(CMOS)晶体管和可选的额外半导体器件(诸如电阻器、二极管、电容器等)，并且统称为CMOS电路700。
随后可以在衬底9和器件(诸如场效应晶体管)上方形成在介电材料层内形成的各个金属互连结构。介电材料层可以包括例如接触层级介电材料层601、第一金属线层级介电材料层610、第二线和通孔层级介电材料层620、第三线和通孔层级介电材料层630以及第四线和通孔层级介电材料层640。金属互连结构可以包括形成在接触层级介电材料层601中并且接触CMOS电路700的相应组件的器件接触通孔结构612、形成在第一金属线层级介电材料层610中的第一金属线结构618、形成在第二线和通孔层级介电材料层620的下部部分中的第一金属通孔结构622、形成在第二线和通孔层级介电材料层620的上部部分中的第二金属线结构628、形成在第三线和通孔层级介电材料层630的下部部分中的第二金属通孔结构632、形成在第三线和通孔层级介电材料层630的上部部分中的第三金属线结构638、形成在第四线和通孔层级介电材料层640的下部部分中的第三金属通孔结构642以及形成在第四线和通孔层级介电材料层640的上部部分中的第四金属线结构648。在一个实施例中，第二金属线结构628可以包括连接至用于存储器元件阵列的源极侧电源的源极线。由源极线提供的电压可以通过存储器阵列区域100中提供的存取晶体管施加至底部电极。
介电材料层(601、610、620、630、640)的每个可以包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、非晶氟化碳、它们的多孔变体或它们的组合。金属互连结构(612、618、622、628、632、638、642、648)的每个可以包括至少一种导电材料，其可以是金属衬垫层(诸如金属氮化物或金属碳化物)和金属填充材料的组合。每个金属衬垫层可以包括TiN、TaN、WN、TiC、TaC和WC，并且每个金属填充材料部分可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用在本公开实施例的考虑范围内的其它合适的金属衬垫和金属填充材料。在一个实施例中，第一金属通孔结构622和第二金属线结构628可以通过双重镶嵌工艺形成为集成线和通孔结构，第二金属通孔结构632和第三金属线结构638可以形成为集成线和通孔结构，和/或第三金属通孔结构642和第四金属线结构648可以形成为集成线和通孔结构。虽然本公开实施例使用其中在第四线和通孔层级介电材料层640上方形成存储器单元阵列的实施例来描述，但是本文明确考虑了其中存储器单元阵列可以形成在不同的金属互连层级处的实施例。
介电材料层(601、610、620、630、640)可以位于相对于随后将形成的存储器单元阵列的下部层级处。因此，介电材料层(601、610、620、630、640)在本文中称为下部层级介电材料层，即，相对于随后将形成的存储器单元阵列位于下部层级处的介电材料层。金属互连结构(612、618、622、628、632、638、642、648)在本文中称为下部层级金属互连结构。金属互连结构(612、618、622、628、632、638、642、648)的子集包括形成在下部层级介电层中并且在包括下部层级介电层的最顶面的水平面内具有顶面的下部层级金属线(诸如第四金属线结构648)。通常，下部层级介电层(601、610、620、630、640)内的金属线层级的总数可以在从1至10的范围内。
可以在金属互连结构和介电材料层上方依次形成介电覆盖层108和下部连接通孔层级介电层110。介电覆盖层108和下部连接通孔层级介电层110可以是额外的下部层级介电材料层。例如，介电覆盖层108可以形成在第四金属线结构648的顶面上以及第四线和通孔层级介电材料层640的顶面上。介电覆盖层108包括可以保护下面金属互连结构(诸如第四金属线结构648)的介电覆盖材料。在一个实施例中，介电覆盖层108可以包括可以提供高抗蚀刻性的材料，即，介电材料，并且也可以在蚀刻下部连接通孔层级介电层110的随后各向异性蚀刻工艺期间用作蚀刻停止材料。例如，介电覆盖层108可以包括碳化硅或氮化硅，并且可以具有在从5nm至30nm的范围内的厚度，但是也可以使用更小和更大的厚度。
下部连接通孔层级介电层110可以包括可以用于介电材料层(601、610、620、630、640)的任何材料。例如，下部连接通孔层级介电层110可以包括未掺杂硅酸盐玻璃或者通过正硅酸乙酯(TEOS)的分解沉积的掺杂硅酸盐玻璃。下部连接通孔层级介电层110的厚度可以在从50nm至200nm的范围内，但是也可以使用更小和更大的厚度。介电覆盖层108和下部连接通孔层级介电层110可以形成为具有延伸贯穿存储器阵列区域100和外围区域200的相应平面顶面和相应平面底面的平面毯式(未图案化)层。
参考图2A至图2C，可以穿过第一实施例结构的下部连接通孔层级介电层110和介电覆盖层108形成通孔腔。例如，可以在下部连接通孔层级介电层110上方施加并且可以图案化光刻胶层(未示出)，以在存储器阵列区域100的位于第四金属线结构648中的相应一个上面的区内形成开口。可以实施各向异性蚀刻以通过下部连接通孔层级介电层110和介电覆盖层108转移光刻胶层中的图案。通过各向异性蚀刻工艺形成的通孔腔在本文中称为下部电极接触通孔腔，因为随后在下部电极接触通孔腔中形成底部电极连接通孔结构。下部电极接触通孔腔可以具有锥形侧壁，该锥形侧壁具有在从1度至10度的范围内的锥角(相对于垂直方向)。第四金属线结构648的顶面可以在每个下部电极接触通孔腔的底部处物理暴露。随后可以例如通过灰化去除光刻胶层。
可以形成金属阻挡层作为材料层。金属阻挡层可以覆盖第四金属线结构648的物理暴露顶面、下部电极接触通孔腔的锥形侧壁和下部连接通孔层级介电层110的顶面，而没有穿过其的任何孔。金属阻挡层可以包括导电金属氮化物，诸如TiN、TaN和/或WN。也可以使用在本公开实施例的考虑范围内的其它合适的材料。金属阻挡层的厚度可以在从3nm至20nm的范围内，但是也可以使用更小和更大的厚度。
可以在下部电极接触通孔腔的剩余体积中沉积诸如钨或铜的金属填充材料。可以通过诸如化学机械平坦化的平坦化工艺来去除金属填充材料和金属阻挡层的位于包括下部连接通孔层级介电层110的最顶面的水平面上面的部分。金属填充材料的位于相应通孔腔中的每个剩余部分包括金属通孔填充材料部分24。金属阻挡层的位于相应通孔腔中的每个剩余部分包括金属阻挡层22。填充通孔腔的金属阻挡层22和金属通孔填充材料部分24的每个组合构成底部连接通孔结构20。可以在下面金属互连结构(即，612、618、622、628、632、638、642、648)上的下部连接通孔层级介电层110中形成底部连接通孔结构20的阵列。底部连接通孔结构20的阵列可以接触第四金属线结构648的子集的顶面。通常，底部连接通孔结构20的阵列接触位于下部层级介电层(601、610、620、630、640)的最顶层级处的下部层级金属线的子集的顶面。通常，可以在衬底上方形成在第一介电材料层(诸如下部连接通孔层级介电层110)中形成的第一金属互连结构(诸如底部连接通孔结构20)。
可以在第一介电材料层(诸如下部连接通孔层级介电层110)中的第一金属互连结构(诸如底部连接通孔结构20)上方形成蚀刻停止介电层112。蚀刻停止介电层112包括可以有效用作蚀刻停止材料层的介电材料。例如，蚀刻停止介电层112可以包括介电材料，诸如碳氮化硅、碳氧化硅、碳化硅、氮化硅、氮氧化硅、介电金属氧化物，诸如氧化铝、氧化镧或氧化钛或它们的组合。蚀刻停止介电层112的厚度(其在本文中称为第一厚度t1)可以在从10nm至60nm的范围内，诸如从20nm至40nm，但是也可以使用更小和更大的厚度。
可以在蚀刻停止介电层112上方施加并且可以光刻图案化光刻胶层75，以在其中形成开口阵列。光刻胶层75中的开口的区可以完全位于底部连接通孔结构20的顶面的区内。可以实施各向异性蚀刻工艺，以通过蚀刻停止介电层112转移光刻胶层75中的开口的图案。在一个实施例中，可以选择各向异性蚀刻工艺的化学物质，以在蚀刻停止介电层112的物理暴露侧壁上生成聚合物材料。额外地或可选地，光刻胶层75中的开口可以在各向异性蚀刻工艺期间一并加宽。可以穿过蚀刻停止介电层112形成开口113，从而使得每个开口113可以具有相应锥形环形侧壁。在一个实施例中，开口113的锥形环形侧壁可以具有凸的垂直截面轮廓。
在一个实施例中，穿过蚀刻停止介电层112的开口113的二维阵列内的每个开口113可以具有相同的形状和相同的尺寸。在一个实施例中，每个开口113可以沿第一水平方向hd1具有穿过蚀刻停止介电层112的第一宽度(其在本文中称为底部电极通孔底部宽度BVBW)。每个开口113沿第一水平方向hd1的第一宽度可以在相应开口113的底部处测量。第二水平方向hd2可以垂直于第一水平方向hd1。
通常，穿过蚀刻停止介电层112的每个开口在平面图(诸如顶视图)中沿垂直方向(诸如图2C中所示的顶视图)可以具有任何闭合的二维形状。在一个实施例中，蚀刻停止介电层112中的每个开口113具有圆形、椭圆形或圆化矩形的形状。在一个实施例中，第一宽度(诸如底部电极通孔底部宽度BVBW)可以是直径、短轴或平行段对之间的距离。穿过蚀刻停止介电层112的每个开口113的区可以完全位于相应下面底部连接通孔结构20的顶面的外围的区内。在一个实施例中，底部电极通孔底部宽度BVBW可以在从50nm至200nm的范围内，但是也可以使用更小或更大的尺寸。
图3A至图3C是根据本公开的实施例的在形成电阻存储器单元30期间的第一实施例结构的区域的顺序垂直截面图。图3D示出了图3C的第一实施例结构的各种配置的顶视图。
参考图3A，可以在底部连接通孔结构20的物理暴露表面上方和蚀刻停止介电层112上方沉积包括底部金属阻挡材料层31L、底部金属层32L、连续存储器材料层34L、可选的覆盖材料层36L、顶部电极材料层38L和硬掩模材料层52L的层堆叠件。底部金属阻挡材料层31L和底部金属层32L的组合随后用于图案化底部电极，并且因此，在本文中称为底部电极材料层(31L、32L)。蚀刻停止介电层112中的开口113的每个体积可以填充有底部电极材料层(31L、32L)的相应部分。
在一个实施例中，底部金属阻挡材料层31L可以包括至少一种导电金属氮化物材料，诸如TaN、TiN或WN。底部金属阻挡材料层31L可以具有在从5nm至100nm的范围内的厚度，诸如从10nm至30nm，但是也可以使用更小和更大的厚度。在一个实施例中，底部金属层32L可以包括和/或可以主要由具有高于2000摄氏度的熔点的金属组成。例如，底部金属层32L可以包括和/或可以由铪、钌、铱、铌、钼、钽、锇、铼或钨组成。其它合适的金属材料可以在本公开实施例的考虑范围内。在一个实施例中，底部金属层32L可以包括第8族元素(诸如钌或锇)或第9族元素(诸如铑或铱)。通常，使用具有高熔点的金属用于底部金属层32L对于在电阻存储器单元的操作期间减小或消除底部电极内的第一金属的原子是有利的。在一个实施例中，底部金属层32L可以包括钌。底部金属层32L可以通过物理气相沉积或化学气相沉积来沉积。底部金属层32L的厚度可以在从10nm至100nm的范围内，诸如从20nm至50nm和/或从6nm至20nm，但是也可以使用更小和更大的厚度。
连续存储器材料层34L包括电阻存储器材料，其是指提供了提供不同电阻的至少两种不同电阻状态的材料。通常，电阻存储器材料可以是本领域已知的任何类型的电阻存储器材料。在一个实施例中，电阻存储器材料可以包括在其中形成导电细丝时提供更高导电性的细丝形成金属氧化物材料(诸如氧化铪、氧化钛、五氧化二铌、碲化锗、硫酸银、氧化锌、氧化钒、氧化钽、氧化锆等)。在一个实施例中，电阻存储器材料可以包括包含硫族化物玻璃的相变存储器材料(诸如锗、锑和碲的合金，以及可选的额外添加剂)。在一个实施例中，电阻存储器材料可以包括其中可以形成或断裂导电桥的导电桥形成材料(诸如银、铜、硫化银、混合离子-电子导体材料(例如，氧化钇稳定的氧化锆)等)。在一个实施例中，电阻存储器材料可以包括可以提供至少两种不同电阻状态的有机聚合物材料。在一个实施例中，电阻存储器材料可以包括可以提供至少两种不同电阻状态的钙钛矿基材料。在一个实施例中，电阻存储器材料可以包括可以提供至少两种不同电阻状态的二维材料，诸如二硫化钼(MoS2)。在一个实施例中，电阻存储器材料可以包括可以提供至少两种不同电阻状态的有机-无机混合电阻存储器材料。在一个实施例中，电阻存储器材料可以包括可以提供至少两种不同电阻状态的稀土氧化物电阻存储器材料。
在一个实施例中，连续存储器材料层34L包括和/或主要由至少一种过渡金属的导电细丝形成介电氧化物组成。导电细丝形成介电氧化物是指在通过其施加电场时可以形成导电细丝的介电氧化物。示例性的导电细丝形成介电氧化物包括氧化铪、氧化锆、氧化钛、氧化铪锆和氧化锶钴。在通过施加电偏置电压在其中形成导电细丝时，连续存储器材料层34L沿厚度方向(例如，沿垂直方向)的电阻率可改变至少一个数量级，诸如2至6个数量级。在连续存储器材料层34L包括氧化铪的实施例中，具有约2.6MV/cm量级的垂直电场可以用于在其中形成导电细丝。可以施加沿相反极性并且具有更小量级的电场，以从连续存储器材料层34L内去除导电细丝。
连续存储器材料层34L可以通过原子层沉积、化学气相沉积或物理气相沉积来沉积。例如，如果连续存储器材料层34L包括氧化铪，则使用含铪前体气体(诸如四氯化铪)和氧源气体(诸如H2O、O2或O3)的原子层沉积可以交替流入至包含第一实施例结构的工艺室中，以沉积连续存储器材料层34L。连续存储器材料层34L的厚度可以在从1nm至50nm的范围内，诸如从3nm至20nm和/或从6nm至10nm，但是也可以使用更小和更大的厚度。
在存在覆盖材料层36L的实施例中，覆盖材料层36L包括可以增强连续存储器材料层34L中的存储器材料层的电特性的覆盖材料。在使用覆盖材料层36L的实施例中，覆盖材料层36L可以用作扩散阻挡层，并且可以用于调制连续存储器材料层34L中的电阻存储器材料的开关特性和/或以增强随后将形成的电阻存储器器件的耐久性和器件稳定性。在一个实施例中，覆盖材料层36L可以包括诸如TiN、TaN、WN和/或MoN的导电金属氮化物材料、诸如氧化钌或氧化铱的金属氧化物材料、诸如硅化钛或硅化钨的金属硅化物材料、类金刚石碳的薄层和/或其它合适的衬垫材料。
顶部电极材料层38L可以包括可以用于底部金属层32L的任何材料。顶部电极材料层38L的厚度可以在从10nm至100nm的范围内，诸如从20nm至50nm和/或从6nm至20nm，但是也可以使用更小和更大的厚度。
硬掩模材料层52L包括适合作为硬掩模材料的介电材料。例如，硬掩模材料层52L可以包括和/或可以主要由氮氧化硅、氮化硅、碳氮化硅、碳氧化硅和/或介电金属氧化物组成。硬掩模材料层52L可以通过化学气相沉积(CVD)和/或原子层沉积(ALD)来形成。硬掩模材料层52L的厚度可以在从30nm至200nm和/或从60nm至120nm的范围内，但是也可以使用更小和更大的厚度。硬掩模材料层52L可以包括填充顶部电极材料层38L的顶面中的凹陷的二维阵列的向下突出部分的二维阵列。
参考图3B，可以在硬掩模材料层52L的顶面上方施加并且可以光刻图案化光刻胶层，以形成图案化光刻胶材料部分77的二维阵列。根据本公开实施例的方面，每个图案化光刻胶材料部分77可以具有相应侧壁，该相应侧壁完全位于下面底部连接通孔结构20的外围的区内并且完全位于蚀刻停止介电层112的下面部分中的开口113的区的外部。在一个实施例中，每个图案化光刻胶材料部分77沿第一水平方向hd1具有第二宽度，该第二宽度大于第一宽度(诸如底部电极通孔底部宽度BVBW)，并且小于下面底部连接通孔结构20的顶面的横向尺寸。在一个实施例中，每个图案化光刻胶材料部分77在平面图(即，沿垂直方向的视图)中覆盖蚀刻停止介电层112中的相应下面开口113的整个区。
可以实施第一各向异性蚀刻工艺，以使用图案化光刻胶材料部分77作为蚀刻掩模通过硬掩模材料层52L、顶部电极材料层38L、可选的覆盖材料层36L和连续存储器材料层34L转移图案化光刻胶材料部分77的二维阵列的图案。第一各向异性蚀刻工艺可以包括一系列各向异性蚀刻步骤，这些步骤具有相应蚀刻化学物质，并且提供硬掩模材料层52L、顶部电极材料层38L、可选的覆盖材料层36L和连续存储器材料层34L的材料的顺序蚀刻。可以在每个图案化光刻胶材料部分77之下形成存储器材料层34、可选的覆盖材料板36、顶部电极38和硬掩模板52的图案化堆叠件。每个硬掩模板52是硬掩模材料层52L的图案化部分。每个顶部电极38是顶部电极材料层38L的图案化部分。每个覆盖材料板36是覆盖材料层36L的图案化部分。每个存储器材料层34是连续存储器材料层34L的图案化部分。
根据本公开实施例的方面，第一各向异性蚀刻工艺可以使用最小化硬掩模板52的腐蚀的蚀刻化学物质。在该实施例中，第一各向异性蚀刻工艺可以使用诸如CF4或SF6的无氢蚀刻剂以维持用于硬掩模板52的基本上垂直的侧壁轮廓。锥形表面可以相对于垂直方向以锥角α从硬掩模板52的顶面的外围至少笔直延伸至底部电极材料层(31L、32L)的顶面。锥角α可以在从5度至20度的范围内，诸如从5度至15度。随后可以例如通过灰化去除图案化光刻胶材料部分77的阵列。底部电极材料层(31L、32L)的顶面的平面水平部分在第一各向异性蚀刻工艺之后可以物理暴露。
参考图3C和图3D，可以在存储器材料层34、可选的覆盖材料板36、顶部电极38和硬掩模板52的堆叠件的二维阵列上方共形沉积诸如氮化硅、氧化硅、碳氮化硅或氮氧化硅的介电材料，以形成共形介电材料层。可以实施第二各向异性蚀刻工艺以去除共形介电材料层的水平延伸部分。共形介电材料层的每个剩余的垂直延伸部分构成介电间隔件56。可以继续第二各向异性蚀刻工艺以使用硬掩模板52的二维阵列和介电间隔件56的二维阵列的组合作为蚀刻掩模来蚀刻底部电极材料层(31L、32L)的物理暴露部分。第二各向异性蚀刻工艺可以一并蚀刻蚀刻停止介电层112的未掩蔽部分。蚀刻停止介电层112的蚀刻部分可以具有小于第一厚度t1的第二厚度t2。
底部电极材料层(31L、32L)的每个图案化部分构成底部电极(31、32)。每个底部电极(31、32)可以包括底部金属阻挡层31和底部金属板32的组合。底部金属阻挡层31可以是底部金属阻挡材料层31L的图案化部分，并且底部金属板32可以是底部金属层32L的图案化部分。每个介电间隔件56可以具有管状结构，具有笔直锥形侧壁和波状外形的外侧壁。每个介电间隔件56可以与环面拓扑同胚，即，可以连续变形为环面，而不产生新的孔，并且不破坏任何现有的孔。
每个介电间隔件56可以具有接触下面底部电极(31、32)的顶面的平面表面段的底面。每个介电间隔件56的底面可以具有内外围和外外围，外外围相对于内外围向外横向偏移均匀的横向偏移距离，该距离是介电间隔件56在包括底面的水平面处的横向厚度。每个介电间隔件56的外侧壁的底部外围可以与相应下面底部电极(31、32)的顶面的外围重合。每个介电间隔件56可以与硬掩模板52、顶部电极38、覆盖材料板36和存储器材料层34的堆叠件的整个锥形表面接触。每个介电间隔件56可以横向围绕硬掩模板52、顶部电极38、覆盖材料板36和存储器材料层34的堆叠件。
在一个实施例中，每个介电间隔件56可以具有与下面底部电极(31、32)的顶面的环形表面段接触的环形底面。如本文所使用，环形表面是指具有内外围和相对于内外围向外横向偏移均匀横向偏移距离的外外围的表面。在一个实施例中，每个底部电极(31、32)可以包括顶面，该顶面包括环形顶面段和位于上面存储器材料层34的向下突出部分下面的中心凹进水平表面段。根据本公开实施例的方面，中心凹进水平表面段沿第一水平方向hd1的横向范围小于蚀刻停止介电层112中的下面开口113的第一宽度(诸如底部电极通孔底部宽度BVBW)。
第二各向异性蚀刻工艺可以一并减小硬掩模板52的厚度。每个硬掩模板52的水平延伸部分的厚度可以在从25nm至180nm和/或从40nm至100nm的范围内，但是也可以使用更小和更大的厚度。每个硬掩模板52的顶面的外围可以沿第一水平方向hd1具有第二宽度，第二宽度在本文中称为硬掩模顶部宽度HMTW。第二宽度大于第一宽度(诸如底部电极通孔底部宽度BVBW)。
通常，顶部电极材料层38L、连续存储器材料层34L和底部电极材料层(31L、32L)可以图案化为电阻存储器单元30的二维阵列。每个电阻存储器单元30包括顶部电极38、可选的覆盖材料板36、存储器材料层34和底部电极(31、32)。在一个实施例中，每个底部电极(31、32)包括位于蚀刻停止介电层112上面的板部分以及位于蚀刻停止介电层112中的开口113内的通孔部分。换句话说，通孔部分垂直向下延伸至蚀刻停止介电层112中的相应开口113中。在一个实施例中，存储器材料层34位于底部电极(31、32)上面，并且配置为提供具有不同电阻的至少两种状态。在一个实施例中，在每个电阻存储器单元30内，在图案化存储器材料层34时，存储器材料层34在平面图中完全位于下面底部连接通孔结构20(其是金属通孔结构)的顶面的区内。顶部电极38位于存储器材料层34上面。
在一个实施例中，蚀刻停止介电层112包括：环形部分，横向围绕蚀刻停止介电层112中的开口113并且具有第一厚度t1；以及平面层部分，具有小于第一厚度t1的第二厚度t2并且通过环形部分与开口113横向间隔开。因此，环形部分具有第一厚度t1，并且包括穿过其的开口113，并且平面层部分具有小于第一厚度t1的第二厚度t2，并且通过环形部分与开口113横向间隔开。
参考图4A和图4B，可以可选地在电阻存储器单元30的二维阵列、硬掩模板52的二维阵列和介电间隔件56的二维阵列上方共形沉积介电覆盖层150。介电覆盖层150可以包括无孔介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、氮氧化硅或氮化硅。介电覆盖层150可以通过诸如化学气相沉积工艺的共形沉积工艺来沉积。介电覆盖层150的厚度可以在从4nm至100nm的范围内，诸如从8nm至50nm，但是也可以使用更小和更大的厚度。
介电覆盖层150横向围绕电阻存储器单元30的二维阵列。介电覆盖层150接触蚀刻停止介电层112的圆柱形侧壁，该圆柱形侧壁连接蚀刻停止介电层112的相应环形部分的顶面的外围和蚀刻停止介电层112的具有第二厚度t2的平面层部分的顶面的相应外围。介电覆盖层150可以接触每个底部电极(31、32)的侧壁，并且可以接触每个硬掩模板52的顶面。
随后可以在介电覆盖层150上方沉积介电材料层。该介电材料层在本文中称为存储器层级介电层162。在一个实施例中，存储器层级介电层162可以包括具有小于3.9的介电常数的低k介电材料。例如，存储器层级介电层162可以包括无孔有机硅酸盐玻璃或多孔有机硅酸盐玻璃。可选地，可以平坦化存储器层级介电层162的顶面。如在位于电阻存储器单元30上面的介电覆盖层150的最顶面之上测量的存储器层级介电层162的厚度可以在从50nm至300nm的范围内，诸如从100nm至200nm，但是也可以使用更小和更大的厚度。
存储器层级介电层162形成在电阻存储器单元30的二维阵列周围和上方。存储器层级介电层162横向围绕每个电阻存储器单元30的底部电极(31、32)、存储器材料层34和顶部电极38。存储器层级介电层162位于介电覆盖层150的水平延伸部分上面，并且横向围绕介电覆盖层150的突出至介电覆盖层150的水平延伸部分之上的每个部分。
可以在存储器层级介电层162上方沉积介电垫层166。介电垫层166包括可以在随后化学机械抛光工艺期间用作平坦化停止层的介电材料。在一个实施例中，介电垫层166可以包括氮化硅、碳氮化硅或碳氧化硅。介电垫层166的厚度可以在从20nm至100nm的范围内，诸如从30nm至60nm，但是也可以使用更小和更大的厚度。
位于第四线和通孔层级介电材料层640的所有介电材料层的组合构成第五线和通孔层级介电材料层650。在一个实施例中，第五线和通孔层级介电材料层650从底部至顶部可以包括介电覆盖层108、下部连接通孔层级介电层110、蚀刻停止介电层112、介电覆盖层150、存储器层级介电层162和介电垫层166。
参考图5A和图5B，可以在介电垫层166上方施加并且可以光刻图案化光刻胶层79，以在其中形成开口的二维阵列。光刻胶层79中的开口可以包括第一开口，该第一开口完全形成在下面底部连接通孔结构20的顶面的外围的区内，并且完全形成在蚀刻停止介电层112中的下面开口113的区的外部。光刻胶层79中的开口可以包括第二开口，该第二开口形成在下面金属互连结构中的相应一个上方的外围区域中，该下面金属互连结构可以是例如相应下面第四金属线结构648。
可以实施各向异性蚀刻工艺以去除介电垫层166的未由光刻胶层79掩蔽的部分。可以穿过存储器阵列区域100中的介电垫层166形成第一开口81，并且可以穿过外围区域200中的介电垫层166形成第二开口71。在一个实施例中，第一开口81和第二开口71可以是具有圆形或椭圆形的水平截面形状的离散开口。随后可以例如通过灰化去除光刻胶层79。
参考图6A和图6B，可以实施第一各向异性蚀刻工艺，以通过存储器层级介电层162的上部部分转移介电垫层166中的开口(81、71)的图案。可以在存储器阵列区域100中在介电垫层166中的第一开口之下形成第一接触通孔腔88。可以在外围区域200中在介电垫层166中的第二开口之下形成第二接触通孔腔78。第一接触通孔腔88和第二接触通孔腔78是其中随后可以形成金属接触结构的接触通孔腔。
可以选择第一各向异性蚀刻工艺的持续时间，从而使得每个顶部电极38的表面段暴露于相应第一接触通孔腔88。在一个实施例中，每个第一接触通孔腔88的底面可以沿第一水平方向hd1具有第三宽度，第三宽度在本文中称为顶部接触结构底部宽度TCBW。第三宽度可以小于第二宽度，即，硬掩模顶部宽度HMTW。此外，第三宽度可以大于第一宽度，即，底部电极通孔底部宽度BVBW。
硬掩模板52的位于相应顶部电极38的顶面的凹陷区内的每个剩余部分构成硬掩模凹陷填充材料部分52’。每个硬掩模凹陷填充材料部分52’可以位于顶部电极38的顶面中的凹陷内，可以接触顶部电极38的顶面的凹陷形段，并且可以位于相应第一接触通孔腔88下面。
可以在第一实施例结构上方施加并且可以光刻图案化光刻胶层(未示出)，以覆盖存储器阵列区域100而不覆盖外围区域200。可以实施各向异性蚀刻工艺，以垂直延伸第二接触通孔腔78穿过存储器层级介电层162、介电覆盖层150、蚀刻停止介电层112、下部连接通孔层级介电层110和介电覆盖层108的下部部分。第四金属线结构648的顶面可以在每个垂直延伸的第二接触通孔腔78之下物理暴露。随后可以例如通过灰化去除光刻胶层。
参考图7A至图7C，可以在第一通孔腔88和第二通孔腔78中沉积至少一种导电材料。至少一种导电材料可以包括金属阻挡衬垫材料和金属填充材料。金属阻挡衬垫材料可以包括导电金属氮化物材料，诸如TiN、TaN、WN和/或MoN。金属阻挡衬垫材料可以通过物理气相沉积和/或化学气相沉积来沉积。金属阻挡衬垫材料的厚度可以在从4nm至50nm的范围内，诸如从8nm至25nm，但是也可以使用更小和更大的厚度。金属填充材料包括金属，诸如Cu、W、Mo、Ru、Co、Al、它们的合金和/或它们的层堆叠件。金属填充材料可以通过物理气相沉积、化学气相沉积、电镀、化学镀或它们的组合来沉积。
通过实施平坦化工艺，可以从包括介电垫层166的顶面的水平面之上去除金属阻挡衬垫材料和金属填充材料的过量部分。平坦化工艺可以使用例如化学机械平坦化工艺和/或凹槽蚀刻工艺。至少一种导电材料的填充相应第一接触通孔腔88的每个剩余图案化部分构成顶部电极接触结构80，其可以是金属通孔结构。每个顶部电极接触结构80可以包括：金属阻挡线82，包括金属阻挡衬垫材料；以及金属填充材料部分84，包括金属填充材料。至少一种导电材料的填充相应第二接触通孔腔78的每个剩余图案化部分构成外围金属互连结构70，其可以是金属通孔结构。可以在平坦化工艺期间一并减薄介电垫层166。
在一个实施例中，每个顶部电极接触结构80可以形成在相应顶部电极38的表面段上的相应第一接触通孔腔88中。每个顶部电极接触结构80的底面可以沿第一水平方向hd1具有第三宽度(诸如顶部接触结构底部宽度TCBW)。第三宽度(诸如顶部接触结构底部宽度TCBW)小于第二宽度(诸如硬掩模顶部宽度HMTW)，并且大于第一宽度(诸如底部电极通孔底部宽度BVBW)。每个顶部电极接触结构80垂直延伸穿过存储器层级介电层162的上部部分，并且接触相应顶部电极38的顶面。硬掩模凹陷填充材料部分52’可以位于顶部电极38的顶面中的凹陷内，可以接触顶部电极38的顶面的凹陷形段，并且可以位于顶部电极接触结构80的底面下面。
参考图8A至图8C，可以在介电垫层166上方沉积可以并入第五线和通孔层级介电材料层650中的线层级介电材料层168。可以例如通过在线层级介电材料层168上方施加并且图案化光刻胶层以在光刻胶层中形成细长开口并且通过使用各向异性蚀刻工艺穿过线层级介电材料层168转移细长开口的图案形成穿过线层级介电材料层168的线沟槽。可以去除光刻胶层，并且可以在线沟槽中沉积并且随后可以平坦化至少一种导电材料，以形成各个第五金属线结构658。
在一个实施例中，形成在存储器阵列区域100中的第五金属线结构658的第一子集包括用于电阻存储器单元30的二维阵列的顶部电极线TEL。顶部电极线TEL可以是用于存取电阻存储器单元30的行或电阻存储器单元30的列的存取线。因此，顶部电极线TEL可以包括用于电阻存储器单元30的二维阵列的字线或位线。在所示实例中，顶部电极线TEL可以沿第二水平方向hd2横向延伸，并且可以沿第一水平方向hd1彼此横向间隔开。可以在外围区域200中直接在外围金属互连结构70中的相应一个的顶面上形成第五金属线结构658的第二子集。
参考图9，通过在外围区域200中形成外围通孔腔69，可以从图4A和图4B中所示的第一实施例结构得到第一实施例结构的可选配置。例如，可以在介电垫层166上方施加并且可以光刻图案化光刻胶层(未示出)，以在外围区域200中形成开口。可以实施各向异性蚀刻工艺，以至少部分通过第五线和通孔层级介电材料层650来转移光刻胶层中的离散开口的图案，以形成外围通孔腔69。随后可以例如通过灰化去除光刻胶层。
参考图10A和图10B，可以在介电垫层166上方施加光刻胶层79。在第一实施例结构的可选配置中，可以图案化光刻胶层79以在其中形成线形开口。例如，光刻胶层中的线形开口的图案可以与图8A至图8C中所示的第五金属线结构658的图案相同。
可以实施各向异性蚀刻工艺以去除介电垫层166的未由光刻胶层79掩蔽的部分。可以穿过存储器阵列区域100中的介电垫层166形成第一开口81，并且可以穿过外围区域200中的介电垫层166形成第二开口71。在第一实施例结构的可选配置中，第一开口81和第二开口71可以是线形开口，其可以例如沿垂直于第一水平方向hd1的第二水平方向hd2是细长的。随后可以例如通过灰化去除光刻胶层79。
参考图11A和图11B，可以在介电垫层166上方施加并且可以光刻图案化光刻胶层(未示出)，以在外围区域200中形成离散开口。光刻胶层中的离散开口可以形成在位于外围区域200中的介电垫层166中的开口的区内。可以实施各向异性蚀刻工艺，以至少穿过第五线和通孔层级介电材料层650的上部部分来转移离散开口的图案，以形成通孔腔。随后可以例如通过灰化去除光刻胶层。
可以实施各向异性蚀刻工艺，以通过存储器层级介电层162的上部部分转移介电垫层166中的线形开口的图案。可以在存储器阵列区域100中在介电垫层166中的第一开口之下形成第一线腔83。可以在外围区域200中在介电垫层166中的第二开口之下形成第二线腔。此外，外围区域中的通孔腔可以垂直延伸，从而使得第四金属线结构648的底面在每个通孔腔之下暴露。在外围区域200中包括至少一个通孔腔和第二线腔的每个连续空隙构成集成线和通孔腔73。第一线腔83是其中随后形成金属接触结构的接触通孔腔。
可以选择各向异性蚀刻工艺的持续时间，从而使得每个顶部电极38的表面段暴露于相应第一线腔83。在一个实施例中，每个第一线腔83的底面可以沿第一水平方向hd1具有第三宽度，第三宽度在本文中称为顶部接触结构底部宽度TCBW。第三宽度可以小于第二宽度，即，硬掩模顶部宽度HMTW。此外，第三宽度可以大于第一宽度，即，底部电极通孔底部宽度BVBW。
硬掩模板52的位于相应顶部电极38的顶面的凹陷区内的每个剩余部分构成硬掩模凹陷填充材料部分52’。每个硬掩模凹陷填充材料部分52’可以位于顶部电极38的顶面中的凹陷内，可以接触顶部电极38的顶面的凹陷形段，并且可以位于相应第一线腔83下面。沿第二水平方向hd2(其垂直于第一水平方向hd1)布置的顶部电极38的列可以在存储器阵列区域100中的每个第一线腔83之下物理暴露。
参考图12A至图12D，可以在第一线腔83中以及集成线和通孔腔73中沉积至少一种导电材料。至少一种导电材料可以包括金属阻挡衬垫材料和金属填充材料。金属阻挡衬垫材料可以包括导电金属氮化物材料，诸如TiN、TaN、WN和/或MoN。金属阻挡衬垫材料可以通过物理气相沉积和/或化学气相沉积来沉积。金属阻挡衬垫材料的厚度可以在从4nm至50nm的范围内，诸如从8nm至25nm，但是也可以使用更小和更大的厚度。金属填充材料包括金属，诸如Cu、W、Mo、Ru、Co、Al、它们的合金和/或它们的层堆叠件。金属填充材料可以通过物理气相沉积、化学气相沉积、电镀、化学镀或它们的组合来沉积。
通过实施平坦化工艺，可以从包括介电垫层166的顶面的水平面之上去除金属阻挡衬垫材料和金属填充材料的过量部分。平坦化工艺可以使用例如化学机械平坦化工艺和/或凹槽蚀刻工艺。至少一种导电材料的填充相应第一线腔83的每个剩余图案化部分构成顶部电极接触结构80，其可以是金属线结构。每个顶部电极接触结构80可以包括：金属阻挡线82，包括金属阻挡衬垫材料；以及金属填充材料部分84，包括金属填充材料。至少一种导电材料的填充相应集成线和通孔腔73的每个剩余图案化部分构成外围金属互连结构70，其可以是集成线和通孔结构。可以在平坦化工艺期间一并减薄介电垫层166。
在一个实施例中，每个顶部电极接触结构80可以形成在相应顶部电极38的表面段上的相应第一线腔83中。每个顶部电极接触结构80的底面可以沿第一水平方向hd1具有第三宽度(诸如顶部接触结构底部宽度TCBW)。第三宽度(诸如顶部接触结构底部宽度TCBW)小于第二宽度(诸如硬掩模顶部宽度HMTW)，并且大于第一宽度(诸如底部电极通孔底部宽度BVBW)。每个顶部电极接触结构80垂直延伸穿过存储器层级介电层162的上部部分，并且接触相应顶部电极38的顶面。硬掩模凹陷填充材料部分52’可以位于顶部电极38的顶面中的凹陷内，可以接触顶部电极38的顶面的凹陷形段，并且可以位于顶部电极接触结构80的底面下面。
参考图13，可以在第五线和通孔层级介电材料层650之上形成第六线和通孔层级介电材料层660。可以在第六线和通孔层级介电材料层660中形成第五金属通孔结构662和第六金属线结构668，以提供至顶部电极接触结构80(其形成为金属线结构)和外围金属互连结构70(其可以形成为包括相应金属线结构和相应至少一个金属通孔结构组的集成线和通孔结构)的电连接。
图14A至图14F是在根据本公开的实施例的在形成电阻存储器单元30期间的第二实施例结构的区域的顺序垂直截面图。图14G是根据本公开的实施例的第二实施例结构的可选配置的垂直截面图。
参考图14A，通过在实施第一各向异性蚀刻工艺之后实施第二各向异性蚀刻工艺，可以从图3B中所示的第一实施例结构得到本公开实施例的第二实施例结构。在该实施例中，图案化光刻胶材料部分77可以用作用于第二各向异性蚀刻工艺的蚀刻掩模。可以蚀刻底部电极材料层(31L、32L)的未掩蔽部分。第二各向异性蚀刻工艺可以一并蚀刻蚀刻停止介电层112的未掩蔽部分。蚀刻停止介电层112的蚀刻部分可以具有小于第一厚度t1的第二厚度t2。随后可以例如通过灰化去除图案化光刻胶材料部分77。
底部电极材料层(31L、32L)的每个图案化部分构成底部电极(31、32)。每个底部电极(31、32)可以包括底部金属阻挡层31和底部金属板32的组合。底部金属阻挡层31可以是底部金属阻挡材料层31L的图案化部分，并且底部金属板32可以是底部金属层32L的图案化部分。
在一个实施例中，每个底部电极(31、32)可以包括顶面，该顶面包括环形顶面段和位于上面存储器材料层34的向下突出部分下面的中心凹进水平表面段。根据本公开实施例的方面，中心凹进水平表面段沿第一水平方向hd1的横向范围小于蚀刻停止介电层112中的下面开口113的第一宽度(诸如底部电极通孔底部宽度BVBW)。
每个硬掩模板52的水平延伸部分的厚度可以在从25nm至180nm和/或从40nm至100nm的范围内，但是也可以使用更小和更大的厚度。每个硬掩模板52的顶面的外围可以沿第一水平方向hd1具有第二宽度，第二宽度在本文中称为硬掩模顶部宽度HMTW。第二宽度大于第一宽度(诸如底部电极通孔底部宽度BVBW)。
通常，顶部电极材料层38L、连续存储器材料层34L和底部电极材料层(31L、32L)可以图案化为电阻存储器单元30的二维阵列。每个电阻存储器单元30包括顶部电极38、可选的覆盖材料板36、存储器材料层34和底部电极(31、32)。在一个实施例中，每个底部电极(31、32)包括位于蚀刻停止介电层112上面的板部分以及位于蚀刻停止介电层112中的开口113内的通孔部分。换句话说，通孔部分垂直向下延伸至蚀刻停止介电层112中的相应开口113中。在一个实施例中，存储器材料层34位于底部电极(31、32)上面，并且配置为提供具有不同电阻的至少两种状态。在一个实施例中，在每个电阻存储器单元30内，在图案化存储器材料层34时，存储器材料层34在平面图中完全位于下面底部连接通孔结构20(其是金属通孔结构)的顶面的区内。顶部电极38位于存储器材料层34上面。
如上面所讨论，第一各向异性蚀刻工艺可以使用最小化硬掩模板52的腐蚀的蚀刻化学物质。在该实施例中，第一各向异性蚀刻工艺可以使用诸如CF4或SF6的无氢蚀刻剂以维持用于硬掩模板52的基本上垂直的侧壁轮廓。锥形表面可以相对于垂直方向以锥角α从硬掩模板52的顶面的外围至少笔直延伸至底部电极(31、32)的底面的外围。锥角α可以在从5度至20度的范围内，诸如从5度至15度。随后可以例如通过灰化去除图案化光刻胶材料部分77的阵列。在一个实施例中，锥形表面可以相对于垂直方向以锥角α从硬掩模板52的顶面的外围笔直延伸至蚀刻停止介电层112的具有第二厚度t2的部分的外围。
在一个实施例中，蚀刻停止介电层112包括：环形部分，横向围绕蚀刻停止介电层112中的开口113并且具有第一厚度t1；以及平面层部分，具有小于第一厚度t1的第二厚度t2并且通过环形部分与开口113横向间隔开。因此，环形部分具有第一厚度t1，并且包括穿过其的开口113，并且平面层部分具有小于第一厚度t1的第二厚度t2，并且通过环形部分与开口113横向间隔开。
参考图14B，可以实施参考图4A和图4B描述的处理步骤，以形成介电覆盖层150、存储器层级介电层162和介电垫层166。在该实施例中，介电覆盖层150可以直接形成在电阻存储器单元30的笔直侧壁上。
参考图14C，可以实施参考图5A和图5B描述的处理步骤，以穿过介电垫层166形成第一开口81和第二开口71(见图5A)。
参考图14D，可以实施参考图6A和图6B描述的处理步骤，以形成第一接触通孔腔88和第二接触通孔腔78(见图6A)。
参考图14E，可以实施参考图7A至图7C描述的处理步骤，以形成顶部电极接触结构80和外围金属互连结构70(见图7A和图7C)。
参考图14F，可以实施参考图8A至图8C描述的处理步骤，以形成线层级介电材料层168，线层级介电材料层168可以并入第五线和通孔层级介电材料层650中。可以在线层级介电材料层168中形成各个第五金属线结构658，以提供至顶部电极接触结构80和外围金属互连结构70的电连接。
参考图14G，通过实施参考图9、图10A和图10B、图11A和图11B以及图12A至图12D描述的处理步骤，可以从图14B中所示的第二实施例结构得到第二实施例结构的可选配置。
图15A至图15J是根据本公开的实施例的在形成电阻存储器单元30期间的第三实施例结构的区域的顺序垂直截面图。图15K是根据本公开的实施例的第三实施例结构的可选配置的垂直截面图。
参考图15A，通过去除光刻胶层75，通过沉积底部金属阻挡材料层31L，并且通过沉积底部金属层32L，可以从参考图2A至图2C描述的第一实施例结构得到根据本公开实施例的第三实施例结构。可以修改底部金属层32L的厚度，从而使得底部金属层32L的顶面的最底部部分形成在包括底部金属阻挡材料层31L的顶面的最顶部部分的水平面之上。在一个实施例中，底部金属层32L的厚度(如在蚀刻停止介电层112中的开口113的区的外部测量的)可以在从40nm至200nm的范围内，诸如从80nm至150nm，但是也可以使用更小和更大的厚度。
参考图15B，可以实施平坦化工艺以平坦化底部金属层32L的顶面。底部金属层32L的整个顶面可以形成在水平欧几里得平面内。在一个实施例中，底部金属层32L的位于蚀刻停止介电层112上面的部分的厚度可以在从20nm至150nm的范围内，诸如从40nm至100nm，但是也可以使用更小和更大的厚度。
参考图15C，可以在底部金属层32L上方沉积连续存储器材料层34L、可选的覆盖材料层36L、顶部电极材料层38L和硬掩模材料层52L。可以实施参考图3A描述的处理步骤，以沉积连续存储器材料层34L、可选的覆盖材料层36L、顶部电极材料层38L和硬掩模材料层52L。
参考图15D，可以实施参考图3B描述的处理步骤，以图案化连续存储器材料层34L、可选的覆盖材料层36L、顶部电极材料层38L和硬掩模材料层52L。如上面所讨论，第一各向异性蚀刻工艺可以使用最小化硬掩模板52的腐蚀的蚀刻化学物质。在该实施例中，第一各向异性蚀刻工艺可以使用诸如CF4或SF6的无氢蚀刻剂以维持用于硬掩模板52的基本上垂直的侧壁轮廓。锥形表面可以相对于垂直方向以锥角α从硬掩模板52的顶面的外围笔直延伸至底部电极材料层(31L、32L)的顶面。锥角α可以在从5度至20度的范围内，诸如从5度至15度。随后可以例如通过灰化去除图案化光刻胶材料部分77的阵列。
参考图15E，可以实施参考图3C描述的处理步骤以图案化底部电极材料层(31L、32L)。该处理步骤中的第三实施例结构可以与参考图3C描述的第一实施例结构基本上相同，不同之处在于，每个底部电极(31、32)的整个顶面形成在包含上面存储器材料层34的整个底面的水平面内，并且不同之处在于，硬掩模板52、顶部电极38、覆盖材料板36和存储器材料层34的所有顶面和底面形成为水平表面。在第三实施例结构中，介电间隔件56可以与存储器材料层34、覆盖材料板36、顶部电极38和硬掩模板52的堆叠件的整个锥形表面接触。介电间隔件56横向围绕存储器材料层34、覆盖材料板36、顶部电极38和硬掩模板52的堆叠件。在一个实施例中，介电间隔件56的环形底面与蚀刻停止介电层112的环形表面段接触。
参考图15F，可以实施参考图4A和图4B描述的处理步骤，以形成介电覆盖层150、存储器层级介电层162和介电垫层166。在该实施例中，介电覆盖层150可以形成在介电间隔件56的凸外侧壁上和底部电极(31、32)的侧壁上。
参考图15G，可以实施参考图5A和图5B描述的处理步骤，以穿过介电垫层166形成第一开口81和第二开口71(见图5A)。
参考图15H，可以实施参考图6A和图6B描述的处理步骤，以形成第一接触通孔腔88和第二接触通孔腔78(见图6A)。
参考图15I，可以实施参考图7A至图7C描述的处理步骤，以形成顶部电极接触结构80和外围金属互连结构70(见图7A和图7C)。
参考图15J，可以实施参考图8A至图8C描述的处理步骤，以形成线层级介电材料层168，线层级介电材料层168可以并入第五线和通孔层级介电材料层650中。可以在线层级介电材料层168中形成各个第五金属线结构658，以提供至顶部电极接触结构80和外围金属互连结构70的电连接。
参考图15K，通过实施参考图9、图10A和图10B、图11A和图11B以及图12A至图12D描述的处理步骤，可以从图15F中所示的第三实施例结构得到第三实施例结构的可选配置。
图16A至图16F是根据本公开的实施例的在形成电阻存储器单元30期间的第四实施例结构的区域的顺序垂直截面图。图16G是根据本公开的实施例的第四实施例结构的可选配置的垂直截面图。
参考图16A，通过在实施第一各向异性蚀刻工艺之后实施第二各向异性蚀刻工艺，可以从图15D中所示的第三实施例结构得到本公开实施例的第四实施例结构。在该实施例中，图案化光刻胶材料部分77可以用作用于第二各向异性蚀刻工艺的蚀刻掩模。可以蚀刻底部电极材料层(31L、32L)的未掩蔽部分。第二各向异性蚀刻工艺可以一并蚀刻蚀刻停止介电层112的未掩蔽部分。蚀刻停止介电层112的蚀刻部分可以具有小于第一厚度t1的第二厚度t2。随后可以例如通过灰化去除图案化光刻胶材料部分77。
底部电极材料层(31L、32L)的每个图案化部分构成底部电极(31、32)。每个底部电极(31、32)可以包括底部金属阻挡层31和底部金属板32的组合。底部金属阻挡层31可以是底部金属阻挡材料层31L的图案化部分，并且底部金属板32可以是底部金属层32L的图案化部分。
在一个实施例中，每个底部电极(31、32)可以包括顶面，该顶面包括环形顶面段和位于上面存储器材料层34的向下突出部分下面的中心凹进水平表面段。根据本公开实施例的方面，中心凹进水平表面段沿第一水平方向hd1的横向范围小于蚀刻停止介电层112中的下面开口113的第一宽度(诸如底部电极通孔底部宽度BVBW)。
每个硬掩模板52的水平延伸部分的厚度可以在从25nm至180nm和/或从40nm至100nm的范围内，但是也可以使用更小和更大的厚度。每个硬掩模板52的顶面的外围可以沿第一水平方向hd1具有第二宽度，第二宽度在本文中称为硬掩模顶部宽度HMTW。第二宽度大于第一宽度(诸如底部电极通孔底部宽度BVBW)。
通常，顶部电极材料层38L、连续存储器材料层34L和底部电极材料层(31L、32L)可以图案化为电阻存储器单元30的二维阵列。每个电阻存储器单元30包括顶部电极38、可选的覆盖材料板36、存储器材料层34和底部电极(31、32)。在一个实施例中，每个底部电极(31、32)包括位于蚀刻停止介电层112上面的板部分以及位于蚀刻停止介电层112中的开口113内的通孔部分。换句话说，通孔部分垂直向下延伸至蚀刻停止介电层112中的相应开口113中。在一个实施例中，存储器材料层34位于底部电极(31、32)上面，并且配置为提供具有不同电阻的至少两种状态。在一个实施例中，在每个电阻存储器单元30内，在图案化存储器材料层34时，存储器材料层34在平面图中完全位于下面底部连接通孔结构20(其是金属通孔结构)的顶面的区内。顶部电极38位于存储器材料层34上面。
如上面所讨论，第一各向异性蚀刻工艺可以使用最小化硬掩模板52的腐蚀的蚀刻化学物质。在该实施例中，第一各向异性蚀刻工艺可以使用诸如CF4或SF6的无氢蚀刻剂以维持用于硬掩模板52的基本上垂直的侧壁轮廓。锥形表面可以相对于垂直方向以锥角α从硬掩模板52的顶面的外围至少笔直延伸至底部电极(31、32)的底面的外围。锥角α可以在从5度至20度的范围内，诸如从5度至15度。随后可以例如通过灰化去除图案化光刻胶材料部分77的阵列。在一个实施例中，锥形表面可以相对于垂直方向以锥角α从硬掩模板52的顶面的外围笔直延伸至蚀刻停止介电层112的具有第二厚度t2的部分的外围。
在一个实施例中，蚀刻停止介电层112包括：环形部分，横向围绕蚀刻停止介电层112中的开口113并且具有第一厚度t1；以及平面层部分，具有小于第一厚度t1的第二厚度t2并且通过环形部分与开口113横向间隔开。因此，环形部分具有第一厚度t1，并且包括穿过其的开口113，并且平面层部分具有小于第一厚度t1的第二厚度t2，并且通过环形部分与开口113横向间隔开。
该处理步骤中的第四实施例结构可以与参考图14A描述的第二实施例结构基本上相同，不同之处在于，每个底部电极(31、32)的整个顶面形成在包含上面存储器材料层34的整个底面的水平面内，并且不同之处在于，硬掩模板52、顶部电极38、覆盖材料板36和存储器材料层34的所有顶面和底面形成为水平表面。
参考图16B，可以实施参考图4A和图4B描述的处理步骤，以形成介电覆盖层150、存储器层级介电层162和介电垫层166。在该实施例中，介电覆盖层150可以直接形成在电阻存储器单元30的笔直侧壁上。
参考图16C，可以实施参考图5A和图5B描述的处理步骤，以穿过介电垫层166形成第一开口81和第二开口71(见图5A)。
参考图16D，可以实施参考图6A和图6B描述的处理步骤，以形成第一接触通孔腔88和第二接触通孔腔78(见图6A)。
参考图16E，可以实施参考图7A至图7C描述的处理步骤，以形成顶部电极接触结构80和外围金属互连结构70(见图7A和图7C)。
参考图16F，可以实施参考图8A至图8C描述的处理步骤，以形成线层级介电材料层168，线层级介电材料层168可以并入第五线和通孔层级介电材料层650中。可以在线层级介电材料层168中形成各个第五金属线结构658，以提供至顶部电极接触结构80和外围金属互连结构70的电连接。
参考图16G，通过实施参考图9、图10A和图10B、图11A和图11B以及图12A至图12D描述的处理步骤，可以从图14B中所示的第四实施例结构得到第四实施例结构的可选配置。
参考图17，流程图示出了用于制造本公开实施例的电阻存储器器件的一系列处理步骤。
参考步骤1710以及图1、图2A、图2B和图2C，可以在第一介电材料层(诸如下部连接通孔层级介电层110)中的第一金属互连结构(诸如底部连接通孔结构20)上方形成蚀刻停止介电层112。
参考步骤1720以及图2A、图2B和图2C，可以穿过蚀刻停止介电层112形成沿第一水平方向hd1具有第一宽度(诸如底部电极通孔底部宽度BVBW)的开口113。
参考步骤1730以及图3A和图15A至图15C，可以在蚀刻停止介电层112上方形成包括底部电极材料层(31L、32L)、连续存储器材料层34L、顶部电极材料层38L和硬掩模材料层52L的层堆叠件。
参考步骤1740以及图3B、图14A、图15D和图16A，可以在层堆叠件上方形成图案化光刻胶材料部分77，从而使得图案化光刻胶材料部分77沿第一水平方向hd1具有第二宽度(其可以或可以不与硬掩模顶部宽度HMTW相同)。第二宽度(诸如硬掩模顶部宽度HMTW)大于第一宽度(诸如底部电极通孔底部宽度BVBW)。
参考步骤1750以及图3B、图14A、图15D和图16A，硬掩模材料层52L可以使用图案化光刻胶材料部分77作为蚀刻掩模而图案化为硬掩模板52。
参考步骤1760以及图3B至图13、图14A至图14F、图15D至图15J和图16A至图16F，顶部电极材料层38L、连续存储器材料层34L和底部电极材料层(31L、32L)可以图案化为包括顶部电极38、存储器材料层34和底部电极(31、32)的电阻存储器单元30。
参考所有附图并且根据本公开的各个实施例，提供了器件结构，其包括：第一金属互连结构(诸如底部连接通孔结构20)，形成在第一介电材料层(诸如下部连接通孔层级介电层110)中；蚀刻停止介电层112，位于第一介电材料层(诸如下部连接通孔层级介电层110)上面，并且具有开口113，开口113沿第一水平方向hd1具有第一宽度(诸如底部电极通孔底部宽度BVBW)；电阻存储器单元30，包括底部电极(31、32)、存储器材料层34和顶部电极38的堆叠件，其中，底部电极(31、32)包括位于蚀刻停止介电层112上面的板部分以及位于蚀刻停止介电层112中的开口113内的通孔部分，存储器材料层34位于底部电极(31、32)上面并且配置为提供具有不同电阻的至少两种状态，并且顶部电极38位于存储器材料层34上面；以及硬掩模板52，位于顶部电极38上面，其中，硬掩模板52的顶面的外围沿第一水平方向hd1具有第二宽度(诸如硬掩模顶部宽度HMTW)，第二宽度大于第一宽度(诸如底部电极通孔底部宽度BVBW)。
在一个实施例中，器件结构包括：存储器层级介电层162，横向围绕底部电极(31、32)、存储器材料层34和顶部电极38；以及顶部电极接触结构80，垂直延伸穿过存储器层级介电层162的上部部分并且接触顶部电极38的顶面。在一个实施例中，顶部电极接触结构80的底面沿第一水平方向hd1具有第三宽度(诸如顶部接触结构底部宽度TCBW)，第三宽度小于第二宽度(诸如硬掩模顶部宽度HMTW)并且大于第一宽度(诸如底部电极通孔底部宽度BVBW)。在一个实施例中，器件结构包括：硬掩模凹陷填充材料部分52’，位于顶部电极38的顶面中的凹陷内，接触顶部电极38的顶面的凹陷形段，并且位于顶部电极接触结构80的底面下面。
在一个实施例中，蚀刻停止介电层112中的开口113具有圆形、椭圆形或圆化矩形的形状；并且第一宽度(诸如底部电极通孔底部宽度BVBW)是直径、短轴或平行段对之间的距离。在一个实施例中，蚀刻停止介电层112包括横向围绕开口113并且具有第一厚度t1的环形部分，以及具有小于第一厚度t1的第二厚度t2并且通过环形部分与开口113横向间隔开的平面层部分。在一个实施例中，锥形表面相对于垂直方向以锥角α从硬掩模板52的顶面的外围至少笔直延伸至底部电极(31、32)的顶面。锥角α可以在从5度至20度的范围内。
在一个实施例中，器件结构包括：介电间隔件56，与整个锥形表面接触并且横向围绕顶部电极38和存储器材料层34。在一个实施例中，介电间隔件56的环形底面与蚀刻停止介电层112的环形表面段接触。在一个实施例中，介电间隔件56的环形底面与底部电极(31、32)的顶面的环形表面段接触。
根据本公开实施例的另一方面，提供了器件结构，其包括：蚀刻停止介电层112，包括具有第一厚度t1并且包括穿过其的开口113的环形部分，以及具有小于第一厚度t1的第二厚度t2并且通过环形部分与开口113横向间隔开的平面层部分，其中，开口113沿第一水平方向hd1具有第一宽度(诸如底部电极通孔底部宽度BVBW)；电阻存储器单元30，包括底部电极(31、32)、存储器材料层34和顶部电极38的堆叠件，底部电极(31、32)包括垂直向下延伸至蚀刻停止介电层112中的开口113中的通孔部分；以及硬掩模板52，位于顶部电极38上面，其中，硬掩模板52的顶面的外围沿第一水平方向hd1具有大于第一宽度(诸如底部电极通孔底部宽度BVBW)的第二宽度(诸如硬掩模顶部宽度HMTW)，其中，锥形表面相对于垂直方向以锥角α从硬掩模板52的顶面的外围至少笔直延伸至底部电极(31、32)的顶面。锥角α可以在从5度至20度的范围内。
在一个实施例中，器件结构包括：介电覆盖层150，横向围绕电阻存储器单元30，接触蚀刻停止介电层112的连接蚀刻停止介电层112的环形部分的顶面的外围和蚀刻停止介电层112的平面层部分的顶面的外围的圆柱形侧壁，接触底部电极(31、32)的侧壁，并且接触硬掩模板52的顶面。
在一个实施例中，器件结构包括：存储器层级介电层162，位于介电覆盖层150的水平延伸部分上面，并且横向围绕介电覆盖层150的突出至介电覆盖层150的水平延伸部分之上的部分；以及顶部电极接触结构80，垂直延伸穿过存储器层级介电层162的上部部分、介电覆盖层150，并且接触顶部电极38的顶面。在一个实施例中，顶部电极接触结构80的底面沿第一水平方向hd1具有第三宽度(诸如顶部接触结构底部宽度TCBW)，第三宽度小于第二宽度(诸如硬掩模顶部宽度HMTW)并且大于第一宽度(诸如底部电极通孔底部宽度BVBW)。
在一个实施例中，底部电极(31、32)的顶面包括环形顶面段以及位于存储器材料层34的向下突出部分下面的中心凹进水平表面段，其中，中心凹进水平表面区域段沿第一水平方向hd1的横向范围小于第一宽度(诸如底部电极通孔底部宽度BVBW)。
本公开的各个实施例可以用于提供增加与相应顶部电极38的接触区的顶部电极接触结构80，并且用于提供具有减小的侧壁腐蚀的硬掩模板52。具体地，硬掩模板52的侧壁形成在相对于电阻存储器单元30的中心区域周围可能存在的任何形貌充分横向偏移的区中。因此，硬掩模板52的侧壁可以形成为没有轮廓并且具有减小的锥角。无氢蚀刻剂气体的使用可以进一步减小硬掩模板52的侧壁的锥角。在硬掩模板52中不存在大锥角提供了与顶部电极38具有足够大接触区的顶部电极接触结构80的形成，从而增加了工艺良率以及顶部电极38和顶部电极接触结构80之间的电接触的可靠性。顶部电极接触结构80可以形成为金属通孔结构或金属线结构。
本申请的一些实施例提供了一种器件结构，包括：第一金属互连结构，形成在第一介电材料层中；蚀刻停止介电层，位于所述第一介电材料层上面并且具有开口，所述开口沿第一水平方向具有第一宽度；电阻存储器单元，包括底部电极、存储器材料层和顶部电极的堆叠件，其中，所述底部电极包括位于所述蚀刻停止介电层上面的板部分以及位于所述蚀刻停止介电层中的所述开口内的通孔部分，所述存储器材料层位于所述底部电极上面，并且所述顶部电极位于所述存储器材料层上面；以及硬掩模板，位于所述顶部电极上面，其中，所述硬掩模板的顶面的外围沿所述第一水平方向具有大于所述第一宽度的第二宽度。
在一些实施例中，器件结构还包括：存储器层级介电层，横向围绕所述底部电极、所述存储器材料层和所述顶部电极；以及顶部电极接触结构，垂直延伸穿过所述存储器层级介电层的上部部分并且接触所述顶部电极的顶面。在一些实施例中，所述顶部电极接触结构的底面沿所述第一水平方向具有第三宽度，所述第三宽度小于所述第二宽度并且大于所述第一宽度。在一些实施例中，器件结构还包括：硬掩模凹陷填充材料部分，位于所述顶部电极的所述顶面中的凹陷内，接触所述顶部电极的所述顶面的凹陷形段，并且位于所述顶部电极接触结构的底面下面。在一些实施例中，所述蚀刻停止介电层中的所述开口具有圆形、椭圆形或圆化矩形的形状；以及所述第一宽度是直径、短轴或平行段对之间的距离。在一些实施例中，所述存储器材料层配置为提供具有不同电阻的至少两种状态；以及所述蚀刻停止介电层包括横向围绕所述开口并且具有第一厚度的环形部分，以及具有小于所述第一厚度的第二厚度并且通过所述环形部分与所述开口横向间隔开的平面层部分。在一些实施例中，锥形表面相对于垂直方向以锥角从所述硬掩模板的所述顶面的所述外围至少笔直延伸至所述底部电极的顶面，所述锥角在从5度至20度的范围内。在一些实施例中，器件结构还包括：介电间隔件，与整个所述锥形表面接触并且横向围绕所述顶部电极和所述存储器材料层。在一些实施例中，所述介电间隔件的环形底面与所述蚀刻停止介电层的环形表面段接触。在一些实施例中，所述介电间隔件的环形底面与所述底部电极的顶面的环形表面段接触。
本申请的另一些实施例提供了一种器件结构，包括：蚀刻停止介电层，包括具有第一厚度并且包括穿过其的开口的环形部分，以及具有小于所述第一厚度的第二厚度并且通过所述环形部分与所述开口横向间隔开的平面层部分，其中，所述开口沿第一水平方向具有第一宽度；电阻存储器单元，包括底部电极、存储器材料层和顶部电极的堆叠件，所述底部电极包括垂直向下延伸至所述蚀刻停止介电层中的所述开口中的通孔部分；以及硬掩模板，位于所述顶部电极上面，其中，所述硬掩模板的顶面的外围沿所述第一水平方向具有大于所述第一宽度的第二宽度，其中，锥形表面相对于垂直方向以锥角从所述硬掩模板的所述顶面的所述外围至少笔直延伸至所述底部电极的顶面。
在一些实施例中，器件结构还包括：介电覆盖层，横向围绕所述电阻存储器单元，接触所述蚀刻停止介电层的连接所述蚀刻停止介电层的所述环形部分的顶面的外围和所述蚀刻停止介电层的所述平面层部分的顶面的外围的圆柱形侧壁，接触所述底部电极的侧壁，并且接触所述硬掩模板的所述顶面。在一些实施例中，器件结构还包括：存储器层级介电层，位于所述介电覆盖层的水平延伸部分上面并且横向围绕所述介电覆盖层的突出至所述介电覆盖层的所述水平延伸部分之上的部分；以及顶部电极接触结构，垂直延伸穿过所述存储器层级介电层的上部部分、所述介电覆盖层，并且接触所述顶部电极的顶面。在一些实施例中，所述顶部电极接触结构的底面沿所述第一水平方向具有第三宽度，所述第三宽度小于所述第二宽度并且大于所述第一宽度。在一些实施例中，所述锥角在从5度至20度的范围内；以及所述底部电极的顶面包括环形顶面段和位于所述存储器材料层的向下突出部分下面的中心凹进水平表面段，其中，所述中心凹进水平表面段沿所述第一水平方向的横向范围小于所述第一宽度。
本申请的又一些实施例提供了一种形成器件结构的方法，包括：在形成在第一介电材料层中的第一金属互连结构上方形成蚀刻停止介电层；穿过所述蚀刻停止介电层形成沿第一水平方向具有第一宽度的开口；在所述蚀刻停止介电层上方形成包括底部电极材料层、连续存储器材料层、顶部电极材料层和硬掩模材料层的层堆叠件；在所述层堆叠件上方形成图案化光刻胶材料部分，从而使得所述图案化光刻胶材料部分沿所述第一水平方向具有第二宽度，所述第二宽度大于所述第一宽度；使用所述图案化光刻胶材料部分作为蚀刻掩模将所述硬掩模材料层图案化为硬掩模板；以及将所述顶部电极材料层、所述连续存储器材料层和所述底部电极材料层图案化为包括顶部电极、存储器材料层和底部电极的电阻存储器单元。
在一些实施例中，所述图案化光刻胶材料部分在平面图中覆盖所述开口的整个区。在一些实施例中，方法包括：在所述电阻存储器单元周围和上方形成存储器层级介电层；穿过所述存储器层级介电层形成接触通孔腔，从而使得所述顶部电极的表面段暴露于所述接触通孔腔；以及在所述顶部电极的所述表面段上的所述接触通孔腔中形成顶部电极接触结构。在一些实施例中，所述顶部电极接触结构的底面沿所述第一水平方向具有第三宽度；以及所述第三宽度小于所述第二宽度并且大于所述第一宽度。在一些实施例中，所述第一金属互连结构包括金属通孔结构；以及在图案化所述存储器材料层时，所述存储器材料层在平面图中完全位于所述金属通孔结构的顶面的区内。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开实施例的方面。使用术语“包括”描述的每个实施例也固有地公开了在一些实施例中术语“包括”可以用“主要由…组成”或用术语“由…组成”替换，除非在本文中另外明确公开。每当在不同段落的相同段落中列出两个或多个元件作为可选元件时，在一些实施例中，也可以隐含地公开包括两个或多个元件的列表的马库什组。每当在本公开实施例中使用助动词“可以”来描述元件的形成或处理步骤的实施时，也可以明确考虑其中不实施这样的元件或这样的处理步骤的实施例，只要所得装置或器件可以提供等效的结果。因此，每当省略这样的元件的形成或这样的处理步骤能够提供相同的结果或等效的结果时，适用于元件的形成或处理步骤的实施的助动词“可以”也应该解释为“可以”或解释为“可以或不可以”，等效的结果包括稍微好的结果和稍微差的结果。本领域技术人员应该理解，它们可以容易地使用本公开实施例作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本公开实施例的精神和范围，并且在不背离本公开实施例的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种器件结构，包括：
第一金属互连结构，形成在第一介电材料层中；
蚀刻停止介电层，位于所述第一介电材料层上面并且具有开口，所述开口沿第一水平方向具有第一宽度；
电阻存储器单元，包括底部电极、存储器材料层和顶部电极的堆叠件，其中，所述底部电极包括位于所述蚀刻停止介电层上面的板部分以及位于所述蚀刻停止介电层中的所述开口内的通孔部分，所述存储器材料层位于所述底部电极上面，并且所述顶部电极位于所述存储器材料层上面；以及
硬掩模板，位于所述顶部电极上面，其中，所述硬掩模板的顶面的外围沿所述第一水平方向具有大于所述第一宽度的第二宽度。
2.根据权利要求1所述的器件结构，还包括：
存储器层级介电层，横向围绕所述底部电极、所述存储器材料层和所述顶部电极；以及
顶部电极接触结构，垂直延伸穿过所述存储器层级介电层的上部部分并且接触所述顶部电极的顶面。
3.根据权利要求2所述的器件结构，其中，所述顶部电极接触结构的底面沿所述第一水平方向具有第三宽度，所述第三宽度小于所述第二宽度并且大于所述第一宽度。
4.根据权利要求2所述的器件结构，还包括：硬掩模凹陷填充材料部分，位于所述顶部电极的所述顶面中的凹陷内，接触所述顶部电极的所述顶面的凹陷形段，并且位于所述顶部电极接触结构的底面下面。
5.根据权利要求1所述的器件结构，其中：
所述蚀刻停止介电层中的所述开口具有圆形、椭圆形或圆化矩形的形状；以及
所述第一宽度是直径、短轴或平行段对之间的距离。
6.根据权利要求1所述的器件结构，其中：
所述存储器材料层配置为提供具有不同电阻的至少两种状态；以及
所述蚀刻停止介电层包括横向围绕所述开口并且具有第一厚度的环形部分，以及具有小于所述第一厚度的第二厚度并且通过所述环形部分与所述开口横向间隔开的平面层部分。
7.根据权利要求6所述的器件结构，其中，锥形表面相对于垂直方向以锥角从所述硬掩模板的所述顶面的所述外围至少笔直延伸至所述底部电极的顶面，所述锥角在从5度至20度的范围内。
8.根据权利要求7所述的器件结构，还包括：介电间隔件，与整个所述锥形表面接触并且横向围绕所述顶部电极和所述存储器材料层。
9.一种器件结构，包括：
蚀刻停止介电层，包括具有第一厚度并且包括穿过其的开口的环形部分，以及具有小于所述第一厚度的第二厚度并且通过所述环形部分与所述开口横向间隔开的平面层部分，其中，所述开口沿第一水平方向具有第一宽度；
电阻存储器单元，包括底部电极、存储器材料层和顶部电极的堆叠件，所述底部电极包括垂直向下延伸至所述蚀刻停止介电层中的所述开口中的通孔部分；以及
硬掩模板，位于所述顶部电极上面，其中，所述硬掩模板的顶面的外围沿所述第一水平方向具有大于所述第一宽度的第二宽度，
其中，锥形表面相对于垂直方向以锥角从所述硬掩模板的所述顶面的所述外围至少笔直延伸至所述底部电极的顶面。
10.一种形成器件结构的方法，包括：
在形成在第一介电材料层中的第一金属互连结构上方形成蚀刻停止介电层；
穿过所述蚀刻停止介电层形成沿第一水平方向具有第一宽度的开口；
在所述蚀刻停止介电层上方形成包括底部电极材料层、连续存储器材料层、顶部电极材料层和硬掩模材料层的层堆叠件；
在所述层堆叠件上方形成图案化光刻胶材料部分，从而使得所述图案化光刻胶材料部分沿所述第一水平方向具有第二宽度，所述第二宽度大于所述第一宽度；
使用所述图案化光刻胶材料部分作为蚀刻掩模将所述硬掩模材料层图案化为硬掩模板；以及
将所述顶部电极材料层、所述连续存储器材料层和所述底部电极材料层图案化为包括顶部电极、存储器材料层和底部电极的电阻存储器单元。
CN202411486629.1A 2023-10-23 2024-10-23 器件结构及其形成方法 Pending CN119486146A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202363592230P 2023-10-23 2023-10-23
US63/592,230 2023-10-23
US18/625,292 US20250133969A1 (en) 2023-10-23 2024-04-03 Resistive memory cell top electrode contact with reduced corner erosion and method of forming the same
US18/625,292 2024-04-03

Publications (1)

Publication Number Publication Date
CN119486146A true CN119486146A (zh) 2025-02-18

Family

ID=94596179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202411486629.1A Pending CN119486146A (zh) 2023-10-23 2024-10-23 器件结构及其形成方法

Country Status (3)

Country Link
US (1) US20250133969A1 (zh)
CN (1) CN119486146A (zh)
TW (1) TW202519013A (zh)

Also Published As

Publication number Publication date
US20250133969A1 (en) 2025-04-24
TW202519013A (zh) 2025-05-01

Similar Documents

Publication Publication Date Title
US12199183B2 (en) Memory devices including oxide semiconductor
US10109793B2 (en) Bottom electrode for RRAM structure
US10283566B2 (en) Three-dimensional memory device with through-stack contact via structures and method of making thereof
US10163981B2 (en) Metal landing method for RRAM technology
CN110875353B (zh) 存储器装置及其形成方法
CN113178520B (zh) 非易失性存储器和制造方法
KR102809222B1 (ko) 계면 전이 금속 화합물층을 사용한 저항성 메모리셀 및 그 형성 방법
US12069871B2 (en) Three-dimensional memory device and manufacturing method thereof
US12232333B2 (en) Integrated circuit
KR20230087346A (ko) 고밀도 트랜지스터 어레이에 대한 자가 정렬 다층 스페이서 매트릭스 및 이의 형성 방법
US20240381796A1 (en) Resistive memory device with enhanced local electric field and methods of forming the same
CN115312459A (zh) 半导体结构及其形成方法
US11908932B2 (en) Apparatuses comprising vertical transistors having gate electrodes at least partially recessed within channel regions, and related methods and systems
CN119486146A (zh) 器件结构及其形成方法
US20260047104A1 (en) Semiconductor device and method of forming thereof
US20240114810A1 (en) Resistive memory device including a silicon oxide base spacer and methods for forming the same
CN113675231B (zh) 存储器件以及形成存储器件的方法
CN120897461A (zh) 电阻式随机存取存储元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination