CN119403169B - 包含嵌入层的增强型AlGaN/GaN HEMT器件 - Google Patents

Abstract

本发明公开了包含嵌入层的增强型AlGaN/GaN HEMT器件。包括自下而上层叠的硅衬底、成核层、缓冲层、P嵌入层、N嵌入层、沟道层、势垒层和钝化层，以及位于钝化层的两侧的源极和漏极，位于源极和漏极之间的p‑GaN层，位于p‑GaN层上方的栅极。所述漏极从钝化层表面延伸至沟道层上表面，并与沟道层、势垒层、钝化层直接电接触。所述p‑GaN层嵌入钝化层直至与势垒层的上表面接触。所述源极从钝化层表面延伸至P嵌入层内，并与P型嵌入层、N型嵌入层、沟道层、势垒层、钝化层直接电接触。本申请在提高器件的关态耐压能力且不损失输出特性的同时，优化了器件的动态导通电阻特性。

Description

包含嵌入层的增强型AlGaN/GaN HEMT器件

技术领域

本发明属于半导体器件技术领域，涉及增强型AlGaN/GaN HEMT器件的结构设计，具体涉及一种包含嵌入层的增强型AlGaN/GaN HEMT器件。

背景技术

增强型AlGaN/GaN HEMT器件具有关态击穿电压高、导通电阻小、工作温度高、工作频率高等优异性能，是当今半导体器件技术领域的研究热点之一。但是在其实际应用中存在的一些严重的可靠性问题。动态导通电阻是指AlGaN/GaN HEMT器件在经受关态高漏极偏压应力后再切换到开态时，饱和电流密度与导通电阻相较于静态值发生退化的现象。

增强型AlGaN/GaN HEMT器件的动态导通电阻问题，会降低器件性能、增加系统损耗、降低转换效率，严重限制着其进一步的发展。为了解决该问题，研究者们大多聚焦于器件的表面工艺优化或电极结构设计，已提出了器件表面钝化、栅极场板结构、混合漏极-栅极注入结构等技术。但基于器件内部结构的相关技术仍然较少，且现有的基于器件内部结构的相关技术，如缓冲层生长工艺优化等，往往都难以在抑制器件的动态导通电阻退化的同时兼顾其他性能指标。因此，抑制增强型AlGaN/GaN HEMT器件的动态导通电阻退化，且不会过多损害其他性能指标，仍是本领域技术人员亟待要解决的技术重点。

发明内容

本发明针对现有技术的不足，提出了一种包含嵌入层的增强型AlGaN/GaN HEMT器件，通过在常规增强型AlGaN/GaN HEMT器件中引入嵌入层，改善增强型AlGaN/GaN HEMT器件的动态导通电阻退化问题，提高器件可靠性。

所述包含嵌入层的增强型AlGaN/GaN HEMT器件，包括自下而上层叠的硅衬底、成核层、缓冲层、P嵌入层、N嵌入层、沟道层、势垒层和钝化层，以及位于钝化层的两侧的源极和漏极，位于源极和漏极之间的p-GaN层，位于p-GaN层上方的栅极。

所述漏极从钝化层表面延伸至沟道层上表面，并与沟道层、势垒层、钝化层直接电接触。所述p-GaN层嵌入钝化层直至与势垒层的上表面接触。所述源极从钝化层表面延伸至P嵌入层内，并与P型嵌入层、N型嵌入层、沟道层、势垒层、钝化层直接电接触。

所述N嵌入层材料为Al_0.1Ga_0.9N，厚度为0.5μm~1μm，N型掺杂浓度为1×10¹⁴cm^-3~1×10¹⁶cm^-3。所述P嵌入层材料为Al_0.1Ga_0.9N，厚度为0.5μm~1μm，P型掺杂浓度为5×10¹⁷cm^-3~5×10¹⁸cm^-3。

作为优选，所述源极在P嵌入层内部的高度为0.2μm~0.8μm。

作为优选，所述缓冲层中C掺杂浓度为1×10¹⁶cm^-3~1×10¹⁸cm^-3，非故意N型掺杂浓度为1×10¹⁵cm^-3。

作为优选，所述缓冲层材料为Al_0.1Ga_0.9N，厚度为2μm~4μm。

作为优选，所述势垒层材料为Al_0.23Ga_0.77N，厚度为0.015μm。

作为优选，所述p-GaN栅极的材料为GaN，P型掺杂浓度为3×10¹⁷cm^-3，与漏极的横向距离为5.0μm～8.0μm。

作为优选，所述钝化层材料为Si₃N₄，厚度为0.2μm。

本发明具有以下有益效果：

1、相较于常规增强型AlGaN/GaN HEMT器件，通过在沟道层和缓冲层之间加入了上下堆叠的N嵌入层和P嵌入层，二者形成了PN结并抬高了缓冲层和沟道层之间的势垒，有效抑制了沟道载流子向缓冲层的泄露，也就抑制了器件的缓冲层漏电，从而有效提高了常规增强型AlGaN/GaN HEMT器件的关态耐压能力。

2、相较于常规增强型AlGaN/GaN HEMT器件，在承受漏极电应力时，新器件中P嵌入层内的P型掺杂可以有效抑制缓冲层缺陷对沟道电子的俘获，同时补偿缓冲层中的空穴耗尽，进而有效改善器件的动态导通电阻退化问题。

3、相较于传统的具有背势垒层的器件，新器件通过N嵌入层和P嵌入层之间形成的PN结来提高器件的耐压，避免了由于背势垒层较大的Al组分导致的沟道层二维电子气浓度的降低；另一方面，由于所述N型嵌入层位于所述P型嵌入层和沟道层之间，其有效隔绝了P型嵌入层内P型杂质对沟道层内2DEG的影响。总结来说，N、P嵌入层的加入可以在提高器件的性能的同时保证器件的基础电学特性不受影响。

附图说明

图1是常规增强型AlGaN/GaN HEMT器件结构示意图。

图2是包含嵌入层的增强型AlGaN/GaN HEMT器件结构示意图。

图3是实施例1中测定的不同增强型AlGaN/GaN HEMT器件的输出和转移特性曲线图。

图4是实施例1中测定的不同增强型AlGaN/GaN HEMT器件的击穿特性曲线图。

图5是实施例1中测定的不同增强型AlGaN/GaN HEMT器件在不同大小的漏极电压应力作用后的性能结果。

图6是实施例2中测定的不同增强型AlGaN/GaN HEMT器件的输出和转移特性曲线图。

图7实施例2中测定的不同增强型AlGaN/GaN HEMT器件的击穿特性曲线图。

图8实施例2中测定的不同增强型AlGaN/GaN HEMT器件在不同大小的漏极电压应力作用后的性能结果。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明进行具体阐述。

现有技术中的常规增强型AlGaN/GaN HEMT器件如图1所示，包括自下而上层叠的硅衬底12、成核层11、缓冲层10、沟道层7、势垒层6和钝化层5，以及设置在钝化层5上方的P-GaN层4、源极1和漏极2。其中P-GaN层4嵌入钝化层5直至与势垒层6的上表面接触，栅极3设置在P-GaN层4正上方。源极1和漏极2分别设置在势垒层6的两侧，且源极1与漏极2均延伸到沟道层7和势垒层6之间的界面，并与器件的沟道层7、势垒层6、钝化层5形成电接触。所述缓冲层10材料为Al_0.1Ga_0.9N，厚度为2μm~4μm，非故意N型掺杂浓度为1×10¹⁵cm^-3，C掺杂浓度为1×10¹⁶cm^-3~1×10¹⁸cm^-3。所述p-GaN层4的材料为GaN，P型掺杂浓度为3×10¹⁷cm^-3，与漏极2的横向距离为5.0μm～8.0μm。所述钝化层5材料为Si₃N₄，厚度为0.2μm。所述势垒层6材料为Al_0.23Ga_0.77N，厚度为0.015μm。

本申请提出的一种包含嵌入层的增强型AlGaN/GaN HEMT器件如图2所示，与常规的增强型AlGaN/GaN HEMT器件相比，在缓冲层10和沟道层7之间添加了上下层叠的N嵌入层8和P嵌入层9，并且源电极1延伸到P嵌入层9内部，并与N型嵌入层8、P型嵌入层9、沟道层7、势垒层6和钝化层5直接电接触。所述N嵌入层8材料为Al_0.1Ga_0.9N，厚度为0.5μm~1μm，N型掺杂浓度为1×10¹⁴cm^-3~1×10¹⁶cm^-3。所述P嵌入层9材料为Al_0.1Ga_0.9N，厚度为0.5μm~1μm，P型掺杂浓度为5×10¹⁷cm^-3~5×10¹⁸cm^-3。所述源极1延伸到P嵌入层9内部的深度为0.2μm~0.8μm。

实施例1

使用Sentaurus TCAD半导体器件仿真软件分别对图1、2所示的增强型AlGaN/GaNHEMT器件进行建模和仿真，对比其输出特性、转移特性、关态耐压特性和动态导通电阻特性。仿真中选用的栅、漏间距为5μm，缓冲层厚度为2μm，P型嵌入层厚度为1μm，P型掺杂浓度为1×10¹⁸cm^-3，N型嵌入层厚度为1μm，N型掺杂浓度为1×10¹⁵cm^-3，源极1延伸到P嵌入层9内部的深度为0.5μm。

如图3所示，其中(a)、(b)分别为两种器件的输出和转移特性曲线。在(a)中，横轴为漏极电压、纵轴为漏极电流，仿真的偏置条件为：栅极偏置恒定为3V或5V，漏极偏置从0V逐渐增至10V。根据(a)中曲线可得，本申请提出的包含嵌入层的增强型AlGaN/GaN HEMT器件具有与常规的增强型AlGaN/GaN HEMT器件基本一致的输出特性曲线。这主要是由于N型嵌入层位于P型嵌入层和沟道层之间，有效抑制了P型嵌入层内P型杂质对沟道中2DEG的影响，从而抑制了P型嵌入层对器件输出特性的影响。在(b)中，横轴为栅极电压、纵轴为漏极电流，仿真的偏置条件为：漏极偏置恒定为10V，栅极偏置从0V逐渐增至7V。根据(b)中曲线可得，同样由于N嵌入层极大屏蔽了P嵌入层对沟道2DEG的影响，本申请提出的包含嵌入层的增强型AlGaN/GaN HEMT器件具有与常规的增强型AlGaN/GaN HEMT器件基本一致的转移特性曲线。

如图4所示为关态击穿特性曲线，其中横轴为漏极电压、纵轴为漏极电流，仿真的偏置条件为：栅源零偏置，漏极偏置从0V逐渐增大，从仿真结果可以看出，比较的两个器件的V_BR具有显著的差异，在L_gd=5μm的情况下，常规的增强型AlGaN/GaN HEMT器件的V_BR为505V，而本申请提出的包含嵌入层的增强型AlGaN/GaN HEMT器件的V_BR为940V。这是因为上下堆叠的N型嵌入层8和P型嵌入层9抬高了缓冲层和沟道层之间的能带，有效抑制了在关态时沟道载流子向缓冲层的泄露；并且，器件在承受关态漏极电压应力时，PN结反偏，分担了部分漏极电压，使得器件的体电势分布更均匀。

如图5所示，(a)、(b)分别为两器件在不同大小的漏极电压应力作用后的输出特性曲线，(c)为两器件的归一化导通电阻R/R₀与漏极电压应力的大小的关系曲线图，(d)为两器件的动态导通电阻特性测试波形示意图，其中R₀为静态导通电阻，R为应力作用后的导通电阻。如图5(d)所示，通过在两器件上施加漏极电压应力来表征两器件的动态导通电阻退化特性。应力开始前，先测量两器件的静态输出特性和静态导通电阻(V_d=0V)。接着在阶段I，将两器件的漏极电压扫描至高电压(0~200V)。此后进入应力作用阶段II，在此阶段器件的栅极3、源极1接地，而漏极2电应力持续作用在器件上，作用持续时间为t_stress。随后进入阶段III，在此阶段，在1μs时间内移去漏极电应力。随后进入动态输出特性和动态导通电阻测试阶段IV和V。在阶段IV，将栅极电压扫描至5V，随后在阶段V，将漏极电压扫描至10V，整个测试阶段持续时间为t_test，最终获得两器件的动态输出特性图如(a)、(b)所示，两器件的归一化导通电阻与漏极电应力的大小的关系曲线如(c)所示。从(a)中可以看到，常规的增强型AlGaN/GaN HEMT器件在承受关态漏极电应力后显示出明显的动态导通电阻退化和输出特性退化。与之相比，从(b)中可以看到，本申请提出的包含嵌入层的增强型AlGaN/GaNHEMT器件可以明显的抑制动态导通电阻退化和输出特性退化。从(c)中可以看到，对于常规的增强型AlGaN/GaN HEMT器件，在承受大小为200V的关态漏极电应力后，器件的导通电阻相较于静态导通电阻增加了289%，而本申请提出的包含嵌入层的增强型AlGaN/GaN HEMT器件的导通电阻仅升高了139%。

缓冲层内的空穴耗尽以及缓冲层内的残存负电荷区对2DEG的电耦合作用，是常规增强型AlGaN/GaN HEMT器件发生动态导通电阻退化的主要机制之一。而在本申请提出的包含嵌入层的增强型AlGaN/GaN HEMT器件中，在承受关态漏极2电应力时，与源极1电连接的P型嵌入层9被偏置，其中的空穴得以向缓冲层10发射，而由于P型嵌入层9具有高浓度的P型杂质，这些足量的、注入缓冲层中的P型杂质抑制了缓冲层10内的空穴耗尽，并中和了缓冲10内的残存负电荷区。另一方面，两个嵌入层形成的PN结抬高了沟道层和缓冲层之间的势垒高度，抑制了沟道中电子向缓冲层10的泄露，也就减少了电应力期间被俘获在缓冲层10内的电子数，从而有效优化了常规增强型AlGaN/GaN HEMT器件中的动态导通电阻退化问题。

实施例2

本实施例在实施例1的基础上，将P型嵌入层和N型嵌入层的厚度调整为0.5μm。测定的不同增强型AlGaN/GaN HEMT器件的输出和转移特性曲线图6所示，当P型嵌入层和N型嵌入层的厚度为0.5μm时，本申请提出的包含嵌入层的增强型AlGaN/GaN HEMT器件仍与常规的增强型AlGaN/GaN HEMT器件具有基本一致的输出特性和转移特性。

测定的不同增强型AlGaN/GaN HEMT器件的击穿特性曲线图7所示，当P型嵌入层和N型嵌入层的厚度为0.5μm时，本申请提出的包含嵌入层的增强型AlGaN/GaN HEMT器件的V_BR为785V，与常规的增强型AlGaN/GaN HEMT器件的505V相比，仍有明显提升。而与P型嵌入层和N型嵌入层的厚度为1μm时的940V相比，新器件对V_BR的提升效果有所减弱，这主要是由于：在器件承受关态耐压时，P、N嵌入层越厚，PN结的耗尽区越宽，承担关态耐压、优化体电场分布的效果也越好。

测定的不同增强型AlGaN/GaN HEMT器件在不同大小的漏极电压应力作用后的性能结果图8所示，当P型嵌入层和N型嵌入层的厚度为0.5μm时，与常规的增强型AlGaN/GaNHEMT器件相比，本申请提出的包含嵌入层的增强型AlGaN/GaN HEMT器件仍可以明显的抑制动态导通电阻退化和输出特性退化。但与P型嵌入层和N型嵌入层的厚度为1μm的情况相比，抑制能力有所减弱，这主要是因为当嵌入层越厚，P嵌入层内的P型掺杂杂质总量越多，进而其对缓冲层内电子俘获的抑制作用也越强。

显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。应注意到的是，以上所述仅为本发明的具体实施例，并不限制本发明，凡在本发明的精神和原则之内，所做的调制和优化，皆应属本发明权利要求的涵盖范围。

Claims (8)

1.包含嵌入层的增强型AlGaN/GaN HEMT器件，包括自下而上层叠的硅衬底、成核层、缓冲层、沟道层、势垒层和钝化层，以及位于钝化层的两侧的源极和漏极，位于源极和漏极之间的p-GaN层，位于p-GaN层上方的栅极；所述漏极从钝化层表面延伸至沟道层上表面，并与沟道层、势垒层、钝化层直接电接触；所述p-GaN层嵌入钝化层直至与势垒层的上表面接触；其特征在于：在沟道层和缓冲层之间设置了上下堆叠的N型嵌入层和P型嵌入层；所述源极从钝化层表面延伸至P型嵌入层内，并与P型嵌入层、N型嵌入层、沟道层、势垒层、钝化层直接电接触；由于N型嵌入层位于所述P型嵌入层和沟道层之间，其有效隔绝了P型嵌入层内P型杂质对沟道层内2DEG的影响；

所述N型嵌入层材料为Al_0.1Ga_0.9N，厚度为0.5μm~1μm，N型掺杂浓度为1×10¹⁴cm^-3~1×10¹⁶cm^-3；所述P型嵌入层材料为Al_0.1Ga_0.9N，厚度为0.5μm~1μm，P型掺杂浓度为5×10¹⁷cm^-3~5×10¹⁸cm^-3。

2.如权利要求1所述包含嵌入层的增强型AlGaN/GaN HEMT器件，其特征在于：所述源极在P型嵌入层内部的高度为0.2μm~0.8μm。

3.如权利要求1所述包含嵌入层的增强型AlGaN/GaN HEMT器件，其特征在于：所述缓冲层中C掺杂浓度为1×10¹⁶cm^-3~1×10¹⁸cm^-3，非故意N型掺杂浓度为1×10¹⁵cm^-3。

4.如权利要求1或3所述包含嵌入层的增强型AlGaN/GaN HEMT器件，其特征在于：所述缓冲层材料为Al_0.1Ga_0.9N，厚度为2μm~4μm。

5.如权利要求1所述包含嵌入层的增强型AlGaN/GaN HEMT器件，其特征在于：所述势垒层材料为Al_0.23Ga_0.77N，厚度为0.015μm。

6.如权利要求1所述包含嵌入层的增强型AlGaN/GaN HEMT器件，其特征在于：所述p-GaN层的材料为GaN，P型掺杂浓度为3×10¹⁷cm^-3。

7.如权利要求1或6所述包含嵌入层的增强型AlGaN/GaN HEMT器件，其特征在于：所述p-GaN层与漏极的横向距离为5.0μm～8.0μm。

8.如权利要求1所述包含嵌入层的增强型AlGaN/GaN HEMT器件，其特征在于：所述钝化层材料为Si₃N₄，厚度为0.2μm。