CN119403167A - 一种半导体器件及制备方法 - Google Patents

Abstract

本发明提供一种半导体器件及其制备方法，包括氮化镓外延片；第一介质层、第二介质层以及第三介质层，依次沉积在氮化镓外延片的上表面，第二介质层内设有栅极，第二介质层与第三介质层之间设有第一源极场板；第一漏极沉积在氮化镓外延片上表面的一端，第二漏极设置在第一漏极的上表面；第一源极沉积在氮化镓外延片远离第一漏极一端的上表面，第二源极设置在第一源极的上表面；第二源极场板，沉积在第三介质层的上表面；钝化层，沉积在第三介质层的上表面，钝化层的下表面与第二源极场、第二漏极以及第二源极的上表面相接触。本发明能够有效提升击穿电压的效果，并且能够达到无需增加额外的工艺层次实现多个场板的目的。

Description

一种半导体器件及制备方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及制备方法。

背景技术

在风力发电、光伏储能、电动汽车、充电器等应用领域，不同形式的电能转换是其中的关键技术，这些电能转换包括直流电转换成交流电、交流电转换成直流电、不同电压水平直流电相互转换等形式。

在电能转换部件中，功率开关半导体器件是其中的关键部件。功率开关半导体器件的开关速度、开关损耗、耐击穿电压能力、体积大小、成本高低是影响其商用的关键因素，简单讲，功率开关半导体器件的性能、价格、体积是产品设计过程中需折中考虑的。

目前，功率开关半导体器件可简单分为两类，一类是基于第一代半导体材料的器件，如IGBT、Power MOS等；一类是基于第三代半导体材料的器件，如氮化镓高电子迁移率晶体管(GaN HEMT)，SiC MOS等。其中，GaN HEMT是一类非常重要的功率半导体器件，在电力电子设计中有广阔的应用场景，如移动设备的快速充电器、电动汽车充电桩等。

GaN HEMT半导体器件设计与制造主要有三种技术路线，一种是基于SiC衬底生长GaN外延，然后制造GaN HEMT半导体器件，价格昂贵，主要用于射频微波领域；一种是基于Si衬底生长GaN外延，然后制造GaN HEMT半导体器件，价格便宜，主要用于耐压要求650V以下的电力电子领域；一种是基于蓝宝石衬底生长GaN外延，然后制造GaN HEMT半导体器件，价格便宜，可应用于耐压要求1200V的电力电子领域，是当前的研究热点。无论使用上述哪种技术路线，通过抑制GaN HEMT半导体器件沟道内电场峰值来实现高击穿电压、高可靠性的方法都是非常普遍的，而场板技术则是常见的抑制电场峰值的器件结构，所以有关GaNHEMT半导体器件场板结构设计与制造方法是关键技术。

现有技术当中，大部分商用GaN HEMT半导体器件使用1个栅极场板和1个源极场板组合的方式，这种结构设计与制造工艺简单，缺点是难以实现较高击穿电压。为进一步抑制GaN HEMT半导体器件沟道内电场峰值，实现更高的击穿电压，现有技术选择使用1个栅极场板和多个源极场板组合的方式，这种组合的方式有2个缺点：1、需增加额外的工艺层次实现多个场板；2、简单组合多个源极场板并不能有效抑制峰值电场，起不到提升击穿电压的效果。

发明内容

基于此，本发明的目的是提供一种半导体器件及其制备方法，以至少解决上述现有技术当中的不足。

第一方面，本发明提供一种半导体器件，包括：

氮化镓外延片；

第一介质层、第二介质层以及第三介质层，依次沉积在所述氮化镓外延片的上表面，所述第二介质层内设有栅极，所述栅极的底部贯穿所述第一介质层并与所述氮化镓外延片的上表面相接触，所述第二介质层与所述第三介质层之间设有第一源极场板，其中，所述第一介质层、所述第二介质层、所述第一源极场板以及所述氮化镓外延片组成半导体结构MIS1，所述半导体结构MIS1的阈值电压为30～50％*Vbr，Vbr表示半导体器件击穿电压设计值；

第一漏极以及第二漏极，所述第一漏极沉积在所述氮化镓外延片上表面的一端，所述第二漏极设置在所述第一漏极的上表面；

第一源极以及第二源极，所述第一源极沉积在所述氮化镓外延片远离所述第一漏极一端的上表面，所述第二源极设置在所述第一源极的上表面；

第二源极场板，沉积在所述第三介质层的上表面，其中，所述第一介质层、所述第二介质层、所述第三介质层、所述第二源极场板以及所述氮化镓外延片组成半导体结构MIS2，所述半导体结构MIS2的阈值电压为70～90％*Vbr；

钝化层，沉积在所述第三介质层的上表面，所述钝化层的下表面与所述第二源极场、所述第二漏极以及所述第二源极的上表面相接触。

与现有技术相比，本发明的有益效果是：通过第一源极场板、第一介质层、第二介质层以及氮化镓外延片组成半导体结构MIS1，使得半导体结构MISI击穿电压大于于GaNHEMT击穿电压设计值，而通过第二源极场板、第一介质层、第二介质层、第三介质层以及氮化镓外延片组成金属介质半导体结构MIS2，金属介质半导体结构MIS2阈值电压为GaN HEMT击穿电压设计值，从而能够有效提升击穿电压的效果，并且能够同时形成第一源极场板、第一源极以及第一漏极，以及能够同时形成第二源极场板、第二源极以及第二漏极，从而达到无需增加额外的工艺层次实现多个场板的目的。

进一步的，所述第一漏极的侧壁与所述第一介质层以及所述第二介质层的侧壁相接触，所述第二漏极的侧壁与所述第二介质层以及所述第三介质层的侧壁相接触。

进一步的，所述第一源极的侧壁与所述第一介质层以及所述第二介质层的侧壁相接触，所述第二源极的侧壁与所述第二介质层以及所述第三介质层的侧壁相接触。

进一步的，所述氮化镓外延片包括蓝宝石衬底以及氮化镓外延层，所述氮化镓外延层设置在所述蓝宝石衬底的上表面。

进一步的，所述第一介质层、所述第二介质层以及所述第三介质层均为二氧化硅或氮化硅中的一种，所述第一介质层、所述第二介质层以及所述第三介质层的厚度为10nm～200nm。

进一步的，所述第二介质层的上表面设有凸起结构，所述第一源极场板的侧壁与所述凸起结构的一侧壁相接触。

进一步的，所述第三介质层的上表面呈台阶型结构设置，所述第二源极场板的侧壁与所述台阶型结构的一侧壁相接触。

进一步的，所述第一介质层上设有用于通过所述栅极的栅槽，所述栅槽的长度大于1μm，所述栅极为镍以及金组成或钛钨合金以及金组成，所述栅极的厚度为100nm～1000nm。

进一步的，所述钝化层的上表面沉积有第三源极场板，所述第一源极场板、所述第二源极场板、所述第三源极场板以及所述氮化镓外延片组成半导体结构MIS3，所述半导体结构MIS3的阈值电压为80～90％*Vbr。

第二方面，本发明还提供一种半导体器件制备方法，应用于制备如上述的半导体器件，所述方法包括：

提供一氮化镓外延片；

在所述氮化镓外延片上沉积第一介质层，所述第一介质层上沉积栅极金属薄膜，并对所述栅极金属薄膜进行剥离工艺以得到栅极；

在所述栅极的上表面沉积第二介质层，对所述第二介质层的两端进行蚀刻，以得到两蚀刻区域，在两所述蚀刻区域上通过低温欧姆工艺同时沉积第一漏极以及第一源极，同时并在所述第二介质层上沉积第一源极场板；

在所述第一漏极、所述第一源极以及所述第一源极场板的上表面沉积第三介质层，并在所述第三介质层的两端蚀刻出两开孔区域；

通过金属蒸发或电镀的方式在其中一所述开孔区域形成第二漏极、在另一所述开孔区域形成第二源极、在所述第三介质层的上表面形成第二源极场板，其中，所述第二漏极与所述第一漏极相接触，所述第二源极与所述第一源极相接触；

在所述第二漏极、所述第二源极、所述第三介质层以及所述第二源极场板上沉积钝化层。

附图说明

图1为本发明第一实施例中的半导体器件的结构示意图；

图2为本发明第一实施例中的半导体器件的氮化镓外延片的结构示意图；

图3为本发明第一实施例中的半导体器件的栅槽的制备结构示意图；

图4为本发明第一实施例中的半导体器件的第一源极、第一漏极及第一源极场板的制备结构示意图；

图5为本发明第一实施例中的半导体器件的第二源极场板的制备结构示意图；

图6为本发明第二实施例中的半导体器件的结构示意图；

图7为本发明第三实施例中的半导体器件制备方法的流程图。

主要元件符号说明：

100、氮化镓外延片；101、蓝宝石衬底；102、氮化镓外延层；113、第一介质层；112、第二介质层；111、第三介质层；103、第一漏极；104、第二漏极；106、第一源极；107、第二源极；108、栅极；109、第二源极场板；110、第二源极场板；105、钝化层；

200、栅槽；211、第三源极场板。

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

实施例一

请参阅图1至图5，所示为本发明第一实施例中的半导体器件，包括氮化镓外延片100、第一介质层113、第二介质层112、第三介质层111、第一漏极103、第二漏极104、第一源极106、第二源极107、第二源极场板110以及钝化层105。

所述第一介质层113、所述第二介质层112以及所述第三介质层111依次沉积在所述氮化镓外延片100的上表面，所述第二介质层112内设有栅极108，所述栅极108的底部贯穿所述第一介质层113并与所述氮化镓外延片100的上表面相接触，所述第二介质层112与所述第三介质层111之间设有第一源极场板109，其中，所述第一介质层113、所述第二介质层112、所述第一源极场板110以及所述氮化镓外延片100组成半导体结构MIS1，所述半导体结构MIS1的阈值电压为30～50％*Vbr，Vbr表示半导体器件击穿电压设计值，所述第一漏极103沉积在所述氮化镓外延片100上表面的一端，所述第二漏极104设置在所述第一漏极103的上表面，所述第一源极106沉积在所述氮化镓外延片100远离所述第一漏极103一端的上表面，所述第二源极107设置在所述第一源极106的上表面，所述第二源极场110沉积在所述第三介质层111的上表面，其中，所述第一介质层113、所述第二介质层112、所述第三介质层111、所述第二源极场板110以及所述氮化镓外延片100组成半导体结构MIS2，所述半导体结构MIS2的阈值电压为70～90％*Vbr，所述钝化层105沉积在所述第三介质层111的上表面，所述钝化层105的下表面与所述第二源极场110、所述第二漏极107以及所述第二源极104的上表面相接触。

需要说明的是，在氮化镓外延片100先制造栅极108，然后低温制造第一源极106以及第一漏极103，防止高温工艺对栅极108金属造成损伤。

值得说明的是，所述第二介质层112的上表面设有凸起结构，所述第一源极场板109的侧壁与所述凸起结构的一侧壁相接触。所述第三介质层111的上表面呈台阶型结构设置，所述第二源极场板110的侧壁与所述台阶型结构的一侧壁相接触。

另外，可以理解的是，在栅极108上衬底第二介质层112，第二介质层112上通过干法刻蚀形成第一源极106以及第一漏极103的开孔区域，然后在开孔区域制备第一源极106以及第一漏极103，而为了形成良好的金属半导体，需要过刻蚀第二介质层112，在氮化镓外延片100上也刻蚀部分厚度。而在制备第一源极106以及第一漏极103的过程中，采用低温欧姆工艺制备第一源极106以及第一漏极103，目的是保护已经制备的栅极108金属不被高温损伤，并且第一源极106、第一漏极103以及第一源极场板109在同一工艺步骤制备，第一源极106、第一漏极103以及第一源极场板109为钛和铝制成，在本实施例中，第一源极场板109的厚度为400nm的钛和铝，在其它可选实施例中，第一源极场板109为钛和金制成。而为了实现GaN HEMT高击穿电压，要求栅极108距离第一源极106的距离为1.5μm，栅极108距离第一漏极103的距离为18μm，在其它可选实施例中，栅极108距离第一源极106的距离大于1μm，栅极108距离第一漏极103的距离大于15μm。

需要说明的是，第一源极场板109、第二介质层112、第一介质层113以及氮化镓外延片100组成金属-介质-半导体结构MIS1，要求MIS1结构阈值电压为GaN HEMT击穿电压设计值的30～50％，MIS1结构击穿电压大于GaN HEMT击穿电压设计值的50％。因为第二介质层112、第一介质层113为高临界击穿电场的绝缘材质组成，其MIS结构的击穿电压很容易满足大于GaN HEMT击穿电压设计值50％的要求，所以在器件结构设计时优先考虑MIS结构阈值电压的设计。而第二源极场板110、第三介质层111、第二介质层112、第一介质层113、氮化镓外延片100组成金属-介质-半导体结构MIS2，要求MIS2结构阈值电压为GaN HEMT击穿电压设计值的70～90％，MIS2结构击穿电压大于GaN HEMT击穿电压设计值的100％。因为第三介质层111、第二介质层112、第一介质层113由等高临界击穿电场的绝缘材质组成，其MIS结构的击穿电压很容易满足大于GaN HEMT击穿电压设计值100％的要求，所以在器件结构设计时优先考虑MIS结构阈值电压的设计。

值得说明的是，在第三介质层111上通过干法刻蚀形成第二源极107以及第二漏极104的开孔区域，要求刻蚀深度贯穿第三介质层111，然后在第三介质层111上通过金属蒸发或电镀的方式形成第二源极107、第二漏极104以及第二源极场板110，其中，第二源极107以及第二漏极104在开孔区域，在工艺流程中该层金属可称作互联金属，起到在有源区外将不同层金属进行互联的作用。

另外，钝化层105可以起到保护第二源极107、第二漏极104以及第二源极场板110的金属不被损坏，在本实施例中，钝化层105为氮化硅制成，采用低压化学气相沉积制备而成，在其它可选实施例中，钝化层105为二氧化硅或氮化硅中的一种，钝化层105采用等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)中的一种制成。

具体的，所述第一漏极103的侧壁与所述第一介质层113以及所述第二介质层112的侧壁相接触，所述第二漏极106的侧壁与所述第二介质层112以及所述第三介质层111的侧壁相接触，所述第一源极106的侧壁与所述第一介质层113以及所述第二介质层112的侧壁相接触，所述第二源极107的侧壁与所述第二介质层112以及所述第三介质层111的侧壁相接触。

需要说明的是，在本实施例中，氮化镓外延片100包括蓝宝石衬底101以及氮化镓外延层102，所述氮化镓外延层102设置在所述蓝宝石衬底101的上表面，通过金属有机物化学气相沉积制备蓝宝石衬底101的氮化镓外延片100，在其它可选实施例中，氮化镓外延层102由成核层、缓冲层、沟道层、势垒层以及盖帽层组成。

具体的，在本实施例中，所述第一介质层113、所述第二介质层112以及所述第三介质层111均为氮化硅，所述第一介质层113、所述第二介质层112以及所述第三介质层111的厚度均为40nm。在其它可选实施例中，所述第一介质层113、所述第二介质层112以及所述第三介质层111均为二氧化硅或氮化硅中的一种，所述第一介质层113、所述第二介质层112以及所述第三介质层111的厚度为10nm～200nm。另外，所述第一介质层113、所述第二介质层112以及所述第三介质层111可为单层介质，也可以为多次衬底工艺形成不同材质的多层介质。

需要说明的是，在本实施例中，第一介质层13、第二介质层112以及第三介质层111使用LPCVD沉积氮化硅介质沉积得到，在其它可选实施例中，第一介质层13、第二介质层112以及第三介质层111可使用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)中的一种进行制备。

具体的，在本实施例中，所述第一介质层113上设有用于通过所述栅极108的栅槽200，所述栅槽200的长度为1.5μm，所述栅极108为镍以及金组成或钛钨合金以及金组成，所述栅极108的厚度为400nm。在其它可选实施例中，所述栅槽200的长度大于1.0μm，所述栅极108的厚度为100nm～1000nm。

需要说明的是，在第一介质层113上开孔制造栅槽200，栅槽200的大小、位置由光照掩膜版决定，第一介质层113上栅槽200通过各向异性的干法刻蚀实现，栅极108的类型选择决定了栅槽200是否贯穿第一介质层113，如选择肖特基栅极类型，则要求栅极108和氮化镓外延片100接触，即栅槽200刻蚀贯穿第一介质层113；如选择金属-介质层-半导体栅极类型，则要求栅极108和氮化镓外延片100间存在一定厚度的介质层，即栅槽刻蚀未贯穿第一介质层113。

值得说明的是，通过磁控溅射工艺或金属蒸发工艺在第一介质层113沉积栅极金属薄膜，然后再通过干法刻蚀或lift off剥离工艺形成栅极金属，栅极金属由多层金属组成，在本实施例中，栅极金属为镍以及金组成，也就是栅极108为镍以及金组成，在其它可选实施例中，栅极金属为钛钨合金以及金组成，也就是栅极108为钛钨合金以及金组成。然后通过对栅极金属进行金属蒸发，再进行lift off剥离工艺得到栅极108。

实施例二

请查阅图6，所示为本发明第二实施例中的半导体器件，本实施例当中的半导体器件与第一实施例当中的半导体器件的不同之处在于：所述钝化层105的上表面沉积有第三源极场板211。

第一源极场板109、第二源极场板110、第三源极场板211以及氮化镓外延片100组成半导体结构MIS3，所述半导体结构MIS3的阈值电压为80～90％*Vbr，MIS3结构同样也能够实现击穿电压大于1200V的GaN HEMT器件设计。

其中，不同源极场板组成的MIS结构阈值电压值和GaN HEMT器件设计Vbr的关联，如表1所示：

表1

表1中，MIS1阈值电压对应实施例一中的第一源极场板109，MIS2阈值电压对应实施例一中第二源极场板110，MIS3阈值电压对应实施例二中第三源极场板211。

综上，本发明上述实施例当中的半导体器件，通过第一源极场板109、第一介质层113、第二介质层112以及氮化镓外延片100组成半导体结构MIS1，使得半导体结构MISI击穿电压大于于GaN HEMT击穿电压设计值，而通过第二源极场板110、第一介质层113、第二介质层112、第三介质层111以及氮化镓外延片100组成金属介质半导体结构MIS2，金属介质半导体结构MIS2阈值电压为GaN HEMT击穿电压设计值，从而能够有效提升击穿电压的效果，并且能够同时形成第一源极场板109、第一源极106以及第一漏极103，以及能够同时形成第二源极场板110、第二源极107以及第二漏极104，从而达到无需增加额外的工艺层次实现多个场板的目的。

实施例三

请参阅图7，所示为本发明第三实施例中的半导体器件制备方法，用于制备上述实施例中的半导体器件，所述方法包括步骤S1至步骤S6：

S1，提供一氮化镓外延100；

S2，在所述氮化镓外延片上沉积第一介质层113，所述第一介质层113上沉积栅极金属薄膜，并对所述栅极金属薄膜进行剥离工艺以得到栅极108；

S3，在所述栅极的上表面沉积第二介质层112，对所述第二介质层112的两端进行蚀刻，以得到两蚀刻区域，在两所述蚀刻区域通过低温欧姆工艺同时沉积第一漏极103以及第一源极106，同时并在所述第二介质层112上沉积第一源极场板109；

S4，在所述第一漏极103、所述第一源极106以及所述第一源极场板109的上表面沉积第三介质层111，并在所述第三介质层111的两端蚀刻出两开孔区域；

S5，通过金属蒸发或电镀的方式在其中一所述开孔区域形成第二漏极104、在另一所述开孔区域形成第二源极107、在所述第三介质层111的上表面形成第二源极场板110，其中，所述第二漏极104与所述第一漏极103相接触，所述第二源极107与所述第一源极106相接触；

S6，在所述第二漏极104、所述第二源极107、所述第三介质层111以及所述第二源极场板110上沉积钝化层105。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体器件，其特征在于，包括：

氮化镓外延片；

第一介质层、第二介质层以及第三介质层，依次沉积在所述氮化镓外延片的上表面，所述第二介质层内设有栅极，所述栅极的底部贯穿所述第一介质层并与所述氮化镓外延片的上表面相接触，所述第二介质层与所述第三介质层之间设有第一源极场板，其中，所述第一介质层、所述第二介质层、所述第一源极场板以及所述氮化镓外延片组成半导体结构MIS1，所述半导体结构MIS1的阈值电压为30～50％*Vbr，Vbr表示半导体器件击穿电压设计值；

第一漏极以及第二漏极，所述第一漏极沉积在所述氮化镓外延片上表面的一端，所述第二漏极设置在所述第一漏极的上表面；

第一源极以及第二源极，所述第一源极沉积在所述氮化镓外延片远离所述第一漏极一端的上表面，所述第二源极设置在所述第一源极的上表面；

第二源极场板，沉积在所述第三介质层的上表面，其中，所述第一介质层、所述第二介质层、所述第三介质层、所述第二源极场板以及所述氮化镓外延片组成半导体结构MIS2，所述半导体结构MIS2的阈值电压为70～90％*Vbr；

钝化层，沉积在所述第三介质层的上表面，所述钝化层的下表面与所述第二源极场、所述第二漏极以及所述第二源极的上表面相接触。

2.根据权利要求1所述的半导体器件，其特征在于，所述第一漏极的侧壁与所述第一介质层以及所述第二介质层的侧壁相接触，所述第二漏极的侧壁与所述第二介质层以及所述第三介质层的侧壁相接触。

3.根据权利要求1所述的半导体器件，其特征在于，所述第一源极的侧壁与所述第一介质层以及所述第二介质层的侧壁相接触，所述第二源极的侧壁与所述第二介质层以及所述第三介质层的侧壁相接触。

4.根据权利要求1所述的半导体器件，其特征在于，所述氮化镓外延片包括蓝宝石衬底以及氮化镓外延层，所述氮化镓外延层设置在所述蓝宝石衬底的上表面。

5.根据权利要求1所述的半导体器件，其特征在于，所述第一介质层、所述第二介质层以及所述第三介质层均为二氧化硅或氮化硅中的一种，所述第一介质层、所述第二介质层以及所述第三介质层的厚度为10nm～200nm。

6.根据权利要求1所述的半导体器件，其特征在于，所述第二介质层的上表面设有凸起结构，所述第一源极场板的侧壁与所述凸起结构的一侧壁相接触。

7.根据权利要求1所述的半导体器件，其特征在于，所述第三介质层的上表面呈台阶型结构设置，所述第二源极场板的侧壁与所述台阶型结构的一侧壁相接触。

8.根据权利要求1所述的半导体器件，其特征在于，所述第一介质层上设有用于通过所述栅极的栅槽，所述栅槽的长度大于1μm，所述栅极为镍以及金组成或钛钨合金以及金组成，所述栅极的厚度为100nm～1000nm。

9.根据权利要求1所述的半导体器件，其特征在于，所述钝化层的上表面沉积有第三源极场板，所述第一源极场板、所述第二源极场板、所述第三源极场板以及所述氮化镓外延片组成半导体结构MIS3，所述半导体结构MIS3的阈值电压为80～90％*Vbr。

10.一种半导体器件制备方法，应用于制备如权利要求1至9任一项所述的半导体器件，其特征在于，所述方法包括：

提供一氮化镓外延片；

在所述氮化镓外延片上沉积第一介质层，所述第一介质层上沉积栅极金属薄膜，并对所述栅极金属薄膜进行剥离工艺以得到栅极；

在所述栅极的上表面沉积第二介质层，对所述第二介质层的两端进行蚀刻，以得到两蚀刻区域，在两所述蚀刻区域上通过低温欧姆工艺同时沉积第一漏极以及第一源极，同时并在所述第二介质层上沉积第一源极场板；

在所述第一漏极、所述第一源极以及所述第一源极场板的上表面沉积第三介质层，并在所述第三介质层的两端蚀刻出两开孔区域；

通过金属蒸发或电镀的方式在其中一所述开孔区域形成第二漏极、在另一所述开孔区域形成第二源极、在所述第三介质层的上表面形成第二源极场板，其中，所述第二漏极与所述第一漏极相接触，所述第二源极与所述第一源极相接触；

在所述第二漏极、所述第二源极、所述第三介质层以及所述第二源极场板上沉积钝化层。