[go: up one dir, main page]

CN119311102A - 管芯到管芯动态时钟和功率门控 - Google Patents

管芯到管芯动态时钟和功率门控 Download PDF

Info

Publication number
CN119311102A
CN119311102A CN202411719867.2A CN202411719867A CN119311102A CN 119311102 A CN119311102 A CN 119311102A CN 202411719867 A CN202411719867 A CN 202411719867A CN 119311102 A CN119311102 A CN 119311102A
Authority
CN
China
Prior art keywords
network
circuit
soc
integrated circuit
power mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202411719867.2A
Other languages
English (en)
Inventor
D·达维多夫
M·拉马丹
I·罗真
T·泽梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN119311102A publication Critical patent/CN119311102A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209Monitoring remote activity, e.g. over telephone lines or network connections
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Software Systems (AREA)
  • Micro-Organisms Or Cultivation Processes Thereof (AREA)
  • Control Of Eletrric Generators (AREA)
  • Rectifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

本申请涉及管芯到管芯动态时钟和功率门控。一种系统包括由网络连接的多个片上系统(SoC)。该多个SoC和该网络被配置为作为单个逻辑计算系统来操作。该多个SoC可被配置为交换本地功率信息,该本地功率信息指示在该多个SoC的该网络的相应部分上发生的网络活动。该多个SoC中的给定SoC可被配置为确定已经满足将对应于该给定SoC的该网络的该相应部分置于降低功率模式中的本地条件。该给定SoC可被进一步配置为响应于确定满足该降低功率模式的全局条件而将该网络的该相应部分置于该降低功率模式中。该全局条件可基于该多个SoC中的其余SoC的当前本地功率信息来评估。

Description

管芯到管芯动态时钟和功率门控
本申请是申请日为2022年5月2日、申请号为202280034262.2、题为“管芯到管芯动态时钟和功率门控”的发明专利申请的分案申请。
技术领域
本文所述的实施方案涉及片上系统(SoC),并且更具体地,涉及用于耦接SoC的并行通信接口。
背景技术
片上系统(SoC)集成电路(IC)通常包括用作系统的中央处理单元(CPU)的一个或多个处理器,以及各种其他部件,诸如存储器控制器和外围部件。附加部件可包括在特定SoC IC上以充当给定设备的主处理器。例如,SoC可包括一个或多个通用处理器、图形处理器、音频处理器、联网电路(例如,以太网、通用串行总线(USB)、外围部件快速互连(PCIe))、存储器控制器、显示控制器等的任何合适的组合。处理器和部件的组合可经由使用SoC内的一个或多个网络来耦接以实现通信。
增加包括在SoC IC上的处理器和/或其他离散部件的数量对于针对面向性能的应用程序的增加的能力来说可能是期望的,而减少的能力集合对于成本敏感的应用程序来说可能是可接受的。增加IC上的处理器的数量可能增加成本,对成本敏感的应用程序不利。另外,IC对管芯大小可具有物理限制。增加SoC上的处理器和/或其他电路的数量可在达到期望的性能能力之前达到物理极限。用于缩放SoC能力的另一种技术是在单个设计中使用多个SoC。基础SoC可用于成本敏感的应用程序,而基本SoC的两个或更多个实例可包括在面向性能的应用程序中。
发明内容
在实施方案中,一种系统包括由网络连接的多个片上系统(SoC)。多个SoC和网络被配置为作为单个逻辑计算系统来操作。多个SoC可被配置为交换本地功率信息,该本地功率信息指示在多个SoC的网络的相应部分上发生的网络活动。多个SoC中的给定SoC可被配置为确定已经满足将对应于给定SoC的网络的相应部分置于降低功率模式中的本地条件。给定SoC可被进一步配置为响应于确定满足降低功率模式的全局条件而将网络的相应部分置于降低功率模式中。全局条件可基于多个SoC中的其余SoC的当前本地功率信息来评估。
在另外的示例中,为了交换本地功率信息,多个SoC可被配置为以特定时间间隔将它们的相应本地功率信息发送到多个SoC中的至少一个其他SoC。在另一个示例中,为了交换本地功率信息,给定SoC被配置为向其余SoC发送进入降低功率模式的请求。给定SoC还可被配置为从其余SoC接收对应SoC的相应本地功率信息,并且确定所接收的本地功率信息是否满足全局条件。
在示例中,给定SoC可以是被配置为发起到降低功率模式中的进入的主SoC。其余SoC可以是被配置为等待来自主SoC的进入降低功率模式的指示的辅SoC。在实施方案中,为了将网络的相应部分置于降低功率模式中,给定SoC可被配置为向其余SoC发送进入降低功率模式的请求,并且等待来自其余SoC的相应回复,其中相应回复批准或拒绝该请求。
在另外的实施方案中,其余SoC中的特定SoC可被进一步配置为响应于网络在特定SoC中的相应部分正在等待事务完成的确定而延迟发送对请求的回复,并且响应于事务已经完成的确定而发送回复。回复可包括对进入降低功率模式的批准。
在另一个实施方案中,其余SoC中的特定SoC被进一步配置为响应于网络在特定SoC中的相应部分正在等待事务完成的确定而发送对请求的回复。回复可包括对进入降低功率模式的拒绝。给定SoC可被进一步配置为响应于接收到拒绝回复而取消进入降低功率模式的请求。
附图说明
下面的详细描述参照附图,现在对这些附图进行简要说明。
图1示出了包括经由共享网络耦接的多个片上系统的系统的实施方案的框图。
图2示出了包括经由两个共享网络耦接的多个片上系统(SoC)的另一个系统的实施方案的框图。
图3描绘了可在图1和图2的系统中使用的SoC的实施方案的框图。
图4示出了由系统中的由共享网络耦接的两个SoC执行以将网络电路置于降低功率模式中的任务的描绘。
图5示出了由系统中的由共享网络耦接的两个SoC执行以将网络电路置于降低功率模式中的任务的另一个描绘。
图6描绘了由系统中的由共享网络耦接的两个SoC执行以唤醒处于降低功率模式的网络电路的任务。
图7示出了用于将网络电路置于降低功率模式中的方法的实施方案的流程图。
图8示出了用于唤醒处于降低功率模式的网络电路的方法的实施方案的流程图。
图9描绘了包括耦接的集成电路的系统的各种实施方案。
图10示出了根据一些实施方案的示例性计算机可读介质的框图。
尽管本公开中所述的实施方案可受各种修改形式和另选形式的影响,但其具体实施方案在附图中以举例的方式示出并将在本文中详细描述。然而,应当理解,附图和对其的具体实施方式不旨在将实施方案限制为所公开的特定形式,而相反,本发明旨在涵盖落入所附权利要求书的实质和范围内的所有修改、等同物和另选方案。
具体实施方式
如上所述,片上系统(SoC)设计可包括一个或多个网络电路以实现多个代理之间的通信。如本文所用,“代理”是指能够发起网络上的事务或作为网络上的事务的目的地的功能电路。因此,通用处理器、图形处理器、存储器控制器和其他类似电路可称为代理。两个代理之间跨网络电路中的一个网络电路的数据交换在本文中称为“事务”。为了管理各种代理之间的各种数据事务,可实现多个网络电路。
利用SoC的多个实例可带来若干挑战。例如,为了减少与SoC间通信相关联的延迟,SoC间网络接口可包括大量引脚,从而允许在两个或更多个SoC之间并行交换大量位。用于多核SoC的片上网络可利用具有并行行进的数百或甚至一千或更多个信号的一个或多个通信总线。将两个或更多个这种SoC耦接在一起可能需要提供对通信总线的重要部分的访问的网络接口,可能需要跨两个或更多个管芯耦接数百个引脚。这种SoC间网络可使得SoC的两个或更多个实例上的内部通信总线能够用作单个相干通信织构,从而允许以类似于在同一管芯上的两个代理之间交换事务的方式在不同管芯上的代理之间交换事务。从功能角度来看,SoC的多个实例可作为单个集成电路来执行。
为了匹配或者甚至接近通信总线的内部片上通信频率,SoC间网络电路的大量引脚的定时特性可利用在空闲时可能不是功率高效的高速电路元件。因此,可能期望在SoC间网络电路空闲时将它们置于降低功率模式中。在降低功率模式中,给定网络电路的功率消耗小于在操作模式中操作时的功率消耗。例如,可降低功率,或将其门控到给定网络电路中的一个或多个功率节点。类似地,可降低时钟信号的频率,或者可从给定网络电路中的一个或多个时钟节点对时钟信号进行门控。在其他实施方案中,降低功率模式可对应于执行活动网络电路的拆除使得拆除的网络电路不响应于可在公共接口上保持活动的其他网络电路之间的网络流量。
随着功率的降低,给定网络电路在处于降低功率模式时的能力也可能小于在操作模式中操作时的能力。因此,在多SoC系统中,如果特定SoC自主地将其相应网络电路置于降低功率状态中,则从不同SoC发送到该特定SoC上的代理的事务可能在等待该特定SoC将其网络电路置回操作模式中时被错过或阻塞。因此,用于将相应网络电路置于降低功率模式中的不协调方法可能导致不可接受的数量的事务被错过或阻塞,从而降低多SoC系统的效果。
为了解决这种问题,设想了包括由包括多SoC网络的相应部分的多个SoC交换指示在多个SoC的网络的相应部分上发生的网络活动的本地功率信息的技术。SoC中的给定SoC接着可确定已经满足将给定SoC的网络的相应部分置于降低功率模式中的本地条件。作为响应,给定SoC接着可确定是否满足降低功率模式的全局条件。这种全局条件可基于多SoC系统中的其他SoC的当前本地功率信息来评估。在确定已经满足全局条件之后,接着可将网络的相应部分置于降低功率模式中。
图1示出了包括由共享网络耦接的四个SoC的逻辑计算系统的一个实施方案的框图。如图所示,系统100包括SoC 101a至SoC 101d(统称为SoC 101)。每个SoC 101包括功率管理电路120a至120d(统称为功率管理电路120)中的相应功率管理电路。SoC 101还包括网络105的相应部分,包括网络电路110a至110d(统称为网络电路110)中的相应网络电路。使用网络105,SoC 101可交换各自的功率信息(power info)130a至130d(统称为功率信息130)。
如图所示,SoC 101位于相应管芯上,并且由网络105连接,该网络的相应部分(包括相应网络电路110)位于相应管芯中的不同管芯上。SoC101和网络105被配置为作为单个逻辑计算系统来操作,例如作为计算设备诸如膝上型或台式计算机、平板计算机、智能电话等中的主应用处理器来操作。如本文所用,“逻辑计算系统”是指包括一个或多个处理器电路的计算系统,该一个或多个处理器电路被配置为执行包括在软件程序中的程序指令,该软件程序致使该一个或多个处理器电路利用经由公共总线协议访问的一个或多个存储器电路和/或其他功能电路来接收、处理和生成数据。可使用可在单个集成电路(IC)上布置或跨两个或更多个IC布置的多个SoC来实现逻辑计算系统。当跨多个IC实现时,如系统100所示,在多个IC中使用公共总线协议以允许软件程序在不知道代理的物理位置的情况下访问各个IC上的代理。每个SoC 101包括一个或多个代理(未示出),诸如处理器核心、图形处理器、存储器系统、有线和/或无线联网接口等等。使用网络105,SoC 101a上的代理例如可以与SoC 101内的其他代理通信相同的方式与其他SoC 101上的代理通信。
如图所示,SoC 101被配置为交换指示在SoC 101的网络105的相应部分上发生的网络活动的相应功率信息130。例如,SoC 101b上的功率管理电路120b维持指示网络电路110b上的活动的功率信息130b。在一些实施方案中,功率信息130b是网络电路110b中发生的网络活动的指示,包括例如一条或多条信息,诸如网络电路130b已经空闲的连续时钟周期的数量、网络电路110b中所包括的一个或多个队列中待决事务的数量的指示、队列中待决事务的目的地等。在其他实施方案中,功率信息130b中可包括附加信息诸如当前功率模式状态。在一些实施方案中,功率信息130可仅包括相应网络电路110上的本地流量满足用于关闭网络105的条件的来自对应SoC101的指示,而不提供附加的网络流量信息。功率管理电路120b可在发生改变时和/或以特定间隔(包括例如与网络电路110b相关联的时钟信号的每个周期)更新功率信息130b。在各种实施方案中,SoC 101可以特定时间间隔或响应于特定事件诸如来自另一个SoC 101的请求来交换它们的相应功率信息130。
如图所示,SoC 101b被配置为确定已经满足将网络电路110b置于降低功率模式中的本地条件。该本地条件可例如对应于网络电路110b在时钟周期的连续数量的周期内保持空闲状态。如本文所用,网络电路的“空闲状态”是指网络电路没有事务要处理。要经由网络电路发送和/或接收的事务可存储在一个或多个队列中。事务可保持排队,直到处理该事务的资源可用为止。例如,排队的事务可保持排队,直到目的地代理具有接收该事务的带宽为止。具有排队的事务但没有事务正在被主动处理的网络电路不能被认为是空闲的,因为一旦资源可用,该网络电路就有事务要处理。如果没有事务排队或正在处理,则该网络电路可被认为是空闲的。网络电路处于空闲状态的每个时钟周期称为“空闲周期”。
如图所示,网络电路110中的给定网络电路使得相应SoC 101能够经由网络105与其他三个SoC 101通信。在一些实施方案中,当相应SoC 101内的两个或更多个代理交换事务时,给定网络电路110可处于空闲状态。网络电路110被配置为提供片上通信总线(未示出)和网络105之间的桥,从而允许例如SoC 101a上的代理使用与向SoC 101a上的不同代理发送事务类似的命令来向SoC 101d上的代理发送事务。
在SoC 101b确定功率信息130b满足本地条件之后,SoC 101b被进一步配置为响应于确定满足降低功率模式的全局条件而将网络电路110b置于降低功率模式中。如所陈述的,SoC 101交换它们的相应功率信息130,使得每个功率管理电路120可能够评估跨网络105的功率使用的全局条件。在一些实施方案中,为了交换功率信息130,多个SoC 101被配置为以特定时间间隔向其他SoC 101发送它们的相应功率信息130。在其他实施方案中,SoC101b可向SoC 101a、SoC 101c和SoC 101d发送进入降低功率模式的请求,并且继而从SoC101a、SoC 101c和SoC 101d接收对应SoC的相应功率信息130。SoC 101b被进一步配置为确定所接收的功率信息130a、130c和130d满足全局条件。
如图所示,全局条件基于其余SoC 101a、SoC 101c和SoC 101d的当前功率信息130来评估。例如,从其他SoC 101接收的功率信息130可包括排队的事务的目的地。SoC 101b的全局条件的示例包括网络电路110a、110c和110d没有具有SoC 101b上的目的地的排队的事务。在一些实施方案中,共享功率信息130包括当前空闲周期计数。功率管理电路120b可不将网络电路110b置于降低功率模式中,除非所有四个网络电路已经空闲持续阈值时间量。
在一些实施方案中,不是允许SoC 101中的任何一个SoC发起进入降低功率模式的请求,而是将SoC 101中的给定SoC指定为主SoC,该主SoC被配置为发起如由功率信息130a至130d指示的网络流量是否满足停止所有网络流量的条件的确定。其余SoC 101是辅SoC,这些辅SoC被配置为等待来自主SoC的提供辅SoC的相应功率信息130的请求。SoC 101可各自提供关于是否满足允许网络电路110中的一个或多个网络电路进入降低功率模式的条件的指示。如果所有SoC 101都同意,则SoC 101中的任何特定SoC可将它们的相应网络电路110置于降低功率模式中。
例如,SoC 101a可以是指定的主SoC,而SoC 101b至SoC 101d是辅SoC。在这种示例中,功率信息130的交换包括SoC 101b至SoC 101d基于特定时间间隔的流逝或响应于来自SoC 101a的请求,向SoC 101a发送功率信息130b至130d中的相应功率信息。功率管理电路120a接收功率信息130b至130d,并且与本地功率信息130a结合,确定是否满足关闭网络105并允许一个或多个SoC 101进入降低功率模式的条件。在一些实施方案中,功率信息130a至130d在所有SoC 101之间共享,从而允许每个SoC 101有机会拒绝网络105的关闭,在这种情况下,没有网络电路110可被置于降低功率模式中。
在一些实施方案中,主SoC 101a可针对SoC 101确定是否所有SoC 101将它们的相应网络电路110置于低功率模式中的全局条件。例如,功率信息130可指示在网络电路110中的任何网络电路中没有事务排队并且没有事务待决完成。功率管理电路120a接着可向功率管理电路120b至120d发送通知:网络105正在被关闭,并且如果满足这些功率管理电路的相应本地条件,则它们可将它们的相应网络电路110b至110d置于降低功率模式中。在一些情况下,功率管理电路120b至120d中的特定功率管理电路可用否决指示来响应。这种否决指示可取消网络105的关闭。
在其他实施方案中,主SoC 101a针对SoC 101中的每个SoC单独地确定是否给定的一个或多个SoC 101将它们的相应网络电路110置于低功率模式中的本地和全局条件。例如,基于功率信息130,功率管理电路120a可确定网络电路110a和网络电路110d满足进入降低功率模式的条件,而网络电路110b和110c具有要在SoC 101b和SoC 101c之间交换的活动的和/或排队的事务,并且因此必须保持活动。在这种实施方案中,SoC 101a可将主指定传递给SoC 101b或SoC 101c中的任一者,使得具有活动网络电路110的SoC 101是指定的主SoC 101。在其他实施方案中,尽管网络电路110a进入降低功率模式,SoC 101a仍可保持主指定。
这种用于网络电路的功率管理系统可允许多SoC系统诸如系统100降低网络电路的功率消耗,同时维持分布式网络系统的正确操作。所公开的功率管理技术可允许分布式网络系统支持在SoC中的任何特定SoC上运行的软件在不知道SoC中的其他SoC中的代理在不同的SoC管芯上的情况下对该代理进行寻址。
需注意,图1中所示的系统100仅为一个示例。图1的图示经简化以突出与本公开相关的特征结构。各种实施方案可包括电路元件的不同配置。例如,系统100被示出为具有四个SoC。在其他实施方案中,可包括任何合适数量的SoC。为了清楚起见,每个SoC被示出为仅具有相应的网络电路和功率管理电路。在其他实施方案中,SoC可具有任何合适数量的附加电路,包括例如一个或多个处理器核心、图形处理器、安全处理器、存储器电路和/或接口、图像和/或音频捕获电路等。
图1描绘了具有分布在多个SoC之间的信号网络的系统。在其他实施方案中,可包括各种数量的网络,并且这些网络可具有多于一种拓扑。图2中示出了包括具有不同拓扑的两个网络的系统的示例。
移到图2,包括由两个共享网络耦接的四个SoC的系统的实施方案的框图。如图所示,系统100包括SoC 101,如前所述,SoC 101中的每个SoC包括功率管理电路120中的相应功率管理电路以及网络电路110中的相应网络电路。网络电路110支持系统200中的两个网络,即网络105和网络205,每个网络具有不同的拓扑。
如图所示,网络105和205允许SoC 101中的不同SoC上的代理之间的通信。网络105和205中的每一者可被分配给相应类型的事务。例如,网络105可被分配给存储器类型事务,其中源和/或目的地代理中的至少一者包括存储器电路,从而允许各个SoC 101上的代理访问SoC 101中的其他SoC上的存储器电路。网络205可被分配给例如每个SoC 101上的处理器核心,从而允许每个SoC 101上的一个或多个处理器核心与其他SoC 101上的核心共享信息。
为了执行它们的相应类型的事务,网络105和205以不同拓扑(网状拓扑和环形拓扑)布置。网络105以网状拓扑布置,其中每个网络节点(例如,网络电路110中的每个网络电路内的相应电路)可耦接到一个或多个其他网络节点。一般来讲,网状网络不具有固定结构。在网络105中,例如,SoC101a可直接耦接到SoC 101b至SoC 101d中的每一者,而SoC101b和SoC101d也共享直接连接。SoC 101c可仅直接耦接到SoC 101a。因此,网络105上的去往/来自SoC 101c的事务可总是经过SoC 101a的网络电路110a。
另一方面,网络205是环形网络,其中每个网络节点直接耦接到两个其他网络节点。如图所示,网络205直接将SoC 101a耦接到SoC 101b和SoC 101c,将SoC 101b耦接到SoC101a和SoC 101d,将SoC 101d耦接到SoC 101b和SoC 101c,并且将SoC 101c耦接到SoC101a和SoC 101d。在环形网络中,事务被“围绕环”发送,直到事务到达它们的目的地为止。在一些环形网络中,可在单个方向上发送事务。例如,如果网络205具有顺时针方向,则从SoC 101a到SoC 101c的事务将行进穿过SoC 101b,并且接着穿过SoC 101d,然后到达SoC101c。然而,从SoC 101c到SoC 101a的事务将是直接的,而不经过SoC 101b或SoC 101d。在其他实施方案中,网络205可以是双向的,从而允许例如SoC 101a和SoC 101c直接交换事务。
系统设计者可出于各种原因选择每个网络的拓扑。环形网络可与处理器核心一起使用以建立更加可预测的网络结构,而网状网络可在网络流量低时允许更快、更直接地传输事务的可能性,但是当网络上的流量高时也可能导致两个网络节点之间的路径更长。选择SoC 101之间的网络拓扑的附加因素包括SoC内的对应网络使用什么拓扑。如图所示,网络105是SoC101中的每个SoC内的存储器网络的扩展。如果SoC 101使用网状网络用于内部存储器事务,则使用网状网络来形成网络105允许耦接到网络电路110a的处理器核心通过使用与用以访问SoC 101a内的存储器电路相同的网络协议来访问耦接到网络电路110b至110d的存储器电路。
可利用若干技术来将网络电路110中的给定网络电路置于降低功率模式中。在一些实施方案中,将网络电路110中的给定网络电路置于降低功率模式中阻塞网络105和网络205两者上的通信。在其他实施方案中,可将网络电路110分区,使得可将网络105或网络205的子电路独立地置于降低功率模式中,从而允许一个网络保持操作而另一个网络进入降低功率模式。
另外,网络拓扑可确定个别网络电路110是否可单独地进入降低功率模式或者系统200中的所有网络电路110是否必须满足同时进入降低功率模式的条件。例如,网状网络诸如网络105可使得网络电路110中的单个网络电路(例如,网络电路110c)能够进入降低功率模式,只要网络电路110a、110b和110d在它们之间具有活动网络路径以使得这三个活动网络电路的任何组合之间的通信是可能的。相比之下,环形网络(诸如网络205)可在给定网络电路110进入降低功率模式的情况下阻塞一个或多个活动网络电路之间的通信。例如,如果网络205是单向的(例如,仅顺时针传输),则如果任何单个网络电路诸如网络电路110b进入降低功率状态,则网络电路110c不能向网络电路110d发送事务,并且网络电路110a不能向网络电路110d或110c发送事务。在这种实施方案中,所有四个网络电路110将需要同时进入降低功率模式。
因此,为了将网络电路110a置于降低功率模式中,SoC 101a被配置为向SoC 101b至SoC 101d发送进入降低功率模式的请求240。SoC 101a被进一步配置为等待来自SoC101b至SoC 101d的相应回复245b至245d,其中相应回复245b至245d批准(245c)或拒绝(245b和245d)请求240。如果请求240是将网络电路110a的支持环形网络205的部分置于降低功率模式中的请求,或者如果网络电路110没有被分区以独立地支持网络105和205,则不允许网络电路110a进入降低功率状态,除非还满足网络电路110b至110d的全局条件。如图所示,网络电路110b和110d之间的事务235是活动的或者在排队以使用网络205来处理。这样,网络电路110b和110d必须保持活动,直到事务235完成或者在一些实施方案中以其他方式终止为止。如果网络205是如上所述的单向环形网络,则网络电路110d需要网络电路110a保持活动以将事务235的网络电路110d的部分发送到网络电路110b。因此,SoC 101b和SoC101d可分别向SoC 101a发送拒绝进入降低功率模式的请求240的回复245b和245d。在其他实施方案中,SoC 101b和101d可延迟对请求240的响应,直到事务235完成/终止为止,并且如果满足本地条件,则可发送批准回复而不是拒绝。
因此,通过使用所公开的技术,可在由多个网络耦接的SoC的系统中管理功率模式。所公开的技术可允许在满足条件时将网络的一些或所有部分置于降低功率模式中,从而实现系统的功率消耗的降低。
需注意,图2的实施方案是一个示例。在其他实施方案中,可包括元件的不同组合。例如,可包括不同数量的SoC和/或网络。尽管示出了环形网络和网状网络,但是可包括其他类型的已知网络拓扑,例如星形拓扑和/或树形拓扑。
在图1和图2的描述中,系统被示出为具有由一个或多个共享网络耦接的多个SoC。SoC包括跟踪网络上的活动并可发起将网络电路置于降低功率模式中的请求的相应功率管理电路。此类功率管理电路可以各种方式实现。图3中示出了具有功率管理电路的SoC的更详细示例。
转向图3,描绘了在多SoC系统中使用的SoC。如图所示,SoC 101可对应于图1和图2中的SoC 101中的任何一个或多个SoC。SoC 101包括前述网络电路110和功率管理电路120。SoC 101还包括多个功能电路370a至370c(统称为370)以及用于实现SoC 101内的网络的一个或多个通信总线360。网络电路110包括接口电路310。功率管理电路120包括生成定时值325的定时器电路320以及多个状态和控制寄存器330。
如图所示,网络电路110被配置为在耦接到其他兼容网络电路例如图1和图2中的网络电路110b至110d时形成网络105的一部分。网络电路110被进一步配置为与其他兼容网络电路交换多个事务。网络电路110包括接口电路310,该接口电路被配置为驱动和接收与网络105相关联的各种信号。在一些实施方案中,可包括接口电路310的多个实例以将SoC101耦接到多个不同网络,诸如图2中的网络105和205。
网络电路110桥接功能电路370中的功能电路和通过网络105耦接的其他SoC中所包括的功能电路之间的通信。通信总线360可结合地形成SoC101内的网络105的一部分。功能电路370可充当用于经由网络105发起和接收事务的代理。因此,功能电路370a例如可被配置为使用与用以向经由网络105耦接的不同SoC上的功能电路发送事务的相同的网络协议向功能电路370b发送事务。这种配置可允许在SoC 101上执行的软件对功能电路370进行寻址以及在不知道给定功能电路所位于的具体SoC的情况下对其他SoC上的功能电路进行寻址。
如图所示,功率管理电路120被配置为跟踪与网络电路110相关联的本地功率信息130,并且使用功率信息130来确定满足进入降低功率模式的本地条件。例如,功率信息130可包括跟踪期间网络电路110已经空闲的连续周期的数量。定时器电路320被配置为例如基于网络时钟信号365来递增(或在其他实施方案中递减)定时值325。网络电路110可使用网络时钟信号365来同步网络105上的事务的传输。当定时值325达到特定值时,功率管理电路120可将功率信息130与阈值335进行比较。如果功率信息130的值满足阈值335(例如,功率信息130中的空闲周期计数满足或超过阈值335),则可满足网络电路110进入降低功率模式的本地条件。
在一些实施方案中,功率管理电路120被进一步配置为接收与其他兼容网络电路中的兼容网络电路相关联的其他本地功率信息。在一些实施方案中,耦接到网络105的所有SoC上的所有功率管理电路可在周期性基础上或响应于来自一个特定SoC的请求而彼此交换所有SoC的相应功率信息。如先前所公开的,在一些实施方案中,网络105的SoC中的特定SoC可被指定为主SoC,而其余SoC起辅作用。在这种实施方案中,主SoC 101的主功率管理电路120是可发起由网络105的网络电路110中的任何网络电路进入降低功率模式的功率管理电路。例如,可通过将主启用333设置为特定值来将SoC 101指定为网络105中的主SoC。在确定已经满足本地条件之后,起主作用的功率管理电路120可使用最近从其他SoC接收的功率信息130的值,或可从其他SoC请求功率信息130的当前值。功率管理电路120接着可确定网络电路110和/或网络105中的其他网络电路是否可被置于降低功率模式中。在各种实施方案中,可将来自其他网络电路的空闲周期计数与相同阈值335进行比较,或者可针对其他空闲周期计数使用相应阈值。在一些实施方案中,来自其他SoC的功率信息可包括来自本地功率信息130的不同信息。例如,其他SoC上的功率管理电路可在满足这些SoC的本地条件的情况下执行相应确定,并且所接收的功率信息包括针对其他SoC中的每个SoC的是否满足这些SoC的本地条件的指示。
在SoC 101是指定的主SoC的一些实施方案中,功率管理电路120被进一步配置为接收来自其他兼容网络电路中的不同兼容网络电路的进入降低功率模式的请求。使用所接收的其他本地功率信息,功率管理电路120被配置为确定是批准还是拒绝该请求。例如,特定SoC的网络电路可满足进入降低功率模式的本地条件,并且作为响应,向SoC 101发送批准将特定网络电路置于降低功率模式中的请求。在接收到来自特定SoC的请求之后,功率管理电路120响应于其他本地功率信息满足进入降低功率模式的全局条件的确定,向特定SoC发送回复145,从而致使特定SoC的网络电路进入降低功率模式。在一些实施方案中,如果没有附加回复要被发送到网络105的其他SoC,则功率管理电路120可进一步确定网络电路110可被置于降低功率模式中。
在SoC 101被指定为辅SoC(例如,主启用333被设置为不同值以指示辅SoC指定)的实施方案中,为了确定其他本地功率信息满足进入降低功率模式的全局条件,功率管理电路120被配置为经由网络电路110向其他兼容网络电路中的特定兼容网络电路发送进入降低功率模式的请求240。例如,功率管理电路120首先确定满足本地条件。接着功率管理电路120向指定的主SoC发送将网络电路110置于降低功率模式中的请求240。功率管理电路120被进一步配置为等待来自特定兼容网络电路(例如,主SoC的网络电路)的回复,其中该回复批准或拒绝该请求。
为了将网络电路110置于降低功率模式中,功率管理电路120可降低网络电路110的电压,或者将一个或多个功率信号门控到该网络电路。另外或替代地,功率管理电路120可降低网络时钟信号365的频率或者从网络电路110对网络时钟信号365进行门控。
在网络电路110已经进入降低功率模式之后,不管SoC 101是被指定为主SoC还是辅SoC,功率管理电路120被进一步配置为响应于接收到要经由网络电路110向其他兼容网络电路中的一个兼容网络电路发送特定事务的指示,致使网络电路110退出降低功率模式。在网络电路110从降低功率模式唤醒之后,功率管理电路120被配置为致使网络电路110向其他兼容网络电路发送唤醒信号350。在一些实施方案中,唤醒信号350是不依赖于网络时钟信号365的异步信号以便由其他兼容网络电路检测到。
以类似的方式,如果网络电路110处于降低功率模式并且从网络105的其他网络电路中的一个网络电路接收到唤醒信号,则功率管理电路120可能够在网络时钟信号365从网络电路110进行门控时检测唤醒信号的接收。例如,唤醒信号可以是从逻辑低电压到逻辑高电压的转变,或者反之亦然。接口电路310的特定引脚上的转变可被功率管理电路120检测到,从而允许功率管理电路120将网络电路110的功率信号、时钟信号和/或任何其他状态恢复回到操作模式。在网络电路110处于操作模式之后,接着可向网络105上的其他网络电路发送确认355。
需注意,图3的SoC仅用于演示所公开的概念。在其他实施方案中,SoC可具有不同的配置。例如,尽管示出了三个功能电路,但是SoC可包括任何合适数量的功能电路。所示出的来自接口电路的引脚连接的数量仅是一个示例。在其他实施方案中,接口电路可包括任何数量的引脚,包括例如数百或甚至数千个引脚。
图1至图3描述了具有由共享网络链接的多个SoC的系统的各个实施方案以及包括在这种系统中的SoC的实施方案。所公开的系统描述了用于管理用于实现共享网络的网络电路的功率的技术。可使用多种技术来管理到这些网络电路的功率。图4至图6示出了用于管理用于实现多SoC网络的网络电路的功率模式的若干技术。
继续到图4,描绘了在图1的系统100的实施方案中由SoC 101a和SoC101b执行以进入降低功率模式的任务的流程图。如图所示,SoC 101a被指定为主SoC,而SoC 101b是辅SoC。两列指示哪个SoC执行哪个任务。图4描绘了在活动事务完成之前请求到降低功率模式中的进入的情况。
在所示出的示例中,SoC 101a中的功率管理电路120a跟踪网络电路110a的空闲时间(任务402)。当SoC 101a在跟踪该空闲时间时,SoC 101b经由网络电路110b向SoC 101a发送分组作为特定事务的一部分(任务405)。该分组包括期望来自SoC 101a的响应(例如,确认接收到该分组的流控制消息)的特定请求。在SoC 101a能够响应之前,功率管理电路120a确定网络电路110a的空闲时间满足阈值时间量(任务410)。例如,期间网络电路110a已经空闲的时钟周期的数量满足或超过阈值周期数量。响应于该确定,功率管理电路120a使用网络电路110a向SoC 101b、SoC 101c和SoC 101d发送进入降低功率模式的请求(任务415)。SoC 101c和SoC 101d可用对进入降低功率模式的批准来响应。然而,SoC 101b响应于SoC101b中的网络电路110b正在等待特定事务完成的确定而延迟发送对请求的回复(任务420)。
在稍后的时间点,特定事务在SoC 101a内完成,并且因此,SoC 101a准备好对所接收的分组作出响应。分组响应经由网络电路110a发送到网络电路110b(任务422)。在接收到分组响应之后,SoC 101b确定特定事务已经完成。响应于特定事务已经完成的该确定,SoC101b可发送对来自SoC 101a的进入降低功率模式的请求的回复(任务425)。该回复包括对进入降低功率模式的批准,从而导致允许功率管理电路120b将网络电路110b置于降低功率模式中(任务430)。以类似的方式,响应于接收到批准响应,允许功率管理电路120b将网络电路110b置于降低功率模式中(任务435)。
在图5中,描绘了图4的场景的不同实施方案。以与图4类似的方式,SoC 101a被指定为主SoC,而SoC 101b是辅SoC,并且描绘了在活动事务完成之前请求到降低功率模式中的进入的情况。图5示出了响应于确定事务保持活动而处理请求的不同方式。
如所描绘的,SoC 101a使用功率管理电路120a来跟踪网络电路110a的空闲时间(任务502)。当SoC 101a跟踪空闲时间时,SoC 101b经由网络电路110b向SoC 101a发送分组作为特定事务的一部分(任务505),该特定事务要求来自SoC 101a的响应。当处理对特定事务的响应时,功率管理电路120a继续跟踪网络电路110a的空闲时间。功率管理电路120a确定网络110a已经空闲持续阈值时间量(任务510)。作为响应,功率管理电路120a经由网络电路110a向SoC 101b、SoC 101c和SoC 101d发送进入降低功率模式的请求(任务515),从SoC101c和SoC 101d接收具有对降低功率模式的批准的回复。需注意,图5的任务502至515对应于图4的任务402至415。
SoC 101b确定仍期望对特定事务的响应(任务520)。网络电路110b例如包括事务队列,在该事务队列中待决和/或活动事务被跟踪直到完成为止。因此,响应于网络电路110b正在等待特定事务完成的确定,SoC 101b发送对降低功率模式请求的回复,该回复包括对进入降低功率模式的拒绝(任务525)。SoC 101a被进一步配置为响应于接收到来自SoC101b的拒绝回复而取消进入降低功率模式的请求(任务535)。SoC 101a还可向SoC101c和SoC 101d发送指示降低功率模式请求的取消的通知。
另外,如图所示,SoC 101a重新初始化空闲计数,并且功率管理电路120a可重新开始跟踪新的空闲时间(任务540)。如果网络电路110a保持空闲持续另一个阈值时间量,则可发送进入降低功率模式的另一个请求。如果特定事务已经完成并且网络电路110b也满足本地条件,则SoC 101b可用对降低功率模式的批准来响应。
图4和图5对应于用于管理其中发送进入降低功率模式的请求的情况的不同技术。图6描绘了当事务准备好由一个SoC 101发送到不同SoC 101时SoC 101处于降低功率模式的情况。如图4和图5那样,SoC 101a被指定为主SoC,而SoC 101b是辅SoC。图6示出了用于响应于确定事务已准备好被发送而将网络电路从降低功率模式唤醒的技术。
对于图1的系统100中的至少SoC 101a和SoC 101b,当前示例以网络电路110处于降低功率模式开始。SoC 101b上的功率管理电路102b接收要经由网络电路110b向SoC 101a的网络电路110a发送特定事务的指示(任务605)。在一些实施方案中,网络电路110b的一部分可保持活动,而其他部分处于降低功率模式,活动部分被配置为检测内部总线(例如,图3中的通信总线360中的一个通信总线)上的事务并向功率管理电路120b发送指示。在其他实施方案中,内部总线内的或耦接到内部总线的电路诸如网络交换机电路响应于确定要经由网络电路110b发送特定事务而发送指示。
如图所示,功率管理电路120b被进一步配置为响应于该指示,致使网络电路110b退出降低功率模式(任务610)。例如,功率管理电路120b对功率信号和/或时钟信号打开一个或多个门,以致使网络电路110b从降低功率模式唤醒。在网络电路110b处于操作模式之后,功率管理电路120b致使网络电路110b向网络电路110a、并且如果适用的话向网络电路110c和110d发送唤醒信号(任务615)。
该唤醒信号可以各种方式实现。例如,网络电路110中的每个网络电路可包括可由公共连接来耦接的用于异步唤醒信号的专用引脚,使得所有唤醒信号引脚彼此连接。在降低功率模式中,公共连接上的电压电平保持在第一逻辑电平(例如,低逻辑电平)。当网络电路110中的给定网络电路想要唤醒其他网络电路时,该给定网络电路经由其相应唤醒信号引脚在共同连接上断言相反逻辑电平(例如,高逻辑电平)。从第一逻辑电平到第二逻辑电平的转变可致使耦接到公共连接的所有网络电路从降低功率模式唤醒。如果特定网络电路110已经唤醒,则它可忽略唤醒信号。在其他实施方案中,可使用其他方法,诸如在网络接口的任何给定引脚诸如地址或数据引脚上产生一个或多个转变。
响应于由网络电路110b进行的对唤醒信号的断言,功率管理电路120a以类似于如上所述功率管理电路120b唤醒网络电路110b的方式致使网络电路110a退出降低功率模式(任务620)。在网络电路110a已经退出降低功率模式并且处于操作模式之后,网络电路110a向网络电路110b发送确认以指示网络电路110a现在能够接收事务(任务625)。该确认可以任何合适的方式来执行。例如,网络电路110可具有类似于唤醒信号引脚的用于断言确认的附加引脚。在其他实施方案中,唤醒的网络电路110可经由网络105发送特定分组以指示它们已经返回到操作模式。如图所示,网络电路110b被进一步配置为响应于接收到来自网络电路110a的确认,向网络电路110a发送特定事务(任务630)。
在所示出的实施方案中,网络电路110b在发送特定事务之前等待来自目的地网络电路110a的确认。在其他实施方案中,网络电路110b可在发送任何事务之前等待直到从网络105中的所有网络电路接收到确认为止。这种技术可避免使晚唤醒的网络电路错过事务的一部分,在一些实施方案中,错过事务的一部分可能导致晚唤醒的网络电路执行不正确的或未知的操作。
需注意,在图4和图5的技术中,指定的主SoC发起进入降低功率模式的请求。在图6中所描绘的技术中,SoC中的任何SoC可发起从降低功率模式的唤醒。
还需注意,图4至图6的技术仅是演示所公开的概念的示例。在其他实施方案中,可包括附加任务,和/或一些任务可以不同顺序或以并发方式执行。例如,在图4中,可同时将网络电路110a和110b置于它们的相应降低功率模式中(任务430和435)。
可利用上文关于图1至图6描述的电路和技术来管理共享网络中所包括的网络电路的功率模式。下文关于图7和图8描述与进入和退出降低功率模式相关联的两种方法。
现在移到图7,示出了用于将网络电路置于降低功率模式中的方法的实施方案的流程图。方法700可由包括耦接在一起以形成共享网络的两个或更多个SoC的系统诸如图1和图2中的系统100和200来执行。共同参考图1和图7,方法700在框710中开始。
在框710处,方法700包括由位于相应管芯上的多个SoC 101中的个别SoC交换相应个别SoC 101的功率信息130。如图1所示,SoC 101由跨SoC101的相应管芯实现的网络105连接。如上文所公开的,网络105可在SoC101中的每个SoC内延伸,使得在SoC 101中的特定SoC上执行的软件使用相同网络协议来进行片上通信以及与SoC 101中的其他SoC通信。例如,在SoC 101a上执行的软件以与访问SoC 101a上的功能电路相同的方式访问SoC 101b至SoC101d上的功能电路。在一些实施方案中,交换功率信息130包括由个别SoC 101以特定时间间隔向其他SoC 101发送相应功率信息130。例如,功率信息130可每秒发送,或者在特定数量的时钟周期(例如,网络时钟信号365的周期)之后发送。在其他实施方案中,交换功率信息130包括第一SoC 101(例如,SoC 101中的被指定为主SoC的SoC)发送对来自其余SoC 101的功率信息130的请求。
在框720处,方法700还包括由SoC 101a确定SoC 101a的功率信息130a满足进入降低功率模式的本地条件。如图所示,功率信息130a可包括可用于确定网络电路110a的活动水平以及因此功率使用的指示的任何合适信息。可将功率信息130a与阈值(例如,图3中的阈值335)进行比较以确定功率信息130a的当前值满足阈值,由此指示网络电路110a的活动水平足够低以将该网络电路置于降低功率模式中。
在框730处,方法700还包括响应于确定SoC 101b、SoC 101c和SoC101d的功率信息130b、130c和130d分别满足进入降低功率模式的全局条件,由SoC 101a进入降低功率模式。如图所示,SoC 101a确定在框710中接收到的功率信息130b至130d是否满足进入降低功率模式的全局条件。在各种实施方案中,功率信息130b至130d可包括与功率信息130a相同的信息、比功率信息130a更多或更少的信息、或者与功率信息130a不同的信息。全局条件可对应于与本地条件相同的阈值或者可具有不同的依赖性。在一些实施方案中,功率信息130b至130d可包括相应SoC 101b至SoC 101d是否满足其进入降低功率模式的本地条件的指示。
在一些实施方案中,交换功率信息130在SoC 101a确定满足本地条件之后执行。响应于该确定,方法700可包括由SoC 101a向SoC 101b至SoC101d发送进入降低功率模式的请求。SoC 101a接着可从SoC 101b至SoC101d接收相应功率信息130b至130d,确定所接收的功率信息130b至130d是否满足全局条件。在这种实施方案中,从SoC 101b至SoC 101d接收的功率信息130b至130d可包括对SoC 101a进入降低功率模式的批准或拒绝。
在一些实施方案中,方法700可在框730中结束,其中SoC 101a响应于确定其他SoC101也满足进入降低功率模式的条件而将网络电路110a置于降低功率模式中。响应于确定不能将网络电路110a置于降低功率模式中,方法700可返回到框710以重复。需注意,图7的方法仅是用于将网络电路置于降低功率模式中的示例。
现在转到图8,示出了用于唤醒已经被置于降低功率模式中的网络电路的方法的实施方案的流程图。以与上文方法700类似的方式,方法800可由包括在多个SoC上实现的网络的系统诸如图1和图2中的系统100和200执行。方法800可在执行导致网络电路中的一些或所有网络电路进入降低功率模式的方法700之后执行。共同参考图1和图8,方法800在方法700的框730已经执行并且系统100的网络电路110已经被置于降低功率模式中之后在框810中开始。
在框810处,方法800包括由SoC 101d确定要发送的特定事务具有SoC101a内的目的地。如图所示,功率管理电路120d接收特定事务已准备好从SoC 101d发送到SoC 101a中的代理的指示。在各种实施方案中,可从源代理、从网络电路110d的在降低功率模式中保持活动的部分、SoC 101d中的本地网络交换机等接收该指示。
在框820处,方法800还包括由SoC 101d致使网络105的网络电路110d退出降低功率模式。响应于特定事务的指示,功率管理电路120d恢复网络电路110d中的功率信号和/或时钟信号,从而致使网络电路110d从降低功率模式唤醒。
在框830处,方法800还包括由SoC 101d经由网络105断言唤醒信号。网络电路110d可向功率管理电路1120d发送该网络电路已经进入操作模式的指示。作为响应,功率管理电路120d可致使网络电路110d向网络电路110a发送唤醒信号(例如,图3中的唤醒信号350)。网络电路110d可利用用于发送唤醒信号的任何合适的方法,包括上文关于图6所描述的方法。
在框840处,方法800还包括响应于从SoC 101a接收到确认,由SoC101d向SoC 101a发送特定事务。响应于来自网络电路110d的唤醒信号,网络电路110a从降低功率模式唤醒。在功率信号和/或时钟信号已经恢复到它们的操作水平之后,网络电路110a向网络电路110d发送确认,指示网络电路110a可操作并且能够接收事务。响应于该确认,将特定事务从网络电路110d发送到网络电路110a。
在一些实施方案中,方法800可在框840中结束,并且系统的操作可返回到方法700。网络电路110a和110d可继续保持活动,交换与特定事务相关联的分组,直到事务完成为止。
如在方法700和800中描述的以及在本公开的其余部分中展示的此类功率管理技术的使用可实现具有复杂分布式网络织构的多SoC系统中的功率降低技术。此类复杂网络织构在被启用时可消耗大量功率。诸如所描述的功率降低技术可降低功率消耗,从而延长电池寿命和/或降低系统内的热水平。
需注意,图7和图8的方法仅是用于管理共享网络中的网络电路的功率模式的示例。设想了所公开的方法的变型形式,包括方法700和800的操作的组合,诸如在诸如图2所示的使用多于一个网络来耦接SoC的情况下同时执行这些方法。
图1至图8示出了用于包括对在两个或更多个接口电路之间发送的数据分组进行编码和解码的系统的装置和方法。所公开的逻辑计算系统的任何实施方案可包括在各种计算机系统中的一个或多个计算机系统中,诸如台式计算机、膝上型计算机、智能电话、平板电脑、可穿戴设备等。在一些实施方案中,上述电路(例如,SoC 101)可在一个或多个集成电路上实现。图9中示出了示出计算机系统900的实施方案的框图。在一些实施方案中,计算机系统900可包括系统100和200的任何所公开的实施方案。
在例示的实施方案中,系统900包括SoC 906(对应于例如SoC 101中的任何或所有SoC)的两个或更多个实例,该SoC可包括多种类型的处理电路,诸如中央处理单元(CPU)、图形处理单元(GPU),或者其他通信织构,以及到存储器和输入/输出设备的接口。在一些实施方案中,SoC906中的一个或多个处理器包括多个执行道和指令发布队列。在各种实施方案中,SoC 906耦接到外部存储器902、外围设备904和功率源908。在实施方案中,SoC 906可使用通过网络105和/或205耦接在一起以作为单个SoC操作的SoC 101的组合来实现。
还提供了功率源908,该功率源供应到SoC 906的供电电压以及到存储器902和/或外围设备904的一个或多个供电电压。在各种实施方案中,功率源908表示电池(例如,智能电话、膝上型或平板计算机或其他设备中的可再充电电池)。在一些实施方案中,包括SoC906的多于一个实例(并且也包括多于一个外部存储器902)。
存储器902是任何类型的存储器,诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双数据速率(DDR、DDR2、DDR3等)SDRAM(包括SDRAM的移动版本,诸如mDDR3等,和/或SDRAM的低功率版本,诸如LPDDR2等)、RAMBUSDRAM(RDRAM)、静态RAM(SRAM)等。一个或多个存储器设备耦接到电路板上以形成存储器模块,诸如单列直插存储器模块(SIMM)、双列直插存储器模块(DIMM)等。另选地,设备与SoC或集成电路以芯片堆叠(chip-on-chip)构型、封装堆叠(package-on-package)构型或多芯片模块构型安装。
根据系统900的类型,外围设备904包括任何期望的电路。例如,在一个实施方案中,外围设备904包括用于各种类型的无线通信诸如Wi-Fi、蓝牙、蜂窝、全球定位系统等的设备。在一些实施方案中,外围设备904还包括附加存储装置,包括RAM存储装置、固态存储装置或磁盘存储装置。外围设备904包括用户接口设备诸如显示屏,包括触摸显示屏或多点触摸显示屏、键盘或其他输入设备、麦克风、扬声器等。
如图所示,系统900被示出为适用于范围广泛的领域。例如,系统900可用作台式计算机910、膝上型计算机920、平板计算机930、蜂窝或移动电话940或者电视950(或耦接到电视的机顶盒)的芯片、电路、部件等的一部分。还示出了智能手表和健康监测设备960。在一些实施方案中,智能手表可包括各种通用计算相关功能。例如,智能手表可提供对电子邮件、手机服务、用户日历等的访问。在各种实施方案中,健康监测设备可以是专用医疗设备或以其他方式包括专用的健康相关功能。例如,健康监测设备可监测用户的生命体征、跟踪用户与其他用户的接近度以用于流行病学社交距离的目的、联系人跟踪、在发生健康危机的情况下向紧急服务部门提供通信等。在各种实施方案中,上述智能手表可包括或可不包括一些或任何健康监测相关功能。还设想了其他可穿戴设备960,诸如围绕颈部佩戴的设备、附接到帽子或头盔的设备、可植入人体中的设备、被设计成提供增强和/或虚拟现实体验的眼镜,等等。
系统900还可用作基于云的服务970的一部分。例如,先前提及的设备和/或其他设备可访问云端中的计算资源(即,远程定位的硬件和/或软件资源)。更进一步地,系统900可用于除先前提到的那些设备之外的家庭980的一个或多个设备中。例如,家用电器可监测和检测值得注意的情况。例如,家中的各种设备(例如,冰箱、冷却系统等)可监测设备的状态,并且在检测到特定事件的情况下向房主(或例如维修机构)提供警报。另选地,恒温器可监测家中的温度,并且可基于由房主对各种情况的反应历史来自动化调整加热/冷却系统。图9中还示出了系统900对各种交通运输方式990的应用。例如,系统900可用于飞机、火车、公共汽车、出租用汽车、私人汽车、从私人船只到游轮的水运船、(用于出租或私有的)小型摩托车等的控制和/或娱乐系统。在各种情况下,系统900可用于提供自动化引导(例如,自驾驶车辆)、一般系统控制等。
需注意,系统900的各种潜在应用可包括各种性能、成本和功率消耗要求。因此,使得能够使用一个或多个集成电路来提供性能、成本和功率消耗的合适组合的可缩放解决方案可以是有益的。这些和许多其他实施方案都是可能的并且被设想到的。需注意,图9所示的设备和应用仅为例示性的,并且并非旨在进行限制。其他设备是可能的并且被设想到的。
如关于图9所公开的,计算机系统900可包括耦接在一起并包括在个人计算机、智能电话、平板计算机或其他类型的计算设备内的两个或更多个集成电路。下文在图10中展示了用于使用设计信息设计和生产集成电路的过程。
图10是示出根据一些实施方案的存储电路设计信息的非暂态计算机可读存储介质的示例的框图。图10的实施方案可在用于设计和制造集成电路诸如例如如图1至图3所示的SoC 101的工艺中使用。在例示的实施方案中,半导体制造系统1020被配置为处理存储在非暂态计算机可读存储介质1010上的设计信息1015并且基于设计信息1015来制造集成电路1030(例如,SoC 101)。
非暂态计算机可读存储介质1010可包括各种适当类型的存储器设备或存储设备中的任一个。非暂态计算机可读存储介质1010可以是安装介质,例如CD-ROM、软盘或磁带设备;计算机系统存储器或随机存取存储器诸如DRAM、DDR RAM、SRAM、EDO RAM、Rambus RAM等;非易失性存储器诸如闪存、磁介质,例如,硬盘驱动器或光学存储装置;寄存器、或其他类似类型的存储器元件等。非暂态计算机可读存储介质1010也可包括其他类型的非暂态存储器或它们的组合。非暂态计算机可读存储介质1010可包括可驻留于不同位置例如通过网络连接的不同计算机系统中的两个或更多个存储器介质。
设计信息1015可使用各种适当的计算机语言中的任何语言来指定,包括硬件描述语言诸如但不限于:VHDL、Verilog、SystemC、SystemVerilog、RHDL、M、MyHDL等。设计信息1015可以能被半导体制造系统1020用来制造集成电路1030的至少一部分。设计信息1015的格式可被至少一个半导体制造系统(诸如例如半导体制造系统1020)识别。在一些实施方案中,设计信息1015可包括指定单元库的元素以及其连接性的网表。在包括在集成电路1030中的电路的逻辑合成期间使用的一个或多个单元库也可包括在设计信息1015中。此类单元库可包括指示被包括在单元库中的单元的设备或晶体管级网表、掩模设计数据、表征数据等的信息。
在各种实施方案中,集成电路1030可包括一个或多个定制宏单元,诸如存储器、模拟或混合信号电路等。在这种情况下,设计信息1015可包括与包括的宏单元相关的信息。此类信息可以包括但不限于电路图捕获数据库、掩模设计数据、行为模型以及设备或晶体管级网表。如本文所用,掩模设计数据可以根据图形数据系统(暂态)或任何其他合适的格式来格式化。
半导体制造系统1020可包括被配置为制造集成电路的各种适当元件中的任何元件。这可包括例如用于(例如,在可包括掩模的晶片上)沉积半导体材料、移除材料、改变所沉积材料的形状、(例如,通过掺杂材料或使用紫外线处理来修改介电常数)对材料进行改性等的元件。半导体制造系统1020还可被配置为针对正确操作执行所制造电路的各种测试。
在各种实施方案中,集成电路1030被配置为根据由设计信息1015所指定的电路设计来操作,这可包括执行本文所描述功能中的任何功能。例如,集成电路1030可包括所示或本文所述的各种元件中的任何元件。另外,集成电路1030可被配置为执行本文结合其他部件所描述的各种功能。另外,本文所述的功能性可由多个连接的集成电路(诸如,图4中的集成电路405a和405b)来执行。
如本文所用,形式为“指定被配置为…的电路的设计的设计信息”的短语并不暗示为了满足该要素就必须制造所涉及的电路。相反,该短语表明设计信息描述了一种电路,该电路在被制造时将被配置为执行所指示的动作或者将包括所指定的部件。
***
本公开包括对“实施方案”的引用,这些“实施方案”是所公开概念的非限制性具体实施。引用“实施方案”、“一个实施方案”、“特定实施方案”、“一些实施方案”、“各种实施方案”等并不一定是指相同的实施方案。设想了大量可能的实施方案,包括详述的具体实施方案,以及落在本公开的实质或范围内的修改形式或替代形式。并非所有这些实施方案都将必然表现出本文所述的任何或所有潜在优点。
除非另有说明,具体实施方案并非旨在限制基于对本公开形式的公开内容起草的权利要求的范围,即使仅针对特定特征描述单个示例的情况下也是如此。因此,本发明所公开的实施方案旨在为例示性的而非限制性的,而无需进行任何相反的陈述。本专利申请旨在涵盖此类替代形式、修改形式和等价形式,这对受益于本公开的本领域技术人员而言将是显而易见的。
特定特征、结构或特性可以与本公开一致的任何合适的方式被组合。因此,本公开旨在包括本文所公开的任何特征或这些特征的组合(明确地或隐含地),或其任何概括。因此,在本专利申请(或要求享有其优先权的专利申请)进行期间可针对特征的任何此类组合作出新的权利要求。具体地,参考所附权利要求书,可将从属权利要求的特征与独立权利要求的特征进行组合,并可通过任何适当的方式而不是仅通过所附权利要求书中所列举的特定组合来组合来自相应独立权利要求的特征。
例如,虽然将所附从属权利要求起草成使得每个从属权利要求依赖于单个其他权利要求,但还设想了附加的从属权利要求,包括以下从属权利要求:权利要求3(可从属于权利要求1-2中的任一项);权利要求4(任一前述权利要求);权利要求5(权利要求4)等。在适当的情况下,还设想以一种法定类型(例如,装置)起草的权利要求启发另一种法定类型(例如,方法)的对应权利要求。
***
因为本公开是法律文件,所以各种术语和短语可受到管理和司法解释的约束。特此给出公告,以下段落以及贯穿本公开提供的定义将用于确定如何解释基于本公开起草的权利要求。
除非上下文另有明确说明,否则对单数形式诸如“一个”、“一种”和“所述”的引用旨在表示“一个或多个”。因此,对权利要求中的“项目”的引用并不排除该项目的附加实例。
词语“可”在本文中在允许的意义上(即,具有潜在可能的,能够的)进行使用,而不是在强制意义上(即,必须)进行使用。
术语“包含”和“包括”及其形式是开放式的,并且意指“包括但不限于”。
当在本公开中相对于选项列表使用术语“或”时,除非上下文另有提供,否则一般将理解为以包含性意义使用。因此,表述“x或y”等同于“x或y,或两者”,涵盖x但不是y、y但不是x,以及x和y两者。一方面,短语诸如“x或y中的任一者,但不是两者都”使得清楚“或”以排他性意义使用。
表述“w、x、y或z,或它们的任何组合”或“...w、x、y和z中的至少一者”旨在涵盖涉及最多至该集合中元件总数的单个元件的所有可能性。例如,给定集合[w,x,y,z],这些短语涵盖集合中的任何单个元素(例如,w但不是x、y或z)、任何两个元素(例如,w和x,但不是y或z)、任何三个元素(例如,w、x和y,但不是z)以及所有四个元素。因此,短语“...w、x、y和z中的至少一者”是指集合[w,x,y,z]中元素的至少一个元素,从而涵盖该选项列表中的所有可能的组合。该短语不应被解释为要求存在w的至少一个实例、x的至少一个实例、y的至少一个实例和z的至少一个实例。
在本公开中,各种“标签”可先于名词。除非上下文另有提供,否则用于特征(例如,“第一电路”、“第二电路”、“特定电路”、“给定电路”等)的不同标签是指特征的不同实例。除非另有说明,否则标签“第一”、“第二”和“第三”在应用于特定特征时并不暗示任何类型的排序(例如,空间、时间、逻辑等)。
在本公开内,不同实体(其可被不同地称为“单元”、“电路”、其他部件等)可被描述或声称成“被配置为”执行一个或多个任务或操作。此表达方式—被配置为[执行一个或多个任务]的[实体]—在本文中用于指代结构(即,物理的事物)。更具体地,此表达方式用于指示此结构被布置成在操作期间执行一个或多个任务。结构可被说成“被配置为”执行某个任务,即使该结构当前并非正被操作。因此,被描述或表述成“被配置为”执行某个任务的实体是指用于实施该任务的物理的事物,诸如设备、电路、存储有可执行程序指令的存储器等等。该短语在本文中不被用于指代无形的事物。
硬件电路可包括以下项的任意组合:组合式逻辑电路、时钟存储设备(诸如触发器、寄存器、锁存器等)、有限状态机、存储器(诸如静态随机存取存储器或嵌入式动态随机存取存储器)、定制设计电路、模拟电路、可编程逻辑阵列等。类似地,为了描述方便,可将各种单元/电路/部件描述为执行一个或多个任务。此类描述应当被解释为包括短语“被配置为”。
在一个实施方案中,可通过以硬件描述语言(HDL)诸如Verilog或VHDL对电路的描述进行编码来实现根据本公开的硬件电路。可针对为给定集成电路制造技术设计的单元库来合成HDL描述,并可出于定时、功率和其他原因而被修改,以获得可被传输到工厂以生成掩模并最终产生集成电路的最终的设计数据库。一些硬件电路或其部分也可在示意图编辑器中被定制设计并且与合成电路系统一起被捕获到集成电路设计中。该集成电路可包括晶体管并还可包括其他电路元件(例如,无源元件,诸如电容器、电阻器、电感器等),以及晶体管和电路元件之间的互连件。一些实施方案可实现耦接在一起的多个集成电路,以实现硬件电路,和/或可在一些实施方案中使用离散元件。另选地,HDL设计可被合成为可编程逻辑阵列诸如现场可编程门阵列(FPGA),并且可在FPGA中实现。
术语“被配置为”并不旨在意指“可配置为”。例如,未编程的FPGA不会被认为是“被配置为”执行某一特定功能。然而,该未编程的FPGA可以“可配置为”执行该功能。
所附权利要求书中的表述结构“被配置为”执行一个或多个任务明确地旨在对该权利要求要素不援引35U.S.C.§112(f)。如果申请人在申请过程中想要援引112(f)部分,则其将使用“用于[执行功能]的装置”结构来表述权利要求的要素。
短语“基于”用于描述影响确定的一个或多个因素。此术语不排除可能有附加因素可影响确定。也就是说,确定可仅基于指定的因素或基于所指定的因素及其他未指定的因素。考虑短语“基于B确定A”。此短语指定B是用于确定A的因素或者B影响A的确定。此短语并不排除A的确定也可基于某个其他因素诸如C。此短语也旨在覆盖A仅基于B来确定的实施方案。如本文所用,短语“基于”与短语“至少部分地基于”是同义的。
短语“响应于”描述触发效果的一个或多个因素。该短语并未排除其他因素可能影响或以其他方式触发效果的可能性。也就是说,效果可以仅仅响应于这些因素,或者可以响应于指定的因素以及其他未指定的因素。考虑短语“响应于B执行A”。该短语指定B是触发A的性能的因素。该短语不排除执行A也可能响应于某些其他因素,诸如C。该短语还旨在涵盖其中仅响应于B而执行A的实施方案。

Claims (20)

1.一种系统,包括:
位于相应管芯上的多个集成电路,其中所述多个集成电路通过网络连接,所述网络的相应部分位于所述相应管芯的不同部分上,并且其中所述多个集成电路和所述网络被配置为作为单个逻辑计算系统操作;
其中所述多个集成电路中的给定集成电路包括处理器电路,所述处理器电路被配置为使用公共总线协议访问所述多个集成电路中的另一集成电路上的电路块并使用所述公共总线协议访问所述给定集成电路上的电路块;
其中所述多个集成电路被配置为进入降低功率模式;
其中所述多个集成电路中的特定集成电路被配置为:
确定所述特定集成电路中的特定电路块已请求向所述多个集成电路中的不同集成电路中的不同电路块发送事务;
从降低功率模式中唤醒所述特定集成电路中的网络电路;以及
使用所述网络电路向耦合到所述不同集成电路的节点断言唤醒信号。
2.根据权利要求1所述的系统,其中为了进入降低功率模式,所述多个集成电路中的主集成电路被配置为:
确定跨所述多个集成电路是否满足进入降低功率模式的条件;以及
响应于确定满足所述条件,向所述多个集成电路中的其余集成电路发送进入降低功率模式的请求。
3.根据权利要求1所述的系统,其中所述多个集成电路中的相应集成电路是多个片上系统中的相应片上系统。
4.根据权利要求1所述的系统,其中所述特定集成电路被进一步配置为:
从所述不同集成电路接收对所述唤醒信号的确认;以及
响应于所述确认,向所述不同电路块发送事务。
5.根据权利要求1所述的系统,其中所述节点耦合到所述多个集成电路中的每个集成电路;以及
其中断言所述唤醒信号使得所述多个集成电路中当前处于降低功率模式的集成电路退出降低功率模式。
6.根据权利要求5所述的系统,其中所述特定集成电路被进一步配置为:
从所述多个集成电路中的其他集成电路接收对所述唤醒信号的相应确认;以及
响应于从每个所述其他集成电路接收到确认,经由所述网络向所述其他集成电路发送所述事务。
7.根据权利要求5所述的系统,其中为了断言所述唤醒信号,所述特定集成电路被配置为使用所述网络电路以在所述网络中所包括的一个或多个地址线上产生转变。
8.一种方法,包括:
通过位于相应管芯上的多个集成电路进入降低功率模式,其中所述多个集成电路通过跨所述相应管芯实现的网络连接;
通过所述多个集成电路中的给定集成电路中的处理器电路,使用与访问所述给定集成电路上的电路块相同的总线协议,访问所述多个集成电路中的另一集成电路上的电路块;
通过所述多个集成电路中的特定集成电路的功率管理电路,确定要从所述特定集成电路内发送的事务的目的地在所述多个集成电路中的不同集成电路内,其中在降低功率模式下所述功率管理电路是活动的;
通过所述功率管理电路从降低功率模式中唤醒所述特定集成电路;以及
通过所述特定集成电路经由所述网络在与所述不同集成电路的唤醒信号引脚耦合的节点上断言唤醒信号。
9.根据权利要求8的方法,还包括通过在所述多个集成电路中的第一集成电路上执行的软件,以与访问第一集成电路上的电路块相同的方式访问所述多个集成电路中的第二集成电路上的电路块。
10.根据权利要求8所述的方法,其中确定所述事务的目的地在所述不同集成电路内包括:
通过耦合到所述特定集成电路的内部总线的网络开关电路,确定所述事务的目的地地址指示使用所述特定集成电路中的网络电路,其中所述网络电路耦合到所述网络;以及
向所述功率管理电路发送需要使用所述网络电路的指示。
11.根据权利要求8所述的方法,其中断言所述唤醒信号包括转变在所述特定集成电路的专用唤醒引脚上的逻辑电平,其中所述专用唤醒引脚耦合到所述多个集成电路中的至少所述不同集成电路的相应唤醒引脚。
12.根据权利要求8的方法,其中进入降低功率模式包括:
由所述多个集成电路中的主集成电路确定跨所述多个集成电路是否满足进入降低功率模式的条件;以及
响应于确定满足所述条件,由所述主集成电路向所述多个集成电路中的其余集成电路发送进入降低功率模式的请求。
13.根据权利要求8的方法,还包括:
响应于断言所述唤醒信号,通过所述不同集成电路中的功率管理电路使得所述不同集成电路的一个或多个电路块退出降低功率模式;以及
响应于确定所述不同集成电路准备好接收所述事务,向所述特定集成电路发送确认。
14.根据权利要求13所述的方法,还包括响应于接收来自所述不同集成电路的所述确认,通过所述特定集成电路向所述不同集成电路发送所述事务。
15.一种集成电路,包括:
特定电路块,所述特定电路块被配置为生成要发送给其他电路块的事务;
网络电路,所述网络电路被配置为:
当与位于不同集成电路上的其他兼容网络电路耦合时,形成网络的一部分;和
与所述其他兼容网络电路交换多个事务;
功率管理电路,所述功率管理电路被配置为:
响应于确定满足条件,使得所述网络电路进入降低功率模式;
经由所述网络从所述特定电路块接收向不同电路块发送特定事务的请求;和
从降低功率模式中唤醒所述网络电路;以及
其中所述网络电路被进一步配置为响应于所述唤醒,在与耦合到所述不同电路块的不同网络电路相耦合的节点上断言唤醒信号。
16.根据权利要求15所述的集成电路,其中所述网络电路被进一步配置为:
从所述不同网络电路接收对所述唤醒信号的确认;以及
响应于所述确认,经由所述不同网络电路向所述不同电路块发送所述特定事务。
17.根据权利要求15所述的集成电路,其中所述网络电路被进一步配置为:
响应于所述唤醒信号的断言,从所述其他兼容网络电路的子集接收对所述唤醒信号的相应确认;以及
响应于确定已从阈值数量的所述其他兼容网络电路接收到确认,经由所述不同网络电路向所述不同电路块发送所述特定事务。
18.根据权利要求15所述的集成电路,还包括网络开关电路,所述网络开关电路耦合到所述特定电路块并被配置为:
在降低功率模式下保持活动;
经由所述集成电路的内部总线检测来自所述特定电路块的所述请求;以及
向所述功率管理电路提供来自所述特定电路块的所述请求的指示。
19.根据权利要求15所述的集成电路,其中为了断言所述唤醒信号,所述网络电路被配置为在所述网络中所包括的一个或多个地址线上产生转变。
20.根据权利要求15所述的集成电路,还包括处理器电路,所述处理器电路被配置为通过使用与用于访问所述特定电路块相同的网络协议,访问耦合到所述其他兼容网络电路的不同电路块。
CN202411719867.2A 2021-05-12 2022-05-02 管芯到管芯动态时钟和功率门控 Pending CN119311102A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/318,670 2021-05-12
US17/318,670 US11592889B2 (en) 2021-05-12 2021-05-12 Die-to-die dynamic clock and power gating
CN202280034262.2A CN117321538B (zh) 2021-05-12 2022-05-02 管芯到管芯动态时钟和功率门控
PCT/US2022/027322 WO2022240608A1 (en) 2021-05-12 2022-05-02 Die-to-die dynamic clock and power gating

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202280034262.2A Division CN117321538B (zh) 2021-05-12 2022-05-02 管芯到管芯动态时钟和功率门控

Publications (1)

Publication Number Publication Date
CN119311102A true CN119311102A (zh) 2025-01-14

Family

ID=83997803

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202280034262.2A Active CN117321538B (zh) 2021-05-12 2022-05-02 管芯到管芯动态时钟和功率门控
CN202411719867.2A Pending CN119311102A (zh) 2021-05-12 2022-05-02 管芯到管芯动态时钟和功率门控

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202280034262.2A Active CN117321538B (zh) 2021-05-12 2022-05-02 管芯到管芯动态时钟和功率门控

Country Status (6)

Country Link
US (2) US11592889B2 (zh)
KR (1) KR102907061B1 (zh)
CN (2) CN117321538B (zh)
DE (1) DE112022001472T5 (zh)
TW (1) TWI806600B (zh)
WO (1) WO2022240608A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117130671B (zh) * 2023-01-16 2024-09-20 荣耀终端有限公司 一种系统唤醒方法、电子设备及计算机可读存储介质

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155623B2 (en) * 2003-12-03 2006-12-26 International Business Machines Corporation Method and system for power management including local bounding of device group power consumption
US7631199B2 (en) * 2005-06-30 2009-12-08 Intel Corporation Various methods and apparatuses for power states in a controller
US7337339B1 (en) * 2005-09-15 2008-02-26 Azul Systems, Inc. Multi-level power monitoring, filtering and throttling at local blocks and globally
US20080307240A1 (en) 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US8286014B2 (en) * 2008-03-25 2012-10-09 Intel Corporation Power management for a system on a chip (SoC)
IT1394342B1 (it) 2009-06-15 2012-06-06 St Microelectronics Srl "risparmio energetico in sistemi on-chip"
US8656198B2 (en) * 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
US8635476B2 (en) * 2010-12-22 2014-01-21 Via Technologies, Inc. Decentralized power management distributed among multiple processor cores
US9032225B2 (en) * 2012-06-14 2015-05-12 Intel Corporation Determination of wake signal initiation on shared wake pins in computing devices
US9250682B2 (en) * 2012-12-31 2016-02-02 Intel Corporation Distributed power management for multi-core processors
KR102060430B1 (ko) 2013-08-08 2020-02-11 삼성전자주식회사 웨이크-업 시간을 줄일 수 있는 시스템 온 칩. 애플리케이션 프로세서, 및 상기 시스템 온 칩을 포함하는 컴퓨터 시스템
US9671844B2 (en) * 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip
KR102165265B1 (ko) * 2014-09-02 2020-10-13 삼성전자 주식회사 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들
KR102280734B1 (ko) 2014-12-09 2021-07-21 삼성전자주식회사 시스템 온 칩과 이를 포함하는 모바일 전자 기기
US11200192B2 (en) 2015-02-13 2021-12-14 Amazon Technologies. lac. Multi-mode system on a chip
US9939869B2 (en) * 2015-03-13 2018-04-10 Qualcomm Incorporated Methods and systems for coordination of operating states amongst multiple SOCs within a computing device
US9946676B2 (en) 2015-03-26 2018-04-17 Intel Corporation Multichip package link
CN105094968B (zh) * 2015-07-01 2019-05-21 小米科技有限责任公司 唤醒mcu的方法及装置
US10169262B2 (en) 2015-07-14 2019-01-01 Qualcomm Incorporated Low-power clocking for a high-speed memory interface
US10133504B2 (en) * 2016-04-06 2018-11-20 Futurewei Technologies, Inc. Dynamic partitioning of processing hardware
KR102539044B1 (ko) 2017-10-30 2023-06-01 삼성전자주식회사 시스템 온 칩의 구동 방법, 이를 수행하는 시스템 온 칩 및 이를 포함하는 전자 시스템
US11656676B2 (en) 2018-12-12 2023-05-23 Intel Corporation System, apparatus and method for dynamic thermal distribution of a system on chip
US11126245B2 (en) 2019-06-21 2021-09-21 Intel Corporation Device, system and method to determine a power mode of a system-on-chip
KR102705658B1 (ko) * 2019-11-05 2024-09-10 엘지전자 주식회사 차량 내 멀티 SoC 모듈의 전원 관리 장치 및 방법

Also Published As

Publication number Publication date
KR102907061B1 (ko) 2026-01-05
TW202340949A (zh) 2023-10-16
US20220365579A1 (en) 2022-11-17
TWI806600B (zh) 2023-06-21
KR20230170049A (ko) 2023-12-18
CN117321538B (zh) 2024-12-03
CN117321538A (zh) 2023-12-29
US11592889B2 (en) 2023-02-28
US20230214350A1 (en) 2023-07-06
TW202248855A (zh) 2022-12-16
DE112022001472T5 (de) 2023-12-28
US12248350B2 (en) 2025-03-11
WO2022240608A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
AU2022332113C1 (en) Scalable system on a chip
KR102355989B1 (ko) 다중 노드 시스템 저전력 관리
US12197265B2 (en) Telemetry push aggregation
TWI892690B (zh) 多晶粒電力同步
CN115221108A (zh) 多个独立的芯片上互连件
CN117882028B (zh) 基于限制硬件强制的功率控制的功率管理
CN117321538B (zh) 管芯到管芯动态时钟和功率门控
US12067275B1 (en) Memory bank with subdomains
CN117897672B (zh) 带有具有减少数量的相的功率源模式的片上系统
TWI906621B (zh) 用於電力閘控之系統與方法及相關積體電路
KR20260009395A (ko) 다이-대-다이 동적 클록 및 전력 게이팅
CN119895422A (zh) 集成电路中的功能电路块采集
CN118575172A (zh) 段到段网络接口
US11900146B2 (en) Memory controller with separate transaction table for real time transactions
CN117980862A (zh) 全局集成电路功率控制

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination