CN119230568A

CN119230568A - 图像传感器

Info

Publication number: CN119230568A
Application number: CN202410248456.3A
Authority: CN
Inventors: 金局泰; 金振均; 李珉炅
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2023-06-28
Filing date: 2024-03-05
Publication date: 2024-12-31
Also published as: KR20250001197A; US20250006763A1

Abstract

提供了一种图像传感器。所述图像传感器包括：基底，包括彼此背对的第一表面和第二表面，其中，基底包括多个像素区域；隔离图案，从第一表面延伸并延伸到基底中，其中，隔离图案位于所述多个像素区域之间；以及抗反射层，位于隔离图案上，其中，隔离图案包括第一器件隔离图案和第二器件隔离图案，第一器件隔离图案接触抗反射层，第二器件隔离图案与抗反射层间隔开，其中，第一器件隔离图案包括第一介电层和导电反射层，导电反射层位于第一介电层上，其中，导电反射层的顶表面和第一介电层的顶表面距基底的第二表面相同的距离。

Description

图像传感器

本申请要求于2023年6月28日在韩国知识产权局提交的第10-2023-0083441号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开涉及图像传感器和制造图像传感器的方法，更具体地，涉及互补金属氧化物半导体(CMOS)图像传感器和制造其的方法。

背景技术

图像传感器是将光学图像转换成电信号的半导体装置。计算机行业和通信行业的最新进展已经导致对各种消费电子装置(诸如数码相机、可携式摄像机、PCS(个人通信系统)、游戏装置、安全相机、医用微型相机等)中的高性能图像传感器的强烈需求。图像传感器可以分类为电荷耦合器件(CCD)型或互补金属氧化物半导体(CMOS)型。CMOS型图像传感器可以缩写为CIS(CMOS图像传感器)。CIS具有多个二维布置的像素。像素中的每个包括光电二极管。光电二极管将入射光转换成电信号。多个像素由设置在其间的深隔离图案限定。

发明内容

本公开的一些实施例提供了一种被构造为最小化或抑制暗电流的发生的图像传感器以及制造该图像传感器的方法。

本公开的一些实施例提供了一种被构造为增加光反射效率并被构造为改善灵敏度的图像传感器以及制造该图像传感器的方法。

本公开的一些实施例提供了一种高度集成的图像传感器以及制造该图像传感器的方法。

根据本公开的一些实施例，图像传感器可以包括：基底，包括彼此背对的第一表面和第二表面，其中，基底包括多个像素区域；隔离图案，从第一表面延伸并延伸到基底中，其中，隔离图案位于所述多个像素区域之间；以及抗反射层，位于隔离图案上，其中，隔离图案包括第一器件隔离图案和第二器件隔离图案，第一器件隔离图案接触抗反射层，第二器件隔离图案与抗反射层间隔开，其中，第一器件隔离图案包括第一介电层和导电反射层，导电反射层位于第一介电层上，其中，导电反射层的顶表面和第一介电层的顶表面距基底的第二表面相同的距离。

根据本公开的一些实施例，图像传感器可以包括：基底，包括彼此背对的第一表面和第二表面，其中，基底包括多个像素区域；隔离图案，从第一表面延伸并延伸到基底中，其中，隔离图案位于所述多个像素区域之间；以及抗反射层，位于隔离图案上，其中，隔离图案包括第一器件隔离图案和第二器件隔离图案，第一器件隔离图案接触抗反射层，第二器件隔离图案与抗反射层间隔开，其中，第一器件隔离图案包括第一介电层和导电反射层，导电反射层位于第一介电层上，其中，抗反射层包括平行层部分和竖直层部分，平行层部分在与基底的第一表面平行的方向上延伸，竖直层部分从平行层部分朝向基底的第二表面延伸并且接触导电反射层。

根据本公开的一些实施例，图像传感器可以包括：基底，包括彼此背对的第一表面和第二表面，其中，基底包括多个像素区域；多个微透镜，位于基底的第一表面上；传输栅极，位于基底的第二表面上；隔离图案，从第一表面延伸并延伸到基底中，其中，隔离图案位于所述多个像素区域之间；以及抗反射层，位于隔离图案上，其中，隔离图案包括第一器件隔离图案和第二器件隔离图案，第一器件隔离图案接触抗反射层，第二器件隔离图案与抗反射层间隔开，其中，第一器件隔离图案包括第一介电层和导电反射层，导电反射层位于第一介电层上，其中，第二器件隔离图案包括掩埋层、导电衬垫和介电衬垫，导电衬垫位于掩埋层上，介电衬垫位于导电衬垫上，其中，抗反射层包括平行层部分和竖直层部分，平行层部分与基底的第一表面平行，竖直层部分从平行层部分延伸并朝向基底的第二表面延伸，其中，竖直层部分接触导电反射层。

附图说明

图1示出了根据本公开的一些实施例的图像传感器的简化框图。

图2示出了根据本公开的一些实施例的图像传感器的有源像素传感器阵列的电路图。

图3示出了根据本公开的一些实施例的图像传感器的平面图。

图4A示出了沿着图3的线A-A'截取的剖视图。

图4B示出了图4A的部分M1的放大图。

图4C示出了沿着图3的线B-B'截取的剖视图。

图4D示出了图4C的部分M2的放大图。

图5A示出了根据本公开的一些实施例的图像传感器的沿着图3的线A-A'截取的剖视图。

图5B示出了图5A的部分M1的放大图。

图5C示出了根据本公开的一些实施例的图像传感器的沿着图3的线B-B'截取的剖视图。

图5D示出了图5C的部分M2的放大图。

图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A和图11B示出了根据本公开的一些实施例的沿着图3的线A-A'和线B-B'截取的制造图像传感器的方法的剖视图。

具体实施方式

为了阐明本公开，将省略与描述不相关的部分，并且在整个说明书中，相同的元件或等同物由相同的附图标记表示。此外，由于附图中所示的构成构件的尺寸和厚度是为了更好地理解和易于描述而任意给出的，因此本公开不限于所示的尺寸和厚度。在附图中，为了清楚起见，夸大了层、膜、板、区域等的厚度。在附图中，为了更好地理解和易于描述，过度地呈现了一些层和区域的厚度。

将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在中间元件。此外，为了易于描述，这里可以使用诸如“在……之下”、“在……下方”、“下(下部)”、“在……上方”、“上(上部)”等的空间相对术语，以描述如附图中所示的一个元件或特征与另一(另一些)元件或特征的关系。将理解的是，除了附图中所描绘的方位之外，空间相对术语旨在涵盖装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件随后将被定向为“在”所述其他元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方两种方位。装置可以另外定向(旋转90度或处于其他方位)，并且可以相应地解释这里使用的空间相对描述语。

另外，除非明确相反地描述，否则词语“包括”及其变型将被理解为暗示包括所陈述的元件但不排除任何其他元件。如这里所使用的，短语“A、B和C中的至少一个(种/者)”指使用非排他性逻辑“或”的逻辑(A“或”B“或”C)，并且不应被解释为表示“A中的至少一个(种/者)、B中的至少一个(种/者)和C中的至少一个(种/者)”。如这里所使用的，除非上下文另外明确说明，否则单数形式“一”、“一个(种/者)”和“所述(该)”也旨在包括复数形式。还将理解的是，当在这里使用术语“包括”、“包含”和/或其变型时，说明存在所陈述的特征、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其他特征、步骤、操作、元件、组件和/或它们的组。术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。术语“连接”在这里可以用于指物理连接和/或电连接，并且可以指直接或间接的物理连接和/或电连接。短语“元件A围绕元件B”可以指元件A至少部分地围绕元件B。短语“元件A填充有元件B”或“元件B填充元件A”指元件B至少部分地在由元件A限定的空间中。如这里所使用的，“元件A与元件B处于相同的水平”指元件A的至少一个表面与元件B的至少一个表面共面。

现在将在下面参照附图详细描述本公开的一些实施例。

图1示出了示出根据本公开的一些实施例的图像传感器的简化框图。

参照图1，图像传感器可以包括有源像素传感器阵列1001、行解码器1002、行驱动器1003、列解码器1004、时序生成器1005、相关双采样器(CDS)1006、模数转换器(ADC)1007和输入/输出(I/O)缓冲器1008。

有源像素传感器阵列1001可以包括多个二维布置的单位像素，单位像素中的每个被配置为将光学信号转换为电信号。有源像素传感器阵列1001可以由多个驱动信号(诸如来自行驱动器1003的像素选择信号、复位信号和电荷传输信号)驱动。相关双采样器1006可以接收转换的电信号。

行驱动器1003可以根据从行解码器1002获得的解码结果向有源像素传感器阵列1001提供用于驱动若干单位像素的若干驱动信号。当单位像素以矩阵形状布置时，可以为各个行提供驱动信号。

时序生成器1005可以向行解码器1002和列解码器1004提供时序信号和控制信号。

相关双采样器1006可以接收由有源像素传感器阵列1001生成的电信号，并且可以保持接收的电信号并对接收的电信号进行采样。相关双采样器1006可以执行双采样操作以对特定噪声电平和电信号的信号电平进行采样，然后可以输出与噪声电平和信号电平之间的差对应的差值电平。

模数转换器1007可以将与从相关双采样器1006接收的差值电平对应的模拟信号转换为数字信号，然后输出转换的数字信号。

输入/输出缓冲器1008可以锁存数字信号，然后响应于从列解码器1004获得的解码结果而顺序地将锁存的数字信号输出到图像信号处理单元(未示出)。

图2示出了示出根据本公开的一些实施例的图像传感器的有源像素传感器阵列的电路图。

参照图1和图2，有源像素传感器阵列1001可以包括多个像素区域PX，并且像素区域PX可以以矩阵形状布置。每个像素区域PX可以包括传输晶体管TX。每个像素区域PX还可以包括逻辑晶体管RX、SX和DX。逻辑晶体管RX、SX和DX可以包括复位晶体管RX、选择晶体管SX和源极跟随器晶体管DX。传输晶体管TX可以包括传输栅极TG。像素区域PX中的每个还可以包括光电转换元件PD和浮置扩散区FD。逻辑晶体管RX、SX和DX可以由多个像素区域PX共享。

光电转换元件PD可以与外部入射光的量成比例地产生并累积光电荷。光电转换元件PD可以包括光电二极管、光电晶体管、光电门、钉扎光电二极管或它们的组合。传输晶体管TX可以将在光电转换元件PD中产生的电荷传输到浮置扩散区FD中。浮置扩散区FD可以累积并存储从光电转换元件PD产生和传输的电荷。源极跟随器晶体管DX可以由在浮置扩散区FD中累积的光电荷的量控制。

包括复位栅极RG的复位晶体管RX可以周期性地对在浮置扩散区FD中累积的电荷进行复位。复位晶体管RX可以具有连接到浮置扩散区FD的漏电极和电源电压V_DD供应到的源电极。当复位晶体管RX导通时，可以向浮置扩散区FD供应从复位晶体管RX的源电极供应的电源电压V_DD。因此，当复位晶体管RX导通时，在浮置扩散区FD中累积的电荷可以被耗尽(排出)，因此浮置扩散区FD可以被复位。

包括源极跟随器栅极SF的源极跟随器晶体管DX可以用作源极跟随器缓冲器放大器。源极跟随器晶体管DX可以放大浮置扩散区FD的电位的变化，并且可以将放大的电位输出到输出线V_OUT。

包括选择栅极SEL的选择晶体管SX可以选择要读出的每行像素区域PX。当选择晶体管SX导通时，可以将电源电压V_DD施加到源极跟随器晶体管DX的漏电极。

图3示出了示出根据本公开的一些实施例的图像传感器的平面图。图4A示出了沿着图3的线A-A'截取的剖视图。图4B示出了示出图4A的部分M1的放大图。图4C示出了沿着图3的线B-B'截取的剖视图。图4D示出了示出图4C的部分M2的放大图。

参照图3和图4A至图4D，可以设置基底100。例如，基底100可以是单晶硅晶圆、硅外延层或绝缘体上硅(SOI)基底。基底100可以掺杂有杂质以具有第一导电类型(例如，p型)。基底100可以具有彼此背对的第一表面100A和第二表面100B。第一表面100A可以在第一方向D1上与第二表面100B间隔开，并且第二表面100B可以在第二方向D2上与第一表面100A间隔开。第一方向D1和第二方向D2可以彼此相反。

基底100可以包括多个像素区域PX。例如，当在平面中观看时，基底100可以包括沿顺时针方向顺序地布置的第一像素区域PX1、第二像素区域PX2、第三像素区域PX3和第四像素区域PX4。第一像素区域PX1和第二像素区域PX2可以在第三方向D3上彼此相邻，第三像素区域PX3和第四像素区域PX4可以在第三方向D3上彼此相邻。第三方向D3可以平行于基底100的第二表面100B。第二像素区域PX2和第三像素区域PX3可以在第四方向D4上彼此相邻，第一像素区域PX1和第四像素区域PX4可以在第四方向D4上彼此相邻。第四方向D4可以平行于基底100的第二表面100B，并且可以与第三方向D3相交。

隔离图案DTI可以在基底100中。隔离图案DTI可以将像素区域PX彼此分开。隔离图案DTI可以在像素区域PX之间沿第二方向D2穿透基底100或沿第二方向D2延伸穿过基底100。

隔离图案DTI可以设置在从第一表面100A朝向第二表面100B延伸的隔离沟槽ITR中。隔离沟槽ITR可以包括深沟槽DTR和延伸沟槽ETR。当在平面中观看时，隔离图案DTI可以具有在第三方向D3上延伸的线和在第四方向D4上延伸的线彼此相交的网形状。

隔离图案DTI可以从第二表面100B延伸到基底100中，并且可以置于多个像素区域PX之间。隔离图案DTI可以包括第一器件隔离图案BDTI和第二器件隔离图案FDTI。第一器件隔离图案BDTI可以与基底100的第一表面100A相邻，第二器件隔离图案FDTI可以与基底100的第二表面100B相邻。第一器件隔离图案BDTI可以设置在延伸沟槽ETR中。第二器件隔离图案FDTI可以设置在深沟槽DTR中。

在实施例中，第一器件隔离图案BDTI在第二方向D2上的距离(例如，长度或高度)可以小于第二器件隔离图案FDTI在第二方向D2上的距离(例如，长度或高度)。第一器件隔离图案BDTI可以设置在第二器件隔离图案FDTI上。

第一器件隔离图案BDTI可以包括第一介电层36和在第一介电层36上的导电反射层35。

延伸沟槽ETR可以具有弯曲部分ETR_C。弯曲部分ETR_C可以形成在第一器件隔离图案BDTI和第二器件隔离图案FDTI彼此接触的位置处。弯曲部分ETR_C可以设置在第一器件隔离图案BDTI与第二器件隔离图案FDTI之间。

第一介电层36可以形成为共形地覆盖延伸沟槽ETR或与延伸沟槽ETR叠置。第一介电层36可以形成第一附加沟槽ATR1。

第一介电层36可以包括介电材料。第一介电层36可以包括氧化物。第一介电层36可以包括例如Al₂O₃、HfO、SiO₂和/或等离子体增强氧化物(PEOX，SiO₂)。导电反射层35可以包括导电材料。导电反射层35可以包括例如Cu、Al、W、Ti和/或Ag。

导电反射层35可以掩埋在第一介电层36中。导电反射层35可以在第一附加沟槽ATR1中。导电反射层35可以具有位于与第一介电层36的顶表面36T的水平相同的水平处的顶表面35T(例如，导电反射层35的顶表面35T和第一介电层36的顶表面36T在第一方向D1上距基底100的第二表面100B相同的距离)。第一介电层36可以具有比导电反射层35的宽度35W大的宽度36W。

抗反射层42可以设置在第一器件隔离图案BDTI上。抗反射层42可以设置在基底100的第一表面100A上并且覆盖基底100的第一表面100A/与基底100的第一表面100A叠置。抗反射层42可以具有与基底100的第一表面100A、第一介电层36的顶表面36T和导电反射层35的顶表面35T接触的底表面42B。导电反射层35的顶表面35T可以与第一介电层36的顶表面36T和抗反射层42的底表面42B共面。

抗反射层42可以包括氧化物。抗反射层42可以包括例如Al₂O₃、HfO、SiO₂和/或等离子体增强氧化物(PEOX，SiO₂)。抗反射层42可以包括与第一介电层36的材料相同的材料。

第二器件隔离图案FDTI可以设置在第一器件隔离图案BDTI下方。第二器件隔离图案FDTI可以包括掩埋层22、在掩埋层22上的导电衬垫14、在导电衬垫14上的介电衬垫12和掩埋介电图案16。

掩埋层22可以具有至少部分地被导电衬垫14围绕的侧表面和顶表面。导电衬垫14可以具有与掩埋层22接触的内侧壁14IS。导电衬垫14可以具有与介电衬垫12接触的外侧壁14OS。

导电衬垫14可以具有比掩埋层22的宽度22W大的宽度14W。导电衬垫14的宽度14W可以小于第一介电层36的宽度36W。

介电衬垫12可以至少部分地围绕导电衬垫14的顶表面和导电衬垫14的外侧壁14OS。

掩埋层22可以包括多晶硅或氧化物。掩埋层22可以包括例如硼掺杂的硅或未掺杂的硅。例如，掩埋层22可以包括SiO₂。

导电衬垫14可以包括硅。例如，导电衬垫14可以包括硼掺杂的硅。

介电衬垫12可以包括氧化物或氮化物。例如，介电衬垫12可以包括SiO₂或Si₃N₄。介电衬垫12和第一介电层36可以包括不同的材料。介电衬垫12和第一介电层36可以具有不同的晶格常数。在介电衬垫12与第一介电层36之间可以存在界面。

介电衬垫12可以具有顶表面12T，顶表面12T包括弯曲表面12C和与基底100的第一表面100A平行的平坦表面12F。弯曲表面12C可以设置在介电衬垫12的平坦表面12F与侧表面之间。

掩埋介电图案16可以穿透或延伸穿过浅器件隔离部分STI。介电衬垫12可以置于掩埋介电图案16与浅器件隔离部分STI之间。

光电转换元件PD可以设置在像素区域PX中的每个中。光电转换元件PD也可以掺杂有具有与第一导电类型相反的第二导电类型(例如，n型)的杂质。掺杂到光电转换元件PD中的杂质和基底100中的具有第一导电类型的杂质可以构成PN结，从而提供光电二极管。

浅器件隔离沟槽STR可以从基底100的第二表面100B凹陷到基底100中，并且浅器件隔离部分STI可以在浅器件隔离沟槽STR中。浅器件隔离部分STI可以设置为与基底100的第二表面100B相邻。

浅器件隔离部分STI可以包括第一隔离部分32和第二隔离部分34。第一隔离部分32可以共形地覆盖浅器件隔离沟槽STR的内壁或与浅器件隔离沟槽STR的内壁叠置。第二隔离部分34可以在浅器件隔离沟槽STR中。第一隔离部分32和第二隔离部分34可以独立地包括选自氧化硅(SiO)、氮化硅(SiN)、碳氮化硅(SiCN)、碳氮氧化硅(SiOCN)及其组合中的至少一者。隔离图案DTI可以在第二方向D2上延伸并延伸穿过浅器件隔离部分STI。在像素区域PX上，浅器件隔离部分STI可以限定与基底100的第二表面100B相邻的有源区域。可以针对图2的晶体管TX、RX、DX和SX设置有源区域。

在每个像素区域PX上，传输栅极TG可以设置在基底100的第二表面100B上。例如，传输栅极TG的一部分可以掩埋在基底100中。传输栅极TG可以是垂直型。可替代地，传输栅极TG可以是在基底100的第二表面100B上平坦的平面型。

栅极介电图案GI可以置于传输栅极TG与基底100之间。浮置扩散区(未示出)可以设置在基底100中，同时与传输栅极TG的一侧相邻。例如，浮置扩散区(未示出)可以被注入有具有第二导电类型的杂质。

根据本公开的一些实施例，光可以穿过基底100的第一表面100A而进入基底100。在PN结处可以从入射光产生电子-空穴对。这些产生的电子可以朝向光电转换元件PD移动。当将电压被施加到传输栅极TG时，电子可以移动到浮置扩散区(未示出)。

层间介电层ILD可以设置在基底100的第二表面100B上并且覆盖基底100的第二表面100B/与基底100的第二表面100B叠置。层间介电层ILD可以是包括选自氧化硅层、氮化硅层、氮氧化硅层、多孔低k介电层及其组合中的至少一者的多层结构。层间介电层ILD可以在其中设置有布线60。浮置扩散区(未示出)可以连接到布线60。

遮光图案48可以设置在抗反射层42上。低折射图案50可以对应地设置在遮光图案48上。当在平面中观看时，遮光图案48和低折射图案50可以与隔离图案DTI叠置，并且可以具有网格形状。遮光图案48可以包括例如钛。低折射图案50可以在第三方向D3上具有与遮光图案48的厚度相同的厚度，并且包括有机材料。低折射图案50可以具有比将在下面讨论的滤色器CF1和CF2的折射率小的折射率。遮光图案48和低折射图案50可以防止相邻像素区域PX之间的串扰。

滤色器CF1和CF2可以设置在低折射图案50之间。滤色器CF1和CF2可以各自具有蓝色、绿色和红色中的一种。可替代地，滤色器CF1和CF2可以具有诸如青色、品红色或黄色的不同颜色。在根据本实施例的图像传感器中，滤色器CF1和CF2可以布置为拜耳图案。可替代地，滤色器CF1和CF2可以布置为2×2四元(Tetra)图案、3×3九元(Nona)图案和4×4十六元(Hexadeca)图案中的一种。

微透镜ML可以设置在滤色器CF1和CF2上。微透镜ML可以具有彼此接触且连接的边缘。

图5A示出了示出根据本公开的一些实施例的图像传感器的沿着图3的线A-A'截取的剖视图。图5B示出了示出图5A的部分M1的放大图。图5C示出了示出根据本公开的一些实施例的图像传感器的沿着图3的线B-B'截取的剖视图。图5D示出了示出图5C的部分M2的放大图。为了描述的简洁，将省略重复描述。

参照图3和图5A至图5D，隔离图案DTI可以位于基底100中。隔离图案DTI可以包括第一器件隔离图案BDTI和第二器件隔离图案FDTI。第一器件隔离图案BDTI可以与基底100的第一表面100A相邻，第二器件隔离图案FDTI可以与基底100的第二表面100B相邻。第一器件隔离图案BDTI可以设置在延伸沟槽ETR中。第二器件隔离图案FDTI可以设置在深沟槽DTR中。

第一器件隔离图案BDTI可以包括第一介电层36和在第一介电层36上的导电反射层35a。

导电反射层35a可以形成为共形地覆盖第一附加沟槽ATR1或与第一附加沟槽ATR1叠置。导电反射层35a可以形成第二附加沟槽ATR2。第二附加沟槽ATR2可以在其中填充有将在下面讨论的抗反射层42a的竖直层部分42aV。

抗反射层42a可以设置在第一器件隔离图案BDTI上。抗反射层42a可以包括平行层部分42aH和竖直层部分42aV。平行层部分42aH可以在与基底100的第一表面100A平行的方向上延伸。竖直层部分42aV可以在从基底100的第一表面100A朝向第二表面100B延伸的同时与导电反射层35a接触。竖直层部分42aV可以在第二附加沟槽ATR2中。竖直层部分42aV可以具有与导电反射层35a接触的侧表面和底表面42aVB。竖直层部分42aV的侧表面和底表面42aVB可以至少部分地被导电反射层35a围绕。

导电反射层35a可以具有位于与平行层部分42aH的底表面42aHB的水平相同的水平处的顶表面35aT(例如，顶表面35aT和底表面42aHB在第一方向D1上距基底100的第二表面100B相同的距离)。第一介电层36可以具有位于与平行层部分42aH的底表面42aHB的水平相同的水平处的顶表面36T(例如，顶表面36T和底表面42aHB在第一方向D1上距基底100的第二表面100B相同的距离)。平行层部分42aH的底表面42aHB可以与第一介电层36的顶表面36T接触。平行层部分42aH的底表面42aHB可以与导电反射层35a的顶表面35aT接触。

竖直层部分42aV可以具有位于比导电反射层35a的底表面35aB的水平高的水平处的底表面42aVB(例如，底表面42aVB在第一方向D1上距基底100的第二表面100B的距离大于底表面35aB在第一方向D1上距基底100的第二表面100B的距离)。竖直层部分42aV的底表面42aVB的水平可以高于第一介电层36的底表面36B的水平(例如，底表面42aVB在第一方向D1上距基底100的第二表面100B的距离大于底表面36B在第一方向D1上距基底100的第二表面100B的距离)。导电反射层35a的底表面35aB的水平可以高于第一介电层36的底表面36B的水平(例如，底表面35aB在第一方向D1上距基底100的第二表面100B的距离大于底表面36B在第一方向D1上距基底100的第二表面100B的距离)。

第二器件隔离图案FDTI可以设置在第一器件隔离图案BDTI下方。第二器件隔离图案FDTI可以包括掩埋层22、在掩埋层22上的导电衬垫14和在导电衬垫14上的介电衬垫12。

竖直层部分42aV可以具有宽度42aVW，宽度42aVW可以小于导电衬垫14的宽度14W。竖直层部分42aV的宽度42aVW可以小于导电反射层35a的宽度35aW。

图6A至图11B示出了示出根据本公开的一些实施例的制造图像传感器的方法的沿着图3的线A-A'和线B-B'截取的剖视图。

参照图6A和图6B，可以准备基底100。可以使用布线工艺、修整工艺和接合工艺来提供层间介电层ILD、在层间介电层ILD中的布线60、栅极介电图案GI、传输栅极TG和在层间介电层ILD上的基底100。

基底100可以在其中设置有并包括浅器件隔离部分STI和初步第二器件隔离图案pFDTI。初步第二器件隔离图案pFDTI可以设置在深沟槽DTR中，并且可以包括掩埋介电图案16、在掩埋介电图案16上的掩埋层22、在掩埋层22上的导电衬垫14以及在导电衬垫14上的介电衬垫12。介电衬垫12的顶表面可以是平坦的。

参照图7A和图7B，可以形成第一上沟槽UTR1。第一上沟槽UTR1的形成可以包括在基底100的第一表面100A上形成掩模图案并使用掩模图案作为蚀刻掩模来蚀刻基底100。在蚀刻工艺之后，掩模图案的一部分可以保留(或者可以不保留)。第一上沟槽UTR1的底表面可以包括弯曲表面。

在第一上沟槽UTR1的形成期间，可以部分地蚀刻介电衬垫12的顶表面。可以使介电衬垫12的顶表面暴露。介电衬垫12的暴露的顶表面可以包括弯曲表面。第二器件隔离图案FDTI可以被定义为指代其介电衬垫12被蚀刻的初步第二器件隔离图案pFDTI。

参照图8A和图8B，可以形成初步第一介电层p36以覆盖第一上沟槽UTR1的内壁和基底100的第一表面100A或者与第一上沟槽UTR1的内壁和基底100的第一表面100A叠置。初步第一介电层p36可以共形地覆盖第一上沟槽UTR1的内壁和基底100的第一表面100A或者共形地与第一上沟槽UTR1的内壁和基底100的第一表面100A叠置。因此，初步第一介电层p36可以形成第二上沟槽UTR2。

参照图9A和图9B，可以在初步第一介电层p36上形成初步导电反射层p35。初步导电反射层p35可以形成为位于第二上沟槽UTR2中并且覆盖初步第一介电层p36的顶表面或与初步第一介电层p36的顶表面叠置。

参照图10A和图10B，可以去除初步导电反射层p35的上部，并且同样可以去除初步第一介电层p36的上部。初步导电反射层p35和初步第一介电层p36可以被去除至暴露基底100的第一表面100A。去除初步导电反射层p35的上部和初步第一介电层p36的上部可以包括：例如，去除初步第一介电层p36和初步导电反射层p35，以允许初步第一介电层p36保留在第一上沟槽UTR1中并允许初步导电反射层p35保留在第二上沟槽UTR2中。去除初步导电反射层p35的上部和初步第一介电层p36的上部可以包括对初步导电反射层p35和初步第一介电层p36执行回蚀工艺。

可以去除初步第一介电层p36的上部以形成第一介电层36。初步第一介电层p36可以被分成第一介电层36。可以去除初步导电反射层p35的上部以形成导电反射层35。初步导电反射层p35可以被分成导电反射层35。因此，可以形成包括导电反射层35和第一介电层36的第一器件隔离图案BDTI。

参照图11A和图11B，可以在基底100的第一表面100A、导电反射层35和第一介电层36上形成抗反射层42。

之后，可以在抗反射层42上形成遮光图案48，并且可以在遮光图案48上形成低折射图案50(参照例如图4A和图4C)。可以在低折射图案50之间形成滤色器CF1和CF2。可以在滤色器CF1和CF2上形成微透镜ML，从而可以制造如图3至图4D中所示的图像传感器。

根据本公开，图像传感器可以被构造为使得导电反射层可以被包括在第一器件隔离图案的介电层上，因此导电反射层可以增加光反射效率并且改善图像传感器的灵敏度。

根据本公开，导电反射层可以被包括在第一器件隔离图案的介电层上，第二器件隔离图案可以包括掩埋层和导电衬垫，用于负偏置(负偏压)的接触件可以连接到第一器件隔离图案的导电反射层以及第二器件隔离图案的掩埋层和导电衬垫，负偏置可以被施加。

前述描述提供了用于解释本公开的一些实施例。因此，本公开不限于上述实施例，并且本领域普通技术人员将理解的是，在不脱离本公开的精神和基本特征的情况下，可以在其中进行形式和细节上的变化。

Claims

1.一种图像传感器，所述图像传感器包括：

基底，包括彼此背对的第一表面和第二表面，其中，基底包括多个像素区域；

隔离图案，从第一表面延伸并延伸到基底中，其中，隔离图案位于所述多个像素区域之间；以及

抗反射层，位于隔离图案上，

其中，隔离图案包括：第一器件隔离图案，接触抗反射层；以及第二器件隔离图案，与抗反射层间隔开，

其中，第一器件隔离图案包括：第一介电层；以及导电反射层，位于第一介电层上，并且

其中，导电反射层的顶表面和第一介电层的顶表面距基底的第二表面相同的距离。

2.根据权利要求1所述的图像传感器，其中：

第一器件隔离图案位于延伸沟槽中，

延伸沟槽包括弯曲部分，并且

弯曲部分位于第一器件隔离图案与第二器件隔离图案之间。

3.根据权利要求1所述的图像传感器，其中，第二器件隔离图案包括：

掩埋层；

导电衬垫，位于掩埋层上；以及

介电衬垫，位于导电衬垫上。

4.根据权利要求3所述的图像传感器，其中，第一介电层的晶格常数不同于介电衬垫的晶格常数。

5.根据权利要求3所述的图像传感器，其中，介电衬垫的顶表面包括弯曲表面。

6.根据权利要求3所述的图像传感器，其中，介电衬垫和第一介电层包括不同的材料。

7.根据权利要求1所述的图像传感器，其中，导电反射层包括Cu、Al、W、Ti和Ag中的至少一种。

8.根据权利要求1所述的图像传感器，其中：

抗反射层包括平行层部分和竖直层部分，

导电反射层的顶表面接触平行层部分的底表面，并且

竖直层部分至少部分地被导电反射层围绕。

9.根据权利要求8所述的图像传感器，其中，竖直层部分的底表面距基底的第二表面第一距离，导电反射层的底表面距基底的第二表面第二距离，并且第一距离大于第二距离。

10.一种图像传感器，所述图像传感器包括：

抗反射层，位于隔离图案上，

其中，抗反射层包括：平行层部分，在与基底的第一表面平行的方向上延伸；以及竖直层部分，从平行层部分朝向基底的第二表面延伸并且接触导电反射层。

11.根据权利要求10所述的图像传感器，其中，竖直层部分的底表面距基底的第二表面第一距离，第一介电层的底表面距基底的第二表面第二距离，并且第一距离大于第二距离。

12.根据权利要求10所述的图像传感器，其中，平行层部分的底表面接触第一介电层的顶表面和导电反射层的顶表面。

13.根据权利要求10所述的图像传感器，其中，第二器件隔离图案包括：

掩埋层；

导电衬垫，位于掩埋层上；以及

介电衬垫，位于导电衬垫上。

14.根据权利要求13所述的图像传感器，其中，导电衬垫的宽度大于竖直层部分的宽度。

15.根据权利要求13所述的图像传感器，其中：

掩埋层包括多晶硅或SiO₂，并且

导电衬垫包括硼掺杂的硅。

16.根据权利要求13所述的图像传感器，其中，导电反射层包括Cu、Al、W、Ti和Ag中的至少一种。

17.根据权利要求13所述的图像传感器，其中，介电衬垫的顶表面包括弯曲表面和与基底的第一表面平行的平坦表面。

18.根据权利要求10所述的图像传感器，其中，竖直层部分的侧表面和底表面至少部分地被导电反射层围绕。

19.一种图像传感器，所述图像传感器包括：

多个微透镜，位于基底的第一表面上；

传输栅极，位于基底的第二表面上；

抗反射层，位于隔离图案上，

其中，第一器件隔离图案包括：第一介电层；以及导电反射层，位于第一介电层上，

其中，第二器件隔离图案包括：掩埋层；导电衬垫，位于掩埋层上；以及介电衬垫，位于导电衬垫上，并且

其中，抗反射层包括：平行层部分，与基底的第一表面平行；以及竖直层部分，从平行层部分延伸并朝向基底的第二表面延伸，其中，竖直层部分接触导电反射层。

20.根据权利要求19所述的图像传感器，其中：

第一介电层的底表面接触介电衬垫的顶表面，并且

第一介电层和介电衬垫包括不同的材料。