[go: up one dir, main page]

CN119167852B - 一种掩模版图优化方法、计算机设备、可读存储介质及程序产品 - Google Patents

一种掩模版图优化方法、计算机设备、可读存储介质及程序产品

Info

Publication number
CN119167852B
CN119167852B CN202411356166.7A CN202411356166A CN119167852B CN 119167852 B CN119167852 B CN 119167852B CN 202411356166 A CN202411356166 A CN 202411356166A CN 119167852 B CN119167852 B CN 119167852B
Authority
CN
China
Prior art keywords
pixel grid
value
mask layout
graph
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202411356166.7A
Other languages
English (en)
Other versions
CN119167852A (zh
Inventor
杨子仪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingyuan Information Technology Co Ltd
Original Assignee
Shenzhen Jingyuan Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingyuan Information Technology Co Ltd filed Critical Shenzhen Jingyuan Information Technology Co Ltd
Priority to CN202411356166.7A priority Critical patent/CN119167852B/zh
Publication of CN119167852A publication Critical patent/CN119167852A/zh
Application granted granted Critical
Publication of CN119167852B publication Critical patent/CN119167852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Architecture (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明涉及芯片设计领域，特别涉及一种掩模版图优化方法、计算机设备、可读存储介质及程序产品，掩模版图优化方法中提供包括掩模版图生成模块和光刻仿真模块的神经网络模型，掩模版图生成模块基于输入的原始设计版图输出对应的掩模版图，光刻仿真模块根据掩模版图仿真得到对应的仿真光刻图案，通过仿真光刻图案和原始设计版图的对应关系构建损失函数，以损失函数调整神经网络模型中的参数，迭代优化掩模版图生成模块输出的掩模版图，提高了得到的掩模版图的准确度；同时模型能精准地获取图形信息，从而使得即使采用低分辨率的原始设计版图也能得到较好的优化结果，保证了基于原始设计版图输出的掩模版图的精度。

Description

一种掩模版图优化方法、计算机设备、可读存储介质及程序 产品
【技术领域】
本发明涉及芯片设计领域，特别涉及一种掩模版图优化方法、计算机设备、可读存储介质及程序产品。
【背景技术】
逆光刻技术(Inverse Lithography Technology,ILT)是一种用于芯片设计和制造的先进光刻技术。它旨在提高光刻过程中的分辨率和精度，以便在芯片上实现更复杂的图案。不同于传统的使用规则掩模的方法，逆光刻技术通过计算出一个优化的掩模模式，以便更好地控制光的传播和干涉，从而在硅片上更精准地实现所需图案。
ILT通常用于处理高分辨率图像，尤其是在现代的半导体制造中，特征尺寸非常小。因此，输入图像需要具有足够的分辨率，以便捕捉到细微的特征和复杂的图案。
ILT通过综合考虑光的传播特性，从而需要高质量的输入图像数据，以进行有效的掩模优化和图案重建。
在现代半导体工艺中，对于高端设计，不管是使用逆光刻技术还是其他技术，通常都会优先考虑输入图像的质量和分辨率，以确保后续的光刻过程能够准确实现设计目标。但较高分辨率的输入图像，会使得通过逆光刻技术生成的掩模版图需要消耗的计算资源/计算时间非常多，而若使用较低分辨率的输入图像最后得到的掩模版图的准确度又较低。
【发明内容】
为解决现有掩模版图优化技术的优化结果准确度不够高的问题，本发明提供了一种掩模版图优化方法，掩模版图优化方法包括以下步骤：
提供神经网络模型，神经网络模型包括掩模版图生成模块和光刻仿真模块，提供包含若干设计图形的原始设计版图，将原始设计版图输入掩模版图生成模块输出对应的掩模版图，光刻仿真模块根据掩模版图仿真得到对应的仿真光刻图案；
提供与原始设计版图对应的赋值图，基于原始设计版图内的设计图形在赋值图对应像素格点内的面积占比定义对应像素格点的赋值；
定义赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系，以构建损失函数；
以损失函数调整神经网络模型中的参数，从而迭代优化掩模版图生成模块输出的掩模版图；将迭代完成后获得的仿真光刻图案对应的掩模版图作为优化掩模版图输出。
优选地，定义赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系，包括：
将原始设计版图映射到赋值图上，在赋值图的每个像素格点中，当原始设计版图中的设计图形占据该像素格点大于一半的面积，且赋值图中像素格点的中心位于映射的设计图形内时，将该像素格点赋值为1；设计图形占据该像素格点小于一半的面积，且赋值图中像素格点的中心位于映射的设计图形外时，将该像素格点赋值为0；像素格点的赋值为1或0时，一者表示该像素格点存在设计图形，另一者表示该像素格点不存在设计图形，定义出设计图形的二值图作为赋值图；根据设计图形的二值图和仿真光刻图案上对应像素格点的对应关系构建损失函数。
优选地，设置灰度阈值，将像素格点的值为1，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值的像素格点作为第一坏点；
将像素格点的值为0，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值的像素格点作为第二坏点；
在损失函数中计算第一坏点和第二坏点的灰度值与预设灰度阈值的误差，根据损失函数调整神经网络模型中的参数以减小坏点的误差。
优选地，假设光刻仿真模块得到的仿真光刻图案为D，而对应的原始设计版图的赋值图为B，设置灰度阈值为τ，则损失函数定义为：
其中，i、j表示D ij和B ij在B、D中的坐标位置，otherwise是指仿真光刻图案中除坏点以外的其余像素格点。
优选地，定义赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系，包括：
将原始设计版图映射到赋值图上，在赋值图的每个像素格点中，将原始设计版图中的设计图形与该像素格点的面积的比值作为该像素格点的目标浮点值，通过各像素格点的目标浮点值构建设计图形的浮点图作为赋值图；根据设计图形的浮点图和仿真光刻图案上对应像素格点的对应关系构建损失函数。
优选地，设置第一浮点值、第二浮点值和第三浮点值，第一浮点值大于第二浮点值，第二浮点值大于第三浮点值；
同时设置灰度阈值和偏差阈值，将像素格点的目标浮点值大于第二浮点值，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值的像素格点作为第三坏点；
将像素格点的目标浮点值小于第二浮点值，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值的像素格点作为第四坏点；
将像素格点的目标浮点值大于第一浮点值，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值和偏差阈值之和的像素格点作为第五坏点；
将像素格点的目标浮点值小于第三浮点值，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值和偏差阈值之差的像素格点作为第六坏点；
在损失函数中分别计算第三坏点的灰度值与灰度阈值的误差、第四坏点的灰度值与灰度阈值的误差、第五坏点的灰度值与灰度阈值和偏差阈值之和的误差以及第六坏点的灰度值与灰度阈值和偏差阈值之差的误差，根据损失函数调整神经网络模型中的参数以减小误差。
优选地，假设光刻仿真模块得到的仿真光刻图案为D，原始设计版图的浮点图为F，设置灰度阈值τ和偏差阈值σ，则损失函数定义为：
其中，i、j表示Dij和F ij在B、F中的坐标位置，otherwise是指仿真光刻图案中除坏点以外的其余像素格点。
为解决上述技术问题，本发明还提供一种计算机设备，计算机设备包括储存器、处理器及存储在储存器上的计算机程序，处理器执行计算机程序以实现上述掩模版图优化方法的步骤。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述掩模版图优化方法的步骤。
为解决上述技术问题，本发明还提供一种计算机程序产品，计算机程序产品包括计算机程序/指令，该计算机程序/指令被处理器执行时实现上述掩模版图优化方法的步骤。
与现有技术相比，本发明提供的一种掩模版图优化方法、计算机设备、可读存储介质及程序产品具有以下优点：
1、本发明的提供神经网络模型包括掩模版图生成模块和光刻仿真模块，掩模版图生成模块基于输入的原始设计版图输出对应的掩模版图，通过掩模版图生成模块可以快速得到掩模版图；同时光刻仿真模块根据掩模版图仿真得到对应的仿真光刻图案，将仿真光刻图案作为掩模版图生成模块的监督信息，通过仿真光刻图案和原始设计版图的对应关系构建损失函数，以损失函数调整神经网络模型中的参数，以仿真光刻图案作为迭代要素判断的动态基准，迭代优化掩模版图生成模块输出的掩模版图，从而让优化的掩膜版图符合光刻需求，使得输出的掩模版图的精度更高，即通过该掩模版图光刻得到的仿真光刻图案更接近设计图形，提高了得到的掩模版图的准确度；
同时损失函数基于原始设计版图的赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系构建得到，赋值图根据原始设计版图内的设计图形在赋值图对应像素格点内的面积占比定义对应像素格点的赋值，通过对原始设计版图进行赋值，从而更准确地表示原始设计版图内的设计图形，使得模型能精准地获取图形信息，从而使得即使采用低分辨率的原始设计版图也能得到较好的优化结果，保证了基于原始设计版图输出的掩模版图的精度，同时在低分辨率的环境下可以减少模型所需消耗的计算资源，提升模型的工作效率。
2、本发明将原始设计版图映射到赋值图上，在赋值图的每个像素格点中，当原始设计版图中的设计图形占据该像素格点大于一半的面积时，将该像素格点赋值为1；设计图形占据该像素格点小于一半的面积时，将该像素格点赋值为0；像素格点的赋值为1或0时，一者表示该像素格点存在设计图形，另一者表示该像素格点不存在设计图形，定义出设计图形的二值图作为赋值图；根据设计图形的二值图和仿真光刻图案上对应像素格点的对应关系构建损失函数；二值图仅用两种状态表示图形，相较于彩色或灰度图像，数据量大幅减少，存储和处理效率更高，处理二值图的运算速度通常比处理彩色或灰度图要快，因为每个像素格点只需考虑两个状态，减少了通过二值图构建的损失函数的复杂度，提升损失函数对掩模版图生成模块的调整优化效率。
3、本发明的赋值图中像素格点的中心位于映射的设计图形内，且原始设计版图中的设计图形占据该像素格点大于一半的面积时，将该像素格点赋值为1；赋值图中像素格点的中心位于映射的设计图形外，且设计图形占据该像素格点小于一半的面积时，将该像素格点赋值为0；将像素格点的中心是否位于设计图形内作为赋值的判断前提，像素格点的中心点不在设计图形内，可以快速判断并去除那些孤立的噪声点，从而提高二值图的质量和准确性，判断中心点是否在设计图形内，可以确保生成的掩模版图与光刻工艺需求匹配，从而防止掩模版图过大或过小，导致制造过程中的错误。
4、本发明的还设置有灰度阈值，通过将像素格点的值为1，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值的像素格点作为第一坏点；将像素格点的值为0，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值的像素格点作为第二坏点；通过使用赋值图准确地表示原始设计版图内的设计图形，使得模型能精准地获取图形信息，进而可以通过赋值图快速且精准地得到仿真光刻图案与设计图形相比存在的不同点，即第一坏点和第二坏点；接着在损失函数中计算第一坏点和第二坏点的灰度值与预设灰度阈值的误差，根据损失函数调整神经网络模型中的参数以减小坏点的误差，进一步在损失函数中表示了具体需要优化调整的像素格点，减少了数据运算量，提高了优化效率。
5、本发明的掩模版图生成模块设置为掩模版图生成模型，光刻仿真模块设置为光刻仿真模型；光刻仿真模型连接掩模版图生成模型，光刻仿真模型根据掩模版图生成模型输出的掩模版图生成仿真光刻图案，并将根据仿真光刻图案与原始设计版图的赋值图构建的损失函数作为监督信息引导掩模版图生成模型生成优化掩模版图，通过将掩模版图生成模块和光刻仿真模块分别设置为一完整模型，使得可以根据不同的使用需求调整使用不同类型的掩模版图生成模块和光刻仿真模块，两者即可独立运行实现其各自功能，又可联动优化输出结果。
6、本发明将原始设计版图映射到赋值图上，在赋值图的每个像素格点中，将原始设计版图中的设计图形与该像素格点的面积的比值作为该像素格点的目标浮点值，通过各像素格点的目标浮点值构建设计图形的浮点图作为赋值图；根据设计图形的浮点图和仿真光刻图案上对应像素格点的对应关系构建损失函数，相比于二值图形式的赋值图，通过面积占比构建的浮点图对设计图形的表示更加准确，进一步提高了对掩模版图的优化精度。
7、本发明还通过设置灰度阈值和偏差阈值，以及对浮点值划分区间，从而在损失函数中对设计图形的浮点图和仿真光刻图案上对应像素格点的对应关系进一步限定，具体界定出损失函数中需要监督的像素格点中的坏点，减少了原本所需的数据计算量，提升了损失函数对掩模版图生成模块的引导优化效率。
8、本发明还提供一种计算机设备，计算机设备包括储存器、处理器及存储在储存器上的计算机程序，处理器执行计算机程序以实现上述掩模版图优化方法的步骤，具有与上述掩模版图优化方法相同的有益效果，在此不做赘述。
9、本发明还提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被执行时实现上述掩模版图优化方法，具有与上述掩模版图优化方法相同的有益效果，在此不做赘述。
10、本发明还提供一种计算机程序产品，其上存储有计算机程序，计算机程序产品包括计算机程序/指令，该计算机程序/指令被处理器执行时实现上述掩模版图优化方法的步骤，具有与上述掩模版图优化方法相同的有益效果，在此不做赘述。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的一种掩模优化方法的步骤流程图。
图2是本发明第一实施例提供的一种掩模优化方法中赋值图的示例图。
图3是本发明第二实施例提供的一种计算机设备结构示意图。
图4是本发明第三实施例提供的一种计算机可读存储介质结构示意图。
图5是本发明第四实施例提供的一种计算机程序产品结构示意图。
附图标识说明：
10、计算机设备；20、计算机可读存储介质；30、计算机程序产品。
【具体实施方式】
为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图及实施实例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为解决现有掩模版图优化技术的优化结果准确度不够高的问题，请参阅图1，本发明提供了一种掩模版图优化方法，掩模版图优化方法包括以下步骤：
S1：提供神经网络模型，神经网络模型包括掩模版图生成模块和光刻仿真模块，提供包含若干设计图形的原始设计版图，将原始设计版图输入掩模版图生成模块输出对应的掩模版图，光刻仿真模块根据掩模版图仿真得到对应的仿真光刻图案；
S2：提供与原始设计版图对应的赋值图，基于原始设计版图内的设计图形在赋值图对应像素格点内的面积占比定义对应像素格点的赋值；
S3：定义赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系，以构建损失函数；
S4：以损失函数调整神经网络模型中的参数，从而迭代优化掩模版图生成模块输出的掩模版图；将迭代完成后获得的仿真光刻图案对应的掩模版图作为优化掩模版图输出。
本发明的提供神经网络模型通过掩模版图生成模块可以快速得到掩模版图，同时光刻仿真模块根据掩模版图仿真得到对应的仿真光刻图案，将仿真光刻图案作为掩模版图生成模块的监督信息，通过仿真光刻图案和原始设计版图的对应关系构建损失函数，以损失函数调整神经网络模型中的参数，以仿真光刻图案作为迭代要素判断的动态基准，迭代优化掩模版图生成模块输出的掩模版图，从而让优化的掩膜版图符合光刻需求，使得输出的掩模版图的精度更高，即通过该掩模版图光刻得到的仿真光刻图案更接近设计图形，提高了得到的掩模版图的准确度；
同时损失函数基于原始设计版图的赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系构建得到，赋值图根据原始设计版图内的设计图形在赋值图对应像素格点内的面积占比定义对应像素格点的赋值，通过对原始设计版图进行赋值，从而更准确地表示原始设计版图内的设计图形，使得模型能精准地获取图形信息，从而使得即使采用低分辨率的原始设计版图也能得到较好的优化结果，保证了基于原始设计版图输出的掩模版图的精度，同时在低分辨率的环境下可以减少模型所需消耗的计算资源，提升模型的工作效率。
需要说明的是，在现代半导体工艺中，对于高端设计，不管是使用逆光刻技术还是其他技术，通常都会优先考虑输入图像的质量和分辨率，以确保后续的光刻过程能够准确实现设计目标。但较高分辨率的输入图像，会使得通过逆光刻技术生成的掩模版图需要消耗的计算资源/计算时间非常多。
具体地，逆光刻技术(Inverse Lithography Technology,ILT)是一种用于芯片设计和制造的先进光刻技术。它旨在提高光刻过程中的分辨率和精度，以便在芯片上实现更复杂的图案。不同于传统的使用规则掩模的方法，逆光刻技术通过计算出一个优化的掩模模式，以便更好地控制光的传播和干涉，从而在硅片上更精准地实现所需图案。ILT通常用于处理高分辨率图像，尤其是在现代的半导体制造中，特征尺寸非常小。因此，输入图像需要具有足够的分辨率，以便捕捉到细微的特征和复杂的图案。
可以理解地，掩模版图生成模块基于历史设计图形和与历史设计图形对应的掩模版图训练获得。
具体地，提供设计图形以及设计图形对应的通过逆光刻技术优化得到的掩模版图，通过设计图形和对应的掩模版图训练掩模版图生成模块，使得掩模版图生成模块可以根据输入的设计图形输出对应的逆光刻技术优化后的掩模版图。
ILT技术旨在为复杂图案提供更高的分辨率和更小的特征尺寸，适用于高密度集成电路的制造。它通常能生成更有效的掩模图案，以提高成品的整体质量，但ILT技术通常需要更多的计算资源和设计周期，通过深度训练学习后掩模版图生成模块可以快速得到ILT技术优化后的精度更高的掩模版图。
可以理解地，ILT技术通过综合考虑光的传播特性，从而需要高质量的输入图像数据，以进行有效的掩模优化和图案重建，但较高分辨率的输入图像，会使得通过ILT技术生成的掩模版图需要消耗的计算资源/计算时间非常多，本发明中提供的包含若干设计图形的原始设计版图在低分辨率场景下表征，原始设计版图的分辨率小于原本使用ILT技术所需的分辨率，本发明中通过赋值图使得模型能精准地获取图形信息，同时损失函数对掩模版图生成模块优化过程起到引导监督作用，使得即使采用低分辨率的原始设计版图也能得到较好的优化结果，低分辨率的原始设计版图也使得模型所需的计算时间减少，提升了模型的工作效率。
可以理解地，步骤S2中，定义赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系，包括：
将原始设计版图映射到赋值图上，在赋值图的每个像素格点中，当原始设计版图中的设计图形占据该像素格点大于一半的面积时，将该像素格点赋值为1；设计图形占据该像素格点小于一半的面积时，将该像素格点赋值为0；像素格点的赋值为1或0时，一者表示该像素格点存在设计图形，另一者表示该像素格点不存在设计图形，定义出设计图形的二值图作为赋值图；根据设计图形的二值图和仿真光刻图案上对应像素格点的对应关系构建损失函数。
根据设计图形的二值图和仿真光刻图案上对应像素格点的对应关系构建损失函数时，二值图一般用两种状态表示图形，相较于彩色或灰度图像，数据量大幅减少，存储和处理效率更高，处理二值图的运算速度通常比处理彩色或灰度图要快，因为每个像素格点只需考虑两个状态，减少了通过二值图构建的损失函数的复杂度，提升损失函数对掩模版图生成模块的调整优化效率。
进一步地，步骤S2中还包括：赋值图中像素格点的中心位于映射的设计图形内，且原始设计版图中的设计图形占据该像素格点大于一半的面积时，将该像素格点赋值为1，表示该像素格点存在设计图形；
赋值图中像素格点的中心位于映射的设计图形外，且设计图形占据该像素格点小于一半的面积时，将该像素格点赋值为0，表示该像素格点不存在设计图形。
将像素格点的中心是否位于设计图形内作为赋值的判断前提，像素格点的中心点不在设计图形内，可以快速判断并去除那些孤立的噪声点，从而提高二值图的质量和准确性，判断中心点是否在设计图形内，可以确保生成的掩模版图与光刻工艺需求匹配，从而防止掩模版图过大或过小，导致制造过程中的错误。
具体地，请参阅图2，首先我们可在低分辨率场景下定义一个表征原始设计版图中设计图形的bitmap(位图)，Bitmap是一种用于存储图像的格式，通常用于表示图像的像素信息，它以矩阵的形式存储每个像素的颜色或灰度值。如图2中的左图a所示，图a中橙色多边形表示设计图形映射到位图中的一个电路；而蓝色的6*6的网格表示一个6像素*6像素的位图，它将需要记录下表征的设计图形的信息，每个蓝色的小圆点表示每个像素的中心位置。
接着定义位图中像素格点的值得到对应的赋值图：当一个像素的中心点位于橙色多边形内部，且像素格点内部橙色的部分占的面积大于1/2，我们给这个像素赋值为1；当像素的中心点位于橙色多边形外部，且像素格点内部蓝色的部分占的面积大于1/2，我们给这个像素赋值为0；其它的像素我们赋值为-2，表示该处的情况复杂；综上，得到如图2中右图b所示的原始设计版图对应的赋值图。
进一步地，在步骤S3中，基于上述赋值图定义损失函数，假设光刻仿真模块得到的仿真光刻图案为D，而对应的原始设计版图的赋值图为B。设置灰度阈值τ，将像素格点的值为1，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值的像素格点作为第一坏点；
将像素格点的值为0，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值的像素格点作为第二坏点；
在损失函数中计算第一坏点和第二坏点的灰度值与预设灰度阈值的误差，根据损失函数调整神经网络模型中的参数以减小坏点的误差。
具体地，损失函数定义为：
其中，i、j表示D ij和B ij在B、D中的坐标位置，otherwise是指除了上面两行的情况，这时就不导致损失和误差。
通过使用赋值图准确地表示原始设计版图内的设计图形，使得模型能精准地获取图形信息，进而可以通过赋值图快速且精准地得到仿真光刻图案与设计图形相比存在的不同点，即第一坏点和第二坏点；接着在损失函数中计算第一坏点和第二坏点的灰度值与预设灰度阈值的误差，根据损失函数调整神经网络模型中的参数以减小坏点的误差，进一步在损失函数中表示了具体需要优化调整的像素格点，减少了数据运算量，提高了优化效率。
可以理解地，掩模版图生成模块设置为掩模版图生成模型，光刻仿真模块设置为光刻仿真模型；光刻仿真模型连接掩模版图生成模型，光刻仿真模型根据掩模版图生成模型输出的掩模版图生成仿真光刻图案，并将根据仿真光刻图案与原始设计版图的赋值图构建的损失函数作为监督信息引导掩模版图生成模型生成优化掩模版图。
光刻仿真模型根据掩模版图生成模型输出的掩模版图生成仿真光刻图案，并将仿真光刻图案输入掩模版图生成模型，仿真光刻图案作为监督信息引导掩模版图生成模型生成优化掩模版图；通过将掩模版图生成模块和光刻仿真模块分别设置为一完整模型，使得可以根据不同的使用需求调整使用不同类型的掩模版图生成模块和光刻仿真模块，两者即可独立运行实现其各自功能，又可联动优化输出结果。
可选地，步骤S3中，定义赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系，还可包括：
将原始设计版图映射到赋值图上，在赋值图的每个像素格点中，将原始设计版图中的设计图形与该像素格点的面积的比值作为该像素格点的目标浮点值，通过各像素格点的目标浮点值构建设计图形的浮点图作为赋值图；根据设计图形的浮点图和仿真光刻图案上对应像素格点的对应关系构建损失函数。
根据设计图形的浮点图和仿真光刻图案上对应像素格点的对应关系构建损失函数，相比于二值图形式的赋值图，通过面积占比构建的浮点图对设计图形的表示更加准确，进一步提高了对掩模版图的优化精度。
具体地，设置第一浮点值、第二浮点值和第三浮点值，第一浮点值大于第二浮点值，第二浮点值大于第三浮点值；
同时设置灰度阈值和偏差阈值，将像素格点的目标浮点值大于第二浮点值，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值的像素格点作为第三坏点；
将像素格点的目标浮点值小于第二浮点值，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值的像素格点作为第四坏点；
将像素格点的目标浮点值大于第一浮点值，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值和偏差阈值之和的像素格点作为第五坏点；
将像素格点的目标浮点值小于第三浮点值，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值和偏差阈值之差的像素格点作为第六坏点；
在损失函数中分别计算第三坏点的灰度值与灰度阈值的误差、第四坏点的灰度值与灰度阈值的误差、第五坏点的灰度值与灰度阈值和偏差阈值之和的误差以及第六坏点的灰度值与灰度阈值和偏差阈值之差的误差，根据损失函数调整神经网络模型中的参数以减小误差。
假设光刻仿真模块得到的仿真光刻图案为D，原始设计版图的浮点图为F，设置灰度阈值τ和偏差阈值σ，损失函数定义为：
本发明通过设置灰度阈值和偏差阈值，以及对浮点值划分区间，从而在损失函数中对设计图形的浮点图和仿真光刻图案上对应像素格点的对应关系进一步限定，具体界定出损失函数中需要监督的像素格点中的坏点，减少了原本所需的数据计算量，提升了损失函数对掩模版图生成模块的引导优化效率。
综上，本发明第一实施例提供的神经网络模型包括有掩模版图生成模块和光刻仿真模块，掩模版图生成模块基于输入的原始设计版图输出对应的掩模版图，通过掩模版图生成模块可以快速得到掩模版图；同时光刻仿真模块根据掩模版图仿真得到对应的仿真光刻图案，将仿真光刻图案作为掩模版图生成模块的监督信息，通过仿真光刻图案和原始设计版图的对应关系构建损失函数，以损失函数调整神经网络模型中的参数，以仿真光刻图案作为迭代要素判断的动态基准，迭代优化掩模版图生成模块输出的掩模版图，从而让优化的掩膜版图符合光刻需求，使得输出的掩模版图的精度更高，即通过该掩模版图光刻得到的仿真光刻图案更接近设计图形，提高了得到的掩模版图的准确度；通过该损失函数能够更准确地表示原始设计版图内的设计图形，使得模型能精准地获取图形信息，从而使得即使采用低分辨率的原始设计版图也能得到较好的优化结果，保证了基于原始设计版图输出的掩模版图的精度，解决了原始设计版图的分辨率降低可以减少模型计算所需时间但同时也会降低模型输出掩模版图精度的问题。
为解决上述技术问题，请参阅图3，本发明第二实施例还提供一种计算机设备10，计算机设备10包括储存器、处理器及存储在储存器上的计算机程序，处理器执行计算机程序以实现上述掩模版图优化方法的步骤，具有与上述掩模版图优化方法相同的有益效果，在此不做赘述。
为解决上述技术问题，请参阅图4，本发明第三实施例还提供一种计算机可读存储介质20，计算机可读存储介质20上存储有计算机程序，该计算机程序被处理器执行时实现上述掩模版图优化方法的步骤，具有与上述掩模版图优化方法相同的有益效果，在此不做赘述。
为解决上述技术问题，请参阅图5，本发明第四实施例还提供一种计算机程序产品30，计算机程序产品30包括计算机程序/指令，该计算机程序/指令被处理器执行时实现上述掩模版图优化方法的步骤，具有与上述掩模版图优化方法相同的有益效果，在此不做赘述。
可以理解地，根据本发明公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分从网络上被下载和安装，和/或从可拆卸介质被安装。在该计算机程序被中央处理单元(CPU)执行时，执行本申请的方法中限定的上述功能。需要说明的是，本申请所述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请的操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言诸如Java、Sma l l ta l k、C++，还包括常规的过程式程序设计语言诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务端上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络包括局域网(LAN)或广域网(WAN)连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
在本发明所提供的实施例中，应理解，“与A对应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其他信息确定B。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定特征、结构或特性可以以任意适合的方式结合在一个或多个实施例中。本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在本发明的各种实施例中，应理解，上述各过程的序号的大小并不意味着执行顺序的必然先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
在本发明的附图中的流程图和框图，图示了按照本申请各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方案中，方框中所标注的功能也可以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，在此基于涉及的功能而确定。需要特别注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上对本发明实施例公开的一种掩模版图优化方法、计算机设备、可读存储介质及程序产品进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想：同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，凡在本发明的原则之内所作的任何修改，等同替换和改进等均应包含本发明的保护范围之内。

Claims (10)

1.一种掩模版图优化方法，其特征在于，包括以下步骤：
提供神经网络模型，神经网络模型包括掩模版图生成模块和光刻仿真模块，提供包含若干设计图形的原始设计版图，将原始设计版图输入掩模版图生成模块输出对应的掩模版图，光刻仿真模块根据掩模版图仿真得到对应的仿真光刻图案；
提供与原始设计版图对应的赋值图，基于原始设计版图内的设计图形在赋值图对应像素格点内的面积占比定义对应像素格点的赋值；
定义赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系，以构建损失函数；
以损失函数调整神经网络模型中的参数，从而迭代优化掩模版图生成模块输出的掩模版图；将迭代完成后获得的仿真光刻图案对应的掩模版图作为优化掩模版图输出。
2.根据权利要求1所述的一种掩模版图优化方法，其特征在于，定义赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系，以构建损失函数包括：
将原始设计版图映射到赋值图上，在赋值图的每个像素格点中，当原始设计版图中的设计图形占据该像素格点大于一半的面积，且赋值图中像素格点的中心位于映射的设计图形内时，将该像素格点赋值为1；设计图形占据该像素格点小于一半的面积，且赋值图中像素格点的中心位于映射的设计图形外时，将该像素格点赋值为0；像素格点的赋值为1或0时，一者表示该像素格点存在设计图形，另一者表示该像素格点不存在设计图形，定义出设计图形的二值图作为赋值图；根据设计图形的二值图和仿真光刻图案上对应像素格点的对应关系构建损失函数。
3.根据权利要求2所述的一种掩模版图优化方法，其特征在于，还包括：
设置灰度阈值，将像素格点的值为1，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值的像素格点作为第一坏点；
将像素格点的值为0，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值的像素格点作为第二坏点；
在损失函数中计算第一坏点和第二坏点的灰度值与预设灰度阈值的误差，根据损失函数调整神经网络模型中的参数以减小坏点的误差。
4.根据权利要求3所述的一种掩模版图优化方法，其特征在于：
假设光刻仿真模块得到的仿真光刻图案为D，而对应的原始设计版图的赋值图为B，设置灰度阈值为τ，则损失函数定义为：
其中，i、j表示D ij和B ij在B、D中的坐标位置，otherwise是指仿真光刻图案中除坏点以外的其余像素格点。
5.根据权利要求1所述的一种掩模版图优化方法，其特征在于，定义赋值图上像素格点的赋值和仿真光刻图案上对应像素格点的对应关系，以构建损失函数包括：
将原始设计版图映射到赋值图上，在赋值图的每个像素格点中，将原始设计版图中的设计图形与该像素格点的面积的比值作为该像素格点的目标浮点值，通过各像素格点的目标浮点值构建设计图形的浮点图作为赋值图；根据设计图形的浮点图和仿真光刻图案上对应像素格点的对应关系构建损失函数。
6.根据权利要求5所述的一种掩模版图优化方法，其特征在于，还包括：
设置第一浮点值、第二浮点值和第三浮点值，第一浮点值大于第二浮点值，第二浮点值大于第三浮点值；
同时设置灰度阈值和偏差阈值，将像素格点的目标浮点值大于第二浮点值，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值的像素格点作为第三坏点；
将像素格点的目标浮点值小于第二浮点值，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值的像素格点作为第四坏点；
将像素格点的目标浮点值大于第一浮点值，且在对应仿真光刻图案中该像素格点的灰度值小于灰度阈值和偏差阈值之和的像素格点作为第五坏点；
将像素格点的目标浮点值小于第三浮点值，且在对应仿真光刻图案中该像素格点的灰度值大于灰度阈值和偏差阈值之差的像素格点作为第六坏点；
在损失函数中分别计算第三坏点的灰度值与灰度阈值的误差、第四坏点的灰度值与灰度阈值的误差、第五坏点的灰度值与灰度阈值和偏差阈值之和的误差以及第六坏点的灰度值与灰度阈值和偏差阈值之差的误差，根据损失函数调整神经网络模型中的参数以减小误差。
7.根据权利要求6所述的一种掩模版图优化方法，其特征在于：
假设光刻仿真模块得到的仿真光刻图案为D，原始设计版图的浮点图为F，设置灰度阈值τ和偏差阈值σ，则损失函数定义为：
其中，i、j表示Dij和F ij在B、F中的坐标位置，otherwise是指仿真光刻图案中除坏点以外的其余像素格点。
8.一种计算机设备，包括储存器、处理器及存储在储存器上的计算机程序，其特征在于:所述处理器执行所述计算机程序以实现如权利要求1～7任一项所述一种掩模版图优化方法的步骤。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于:该计算机程序被处理器执行时实现如权利要求1～7任一项所述一种掩模版图优化方法的步骤。
10.一种计算机程序产品，包括计算机程序/指令，其特征在于:该计算机程序/指令被处理器执行时实现如权利要求1～7任一项所述一种掩模版图优化方法的步骤。
CN202411356166.7A 2024-09-26 2024-09-26 一种掩模版图优化方法、计算机设备、可读存储介质及程序产品 Active CN119167852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202411356166.7A CN119167852B (zh) 2024-09-26 2024-09-26 一种掩模版图优化方法、计算机设备、可读存储介质及程序产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202411356166.7A CN119167852B (zh) 2024-09-26 2024-09-26 一种掩模版图优化方法、计算机设备、可读存储介质及程序产品

Publications (2)

Publication Number Publication Date
CN119167852A CN119167852A (zh) 2024-12-20
CN119167852B true CN119167852B (zh) 2025-12-26

Family

ID=93891175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202411356166.7A Active CN119167852B (zh) 2024-09-26 2024-09-26 一种掩模版图优化方法、计算机设备、可读存储介质及程序产品

Country Status (1)

Country Link
CN (1) CN119167852B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119987127A (zh) * 2025-01-14 2025-05-13 中国科学院上海光学精密机械研究所 一种基于掩模版网格化区域的亚像素图像处理方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111610691A (zh) * 2019-02-23 2020-09-01 深圳晶源信息技术有限公司 一种掩模设计图案的优化方法、系统及其电子装置
CN115222829A (zh) * 2022-07-29 2022-10-21 山东云海国创云计算装备产业创新中心有限公司 一种基于神经网络模型的掩膜优化方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444680B1 (ko) * 2018-02-18 2022-09-19 에이에스엠엘 네델란즈 비.브이. 이진화 방법 및 프리폼 마스크 최적화 흐름
CN113163101B (zh) * 2020-01-22 2023-02-28 浙江宇视科技有限公司 图像曝光调整方法、装置、设备和介质
CN113589644B (zh) * 2021-07-15 2024-12-13 中国科学院上海光学精密机械研究所 基于亚分辨率辅助图形种子插入的曲线型逆向光刻方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111610691A (zh) * 2019-02-23 2020-09-01 深圳晶源信息技术有限公司 一种掩模设计图案的优化方法、系统及其电子装置
CN115222829A (zh) * 2022-07-29 2022-10-21 山东云海国创云计算装备产业创新中心有限公司 一种基于神经网络模型的掩膜优化方法及装置

Also Published As

Publication number Publication date
CN119167852A (zh) 2024-12-20

Similar Documents

Publication Publication Date Title
US9170481B2 (en) Sub-resolution assist feature implementation using shot optimization
JP7611416B2 (ja) リソグラフィマスク生成モデルの訓練方法、装置、機器、及びコンピュータプログラム
CN115981115B (zh) 光学邻近校正方法、装置、计算机设备和存储介质
CN117669473B (zh) 用于模型校准的方法、电子设备及存储介质
CN119167852B (zh) 一种掩模版图优化方法、计算机设备、可读存储介质及程序产品
JP7778871B2 (ja) 大規模言語モデルに用いられるタスク実行方法、装置、機器及び記憶媒体
CN114548606A (zh) 一种气旋强度预测模型的构建方法及气旋强度预测方法
CN117631618B (zh) 一种dcs逻辑组态画面连线的实时优化方法及系统
CN118862708A (zh) 一种基于神经算子的油水两相渗流预测方法及相关装置
CN117666276A (zh) 用于掩模工艺校正的方法、电子设备及存储介质
US10571799B1 (en) Hessian-free calculation of product of Hessian matrix and vector for lithography optimization
CN111611759B (zh) 一种掩模辅助图形的优化方法、计算机可读介质及系统
CN114692348B (zh) 基于多保真深度学习代理模型的组件布局温度场预测方法
CN114898169B (zh) 一种基于深度学习的光刻opc数据库建立方法
CN115587991B (zh) 一种曲线掩膜提取方法、提取装置及存储介质
CN118483868A (zh) 一种版图的刻蚀补偿方法、系统、计算机设备及计算机介质
CN117031871A (zh) 基于级联网络的光学邻近效应修正方法及系统、光刻方法
CN120430094B (zh) 一种基于大语言模型的光刻仿真方法、装置、设备及介质
US12554911B2 (en) OPC model simulation method
CN119916639B (zh) 基于图形环境拟合的接触孔版图修正方法及掩模版
CN120012860B (zh) 卷积神经网络模型的训练方法、装置、电子设备及介质
CN111210439A (zh) 通过抑制非感兴趣信息的语义分割方法、设备及存储设备
US20260004039A1 (en) Integrated circuit floorplan generation using generative artificial intelligence models
US20230025777A1 (en) Opc model simulation method
US20230168873A1 (en) Scheduling apparatus, training apparatus, scheduler and generation method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant