CN119028850A - 走线制作方法、走线结构及芯片封装结构 - Google Patents

Abstract

本申请提供一种走线制作方法、走线结构及芯片封装结构。走线制作方法包括：提供一绝缘层，采用切割方式在绝缘层上形成由绝缘层凹槽形成的走线图案，然后在绝缘层上制作一种子金属层，接着在种子金属层上电镀制作导电金属，由位于绝缘层凹槽中的导电金属作为走线。如此，通过上述方案，不仅能够实现更精细的图案设计，形成线宽可以小于2微米的线路，同时还能显著提升图案的规则性，避免因间距不一致而引起的图案宽度波动问题，确保信号传输的均匀性和稳定性。

Description

走线制作方法、走线结构及芯片封装结构

技术领域

本申请涉及半导体制造领域，具体而言，涉及一种走线制作方法、走线结构及芯片封装结构。

背景技术

重布线层(Re-distribution Layer，RDL)是半导体封装技术中的一种关键技术，它通过重新布局芯片上的I/O端口，将它们从原始位置延伸到芯片表面更宽敞的区域，实现更高效的电气连接和互连。

在RDL封装设计和制造过程中，目前通常在硅片上的膜层涂覆膜材(如光刻胶)，然后利用掩模版将图案通过曝光显影的方式转移到膜材上，最后通过刻蚀处理得到精确图案化的膜层。然而，通过上述方式所得到的图案(如线路)由于曝光机解析能力不足、膜材立膜能力不够等因素可能会导致线路线性较差、耐性不好或者缺陷率较高。同时，还限制了线路间距，且无法实现精细线路的制作。

发明内容

为了克服上述技术背景中所提及的技术问题，本申请实施例提供一种天走线制作方法，所述方法包括：

提供一绝缘层；

采用切割方式在所述绝缘层上形成由绝缘层凹槽形成的走线图案；

在所述绝缘层上制作一种子金属层；

在所述种子金属层上电镀制作导电金属，由位于所述绝缘层凹槽中的导电金属作为走线。

在一种可能的实现方式中，在所述在所述绝缘层上制作一种子金属层的步骤之后，所述方法还包括：

在位于所述绝缘层凹槽之外的种子金属层远离所述绝缘层的一侧制作一隔离层。

在一种可能的实现方式中，所述在所述种子金属层上电镀制作导电金属，由位于所述绝缘层凹槽中的导电金属作为走线的步骤，包括：

在所述种子金属层上电镀制作导电金属；

去除所述隔离层；

去除位于相邻绝缘层凹槽之间的种子金属层，得到由位于所述绝缘层凹槽中的导电金属构成的所述走线。

在一种可能的实现方式中，所述采用切割方式在所述绝缘层上形成由绝缘层凹槽形成的走线图案的步骤，包括：

采用激光切割在所述绝缘层上形成由绝缘层凹槽形成的走线图案；或，

采用电子束切割在所述绝缘层上形成由绝缘层凹槽形成的走线图案；或，

采用离子束切割在所述绝缘层上形成由绝缘层凹槽形成的走线图案。

本申请的另一目的在于提供一种走线结构，所述走线结构采用多个由本申请提供的所述走线制作方法制作而成，所述走线结构包括：

绝缘层，所述绝缘层的一侧设置有由绝缘层凹槽形成的走线图案；

种子金属层，位于所述绝缘层凹槽的侧壁和底部；

走线，所述走线位于所述绝缘层凹槽内且与所述种子金属层接触。

在一种可能的实现方式中，所述走线远离所述绝缘层凹槽底部的一侧与所述绝缘层的表面平行，且所述远离所述绝缘层凹槽底部的一侧相对所述绝缘层的表面凸出；

在一种可能的实现方式中，在垂直于所述绝缘层和所述走线延伸方向的截面上，所述走线的截面图形为矩形；

在所述走线延伸方向的不同位置处，所述走线的截面图形尺寸相同。

在一种可能的实现方式中，在垂直于所述绝缘层和所述走线延伸方向的截面上，所述走线的尺寸为0.5微米～2.0微米，相邻所述绝缘层凹槽之间的间距为0.5微米～2.0微米。

在一种可能的实现方式中，所述种子金属层为金属铜层，或金属钛层和金属铜层的叠层结构；

所述走线为金属铜走线。

本申请的另一目的在于提供一种芯片封装结构，所述芯片封装结构包括由多个本申请提供的所述的走线结构。

基于上述任意一个方面，本申请实施例提供的一种走线制作方法、走线结构及芯片封装结构。如此，通过上述方案，不仅能够实现更精细的图案设计，形成线宽可以小于2微米的线路，同时还能显著提升图案的规则性，避免因间距不一致而引起的图案宽度波动问题，确保信号传输的均匀性和稳定性。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要调用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本实施例提供的在膜材立膜能力不够的情况下线路可能的一种状态；

图2为本实施例提供的在曝光机解析能力不足的情况下线路可能的一种状态；

图3为本实施例提供的一种走线制作方法的流程示意图；

图4为图3对应的制程工艺图；

图5为本实施例提供的部分制程工艺图；

图6为本实施例提供的一种走线结构的示意图；

图7为本实施例提供的一种走线结构的部分结构示意图。

图标：10-线路、20-走线结构、200-绝缘层、2001-绝缘层凹槽、210-种子金属层、220-走线、230-隔离层。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本申请的实施例中的不同特征之间可以相互结合。

目前在重布线层(Re-distribution Layer，RDL)封装设计和制造过程中，通常在硅片上的膜层涂覆膜材(如光刻胶)，然后利用掩模版将图案通过曝光显影的方式转移到膜材上，最后通过刻蚀处理得到精确图案化的膜层。

然而，通过此方式所得到的图案(如线路)由于曝光机解析能力不足、膜材立膜能力不够等因素可能会产生线路间距不一，形状不规则等问题。同时此方式还限制了精细线路的制作。

示例性地，请参见图1，图1为本实施例提供的在膜材立膜能力不够的情况下线路10可能呈现的一种不规则状态。膜材立膜能力即形成均匀、稳定和高质量的薄膜的能力，立膜能力不足可能导致膜材厚度不均匀，影响后续曝光和刻蚀步骤中图案的精确转移。同时膜材厚度不均匀可能会导致线路10的线宽控制不准确，影响产品的性能和质量。

示例性地，请参见图2，图2为本实施例提供的在曝光机解析能力不足的情况下线路10可能呈现的一种间距不一的状态。曝光机解析能力是指其能够清晰区分和打印出最小特征尺寸的能力，如果曝光机解析能力不足，可能会无法准确的打印出设计的最小线宽或间距，导致实际制造的线路10尺寸超出要求。同时还会导致线路10的宽度在不同区域的宽度不一致，引起线路10性能的不均匀性，同样影响后续产品的性能和质量。

为了解决上述提及的技术问题，发明人创新性的设计以下技术方案，下面将结合附图对本申请的具体实现方案进行详细说明。所应说明的是，以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述技术问题的发现过程以及下文中本实施例针对上述问题所提出的解决方案，都应该是发明人在发明创造过程中对本申请做出的贡献，而不应当理解为本领域技术人员所公知的技术内容。

请参见图3及图4，图3为本实施例提供的一种走线制作方法的步骤示意图，图4为图3对应的制程工艺图。走线制作方法包括以下步骤：

步骤S110，提供一绝缘层200。

在本实施例中，绝缘层200的制成材料可以为二氧化硅(SiO₂)或者氮化硅(Si₃N₄)等无机材料。值得说明的是，绝缘层200的制成材料在此不作具体限定，可以根据实际情况选择，比如在某些实施方式中也可以采用光刻胶替代。

步骤S120，采用切割方式在绝缘层200上形成由绝缘层凹槽2001形成的走线图案；

在本实施例中，绝缘层凹槽2001是通过高能量方式切割去除绝缘层200中的部分后形成，绝缘层凹槽2001形成走线图案，利用切割方式可以在绝缘层200上形成外形规则统一的绝缘层凹槽2001。

值得说明的是，走线图案的具体形状在此不作具体限定，需根据实际方案设计的要求进行设计制作。

步骤S130，在绝缘层200上制作一层种子金属层210。

在该步骤中，种子金属层210主要作用是为后续电镀过程作为电镀阴极，确保电镀液中的金属导电离子(比如，cu⁺)可以在种子金属层210上获得电子后形成的金属导电粒子(比如，cu原子)能在绝缘层凹槽2001中沉积。

值得说明的是，在半导体制造中，种子金属层210是一种非常关键的薄膜，它用于后续的电镀或化学气相沉积(CVD)中过程中作为金属层(也就是本实施例中的导电金属)生长的基础。种子金属层210通常是由具有催化作用的金属或合金构成，如铜、镍、金等，示例性地，在本实施例中，种子金属层210可以为金属铜层，也可以为金属钛层和金属铜层的叠层结构。

步骤S140，在种子金属层210上电镀制作导电金属，由位于绝缘层凹槽中的导电金属作为走线220；

在该步骤中，位于绝缘层凹槽2001中的导电金属形成导电走线。

进一步地，请参见图5，图5为图3中步骤S130之后及步骤S140对应的制程工艺图。在步骤S130之后，本实施例提供的走线制作方法还包括：

在位于绝缘层凹槽2001之外的种子金属层210远离绝缘层200的一侧制作一隔离层230。

在本实施例中，隔离层230可以采用绝缘材料制成。隔离层230主要目的是在绝缘层凹槽2001内的种子金属层210上电镀导电金属时，避免电镀的导电金属在绝缘层凹槽2001之外的区域生长，即避免电镀的导电金属在相邻绝缘层凹槽2001之间的区域生长，避免电镀在绝缘层凹槽2001中导电金属之间连接在一起。

进一步地，请再次参见图5。在位于绝缘层凹槽2001之外的种子金属层210远离绝缘层200的一侧制作一隔离层230之后，步骤S140包括：

首先，在种子金属层210上电镀制作导电金属；

接着，去除隔离层230；

最后，去除位于相邻绝缘层凹槽2001之间的种子金属层210，得到由位于绝缘层凹槽2001中的导电金属构成的走线220。

在本实施例中，种子金属层210是为了控制电镀过程中导电金属的沉积位置而设定，示例性地，在本实施例中，种子金属层210能够在特定区域(也就是绝缘层凹槽2001)控制导电金属沉积，在电镀完成后，去除绝缘层凹槽2001以外的种子金属层210不仅可以确保走线的精确性，而且还会可以将相邻绝缘层凹槽2001中的走线220断开，避免相邻绝缘层凹槽2001中的走线220短接，影响后续封装产品的性能和可靠性。

进一步地，步骤S120包括利用至少三种不同的方式进行切割。

示例性地，在本实施例的一种实施方式中，采用激光切割在绝缘层200上形成由绝缘层凹槽2001形成的走线图案。

在本实施例中，采用激光切割可以非常精确的控制切割路径和尺寸，减少对材料的机械应力和热损伤。同时，激光切割适用于多种不同类型的绝缘层材料，例如石英、二氧化硅等，提高了切割的灵活性和产品的一致性。

示例性地，在本实施例的另一种实施方式中，采用电子束切割在绝缘层上形成由绝缘层凹槽2001形成的走线图案。

在本实施例中，采用电子束切割可以提供极高的空间分辨率，可以制作非常细小的特征尺寸。同时，电子束切割能够实现亚微米级别的精度，适合高密度的集成电路设计。

示例性地，在本实施例的另一种实施方式中，采用离子束切割在绝缘层上形成由绝缘层凹槽2001形成的走线图案。

在本实施例中，离子束由带电粒子组成，具有较高的能量，能够有效切割各种材料。采用离子束切割可以通过调节离子束的强度、速度和扫描路径，精确控制切割深度和形状。同时，离子束切割可以产生清晰的边缘和锐利的转角，适用于精细图案的制作。

基于相同的发明构思，本申请的另一目的在于提供一种走线结构20，所述走线结构20采用前述的任意一种走线制作方法制作而成，请参见图6及图7，图6为本实施例提供的一种走线结构20的截面图，图7为本实施例提供的绝缘层200的截面图。

走线结构20包括：绝缘层200、种子金属层210和走线220。绝缘层200的一侧设置有由绝缘层凹槽2001形成的走线图案种子金属层210位于绝缘层凹槽2001的侧壁和底部，走线220位于绝缘层凹槽2001内且与种子金属层210接触。

进一步地，请再次参见图6及图7，走线220远离绝缘层凹槽2001底部的一侧与绝缘层200的表面平行，且远离绝缘层凹槽2001底部的一侧相对绝缘层200的表面凸出。

在本实施例中，走线220远离绝缘层凹槽2001底部的一侧与绝缘层200的表面平行说明走线220的表面平整。例如在RDL设计中，可以在有限的空间内实现更高的互连密度，这对于缩小封装尺寸非常重要。并且有助于减少信号传输中的损失和延迟，提高数据传输效率。

另外，走线220远离绝缘层凹槽2001底部的一侧相对绝缘层200的表面凸出可以提供更大的接触面积。例如在RDL设计中，凸出的导电金属有助于实现更有效的垂直互连。

相邻绝缘层凹槽2001中的走线相互绝缘。

在本实施例中，相邻绝缘层凹槽2001中的走线220互相绝缘可以减少或防止走线220间的电磁干扰，同时确保走线220之间不发生意外的电气连接，防止短路现象。

进一步地，请参见图6，在垂直于绝缘层220和走线200延伸方向的截面上，走线200的截面图形为矩形；

在走线200延伸方向的不同位置处，走线200的截面图形尺寸相同。

在本实施例中，走线结构20中的走线220具有一致的几何形状和尺寸，解决了前述背景技术中由于曝光机解析能力不足、膜材立膜能力不够等因素可能导致的形状不规则、间距不一的走线220(也就是线路)的问题。同时，规则的走线220更能保证信号的均匀传输。

进一步地，请再次参见图6，在垂直于绝缘层200和走线220延伸方向的截面上，走线220的尺寸d1为0.5微米～2.0微米，示例性地，走线220的尺寸d1包括0.5微米、0.55微米、0.68微米、0.79微米、0.85微米、1微米、1.25微米、1.45微米、1.65微米、1.85微米或2微米等。

请参见图7，在垂直于绝缘层200和走线220的延伸方向的截面上，相邻绝缘层凹槽2001间距d2为0.5微米～2.0微米，示例性地，相邻绝缘层凹槽2001之间的间距d2包括0.5微米、0.55微米、0.68微米、0.79微米、0.85微米、1微米、1.25微米、1.45微米、1.65微米、1.85微米或2微米等。

进一步地，种子金属层210为金属铜层，或金属钛层和金属铜层的叠层结构，走线220为金属铜走线。

基于相同的发明构思，本申请的另一目的在于提供一种芯片封装结构，所述芯片封装结构包括前述的任意一种走线结构20。走线结构在芯片封装结构中提供了电气性能的一致性，减少了信号干扰，增强了机械稳定性和互连可靠性，提高了封装的集成度。

综上所述，本申请提供的一种走线制作方法、走线结构及芯片封装结构。走线制作方法包括：提供一绝缘层，采用切割方式在绝缘层上形成由绝缘层凹槽形成的走线图案，然后在绝缘层上制作一种子金属层，接着在种子金属层上电镀制作导电金属，由位于绝缘层凹槽中的导电金属作为走线。如此，通过上述方案，不仅能够实现更精细的图案设计，形成线宽小于2微米的线路，同时还能显著提升图案的规则性，避免因间距不一致而引起的图案宽度波动问题，确保信号传输的均匀性和稳定性。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种走线制作方法，其特征在于，所述方法包括：

提供一绝缘层；

采用切割方式在所述绝缘层上形成由绝缘层凹槽形成的走线图案；

在所述绝缘层上制作一种子金属层；

在所述种子金属层上电镀制作导电金属，由位于所述绝缘层凹槽中的导电金属作为走线。

2.如权利要求1所述的走线制作方法，其特征在于，在所述在所述绝缘层上制作一种子金属层的步骤之后，所述方法还包括：

在位于所述绝缘层凹槽之外的种子金属层远离所述绝缘层的一侧制作一隔离层。

3.如权利要求2所述的走线制作方法，其特征在于，所述在所述种子金属层上电镀制作导电金属，由位于所述绝缘层凹槽中的导电金属作为走线的步骤，包括：

在所述种子金属层上电镀制作导电金属；

去除所述隔离层；

去除位于相邻绝缘层凹槽之间的种子金属层，得到由位于所述绝缘层凹槽中的导电金属构成的所述走线。

4.如权利要求1-3中任意一项所述的走线制作方法，其特征在于，所述采用切割方式在所述绝缘层上形成由绝缘层凹槽形成的走线图案的步骤，包括：

采用激光切割在所述绝缘层上形成由绝缘层凹槽形成的走线图案；或，

采用电子束切割在所述绝缘层上形成由绝缘层凹槽形成的走线图案；或，

采用离子束切割在所述绝缘层上形成由绝缘层凹槽形成的走线图案。

5.一种走线结构，其特征在于，所述走线结构采用权利要求1-4中任意一项所述走线制作方法制作而成，所述走线结构包括：

绝缘层，所述绝缘层的一侧设置有由绝缘层凹槽形成的走线图案；

种子金属层，位于所述绝缘层凹槽的侧壁和底部；

走线，所述走线位于所述绝缘层凹槽内且与所述种子金属层接触。

6.如权利要求5所述的走线结构，其特征在于，所述走线远离所述绝缘层凹槽底部的一侧与所述绝缘层的表面平行，且所述远离所述绝缘层凹槽底部的一侧相对所述绝缘层的表面凸出；

相邻所述绝缘层凹槽中的走线相互绝缘。

7.如权利要求5所述的走线结构，其特征在于，在垂直于所述绝缘层和所述走线延伸方向的截面上，所述走线的截面图形为矩形；

在所述走线延伸方向的不同位置处，所述走线的截面图形尺寸相同。

8.如权利要求5所述的走线结构，其特征在于，在垂直于所述绝缘层和所述走线延伸方向的截面上，所述走线的尺寸为0.5微米～2.0微米，相邻所述绝缘层凹槽之间的间距为0.5微米～2.0微米。

9.如权利要求5所述的走线结构，其特征在于，所述种子金属层为金属铜层，或金属钛层和金属铜层的叠层结构；

所述走线为金属铜走线。

10.一种芯片封装结构，其特征在于，所述芯片封装结构包括权利要求4-9中任意一项所述的走线结构。