CN119001144B - 一种双量程加速度传感器结构及制作方法 - Google Patents

Abstract

本发明提供一种双量程加速度传感器结构及制作方法，该方法包括：提供衬底；于衬底背面形成第一沟槽，于衬底正面形成多个压敏电阻；于衬底的正面形成介质层，介质层中设置有开口显露压敏电阻；于衬底内部选择性腐蚀出基于悬臂梁结构的高量程加速度传感器；于衬底正面形成金属层，金属层还延伸入开口中与压敏电阻电连接；于第一沟槽中形成预设深度的第五沟槽，于衬底的正面形成第六沟槽，第六沟槽与第五沟槽在垂直方向上相对应，且第六沟槽和第五沟槽连通。本发明的双量程加速度传感器结构及制作方法中，通过将低量程加速度传感器和高量程加速度传感器在单芯片上一体化集成，具有高灵敏、高频响、高抗过载、低成本、微型化的优点。

Description

一种双量程加速度传感器结构及制作方法

技术领域

本发明属于传感器技术领域，涉及一种双量程加速度传感器结构及制作方法。

背景技术

随着微机械系统(MEMS)传感器技术的发展，各类MEMS传感器备受人们的关注，其中硅基加速度传感器作为惯性传感器领域最火热的器件之一，在航空航天、军用引信、冲击测量、可穿戴装置、汽车电子等领域具有重要的应用背景。为真实再现碰撞、起飞、侵彻等过程中的加速度信号细节，尽可能减小信号失真，加速度传感器不仅要具备抗高过载能力及足够的灵敏度，还要具备较高的谐振频率及工作带宽。

压阻式加速度传感器的工作原理是利用半导体的压阻效应，加速力产生的机械应变导致压电材料的电阻率变化，通过适当电路将这种变化转换为可测量信号输出来确定加速度。目前，压阻式加速度传感器检测核心部件主要是由悬浮式力学敏感结构和检测电阻构成，利用MEMS双面体硅微机械加工工艺制作。2002年中科院上海微系统与信息技术研究所的董健等人利用双面体硅微机械加工工艺制作了一种具有横向偏转悬臂结构和压阻传感方案的高冲击加速度计，可用于数万重力的测量范围[J.Dong,X.Li,Y.Wang,atal.Silicon micromachined high-shock accelerometers with a curved-surface-application structure for over-rang stop protection and free-mode-resonancedepression,J.Micromech.Microeng.2002,12(6):742-746]，但是存在以下不足：a、通过(100)硅片进行背面腐蚀形成倾斜的侧壁需要占用很大的面积，使得加工后的芯片尺寸很大，难于集成；b、加速度传感器的敏感结构悬臂梁的制作过程中需要花费大量的时间利用KOH溶液来大面积和大深度的减薄硅片到预期的结构梁厚度，延长了生产周期，增加了制作成本；c、使用双面微机械加工的传感器悬臂梁与衬底之间的间隙很大，在垂直于敏感方向没有足够的空气压膜阻尼来抑制结构共振所引起的寄生信号干扰，使得传感器灵敏度受限。2012年中科院上海微系统与信息技术研究所的王家畴等人采用先进的单硅片单面体硅微机械加工技术，制作了一种单芯片集成压力和加速度检测功能的多功能复合传感器芯片[J.C.Wang,X.Y.Xia,and X.X.Li.Monolithic Integration of Pressure PlusAcceleration Composite TPMS Sensors With a Single-Sided MicromachiningTechnology,Journal of Microelectromechanical Systems,vol.21,no.2,pp.284-293,Apr 2012]，利用质量块电镀铜来提升加速度计的灵敏度，凭借单硅片单面体硅微加工技术很好的将两个传感元件集成在一个非常小的芯片中，降低了成本，但是，受限于加速度传感器的结构设计，传感器频响不高，抗高过载能力有限。为了进一步提高器件灵敏度及频率响应，韩国首尔大学Taeyup Kim等人提出了一种利用硅纳米线制备压阻式加速度传感器的方法[Kim T，Jang S，Chang B，at al.A New Simple Fabrication Method for SiliconNanowire-Based Accelerometers.20th International Conference on Solid-StateSensors,Actuators and Microsystems&Eurosensors XXXIII(TRANSDUCERS&EUROSENSORSXXXIII),2019,pp:1949～1952]，该传感器的电阻率随着加速度的变化而发生巨大变化，且芯片尺寸也很小，但是，硅纳米线工艺制作难度大，影响传感器芯片的良率，同时所制造的加速度传感器抗过载能力也有待提高。

随着MEMS技术的不断发展，加速度传感器的结构越来越多样化，正朝着小型化，集成化，高性能、低成本方向发展，但仍然存在不足，如频率响应、抗过载能力和工艺成本还有很大的提升空间。因此，开发一种双量程加速度传感器结构及制备方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双量程加速度传感器结构及制备方法，用于解决现有技术中加速度传感器的频率响应低、抗过载能力差和工艺成本高等问题。

为实现上述目的及其他相关目的，本发明提供一种双量程加速度传感器结构的制作方法，包括以下步骤：

提供一衬底，所述衬底包括相对设置的正面与背面，其中，所述衬底划分为低量程区域和高量程区域；

于所述衬底的背面形成第一沟槽，所述第一沟槽位于所述低量程区域，于所述衬底的正面形成多个压敏电阻，其中，至少一部分所述压敏电阻位于所述低量程区域，至少一部分所述压敏电阻位于所述高量程区域；

于所述衬底的正面形成介质层，于所述介质层的预设位置形成开口，所述开口显露所述压敏电阻；

于所述衬底的正面形成第二沟槽，且于所述第二沟槽的侧壁形成阻刻层，其中，所述第二沟槽位于所述高量程区域；

基于所述第二沟槽于所述衬底中形成预设深度的第三沟槽，基于所述第三沟槽于所述衬底中形成横向扩展的第四沟槽；

于所述介质层上形成金属层，所述金属层还延伸至所述开口中与所述压敏电阻电连接；

于所述第一沟槽中形成预设深度的第五沟槽；

于所述衬底的正面形成第六沟槽，所述第六沟槽与所述第五沟槽在垂直方向上相对应，且所述第六沟槽和所述第五沟槽连通。

可选地，所述衬底包括(111)单晶硅片，所述第二沟槽沿<110>和<211>晶向排布，所述第五沟槽沿<110>和<211>晶向排布。

可选地，形成所述第六沟槽之前，还包括提供支撑基底，将所述衬底的背面键合于所述支撑基底的步骤。

可选地，于所述第二沟槽的侧壁形成所述阻刻层的步骤包括：

采用气相沉积法于所述第二沟槽的侧壁和底部形成所述阻刻层；

采用刻蚀法去除所述第二沟槽底部的所述阻刻层，保留所述第二沟槽侧壁的所述阻刻层。

可选地，所述第一沟槽用于低量程加速传感器的可动间隙，所述第一沟槽的深度不超过5微米；所述第四沟槽用于高量程加速传感器的可动间隙，所述第四沟槽的深度不低于5微米。

可选地，所述阻刻层包括层叠的氮化硅层和正硅酸乙酯钝化层。

可选地，形成所述第二沟槽之前，还包括于所述衬底的正面形成掩膜层的步骤，所述掩膜层包括层叠的正硅酸乙酯钝化层、氮化硅层和正硅酸乙酯钝化层。

本发明还提供一种双量程加速度传感器结构，包括：

衬底，所述衬底包括相对设置的正面与背面，其中，所述衬底划分为低量程区域和高量程区域；

第一沟槽，位于所述衬底的背面，且所述第一沟槽位于所述低量程区域；

多个压敏电阻，位于所述衬底的正面，其中，至少一部分所述压敏电阻位于所述低量程区域，至少一部分所述压敏电阻位于所述高量程区域；

介质层，位于所述衬底的正面，所述介质层的预设位置设置有开口，所述开口显露所述压敏电阻；

第二沟槽，位于所述衬底的正面，且所述第二沟槽位于所述高量程区域；

第三沟槽，位于所述第二沟槽的下方且与所述第二沟槽连通；

第四沟槽，位于所述第三沟槽的侧边且与所述第三沟槽连通；

金属层，位于所述介质层上方，所述金属层还填充入所述开口中与所述压敏电阻电连接；

第五沟槽，位于所述第一沟槽中；

第六沟槽，位于所述衬底的正面，所述第六沟槽与所述第五沟槽在垂直方向上相对应，且所述第六沟槽和所述第五沟槽连通。

可选地，所述衬底包括(111)单晶硅片，所述第二沟槽沿<110>和<211>晶向排布，所述第五沟槽沿<110>和<211>晶向排布。

可选地，还包括支撑基底，所述支撑基底位于所述衬底的背面且与所述衬底键合。

如上所述，本发明的双量程加速度传感器结构及制作方法中，通过将低量程加速度传感器和高量程加速度传感器在单芯片上一体化集成，具有高灵敏、高频响、高抗过载、低成本、微型化的优点。

附图说明

图1显示为本发明的双量程加速度传感器结构的制作方法流程图。

图2显示为本发明中提供衬底的示意图。

图3显示为本发明中于衬底的背面形成第一沟槽，于衬底的正面形成压敏电阻的示意图。

图4显示为本发明中于衬底的正面形成介质层，于介质层中形成开口的示意图。

图5显示为本发明中于衬底的正面形成掩膜层的示意图。

图6显示为本发明中于衬底的正面形成第二沟槽的示意图。

图7显示为本发明中于第二沟槽的侧壁形成阻刻层的示意图。

图8显示为本发明中于第二沟槽下方形成第三沟槽的示意图。

图9显示为本发明中于第三沟槽的侧边形成第四沟槽的示意图。

图10显示为本发明中于介质层上方形成金属层的示意图。

图11显示为本发明中于第一沟槽中形成第五沟槽的示意图。

图12显示为本发明中于衬底的背面键合支撑基底的示意图。

图13显示为本发明中于衬底的正面形成第六沟槽的示意图。

图14显示为本发明的双量程加速度传感器结构的立体图。

图15显示为本发明中的低量程加速度传感器的俯视图。

图16显示为本发明中的高量程加速度传感器的俯视图。

元件标号说明

1 衬底

101 低量程区域

102 高量程区域

103 下热氧化层

104 上热氧化层

2 第一沟槽

3 压敏电阻

4 介质层

4a 下介质层

5 开口

6 掩膜层

6a 下掩膜层

7 第二沟槽

8 阻刻层

8a 下阻刻层

9 第三沟槽

10 第四沟槽

11 金属层

12 第五沟槽

13 支撑基底

14 第六沟槽

15 低量程加速度传感器

1501 低量程加速度传感器质量块

1502 低量程加速度传感器检测梁

1503 低量程加速度传感器悬臂梁

1504 低量程加速度传感器可动间隙

16 高量程加速度传感器

1601 高量程加速度传感器悬臂梁

1602 高量程加速度传感器可动间隙

S1～S8 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本实施例提供一种双量程加速度传感器结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：

S1：提供一衬底，所述衬底包括相对设置的正面与背面，其中，所述衬底划分为低量程区域和高量程区域；

S2：于所述衬底的背面形成第一沟槽，所述第一沟槽位于所述低量程区域，于所述衬底的正面形成多个压敏电阻，其中，至少一部分所述压敏电阻位于所述低量程区域，至少一部分所述压敏电阻位于所述高量程区域；

S3：于所述衬底的正面形成介质层，于所述介质层的预设位置形成开口，所述开口显露所述压敏电阻；

S4：于所述衬底的正面形成第二沟槽，且于所述第二沟槽的侧壁形成阻刻层，其中，所述第二沟槽位于所述高量程区域；

S5：基于所述第二沟槽于所述衬底中形成预设深度的第三沟槽，基于所述第三沟槽于所述衬底中形成横向扩展的第四沟槽；

S6：于所述介质层上形成金属层，所述金属层还填充至所述开口中与所述压敏电阻电连接；

S7：于所述第一沟槽中形成预设深度的第五沟槽；

S8：于所述衬底的正面形成第六沟槽，所述第六沟槽与所述第五沟槽在垂直方向上相对应，且所述第六沟槽和所述第五沟槽连通。

首先，请参阅图2，执行步骤S1：提供一衬底1，所述衬底1包括相对设置的正面与背面，其中，所述衬底1划分为低量程区域101和高量程区域102。

作为示例，所述衬底1包括硅衬底、锗衬底、锗化硅衬底或其他任意合适的半导体衬底。具体地，本实施例中，所述衬底1采用(111)单晶硅片。

作为示例，所述低量程区域101用于后续加工低量程加速度传感器，所述高量程区域102用于后续加工高量程加速度传感器。

接着，请参阅图3，执行步骤S2：于所述衬底1的背面形成第一沟槽2，所述第一沟槽2位于所述低量程区域102，于所述衬底1的正面形成多个压敏电阻3，其中，至少一部分所述压敏电阻3位于所述低量程区域101，至少一部分所述压敏电阻3位于所述高量程区域102。

作为示例，形成所述第一沟槽2之前，还包括于所述衬底1的背面形成下热氧化层103，于所述衬底1的正面形成上热氧化层104的步骤；并且，图形化所述下氧化层103，基于图形化的所述下氧化层103刻蚀所述衬底1形成所述第一沟槽2；图形化所述上氧化层104，基于图形化的所述上氧化层104进行离子注入扩散，以形成所述压敏电阻3。

作为示例，采用硅深度反应离子刻蚀(DRIE)法刻蚀所述衬底1以形成所述第一沟槽2，所述第一沟槽2的深度不超过5微米，作为低量程加速度传感器在Z轴方向上的可动间隙。

作为示例，形成所述压敏电阻3的过程中，注入的离子包括硼离子，硼离子注入后进行高温处理，高温处理一方面利于硼离子扩散，另一方面能够修复离子注入对晶格的损伤。

作为示例，形成所述第一沟槽2和所述压敏电阻3后，还包括去除所述下氧化层103和所述上氧化层104的步骤。

接着，请参阅图4，执行步骤S3：于所述衬底1的正面上形成介质层4，于所述介质层4的预设位置形成开口5，所述开口5显露所述压敏电阻3。

作为示例，所述介质层4包括低应力氮化硅层，采用低压化学气相沉积(LPCVD)法或其他合适的方法形成低应力氮化硅层；并且，还包括于所述衬底1的背面形成下介质层4a的步骤，以平衡所述衬底1的正面与背面应力。

作为示例，采用刻蚀法于所述介质层4中形成所述开口5，所述开口5用于后续压敏电阻3的电极引出。

作为示例，请参阅图5，形成所述开口5后，还包括于所述介质层4上方形成掩膜层6的步骤，所述掩膜层6作为后续正面加工的掩膜版，所述掩膜层6包括层叠的正硅酸乙酯(TEOS)钝化层、低应力氮化硅层、TEOS钝化层，其中，TEOS钝化层为压应力膜层，氮化硅层为拉应力膜层，通过层叠的TEOS钝化层、低应力氮化硅层、TEOS钝化层以降低所述掩膜层6的应力；并且，还包括于所述衬底1的背面形成下掩膜层6a的步骤，以平衡所述衬底1的正面与背面应力。

接着，请参阅图6至图7，执行步骤S4：于所述衬底1的正面形成第二沟槽7，且于所述第二沟槽7的侧壁形成阻刻层8，其中，所述第二沟槽7位于所述高量程区域102。

作为示例，如图6所示，图形化所述掩膜层6，基于图形化的所述掩膜层6采用DRIE法刻蚀所述衬底1以形成所述第二沟槽7，其中，刻蚀所述衬底1之前还包括刻蚀所述介质层4。

作为示例，所述第二沟槽7沿<110>和<211>晶向排布，所述第二沟槽7用于高量程加速度传感器的可动间隙(见后续图16)，其中，所述第二沟槽7的深度即为高量程加速度传感器的悬臂梁厚度。

作为示例，如图7所示，于所述第二沟槽7的侧壁形成所述阻刻层8，所述阻刻层8用于对所述第二沟槽7的侧壁进行保护，所述阻刻层8包括低应力氮化硅和TEOS钝化层；具体地，于所述第二沟槽7的侧壁形成所述阻刻层8的步骤包括：

(一)采用LPCVD法于所述第二沟槽7的侧壁和底部依次沉积形成低应力氮化硅层和TEOS钝化层；

(二)去除所述第二沟槽7底部的低应力氮化硅层和TEOS钝化层，保留所述第二沟槽7侧壁的低应力氮化硅层和TEOS钝化层。

接着，请参阅图8至图9，执行步骤S5：基于所述第二沟槽7于所述衬底1中形成预设深度的第三沟槽9，基于所述第三沟槽9于所述衬底1中形成横向扩展的第四沟槽10。

作为示例，如图8所示，采用DRIE法沿所述第二沟槽7的底部继续刻蚀所述衬底1，以形成预设深度的所述第三沟槽9，所述第三沟槽9的深度即为高量程加速度传感器在Z轴方向上的可动间隙深度。

作为示例，如图9所示，基于所述第三沟槽9，采用KOH或TMAH腐蚀溶液横向湿法腐蚀所述衬底1形成所述第四沟槽10，所述第四沟槽10用于高量程加速度传感器在Z轴方向上的可动间隙；其中，所述第二沟槽7和第四沟槽10定义出高量程加速度传感器的悬臂梁结构。

接着，请参阅图10，执行步骤S6：于所述介质层4上形成金属层11，所述金属层11还填充至所述开口5中与所述压敏电阻3电连接。

作为示例，形成所述金属层11之前，还包括去除位于所述掩膜层6的步骤，去除所述掩膜层6后，采用溅射法于所述介质层4的上方形成金属并图形化以形成所述金属层11，所述金属层11用于金属引线互连及焊盘。

接着，请参阅图11，执行步骤S7：于所述第一沟槽2中形成预设深度的第五沟槽12。

作为示例，将位于所述衬底1背面的所述下掩膜层6a图形化，基于图形化的所述下掩膜层6a，采用DRIE法刻蚀所述衬底1形成所述第五沟槽12。

作为示例，所述第五沟槽12为沿<110>和<211>晶向排布的深槽，所述第五沟槽12定义出低量程加速度传感器的质量块、悬臂梁和检测梁结构(见后续图15)，且所述第五沟槽12用于低量程加速度传感器的可动间隙。

作为示例，形成所述第五沟槽12后，采用刻蚀法去除位于所述衬底1的背面一侧的所述下掩膜层6a和所述下介质层4a。

接着，请参阅图12至图13，执行步骤S8：于所述衬底1的正面形成第六沟槽14，所述第六沟槽14与所述第五沟槽12在垂直方向上相对应，且所述第六沟槽14和所述第五沟槽12连通。

作为示例，请参阅图12，形成所述第六沟槽14之前，还包括提供支撑基底13，将所述衬底1的背面键合于所述支撑基底13的步骤，所述支撑基底13用于传感器框架的支撑结构；具体地，本实施例中，所述支撑基底13采用玻璃，通过阳极静电键合的方式将所述衬底1的背面和所述玻璃键合。

作为示例，请参阅图13，采用DRIE法刻蚀所述衬底1以形成所述第六沟槽14。

至此，制得一种双量程加速度传感器结构，请参阅图13和图14，分别显示为所述双量程加速度传感器结构的剖视图和立体图，所述双量程加速度传感器结构包括衬底1、第一沟槽2、多个压敏电阻3、介质层4、第二沟槽7、第三沟槽9、第四沟槽10、金属层11、第五沟槽12及第六沟槽14，其中，所述衬底1包括相对设置的正面与背面，所述衬底1划分为低量程区域101和高量程区域102；所述第一沟槽2位于所述衬底1的背面，且所述第一沟槽2位于所述低量程区域101；所述压敏电阻3位于所述衬底1的正面，至少一部分所述压敏电阻3位于所述低量程区域101，至少一部分所述压敏电阻3位于所述高量程区域102；所述介质层4位于所述衬底1的正面，所述介质层4的预设位置设置有开口5，所述开口5显露所述压敏电阻3；所述第二沟槽7位于所述衬底1的正面，且所述第二沟槽7位于所述高量程区域102；所述第三沟槽9位于所述第二沟槽7的下方且与所述第二沟槽7连通；所述第四沟槽10位于所述第三沟槽9的侧边且与所述第三沟槽9连通；所述金属层11位于所述介质层4上方，所述金属层11还填充入所述开口5中与所述压敏电阻3电连接；所述第五沟槽12位于所述第一沟槽2中；所述第六沟槽14位于所述衬底1的正面，所述第六沟槽14与所述第五沟槽15在垂直方向上相对应，且所述第六沟槽14和所述第五沟槽12连通。

作为示例，所述第一沟槽2用于低量程加速度传感器15在Z向的可动间隙，所述第五沟槽12和所述第六沟槽14用于低量程加速度传感器15在X向和Y向的可动间隙；请参阅图15，显示为低量程加速度传感器15的俯视图，包括低量程加速度传感器质量块1501、低量程加速度传感器检测梁1502和低量程加速度传感器悬臂梁1503，其中，所述低量程加速度传感器质量块1501包括质量块主体和凸出于所述质量块主体的质量脚，所述低量程加速度传感器检测梁1502为直拉直压检测梁，所述低量程加速度传感器检测梁1502位于所述质量脚的顶端且与所述质量脚相接，所述低量程加速度传感器悬臂梁1503与所述低量程加速度传感器质量块1501相接为所述低量程加速度传感器质量块1501提供支撑，所述低量程加速度传感器质量块1501的周围设置有低量程加速度传感器可动间隙1504，其工作原理为：低量程加速度传感器质量块1501在加速力的作用下于低量程加速度传感器可动间隙1504内摆动，使得低量程加速度传感器检测梁1502发生机械应变，进而使得压敏电阻3的电阻率发生变化，通过电阻率的变化确定加速度。

作为示例，本实施例中一个所述低量程加速度传感器质量块1501设置两个所述质量脚，两个所述质量脚对应两个所述低量程加速度传感器检测梁1502，在其它示例中，一个所述低量程加速度传感器质量块1501可以设置低于两个或超过两个的所述低量程加速度传感器检测梁1502，不以本实施例为限制。

作为示例，第四沟槽10用于高量程加速度传感器16在Z向的可动间隙，第二沟槽7用于高量程加速度传感器16在X向和Y向的可动间隙，请参阅图16，显示为高量程加速度传感器16的俯视图，包括高量程加速度传感器悬臂梁1601，高量程加速度传感器悬臂梁1601的周围设置有高量程加速度传感器可动间隙1602，其工作原理为：高量程加速度传感器悬臂梁1601在加速力的作用下于高量程加速度传感器可动间隙1602内摆动，使得高量程加速度传感器悬臂梁1601与所述压敏电阻3接触的区域发生应变，进而使得压敏电阻3的电阻率发生变化，通过电阻率的变化确定加速度。

作为示例，所述低量程加速度传感器15测量的加速度范围在10E1～10E3量级(m/s²)，所述高量程加速度传感器16测量的加速度范围在10E3～10E5量级(m/s²)，通过将双量程加速度传感器在单芯片上一体化集成，具有高灵敏、高频响、高抗过载、低成本、微型化的优点。

综上所述，本发明的双量程加速度传感器结构及制作方法中，通过将低量程加速度传感器和高量程加速度传感器在单芯片上一体化集成，具有高灵敏、高频响、高抗过载、低成本、微型化的优点。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种双量程加速度传感器结构的制作方法，其特征在于，包括以下步骤：

提供一衬底，所述衬底包括相对设置的正面与背面，其中，所述衬底划分为低量程区域和高量程区域；

于所述衬底的背面形成第一沟槽，所述第一沟槽位于所述低量程区域，于所述衬底的正面形成多个压敏电阻，其中，至少一部分所述压敏电阻位于所述低量程区域，至少一部分所述压敏电阻位于所述高量程区域；

于所述衬底的正面形成介质层，于所述介质层的预设位置形成开口，所述开口显露所述压敏电阻；

于所述衬底的正面形成第二沟槽，且于所述第二沟槽的侧壁形成阻刻层，其中，所述第二沟槽位于所述高量程区域；

基于所述第二沟槽于所述衬底中形成预设深度的第三沟槽，基于所述第三沟槽于所述衬底中形成横向扩展的第四沟槽；

于所述介质层上形成金属层，所述金属层还填充至所述开口中与所述压敏电阻电连接；

于所述第一沟槽中形成预设深度的第五沟槽；

于所述衬底的正面形成第六沟槽，所述第六沟槽与所述第五沟槽在垂直方向上相对应，且所述第六沟槽和所述第五沟槽连通。

2.根据权利要求1所述的双量程加速度传感器结构的制作方法，其特征在于：所述衬底包括(111)单晶硅片，所述第二沟槽沿<110>和<211>晶向排布，所述第五沟槽沿<110>和<211>晶向排布。

3.根据权利要求1所述的双量程加速度传感器结构的制作方法，其特征在于：形成所述第六沟槽之前，还包括提供支撑基底，将所述衬底的背面键合于所述支撑基底的步骤。

4.根据权利要求1所述的双量程加速度传感器结构的制作方法，其特征在于，于所述第二沟槽的侧壁形成所述阻刻层的步骤包括：

采用气相沉积法于所述第二沟槽的侧壁和底部形成所述阻刻层；

采用刻蚀法去除所述第二沟槽底部的所述阻刻层，保留所述第二沟槽侧壁的所述阻刻层。

5.根据权利要求1所述的双量程加速度传感器结构的制作方法，其特征在于：所述第一沟槽用于低量程加速传感器的可动间隙，所述第一沟槽的深度不超过5微米；所述第四沟槽用于高量程加速传感器的可动间隙，所述第四沟槽的深度不低于5微米。

6.根据权利要求1所述的双量程加速度传感器结构的制作方法，其特征在于：所述阻刻层包括层叠的氮化硅层和正硅酸乙酯钝化层。

7.根据权利要求1所述的双量程加速度传感器结构的制作方法，其特征在于：形成所述第二沟槽之前，还包括于所述衬底的正面形成掩膜层的步骤，所述掩膜层包括层叠的正硅酸乙酯钝化层、氮化硅层和正硅酸乙酯钝化层。

8.一种双量程加速度传感器结构，其特征在于，包括：

衬底，所述衬底包括相对设置的正面与背面，其中，所述衬底划分为低量程区域和高量程区域；

第一沟槽，位于所述衬底的背面，且所述第一沟槽位于所述低量程区域；

多个压敏电阻，位于所述衬底的正面，其中，至少一部分所述压敏电阻位于所述低量程区域，至少一部分所述压敏电阻位于所述高量程区域；

介质层，位于所述衬底的正面，所述介质层的预设位置设置有开口，所述开口显露所述压敏电阻；

第二沟槽，位于所述衬底的正面，且所述第二沟槽位于所述高量程区域；

第三沟槽，位于所述第二沟槽的下方且与所述第二沟槽连通；

第四沟槽，位于所述第三沟槽的侧边且与所述第三沟槽连通；

金属层，位于所述介质层上方，所述金属层还填充入所述开口中与所述压敏电阻电连接；

第五沟槽，位于所述第一沟槽中；

第六沟槽，位于所述衬底的正面，所述第六沟槽与所述第五沟槽在垂直方向上相对应，且所述第六沟槽和所述第五沟槽连通。

9.根据权利要求8所述的双量程加速度传感器结构，其特征在于：所述衬底包括(111)单晶硅片，所述第二沟槽沿<110>和<211>晶向排布，所述第五沟槽沿<110>和<211>晶向排布。

10.根据权利要求8所述的双量程加速度传感器结构，其特征在于：还包括支撑基底，所述支撑基底位于所述衬底的背面且与所述衬底键合。