CN119008659A - 半导体器件 - Google Patents

Abstract

本申请提供了一种半导体器件，该半导体器件包括：衬底，衬底包括第一区域和围绕第一区域的第二区域；第一浅沟槽隔离结构，位于衬底的第一区域中，第一浅沟槽隔离结构界定出多个第一有源区；第二浅沟槽隔离结构，位于衬底的第二区域中，第二浅沟槽隔离结构围绕第一浅沟槽隔离结构和第一有源区，且第二浅沟槽隔离结构与第一浅沟槽隔离结构间隔设置；多条位线，位于衬底上，位线沿第一方向横跨第一浅沟槽隔离结构和第二浅沟槽隔离结构且沿垂直于第一方向的第二方向间隔排布；至少一虚设位线接触结构，虚设位线接触结构位于第二浅沟槽隔离结构中，且与位线接触。本申请至少解决了位线在周边区倒塌、扭曲，造成器件缺陷及良率损失的问题。

Description

半导体器件

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种半导体器件。

背景技术

随着半导体装置微小化以及集成电路的复杂化，组件的尺寸不断地减小，结构亦不断地变化，因此，维持小尺寸半导体组件的效能为目前业界的主要目标。在半导体制作工艺中，多半是在衬底上定义出多个第一有源区域作为基础，再于所述第一有源区域上形成所需组件。一般来说，第一有源区域为利用光刻及蚀刻等制作工艺在衬底上所形成的多个图案，但在尺寸微缩的要求下，第一有源区域的宽度逐渐缩减，而各个第一有源区域之间的间距也渐缩小，使得其制作工艺也面临许多限制与挑战，以至于无法满足产品需求。

发明内容

本申请的主要目的在于提供一种半导体器件，以至少解决现有技术中位线在周边区倒塌、扭曲，造成器件缺陷及良率损失的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件，包括：衬底，所述衬底包括第一区域和围绕所述第一区域的第二区域；第一浅沟槽隔离结构，位于所述衬底的所述第一区域中，所述第一浅沟槽隔离结构界定出多个第一有源区；第二浅沟槽隔离结构，位于所述衬底的所述第二区域中，所述第二浅沟槽隔离结构围绕所述第一浅沟槽隔离结构和所述第一有源区，且所述第二浅沟槽隔离结构与所述第一浅沟槽隔离结构间隔设置；多条位线，位于所述衬底上，所述位线沿第一方向横跨所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构且沿垂直于所述第一方向的第二方向间隔排布；至少一虚设位线接触结构，所述虚设位线接触结构位于所述第二浅沟槽隔离结构中，且与所述位线接触。

可选地，所述虚设位线接触结构仅接触所述第二浅沟槽隔离结构。

可选地，至少一所述虚设位线接触结构位于所述位线在所述第一方向上的端部。

可选地，至少一所述虚设位线接触结构沿所述第二方向延伸，所述虚设位线接触结构至少与两个所述位线接触。

可选地，至少一所述虚设位线接触结构在所述第一方向上延伸超过所述位线的端部。

可选地，所述半导体器件还包括：字线，位于所述衬底的第一区域中，所述字线包括依序堆叠的金属层、多晶硅层和盖层。

可选地，至少一所述虚设位线接触结构的一侧接触第二浅沟槽隔离结构，另一侧接触所述字线的所述盖层。

可选地，所述半导体器件还包括：多个位线接触结构，所述位线接触结构位于所述第一区域中，且与所述位线接触。

可选地，所述虚设位线接触结构在所述第二区域的分布密度与所述位线接触结构在所述第一区域的分布密度相同。

可选地，所述虚设位线接触结构的尺寸小于所述位线接触结构的尺寸。

应用本申请的技术方案，通过在第二浅沟槽隔离结构中设置至少一虚设位线接触结构，虚设位线结构位于位线下方且与位线接触，虚设位线接触结构可以支撑位于第二区域的位线部分，对位于第二区域的位线部分起到稳定作用，从而避免位线在周边区倒塌、扭曲，造成器件缺陷及良率损失的问题，避免了位线由于倒塌、扭曲等发生短路的问题，使得位线中的电信号可以有效传导至第一有源区中，保证了半导体器件的正常运行。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的第一实施例中提供的半导体器件的俯视透视图；

图2示出了根据本申请的实施例中形成第一有源区和浅沟槽隔离结构后的半导体器件的俯视示意图；

图3示出了图1中沿切线AA'的剖面示意图；

图4示出了根据本申请的第二实施例中提供的半导体器件的俯视透视图；

图5示出了图4中沿切线AA'的部分剖面示意图。

其中，所述附图包括以下附图标记：

10、衬底；11、第一有源区；12、位线；13、字线；14、虚设位线接触结构；15、位线接触结构；16、第二浅沟槽隔离结构；17、第一导电部；18、第二导电部；19、盖层；20、金属层；21、掩埋绝缘层；22、第一绝缘膜图案；23、第二绝缘膜图案；35、第三导电部；36、盖层；37、绝缘层；41、第一浅沟槽隔离结构；42、多晶硅层；111、第二有源区；1111、第三有源区。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

参照图1至图5，本申请的实施例提供了一种半导体器件，所述半导体器件包括：

衬底10，所述衬底10包括第一区域和围绕所述第一区域的第二区域；

具体地，所述第一区域也叫做器件区，所述第二区域也叫做周边区。

第一浅沟槽隔离结构41，位于所述衬底10的所述第一区域中，所述第一浅沟槽隔离结构41界定出多个第一有源区11；

第二浅沟槽隔离结构16，位于所述衬底10的所述第二区域中，所述第二浅沟槽隔离结构16围绕所述第一浅沟槽隔离结构和所述第一有源区11，且所述第二浅沟槽隔离结构16与所述第一浅沟槽隔离结构间隔设置；

多条位线12，位于所述衬底10上，所述位线12沿第一方向横跨所述第一浅沟槽隔离结构41和所述第二浅沟槽隔离结构16且沿垂直于所述第一方向的第二方向间隔排布；

至少一虚设位线接触结构14，所述虚设位线接触结构14位于所述第二浅沟槽隔离结构16中，且与所述位线12接触。

所述实施例中，通过在第二浅沟槽隔离结构中设置至少一虚设位线接触结构，虚设位线结构位于位线下方且与位线接触，虚设位线接触结构可以支撑位于第二区域的位线部分，对位于第二区域的位线部分起到稳定作用，从而避免位线在周边区倒塌、扭曲，造成器件缺陷及良率损失的问题，避免了位线由于倒塌、扭曲等发生短路的问题，使得位线中的电信号可以有效传导至第一有源区中，保证了半导体器件的正常运行。

具体地，衬底10可以包括半导体材料。例如，衬底10可以是硅衬底、锗衬底、硅锗衬底和/或绝缘体上硅(SOI)衬底，或者可以包括硅衬底、锗衬底、硅锗衬底和/或绝缘体上硅(SOI)衬底。衬底10可以包括杂质；例如，衬底10可以用硼轻掺杂，并可以具有P型导电性；然而，本申请构思不限于此。

第一有源区11可以具有在BB'方向上伸长的条形，并且第一有源区11可以以规则的间隔设置以彼此隔离。例如，第一有源区11可以在BB'方向上彼此平行地设置。BB'方向可以对应于一方向，该方向相对于第一方向和第二方向成一角度。例如，BB'方向可以对应于与第二方向成约70度的角度；然而，本申请构思不限于此。第一浅沟槽隔离结构41和第二浅沟槽隔离结构16可以包括绝缘材料。例如，第一浅沟槽隔离结构41和第二浅沟槽隔离结构16可以包括硅氧化物(SiO₂)或硅氮化物(SiN)。可以使用光刻工艺来图案化和蚀刻衬底10以蚀刻出用于形成第一浅沟槽隔离结构41的空间来界定第一有源区11，并且可以使用诸如旋涂电介质沉积(SOD沉积)和/或高密度等离子体沉积(HDP沉积)的工艺用硅氧化物层填充用于形成第一浅沟槽隔离结构41的空间，从而得到第一浅沟槽隔离结构41。第二浅沟槽隔离结构16的制作工艺同理，此处不再赘述。

此外，如图2所示，所述半导体器件还包括第二有源区111和第三有源区1111，第二有源区111设置于第一有源区11外侧，而第三有源区1111则再设置于第二有源区111外侧，如此，第二有源区111可位在第三有源区1111以及第一有源区11之间，而第二浅沟槽隔离结构16则围绕由所述第一有源区11和所述第二有源区111构成的有源结构，并且，一部分的第二浅沟槽隔离结构16可设置于第二有源区111与第三有源区1111之间。在本实施例中，第二有源区111例如是整体性地环绕于第一有源区11之外，而第三有源区1111则同样系整体性地环绕于第二有源区111外，以同时环绕第二有源区111以及第一有源区11，但不以此为限。同时设置于第二有源区111以及第一有源区11外侧的第三有源区1111可保护内侧的结构，维持其完整性，避免发生结构变形。

一些可选方案中，如图3所示，所述虚设位线接触结构14仅接触所述第二浅沟槽隔离结构16。也就是说，所述虚设位线接触结构14仅位于所述第二浅沟槽隔离结构16中。

另一种可选方案中，如图4所示，至少一所述虚设位线接触结构14位于所述位线12在所述第一方向上的端部。由于位线的端部更容易出现倒塌、扭曲等问题，本实施例通过将所述虚设位线接触结构设置在所述位线在第二区域的端部下方，且与所述位线的端部接触，对位线端部进行支撑，进一步地保证了稳定位线的效果较好。

具体地，至少一所述虚设位线接触结构14可以仅设置在所述位线12在所述第一方向上的端部；至少一所述虚设位线接触结构14可以设置在所述位线12的除端部外的位于所述第二区域中的其他位置；所述虚设位线接触结构14也可以如图4所示的设置在所述位线12在所述第一方向上的端部以及所述位线12的除端部外的位于所述第二区域中的其他位置。

需要说明的是，图4仅示例性地示出了位于所述位线12在所述第一方向上的端部处的所述虚设位线接触结构14为一个，即一个所述虚设位线接触结构14与多个所述位线12在所述第一方向上的端部接触的情况。除了上图示出的结构外，位于所述位线12在所述第一方向上的端部处的所述虚设位线接触结构14还可以有多个，每个所述虚设位线接触结构14接触一个所述位线12在所述第一方向上的端部，或者接触多于一个的所述位线12在所述第一方向上的端部。

一些可选方案中，如图4所示，至少一所述虚设位线接触结构14沿所述第二方向延伸，所述虚设位线接触结构14至少与两个所述位线12接触。本实施例中，一个所述虚设位线接触结构至少支撑两个所述位线，半导体器件中所述虚设位线接触结构的总体数量较少，半导体器件的制作工艺较为简单可控。

如图4所示，位于所述位线12在第一方向上的端部处的所述虚设位线接触结构14，在所述第一方向上靠近所述位线12的边缘可以为不平滑表面。

本申请的图5仅示例性地示出了沿所述第二方向延伸的所述虚设位线接触结构14位于所述位线12在所述第一方向上的端部处的情况，除了图中所示的情况下，沿所述第二方向延伸的所述虚设位线接触结构14还可以位于所述位线12的除端部外的位于所述第二区域中的其他位置，并与所述位线12接触。

为了进一步地稳定位线，另一些可选方案中，如图4所示，至少一所述虚设位线接触结构14在所述第一方向上延伸超过所述位线12的端部。通过设置所述虚设位线接触结构在所述第一方向上超出所述位线，可以更好地支撑起位线在所述第一方向上的端部，进一步地避免位线在所述第一方向上的端部出现倒塌、扭曲等问题。

此外，对于未设置在所述位线12的端部的所述虚设位线接触结构14来说，所述位线12与所述虚设位线接触结构14的对应关系可以为一一对应，也可以为如图1所示的一个所述位线12对应多个所述虚设位线接触结构14；还可以为多个所述位线12对应一个所述虚设位线接触结构14；还可以仅在部分的所述位线12下方设置至少一个所述虚设位线接触结构14。

在所述虚设位线接触结构14有多个的情况下，各所述虚设位线接触结构14的尺寸可以相同，也可以不同。所述虚设位线接触结构14的尺寸可以根据其所在的位置进行调整，如位于所述位线12的端部处的所述虚设位线接触结构14的尺寸可以大于位于其他位置的所述虚设位线接触结构14的尺寸。

具体地，如图3所示，所述半导体器件还包括：字线13，位于所述衬底10的第一区域中，所述字线13包括依序堆叠的金属层20、多晶硅层42和盖层19。金属层20的材料可包括TiN和W，多晶硅层42的材料可包括多晶硅，盖层19的材料可包括氮化硅(SiN)，但均不限于此。

如图3和图5所示，所述位线12包括沿远离所述衬底10的方向依序叠置的第一导电部17、第二导电部18、第三导电部35和盖层36。所述虚设位线接触结构14与所述第一导电部17接触。

所述第一导电部17可以包括掺杂的多晶硅，所述第二导电部18可包括TiN，所述第三导电部35可以包括钨(W)、铝(Al)、铜(Cu)、镍(Ni)和钴(Co)中的至少一种，所述盖层可包括氮化硅。

在实际应用过程中，多个所述字线13沿所述第二方向延伸，沿所述第一方向间隔排布且相互平行。所述半导体器件还包括掩埋绝缘层21和盖层19，盖层19位于所述多晶硅层42远离所述金属层20的表面上，掩埋绝缘层21沿着金属层20、多晶硅层42和盖层19的侧壁延伸。

一些示例性实施例中，至少一所述虚设位线接触结构14的一侧接触第二浅沟槽隔离结构16，另一侧接触所述字线13的所述盖层19。也即，所述第二浅沟槽隔离结构16位于所述第一区域和所述第二区域的交界处，且与所述字线13的所述盖层19接触；所述虚设位线接触结构14位于所述第二浅沟槽隔离结构16与所述字线13的交界处中，并且与所述第二浅沟槽隔离结构16和所述盖层19分别接触。

此外，所述半导体器件还包括：多个位线接触结构15，所述位线接触结构15位于所述第一区域中，且与所述位线12接触。

具体地，多个所述位线接触结构15间隔设置。

所述半导体器件还包括：第一绝缘膜图案22，位于所述衬底10和所述位线12之间，且分别与所述衬底10以及所述位线12接触；第二绝缘膜图案23，位于所述第一绝缘膜图案22和所述位线12之间，且分别与所述第一绝缘膜图案22以及所述位线12接触，所述虚设位线接触结构14分别贯穿所述第二绝缘膜图案23和第一绝缘膜图案22至所述第二浅沟槽隔离结构16中，以实现与所述位线12的第一导电部17接触；第三导电部35，位于所述第二导电部18远离所述衬底10的表面上；盖层36，位于所述第三导电部35远离所述第二导电部18的表面上。绝缘层37，位于所述第二绝缘膜图案23的表面上，且位于所述第二绝缘膜图案23的表面上的所述绝缘层37与位于所述第三导电部35表面上的所述盖层36的上表面齐平。

所述第一绝缘膜图案22和所述第二绝缘膜图案23可以包括硅氧化物(SiO₂)、硅氮化物(Si₃N₄)、硅氮氧化物或其组合，并可以形成为单层或多层。所述第一绝缘膜图案22和所述第二绝缘膜图案23可以用化学气相沉积(CVD)工艺诸如等离子体增强化学气相沉积(PECVD)工艺形成；然而，本申请构思不限于此。

根据一些实施例，所述虚设位线接触结构在所述第二区域的分布密度与所述位线接触结构在所述第一区域的分布密度相同。这样可以减少半导体器件的非均匀性，提高半导体器件的稳定性和可靠性。

本申请的一些实施例中，所述虚设位线接触结构的尺寸小于所述位线接触结构的尺寸，所述尺寸包括在衬底中的纵向深度。

在一实施例中，所述半导体器件可以采用以下步骤形成，但不限于此。首先，提供衬底10，衬底10包括第一区域和围绕所述第一区域的第二区域；然后，在衬底10的第一区域中形成至少一第一浅沟槽隔离结构41，以及在衬底10的第二区域中形成至少一第二浅沟槽隔离结构16；接着，在衬底10的第一区域中形成多个沟槽，各沟槽彼此平行；之后，在各沟槽内依序形成覆盖沟槽整体表面的一掩埋绝缘层21、填满沟槽下半部分的一金属层20和多晶硅层42以及填满沟槽上半部分的一盖层19，使盖层19切齐衬底10的表面，形成如图3所示的字线13。在形成字线13之后，进行一蚀刻制作工艺，用以于衬底10的第一区域中形成至少一位线接触开口，以及于衬底10的第二浅沟槽隔离结构16中形成至少一虚拟位线接触开口，所形成的位线接触开口对应且暴露出第一区域的部分，所形成的虚拟位线接触开口对应且暴露出第二浅沟槽隔离结构的部分。然后，在位线接触开口中形成位线接触结构15，以及在虚拟位线接触开口中形成虚设位线接触结构14；之后在衬底10上形成一个或一个以上的位线12，位线12与所述位线接触结构15和虚设位线接触结构分别接触。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

从以上的描述中，可以看出，本申请所述的实施例实现了如下技术效果：

本申请的半导体器件，通过在第二浅沟槽隔离结构中设置至少一虚设位线接触结构，虚设位线结构位于位线下方且与位线接触，虚设位线接触结构可以支撑位于第二区域的位线部分，对位于第二区域的位线部分起到稳定作用，从而避免位线在周边区倒塌、扭曲，造成器件缺陷及良率损失的问题，避免了位线由于倒塌、扭曲等发生短路的问题，使得位线中的电信号可以有效传导至第一有源区中，保证了半导体器件的正常运行。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种半导体器件，其特征在于，包括：

衬底，所述衬底包括第一区域和围绕所述第一区域的第二区域；

第一浅沟槽隔离结构，位于所述衬底的所述第一区域中，所述第一浅沟槽隔离结构界定出多个第一有源区；

第二浅沟槽隔离结构，位于所述衬底的所述第二区域中，所述第二浅沟槽隔离结构围绕所述第一浅沟槽隔离结构和所述第一有源区，且所述第二浅沟槽隔离结构与所述第一浅沟槽隔离结构间隔设置；

多条位线，位于所述衬底上，所述位线沿第一方向横跨所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构且沿垂直于所述第一方向的第二方向间隔排布；

至少一虚设位线接触结构，所述虚设位线接触结构位于所述第二浅沟槽隔离结构中，且与所述位线接触。

2.根据权利要求1所述的半导体器件，其特征在于，所述虚设位线接触结构仅接触所述第二浅沟槽隔离结构。

3.根据权利要求1所述的半导体器件，其特征在于，至少一所述虚设位线接触结构位于所述位线在所述第一方向上的端部。

4.根据权利要求3所述的半导体器件，其特征在于，至少一所述虚设位线接触结构沿所述第二方向延伸，所述虚设位线接触结构至少与两个所述位线接触。

5.根据权利要求1所述的半导体器件，其特征在于，至少一所述虚设位线接触结构在所述第一方向上延伸超过所述位线的端部。

6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：

字线，位于所述衬底的第一区域中，所述字线包括依序堆叠的金属层、多晶硅层和盖层。

7.根据权利要求6所述的半导体器件，其特征在于，至少一所述虚设位线接触结构的一侧接触第二浅沟槽隔离结构，另一侧接触所述字线的所述盖层。

8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：

多个位线接触结构，所述位线接触结构位于所述第一区域中，且与所述位线接触。

9.根据权利要求8所述的半导体器件，其特征在于，所述虚设位线接触结构在所述第二区域的分布密度与所述位线接触结构在所述第一区域的分布密度相同。

10.根据权利要求8所述的半导体器件，其特征在于，所述虚设位线接触结构的尺寸小于所述位线接触结构的尺寸。