[go: up one dir, main page]

CN118974897A - 半导体装置的制造方法以及等离子体处理方法 - Google Patents

半导体装置的制造方法以及等离子体处理方法 Download PDF

Info

Publication number
CN118974897A
CN118974897A CN202380013066.1A CN202380013066A CN118974897A CN 118974897 A CN118974897 A CN 118974897A CN 202380013066 A CN202380013066 A CN 202380013066A CN 118974897 A CN118974897 A CN 118974897A
Authority
CN
China
Prior art keywords
insulating film
gate
film
etching
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380013066.1A
Other languages
English (en)
Inventor
三浦真
佐藤清彦
川村刚平
酒井哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN118974897A publication Critical patent/CN118974897A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开在于提供如下技术：能够在将栅极层叠膜相对于栅极侧壁间隔件以及源极/漏极区域的层间绝缘膜选择性地进行蚀刻的金属栅极切割工艺中，在对由功函数金属以及栅极埋入金属构成的金属层进行垂直蚀刻后，利用第一绝缘膜保护该侧壁，将在切割区域的下部露出的金属层的残渣除去，进而利用第二绝缘膜保护切割区域的侧壁，将在切割区域的底部露出的栅极绝缘膜除去。本公开进而提供能够在同一装置连续地执行这一系列的工序的技术。

Description

半导体装置的制造方法以及等离子体处理方法
技术领域
本公开涉及半导体元件的制造方法以及等离子体处理方法。
背景技术
为了集成电路芯片的功能以及性能的持续的提高，持续谋求晶体管的高集成化。晶体管的高集成化此前主要通过晶体管元件的微细化来完成。为了在维持或提高晶体管性能的同时实现元件的微细化，对晶体管构造以及构成晶体管的材料完成了数量较多的改善。作为该改善，例如可以举出对金属氧化膜半导体场效晶体管(MOSFET：Metal OxideSemiconductor Field Effect Transistor)中的源极区域以及漏极区域的应变的导入、高介电体栅极绝缘膜以及金属元素金属的导入、从平面(Planar)型向具有三维构造的鳍(Fin)型的元件构造的变化等。进而，若进一步微细化，则预想沟道成为丝(细线)状或片状的层叠体，成为沟道周围被栅极覆盖的栅极环绕型FET(GAA：Gate All Around)。
这些改善以抑制晶体管尺寸变小从而产生的短沟道效应、即在晶体管断开的状态下漏电流也在距离缩短的源极-漏极间流动的现象的目的导入。即，成为能够在防止由短沟道效应引起的晶体管特性的劣化的同时实现晶体管的微细化的技术改善。然而，当持续微细化时，最终短沟道效应的显现化不可避免，其以上的微细化变得困难。
为了消除上述课题，开始应用不是仅依赖于晶体管的微细化的晶体管高集成化方法。最有效的方法成为晶体管间的距离缩小。在以往的集成化中，相邻的晶体管间的距离以与晶体管尺寸的缩小大致相同的比例缩小，但通过将晶体管间隔与晶体管尺寸的缩小率相比进一步缩短，从而能够实现进一步的高集成化。即，即使晶体管的微细化速度钝化，通过将晶体管彼此的间隔相比于晶体管尺寸微细化率进一步缩小，从而能够保持晶体管的高集成化速度。但是，上述晶体管间隔的缩小伴随着需要对考虑晶体管特性、成品率等而决定的布局规则进行变更，因此谋求与此相应的工艺的变更。上述晶体管间隔的缩小以及与其相伴的工艺的变更被称为DTCO(Design and Technology Co-Optimization)，今后随着晶体管的高集成化而成为进一步重要的技术概念。
非专利文献1示出作为DTCO技术之一的金属栅极切割技术。本技术成为在栅极区域埋入高电容率(high-k)栅极绝缘膜与功函数控制金属(功函数金属)以及栅极埋入金属后通过垂直蚀刻而切割栅极的技术。以往，栅极切割工艺应用在切割由多晶硅(poly-Si)构成的虚设栅极并利用绝缘膜填充切割区域后将poly-Si虚设栅极除去而将栅极层叠膜(栅极绝缘膜/功函数金属/栅极埋入金属)埋入栅极内的方法。在上述以往方法中，需要在FinFET的Fin沟道或GAA FET的片状沟道与形成于切割区域的绝缘膜塞(plug)之间填充栅极层叠膜，因此需要将沟道与塞间的间隔至少设为栅极层叠膜的合计膜厚的2倍以上。上述金属栅极切割技术在栅极层叠膜形成后进行栅极切割工艺，因此能够将上述沟道-塞间隔相比于以往的栅极切割工艺缩小。即，能够不缩小晶体管尺寸地将隔着绝缘膜塞的晶体管间的距离缩小。
专利文献1公开了上述金属栅极切割工艺的具体例。在具有Fin沟道的Fin FET工艺中，在形成Fin沟道、元件分离绝缘膜、虚设栅极、栅极侧壁间隔件、源极以及漏极、源极/漏极区域的层间绝缘膜后，将虚设栅极除去而置换为栅极层叠膜，之后，使用栅极切割掩膜通过干蚀刻而切割栅极层叠膜。此时，将构成栅极层叠膜的栅极埋入金属、功函数金属、栅极绝缘膜相对于构成栅极的周边的绝缘膜即栅极侧壁间隔件以及源极/漏极区域的层间绝缘膜选择性地蚀刻。通过使用选择蚀刻条件，从而即使栅极切割掩膜沿栅极的垂直方向使栅极伸出也能够仅蚀刻栅极。即，无需使与栅极垂直的方向的栅极切割掩膜宽度与栅极长即栅极配线宽度匹配，而能够进行具有余量的掩膜设计。
专利文献2公开了在上述金属栅极切割工艺中相对于周边绝缘膜在非选择条件下进行用于栅极切割的蚀刻的具体例。在对栅极层叠膜进行垂直蚀刻时，对在未被栅极切割掩膜覆盖的区域露出的栅极侧壁间隔件以及源极/漏极区域的层间绝缘膜与栅极层叠膜同时进行蚀刻。对栅极侧壁也同时进行蚀刻，从而能够抑制容易在栅极侧壁残存的栅极层叠膜的残渣的产生。
现有技术文献
专利文献
专利文献1：欧洲专利申请公开第3836226号说明书
专利文献2：美国专利申请公开第2020/0135472号说明书
非专利文献
非专利文献1：A.Greene，et al.，“Gate-Cut-Last in RMG to Enable GateExtension Scaling and Parasitic Capacitance Reduction”，Proceedings of VLSISymposium 2019，2019年，pp.T144～T145
发明内容
发明要解决的课题
在应用专利文献1所公开的金属栅极切割工艺的情况下，栅极层叠膜的垂直蚀刻相对于栅极侧壁间隔件以及源极/漏极区域的层间绝缘膜选择性地进行，因此需要进行将由栅极切割宽度以及栅极长(栅极配线宽度)包围的区域开口的孔状的加工。成为纵横比大的蚀刻，在孔的底部容易残留栅极层叠膜。尤其是，在间隔件的侧壁沉积的膜在孔底部进一步难以除去。在沿着间隔件侧壁而功函数金属或栅极埋入金属等金属膜作为蚀刻残渣残留的情况下，存在切割出的栅极彼此在切割区域底部电连接导致电短路的担心。
在专利文献2所公开的金属栅极切割工艺中，与栅极层叠膜一起，与栅极相邻的栅极侧壁间隔件以及源极/漏极区域的层间绝缘膜也同时蚀刻，因此在栅极切割时被蚀刻的区域具有朝向栅极垂直方向呈线状扩展的形状。与专利文献1所示的孔状加工相比纵横比下降，栅极层叠膜的蚀刻的蚀刻除去变得更容易。尤其是，栅极侧壁间隔件同时被蚀刻，因此在间隔件侧壁的栅极层叠膜残留被消除，因此能够完全地除去栅极层叠膜。因此，能够防止切割出的栅极间的电短路。但是，源极/漏极区域的层间绝缘膜也同时蚀刻，因此当沟道与切割区域间的距离缩短时，构成源极/漏极的外延成膜层也被蚀刻一部分，源极/漏极的表面积以及体积减少。因此，在源极/漏极接合金属接触层的情况下，产生接合面积减少而接触电阻减少这样的担心。另外，上述外延成长层大多具有对源极/漏极施加应变而使在沟道传播的载流子迁移率提高的作用，因此也产生上述外延成长层被蚀刻除去一部分从而上述应变量降低、导致晶体管特性劣化这样的担心。并且，在工艺中上述外延成长层露出，对露出表面也施加由蚀刻引起损伤，从而在之后的工艺中也有可能在外延层产生缺陷。因此，为了消除这些担心，需要将沟道与栅极切割区域间的距离某种程度扩宽。即，在专利文献2所公开的金属栅极切割工艺中，存在晶体管的高集成化所带来的沟道-栅极切割区域间的距离缩小可能在晶体管特性、工艺再现性之间产生此消彼长的关系的担心。
本公开在于提供如下技术：能够在将栅极层叠膜相对于栅极侧壁间隔件以及源极/漏极区域的层间绝缘膜选择性地进行蚀刻的金属栅极切割工艺中，在对由功函数金属以及栅极埋入金属构成的金属层进行垂直蚀刻后，利用第一绝缘膜保护该侧壁，将在切割区域的下部露出的金属层的残渣除去，进而利用第二绝缘膜保护切割区域的侧壁，将在切割区域的底部露出的栅极绝缘膜除去。本公开进而提供能够在同一装置连续地执行这一系列的工序的技术。
用于解决课题的方案
若简单地说明本公开中的代表的方案的概要，则如下述的那样。
本公开的一实施方式提供一种技术(半导体元件的制造方法、或者等离子体处理方法)，其在绝缘膜上层叠有金属膜的构造中，具有：
第一工序，对所述金属层沿垂直方向进行蚀刻而形成槽状的切割区域；
第二工序，在通过所述蚀刻而形成的所述切割区域的侧壁沉积保护绝缘膜；
第三工序，对所述保护绝缘膜沿垂直方向进行各向异性蚀刻，使在所述金属层的下部存在的所述栅极绝缘膜的表面露出；
第四工序，通过各向同性蚀刻而将所述金属膜的一部分除去；
第五工序，对于由所述第二工序以及所述第三工序构成的循环工序，根据需要将所述第四工序夹在中间，并使用与所述保护绝缘膜不同的绝缘膜材料多次反复进行，将由所述保护绝缘膜以及与所述保护绝缘膜不同的多个保护绝缘膜构成的保护绝缘膜的层叠膜形成于所述切割区域的侧壁上；以及
第六工序，将在所述切割区域的底部露出的所述栅极绝缘膜蚀刻除去一部分。
发明效果
根据本公开的一实施方式，能够在金属栅极切割工艺中，在保持相对于栅极侧壁间隔件以及源极/漏极区域的层间绝缘膜将栅极层叠膜选择性地蚀刻的条件的同时，防止在所述间隔件侧壁的栅极层叠膜残存。即，能够缩短Fin FET的Fin沟道或GAA FET的片状沟道与栅极切割区域间的距离，并且同时实现切割出的栅极间的绝缘分离。并且，由于能够通过同一装置中的连续工艺来进行用于实施所述金属栅极切割工艺的多个工序的装置特性，因此能够抑制工艺工序数的增大。
其他课题以及新的特征根据本说明书的表述以及附图来明确。
附图说明
图1是示出实施例1的FET的金属栅极切割工艺的制造工序的全景图。
图2是示出实施例1的FET的金属栅极切割工艺的制造工序的俯视图。
图3A是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图3B是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极垂直的方向上的栅极切割区域的剖视图。
图4A是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图4B是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极垂直的方向上的栅极切割区域的剖视图。
图5A是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图5B是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极垂直的方向上的栅极切割区域的剖视图。
图6A是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图6B是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极垂直的方向上的栅极切割区域的剖视图。
图7A是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图7B是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极垂直的方向上的栅极切割区域的剖视图。
图8A是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图8B是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极垂直的方向上的栅极切割区域的剖视图。
图9A是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图9B是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极垂直的方向上的栅极切割区域的剖视图。
图10A是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图10B是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极垂直的方向上的栅极切割区域的剖视图。
图11A是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图11B是示出实施例1的FET的金属栅极切割工艺的制造工序的与栅极垂直的方向上的栅极切割区域的剖视图。
图12是实施例1的FET的金属栅极切割工艺的制造工序的流程图。
图13A是示出实施例1的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图13B是示出实施例1的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图14A是示出实施例1的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图14B是示出实施例1的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图15A是示出实施例1的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图15B是示出实施例1的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图16是示出等离子体处理装置的结构例的图。
图17A是示出实施例2的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图17B是示出实施例2的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图18A是示出实施例2的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图18B是示出实施例2的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图19A是示出实施例2的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图19B是示出实施例2的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图20是示出实施例2的FET的金属栅极切割工艺的制造工序的流程图。
图21A是示出实施例3的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图21B是示出实施例3的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图22A是示出实施例3的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图22B是示出实施例3的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图23A是示出实施例4的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图23B是示出实施例4的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图24A是示出实施例4的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图24B是示出实施例4的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图25A是示出实施例4的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极平行的方向上的晶体管的栅极区域的剖视图。
图25B是示出实施例4的FET的金属栅极切割工艺的栅极绝缘膜除去工序的与栅极垂直的方向上的晶体管的栅极切割区域的剖视图。
图26是示出实施例4的FET的金属栅极切割工艺的制造工序的流程图。
具体实施方式
以下，基于附图对本公开的实施方式进行说明。需要说明的是，本公开并不限定于以下表述的实施例，能够在其技术思想的范围内进行各种变形。在用于说明实施例的所有图中，有时对具有相同的功能的构件标注相同的附图标记，其反复的说明省略。另外，当然能够对作为本实施例而公开的内容进行改变材料、制造工序的组合等较多的变更。另外，附图并不一定准确地匹配比例尺，为了逻辑明确而强调重要的部分示意性地描绘。另外，附图为了使说明更明确，与实际的方式相比，有时会示意性地表示，但只不过是一例，并不对本公开的解释进行限定。
[实施例1]
在实施例1中，说明作为半导体装置的Fin型FET(Fin type Field EffectTransistor)或GAA型FET(Gate All Around type Field Effect Transistor)的制造工序(半导体装置的制造方法或等离子体处理方法)中的金属栅极切割工艺、以及通过在上述工序内使由不同的材料构成的多个侧壁保护膜层叠从而能够相对于周边膜将包含金属的栅极层叠膜选择性地蚀刻并且将切割区域内的金属残渣除去的工艺的详细情况。首先，使用图1、图2、图3A～图11A、图3B～图11B、图12、图13A～图15A、图13B～图15B来说明上述工序。本实施例中说明的半导体装置的制造方法或等离子体处理方法是在栅极形成区域具有Fin状的沟道或沿与基板垂直的方向层叠的细线状或者片状的沟道，栅极在沟道与沟道之间被切割，且上述切割区域被绝缘膜绝缘分离的Fin型FET或GAA型FET的形成方法。
图1以及图2分别是Fin型FET或GAA型FET的制造工序中的进行上述金属栅极切割工艺的紧前的构造的全景图以及俯视图。图3A～图11A是示出在上述金属栅极切割工艺中除将残存于栅极侧壁间隔件的栅极绝缘膜除去的工序以外的一系列的工序的、与栅极平行的方向上的晶体管的栅极区域(图1以及图2的AA’线)的剖视图。图3B～图11B是示出在上述金属栅极切割工艺中除将残存于栅极侧壁间隔件的栅极绝缘膜除去的工序以外的一系列的工序的、与栅极垂直的方向上的栅极切割区域(图1以及图2的BB’线)的剖视图。图12示出图3A～图11A以及图3B～图11B所示的一系列的制造工序的流程图。图13A～图15A是示出在图12所示的金属栅极切割工艺之后将残存于栅极侧壁间隔件的栅极绝缘膜除去的工序的、与栅极平行的方向上的晶体管的栅极区域(图1以及图2的AA’线)的剖视图。图13B～图15B是示出在图12所示的金属栅极切割工艺之后将残存于栅极侧壁间隔件的栅极绝缘膜除去的工序的、与栅极垂直的方向上的栅极切割区域(图1以及图2的BB’线)的剖视图。
在图1中，单晶半导体基板1具有Fin型沟道构造，Fin型沟道构造具有由周期状或以其为基准的线状的图案构成的沟道。在所述半导体基板1之上形成有构成元件分离区域的元件分离(STI：Shallow Trench Isolation)绝缘膜(称为STI绝缘膜)2。在此，上述STI绝缘膜2的高度以使上述Fin型沟道露出一部分的方式设定。在沿与Fin型沟道垂直的方向取向的栅极区域内，在上述STI绝缘膜2的上部露出的上述Fin型沟道上依次层叠有栅极绝缘膜3、功函数金属4以及栅极埋入金属5。在上述栅极区域的侧壁形成有栅极侧壁间隔件6，在由所述STI绝缘膜2以及所述栅极侧壁间隔件6包围的区域上沉积有蚀刻停止层7、以及源极/漏极区域的层间绝缘膜8。在由所述栅极绝缘膜3、功函数金属4以及栅极埋入金属5构成的栅极层叠膜以及栅极侧壁间隔件6、蚀刻停止层7、源极/漏极区域的层间绝缘膜8上形成有将栅极切割区域图案化的硬掩膜层9。换言之，栅极构造由栅极层叠膜构成，并设为沿与Fin型沟道的取向方向垂直的方向取向的形状。在此，沟道构造能够构成为在半导体基板之上包括鳍状、丝状、或片状的沟道。
在上述半导体基板1中，例如优选使用硅(Si)，电脑也可以是在Si上成膜有硅锗(SiGe)的基板，或者也可以使用在Si基板上使用了硅氧化膜(SiO2)等绝缘膜以及Si层的层叠膜的SOI(Silicon on Insulator)基板。作为形成Fin型沟道的加工工艺，使用在使用了刻蚀技术的图案化后将基板沿垂直方向蚀刻的方法。在图案化中例如使用以氟化氩气体(ArrF)为光源的激光的情况下，若图案周期例如为40nm以上且80nm以下，则能够使用自匹配双重图案形成(SADP：Self-Aligned Double Patterning)。另外，若图案周期例如为20nm以上且40nm以下，则能够使用自匹配4倍图案形成(SAQP：Self-Aligned QuadruplePatterning)。另外，在进行波长13.5nm的极端紫外线(EUV：Extreme Ultraviolet)曝光的情况下，图案周期例如在40nm以上时能够使用单一曝光(Single Patterning)。若图案周期例如为20nm以上且40nm以下，则能够使用SADP。在Fin型FET的情况下，一个晶体管由一条或多条Fin型沟道构成，但图1所示的两条Fin型沟道成为分别属于不同的晶体管的Fin型沟道。在该情况下，图1所示的两条Fin型沟道的间隔设计得比所述图案的最小间隔宽，在形成所述图案构造后将一条或多条Fin利用蚀刻除去从而形成。
所述STI绝缘膜2例如通过利用化学气相成长法(CVD：Chemical VaporDeposition)等将SiO2膜或硅氮氧化膜(SiON)、硅碳氧化膜(SiCO)等绝缘膜成膜，并蚀刻这些绝缘膜2直到Fin型沟道露出一部分，从而形成。
所述栅极侧壁间隔件6形成于虚设栅极(未图示)的侧壁上。上述虚设栅极通过在所述Fin型沟道以及STI绝缘膜2上沉积由SiO2或以其为基准的绝缘膜构成的虚设栅极绝缘膜以及非晶质(非晶体)Si或多晶(poly)Si，并实施沿与Fin型沟道垂直的方向取向的周期状或以其为基准的线状的图案加工从而形成。在上述图案化中，根据图案周期而使用利用了所述ArF光源的单一曝光、SADP方法。栅极图案的尺寸例如优选为，将栅极间距设定为40nm～70nm，将虚设栅极的宽度、即栅极长设定为10nm～30nm的范围。优选为，在所述虚设栅极上使用CVD法等将作为低相对介电常数膜的SiON膜、硅碳氮氧化膜(SiOCN)或SiCO膜等成膜，并进行蚀刻，从而得到栅极侧壁间隔件6。栅极侧壁间隔件6的膜厚例如优选为在5nm～15nm的范围内调整。
所述蚀刻停止层7、源极/漏极区域的层间绝缘膜8通过在所述栅极侧壁间隔件6形成后，形成晶体管的源极/漏极(未图示)，并在由所述栅极侧壁间隔件6以及所述STI绝缘膜2包围的区域上依次层叠，从而形成。蚀刻停止层7通过使用CVD法等将硅氮化膜(SiN)、或硅碳氮化膜(SiCN)、或SiOCN、或SiON膜等成膜从而得到。蚀刻停止层7膜厚例如优选为在2nm～10nm的范围内调整。层间绝缘膜8的成膜以在栅极区域外部将由所述栅极侧壁间隔件6彼此包围的源极/漏极区域填充的方式进行，优选为在材料中使用SiO2膜或SiON膜、或SiOCN膜等，在成膜方法中使用CVD法等。
由栅极绝缘膜3、功函数金属4以及栅极埋入金属5构成的栅极层叠膜在除去虚设栅极以及虚设栅极绝缘膜后，在Fin型沟道上成膜。上述虚设栅极除去通过在源极/漏极区域的层间绝缘膜8成膜后，使用化学机械研磨(CMP：Chemical Mechanical Polishing)使虚设栅极露出，并将虚设栅极以及虚设栅极绝缘膜依次蚀刻除去从而进行。栅极层叠膜例如利用CVD法或ALD(Atomic Layer Deposition：原子层沉积)法而成膜。在栅极绝缘膜3中，例如优选为使用氧化铪(HfO2)、三氧化二铝(Al2O3)等高介电体材料、这些高介电体材料的层叠膜。栅极绝缘膜3的膜厚例如优选为在1nm～3nm的范围内调整。功函数金属4考虑作为目标的晶体管性能或晶体管的传导型而决定。例如，在决定p型FET的阈值电压的功函数金属4中，例如优选为使用氮化钛(TiN)或钽氮化膜(TaN)或具有与它们同等的功函数的金属化合物。在决定n型FET的阈值电压的功函数金属4中，例如优选为使用钛铝(TiAl)或在TiAl含有碳(C)、氧(O)、氮(N)等的金属或由具有与它们同等的功函数的金属化合物构成的金属化合物。功函数金属4也可以由单一膜或多个层叠膜构成，合计膜厚例如在2nm～10nm的范围内调整。栅极埋入金属5以减小栅极内的金属电阻的目的沉积，例如能够使用钨(W)等材料。
在将上述栅极层叠膜成膜后，对功函数金属4或栅极埋入金属5使用作为停止物的CMP将表面平坦化，并沉积硬掩膜9。在硬掩膜9上沉积抗蚀剂(未图示)，经由抗蚀剂进行将栅极切割区域开口的图案化，并将抗蚀剂除去，从而得到图1的构造。在此，上述抗蚀剂优选为由旋涂碳膜/旋涂玻璃膜/有机抗蚀剂构成的三层抗蚀剂。旋涂碳膜主要是由碳构成的有机膜，旋涂玻璃膜是包含Si以及氧的有机膜。通常，在使用三层抗蚀剂的加工中，多数情况下，使用抗蚀剂蚀刻旋涂玻璃膜，在将旋涂玻璃膜作为掩膜蚀刻了旋涂碳膜后，将抗蚀剂以及旋涂玻璃膜除去而将旋涂碳膜用作掩膜，在该情况下，硬掩膜9主要由旋涂碳膜构成。硬掩膜9也可以是SiO2膜、硅氮化膜(Si3N4)等绝缘膜。在该情况下，在硬掩膜9上沉积三层抗蚀剂后，进行图案化，对硬掩膜进行蚀刻加工而将三层抗蚀剂除去，得到图1的构造。栅极切割图案沿与栅极垂直的方向取向，也可以在图案化后，与栅极层叠膜同时，栅极侧壁间隔件6以及蚀刻停止层7、层间绝缘膜8的表面露出。另外，栅极切割宽度例如优选设定为10nm～30nm的范围。
需要说明的是，在图1中示出使用Fin型FET的结构例，但也可以是GAA型FET。在该情况下，沟道具有丝状或片状的半导体层层叠而成的构造。上述层叠沟道构造例如优选为，通过使用Si层与SiGe层交替地反复成膜而成的层叠膜形成Fin形状，在虚设栅极以及虚设栅极绝缘膜除去后将SiGe层相对于Si层选择性地蚀刻除去，从而形成。
在图2中示出从上方观察图1所示的全景图而得到的俯视图。在夹在不同的栅极侧壁间隔件6间的栅极区域内，从栅极侧壁间隔件6侧壁起，依次形成有栅极绝缘膜3、功函数金属4以及栅极埋入金属5，并填充栅极，在栅极侧壁间隔件6的外侧形成有蚀刻停止层7以及源极/漏极区域的层间绝缘膜8。优选为在通过硬掩膜9而开口的区域中，露出上述栅极侧壁间隔件6、栅极绝缘膜3、功函数金属4、栅极埋入金属5、蚀刻停止层7、层间绝缘膜8。
图3A以及图3B分别是图1以及图2所示的构造的、与栅极平行的方向上的晶体管的栅极区域(图1以及图2的AA’线)的剖视图、与栅极垂直的方向上的栅极切割区域(图1以及图2的BB’线)的剖视图。如图3B所示那样，由栅极侧壁间隔件6包围的栅极区域在底面附近具有下摆扩展的形状。这是因为，在形成栅极侧壁间隔件6时成为基底的虚设栅极图案在使用干蚀刻的加工时，容易具有下摆扩展的锥形状。
从图3A以及图3B所示的构造，对栅极埋入金属5以及功函数金属4沿着通过硬掩膜9而开口的栅极切割图案沿垂直方向进行各向异性蚀刻，得到图4A以及图4B所示的构造。栅极埋入金属5以及功函数金属4的各向异性蚀刻例如优选为，使用四氟甲烷(CF4)、三氟甲烷(CHF3)、或三氯化硼(BCl3)、氯(Cl2)、氯化氢(HCl)等卤素系的气体、它们的混合气体、或在它们添加了氧(O2)、氮(N2)、或氩(Ar)、氦(He)、或甲烷(CH4)等气体的混合气体。上述蚀刻在成为相对于硬掩膜9以及栅极侧壁间隔件6、蚀刻停止层7、源极/漏极区域的层间绝缘膜8的选择蚀刻那样的条件下进行。例如在选择蚀刻栅极埋入金属5时，在栅极埋入金属5由以W为中心的材料构成的情况下，优选为使用CHF3与O2的混合气体或以其为基准的气体。在选择蚀刻功函数金属4时，例如在功函数金属4为TiN或TaN等的情况下，优选为使用CF4与O2的混合气体、Cl2与Ar的混合气体、或Cl2与O2、He的混合气体等。例如在功函数金属4由在TiAl或TiAl含有C、O、N等的材料构成的情况下，在蚀刻气体中，例如优选为使用CF4与Cl2的混合气体、CF4与HCl的混合气体、或在这些气体添加了Ar、He、N2等气体的混合气体。上述栅极埋入金属5以及功函数金属4的各向异性蚀刻、即图4A以及图4B所示的本工序相当于图12的工艺流程图的栅极金属垂直蚀刻101。上述栅极金属垂直蚀刻101在将栅极绝缘膜3作为停止物的蚀刻条件下进行。因此，如图4A所示那样，在上述蚀刻后，栅极绝缘膜3的上表面在栅极切割区域底部露出。另外，如图4B所示那样，栅极侧壁间隔件6在底部附近具有下摆扩展的锥形状，因此在上述栅极金属垂直蚀刻101后，在上述锥部，功函数金属4、栅极埋入金属5容易残存。
在图5A以及图5B中，利用基于ALD(Atomic Layer Deposition：原子层沉积)法的成膜技术，沉积第一保护绝缘膜10。保护绝缘膜10沉积于硬掩膜9的上表面及侧壁、栅极绝缘膜3的上表面及侧壁、栅极埋入金属5的侧壁、功函数金属4的侧壁、栅极侧壁间隔件6的上表面、蚀刻停止层7的上表面以及源极/漏极区域的层间绝缘膜8的上表面。保护绝缘膜10的材料考虑与硬掩膜9、栅极绝缘膜3、栅极侧壁间隔件6、蚀刻停止层7、层间绝缘膜8等的蚀刻选择比，期望为包含氮的绝缘膜，例如优选设为Si3N4膜或以其为基准的SiON膜等。保护绝缘膜10的膜厚例如控制为约2nm～3nm程度。ALD法具有对于凹凸较多的复杂的形状也能够将薄膜控制性良好地成膜的优点。在保护绝缘膜10是通过ALD法成膜的Si3N4膜的情况下，对Si的原料例如使用双(叔丁基氨基)硅烷(Bis(tertbutylamino)silane：BTBAS)或双(二乙基氨基)硅烷(Bis(DiEthylAmino)Silane：BDEAS)、或二氯甲硅烷(SiH2Cl2)，对氮的原料使用N2气体或N2气体与氢H2气体的混合气体、或者氨(NH3)气体等包含氮的气体。需要说明的是，保护绝缘膜10也可以使用SiO2等不包含氮的膜，也可以利用CVD法等成膜。图5A所示的由功函数金属4以及栅极埋入金属5构成的与基板垂直的方向的栅极高度在约50nm～200nm的范围内设计。栅极切割宽度为约10nm～30nm程度，但伴随着晶体管的高集成化，上述栅极切割宽度缩小，因此设想以10nm程度的图案宽度具有200nm程度的深度的蚀刻图案。当在这样的宽度窄、且深的图案成膜保护绝缘膜10时，设想槽底部处的垂直方向的膜厚(图5A的t2、图5B的t2’)比侧壁处的水平方向的膜厚(图5A的t1、图5B的t1’)厚。当将图案侧壁上的保护绝缘膜10的水平方向的膜厚t1或t1’例如设为2nm～3nm时，槽底部处的垂直方向的膜厚t2或t2’例如预想为3nm～6nm。图5A以及图5B所示的本工序相当于图12的工艺流程图的第一保护绝缘膜沉积102，优选为接着图4A以及图4B所示的栅极金属垂直蚀刻101，在同一装置的腔室，连续地进行。
在图6A以及图6B所示的工序中，对保护绝缘膜10沿垂直方向进行蚀刻。上述蚀刻在相对于硬掩膜9、栅极绝缘膜3、以及栅极侧壁间隔件6、蚀刻停止层7、层间绝缘膜8的选择蚀刻条件下进行。例如在保护绝缘膜10为Si3N4膜的情况下，在蚀刻气体中，例如优选使用在CF4、八氟环丁烷(C4F8)等卤素系的气体与O2的混合气体添加了Cl2等的气体、或以其为基准的气体。通过本蚀刻，在栅极切割区域底部，栅极绝缘膜3的上表面露出。在本蚀刻中，考虑槽底部处的保护绝缘膜10的垂直方向的膜厚，以使栅极绝缘膜3的上表面露出的方式留意，并且以在蚀刻后使与栅极侧壁间隔件6接触的保护绝缘膜10的上端位于硬掩膜9的上端与下端之间的方式决定蚀刻时间。槽底部处的保护绝缘膜10的垂直方向的膜厚比槽侧壁处的保护绝缘膜10的水平方向的膜厚厚，因此在蚀刻后的槽底部，侧壁的保护绝缘膜10也一部分被蚀刻除去，在切割了的栅极的侧壁，功函数金属4以及栅极埋入金属5的一部分露出(图6A)，在栅极侧壁间隔件6的侧壁，功函数金属4的一部分露出(图6B)。此时，保护绝缘膜10的下部如图6A以及图6B所示那样具有檐构造，切割了的栅极的侧壁(图6A)以及栅极侧壁间隔件6的侧壁(图6B)与檐所成的角度θ1以及θ1’均成为90度以下的锐角。图6A以及图6B所示的本工序相当于图12的工艺流程图的第一保护绝缘膜垂直蚀刻103，优选为接着图5A以及图5B所示的第一保护绝缘膜沉积102，在同一装置的腔室，连续地进行。
接着上述工序，使用各向同性蚀刻将功函数金属4除去一部分，而得到图7A以及图7B所示的构造。上述蚀刻优选为在成为相对于保护绝缘膜10、栅极绝缘膜3、栅极埋入金属5、硬掩膜9以及栅极侧壁间隔件6、蚀刻停止层7、层间绝缘膜8的选择蚀刻那样的条件、并且功函数金属4被各向同性地蚀刻的条件下进行。例如在功函数金属4为TiN或TaN等的情况下，优选为使用Cl2、O2以及He的混合气体、Cl2与Ar的混合气体、或CF4与O2的混合气体等。在功函数金属4由在TiA1或TiA1含有C、O、N等的材料构成的情况下，在蚀刻气体中，例如优选为使用CF4与Cl2的混合气体、CF4与HCl的混合气体、或在这些气体添加了Ar、He、N2等气体的混合气体。通过本蚀刻，经由栅极绝缘膜3而残留于栅极侧壁间隔件6上的功函数金属4被除去(图7B)。本工序中的蚀刻量调整为功函数金属4的膜厚的1～2倍程度，以沟道上的功函数金属4不被除去的方式控制蚀刻时间。需要说明的是，在图7A以及图7B中，示出仅除去功函数金属4的情况，但在图6B中除了功函数金属4以外栅极埋入金属5也残留于侧壁间隔件6的侧壁上的情况下，残留的栅极埋入金属5也在本工序中除去。图7A以及图7B所示的本工序相当于图12的工艺流程图的功函数控制金属膜各向同性蚀刻104，优选为接着图6A以及图6B所示的第一保护绝缘膜垂直蚀刻103，在同一装置的腔室，连续地进行。
在图8A以及图8B中，使用ALD法，将第二保护绝缘膜11沉积于第一保护绝缘膜10上。通过本工序，形成由第一保护绝缘膜10以及第二保护绝缘膜11构成的保护绝缘膜的层叠膜。在上述保护绝缘膜的层叠膜中，下层侧为第一保护绝缘膜10，上层侧成为第二保护绝缘膜11。第二保护绝缘膜11的绝缘膜材料的绝缘膜材料以及第一保护绝缘膜10的绝缘膜材料设为不同的绝缘膜材料。第二保护绝缘膜11沉积于第一保护绝缘膜10的侧壁及上表面、硬掩膜9的上表面及侧壁、栅极绝缘膜3的上表面及侧壁、栅极埋入金属5的侧壁、功函数金属4的侧壁、栅极侧壁间隔件6的上表面、蚀刻停止层7的上表面以及源极/漏极区域的层间绝缘膜8的上表面。第二保护绝缘膜11的水平方向的膜厚(图8A的t3以及图8B的t3’)优选为与第一保护绝缘膜10的水平方向的膜厚t1或t1’同等(t3＝t1，t3’＝＝t1’)、或设定得较薄(t3＜t1，t3’＜t1’)。在膜厚t1以及t1’例如为2nm～3nm的情况下，膜厚t3以及t3’例如期望成为1nm～3nm。第二保护绝缘膜11也沉积于在第一保护绝缘膜10的下部形成的檐上、以及直到图7A以及图7B所示的工序为止露出的第一保护绝缘膜10的下部区域中的功函数金属4、栅极埋入金属5的侧壁上(图8A)及栅极绝缘膜3的侧壁上(图8B)。另外，第二保护绝缘膜11各向同性地沉积，因此在第一保护绝缘膜10的檐下部，从檐下部沿垂直方向的成膜与从功函数金属4以及栅极埋入金属5的侧壁(图8A)或栅极绝缘膜3的侧壁(图8B)沿水平方向的成膜重叠，第二保护绝缘膜11的沿水平方向的膜厚(图8A的t4以及图8B的t4’)比第一保护绝缘膜10侧壁上的第二保护绝缘膜11的沿水平方向的膜厚(图8A的t3以及图8B的t3’)厚。但是，形成得比膜厚t3(或t3’)与膜厚t1(或t1’)的合计薄(t3<t4<t3+t1，t3’<t4’<t3’+t1’)。另外，通过将膜厚t3以及t3’设定得比膜厚t1以及t1’薄，从而栅极绝缘膜3上的第二保护绝缘膜11的垂直方向的膜厚(图8A的t5以及图8B的t5’)与膜厚t3(或t3’)和膜厚t1(或t1’)的合计值同等(t3+t1＝t5，t3’+t1’＝t5’)、或比膜厚t3(或t3’)与膜厚t1或t1’)的合计值小(t3+t1>t5，t3’+t1’>t5’)。在第二保护绝缘膜11中，能够使用对于凹凸更细的复杂的形状也能够控制性良好地各向同性地成膜的膜。第二保护绝缘膜11例如设为三氧化二铝(Al2O3)膜或以其为基准的氮氧化铝(AlON)膜等。在将Al2O3膜成膜的情况下，优选为在铝(Al)的原料中例如使用三甲基铝(Trimethylaluminum[TMA]：Al(CH3)3)，在氧的原料中使用气化了的水(H2O)。由Al(CH3)3构成的前体与通过H2O供给而在表面上形成的羟基(OH基)的反应性高，因此在具有凹凸的表面上也能够以良好的覆盖率将Al2O3膜成膜。因此，Al2O3膜在具有窄的开口部的图8A以及图8B的图案内部也各向同性地成膜。需要说明的是，第二保护绝缘膜11也可以使用不使用Al的氧化膜或氮化膜等膜，也可以通过CVD法等而成膜。图8A以及图8B所示的本工序相当于图12的工艺流程图的第二保护绝缘膜沉积105，优选为接着图7A以及图7B所示的功函数控制金属膜各向同性蚀刻104，在同一装置的腔室，连续地进行。
接下来，在图9A以及图9B所示的工序中，对第二保护绝缘膜11沿垂直方向进行蚀刻。上述蚀刻在相对于第一保护绝缘膜10、硬掩膜9、栅极绝缘膜3以及栅极侧壁间隔件6、蚀刻停止层7、层间绝缘膜8的选择蚀刻条件下进行。例如在第二保护绝缘膜11为Al2o3膜的情况下，在蚀刻气体中，例如优选为使用BCl3、BCl3与Cl2的混合气体、或在它们混合了氩Ar、N2、O2的气体、或以它们为基准的气体。通过本蚀刻，栅极绝缘膜3的上表面露出。如图8A所示那样，本蚀刻实施前的构造在由第一保护绝缘膜10形成的檐下部，第二保护绝缘膜11的沿水平方向的膜厚形成得薄于比檐靠上部的第一保护绝缘膜10以及第二保护绝缘膜11的沿水平方向的合计膜厚(t4<t3+t1)。因此，在本蚀刻工序中，在檐的下部，第二保护绝缘膜11的侧壁被第一保护绝缘膜10所形成的檐大致保护。即使在由蚀刻气体生成的离子向相对于与基板1垂直的方向倾斜的方向入射的情况下，离子也大致被第一保护绝缘膜10侧壁反射，改变角度(图9A的a1)。因此，蚀刻气体离子不到达上述檐下部的第二保护绝缘膜11的侧壁，在上述檐下部，第二保护绝缘膜11不被蚀刻。通过上述工艺，能够在保护切割区域侧壁的功函数金属4以及栅极埋入金属5的状态下将栅极绝缘膜3的上部开口。图9A以及图9B所示的本工序相当于图12的工艺流程图的第二保护绝缘膜垂直蚀刻106，优选为接着图8A以及图8B所示的第二保护绝缘膜沉积105，在同一装置的腔室，连续地进行。需要说明的是，图12的工序102-103、105-106所示的循环工艺(气体、成膜条件也可以改变)并不限定于两个循环，也可以反复进行更多次。即，在将成膜工序(102、105)与蚀刻工序(103、106)的组合认为一个循环工艺的情况下，在图12中，意味着将成膜工序与蚀刻工序的组合实施两个循环(第一个循环为工序102与工序103、第二个循环为工序105与工序106)，在第一个循环工艺与第二个循环工艺之间夹着除去功函数金属4的工序104。在第一个循环工艺(工序102与工序103)与第二个循环工艺(工序105与工序106)中，气体、成膜条件也可以改变。另外，循环工艺的数量并不限定于两个循环，也可以反复进行多次而作为多个循环。在该情况下，除去功函数金属4的工序104实施一次或多次，但无需一定在各循环工艺之间每次实施。
在图10A以及图10B所示的工序中，对栅极绝缘膜3各向同性地进行蚀刻。上述蚀刻在相对于第二保护绝缘膜11、第一保护绝缘膜10、硬掩膜9、STI绝缘膜2以及栅极侧壁间隔件6、蚀刻停止层7、层间绝缘膜8的选择蚀刻条件下进行。在本蚀刻实施时，功函数金属4以及栅极埋入金属5的侧壁被第一保护绝缘膜10以及第二保护绝缘膜11覆盖，因此无需考虑相对于这些金属(4、5)的蚀刻选择制。在蚀刻气体中，例如优选为使用CF4、或Cl2、臭化氢(HBr)以及O2的混合气体、或以它们为基准气体。本工序中的蚀刻量调整为栅极绝缘膜3的膜厚的1～2倍程度，并以沟道上的栅极绝缘膜3不被除去的方式控制蚀刻时间。图10A以及图10B所示的本工序相当于图12的工艺流程图的栅极绝缘膜各向同性蚀刻107，优选为接着图9A以及图9B所示的第二保护绝缘膜垂直蚀刻106，在同一装置的腔室，连续地进行。
在图11A以及图11B所示的工序中，将第二保护绝缘膜11以及第一保护绝缘膜10依次通过各向同性蚀刻而除去。第二保护绝缘膜11的蚀刻在相对于第一保护绝缘膜10、硬掩膜9、栅极绝缘膜3、功函数金属4、栅极埋入金属5、STI绝缘膜2以及栅极侧壁间隔件6、蚀刻停止层7、层间绝缘膜8的选择蚀刻条件下进行。例如在第二保护绝缘膜11为Al2O3膜的情况下，在蚀刻气体中优选为使用O2与BCl3以及Ar的混合气体、或以其为基准的气体。本蚀刻以将第二保护绝缘膜11蚀刻膜厚量所需的蚀刻时间的1倍～2倍的时间进行蚀刻，并在第二保护绝缘膜11大致全部被除去的条件下进行。接着第二保护绝缘膜11，将第一保护绝缘膜10通过各向同性蚀刻而除去。本蚀刻在相对于硬掩膜9、栅极绝缘膜3、功函数金属4、栅极埋入金属5、STI绝缘膜2以及栅极侧壁间隔件6、蚀刻停止层7、层间绝缘膜8的选择蚀刻条件下进行。例如在保护绝缘膜10为Si3N4膜的情况下，在蚀刻气体中优选为使用CHF3或二氟甲烷(CH2F2)或氟甲烷(CH3F)等气体、或者CF4、C4F8等碳氟系气体与H2的混合气体、或以它们为基准的气体。与第二保护绝缘膜11的蚀刻同样地，本蚀刻以将第一保护绝缘膜10蚀刻膜厚量所需的蚀刻时间的1倍～2倍的时间进行蚀刻，并在第一保护绝缘膜10大致全部被除去的条件下进行。通过本工序，功函数金属4的侧壁、栅极埋入金属5的侧壁(图11A)以及栅极侧壁间隔件6上的栅极绝缘膜3的侧壁(图11B)露出。在本工序中露出的功函数金属4以及栅极埋入金属5的侧壁(图11A)在其下部，具有功函数金属4以及栅极绝缘膜3的切割图案开口宽度比被栅极埋入金属5覆盖的切割图案开口宽度宽并且弯曲的形状。本形状在之后的工序中在切割区域填充绝缘膜而形成塞构造时，有助于良好的埋入性以及各向同性的膜的沉积，因此在上述切割区域的底部中用于上述塞形成的绝缘膜的膜密度保持恒定。因此，也带来抑制因膜密度的降低引起的在塞内的空腔的产生等的效果。图11A以及图11B所示的本工序相当于图12的工艺流程图的第一/第二保护绝缘膜各向同性蚀刻108，优选为接着图10A以及图10B所示的栅极绝缘膜各向同性蚀刻107，在同一装置的腔室，连续地进行。即，能够从图12的栅极金属垂直蚀刻101(图4A、图4B)到第一/第二保护绝缘膜各向同性蚀刻108(图11A、图11B)在同一装置的腔室连续地进行。
通过实施由本连续工序构成的工艺，能够在Fin型FET或GAA型FET的使用选择蚀刻的金属栅极切割工序中，在栅极切割区域内在栅极侧壁间隔件6的侧壁不产生功函数金属4、栅极埋入金属5等金属残渣地将栅极切割，并能够缩短将栅极彼此绝缘分离的塞与FET的沟道间的距离。
考虑在栅极切割区域形成的绝缘膜塞的绝缘性以及工艺稳定性，在栅极切割区域的栅极侧壁间隔件6的侧壁残存的栅极绝缘膜3也可以在上述绝缘膜塞形成前除去。在该情况下，可以接着图11A以及图11B所示的工序，在同一装置内连续地将栅极绝缘膜3通过各向同性蚀刻而除去，也可以通过图13A～图15A以及图13B～图15B所示的工序，在保护在栅极切割区域下部开口的栅极绝缘膜3的同时，进行在栅极侧壁间隔件6的侧壁残存的栅极绝缘膜3的除去。
在保护在上述栅极切割区域下部开口的栅极绝缘膜3的同时将在栅极侧壁间隔件6的侧壁残存的栅极绝缘膜3除去的工序中，首先，利用作为有机膜的旋涂碳膜等涂布膜填充栅极切割区域所形成的槽，进而对上述碳膜沿垂直方向蚀刻恒定量，得到图13A以及图13B所示的构造。在此，蚀刻后的碳膜12的上端位于比栅极切割区域侧壁处的功函数金属4与栅极绝缘膜3的边界位置高的位置，并且以成为使在栅极侧壁间隔件6的侧壁残存的栅极绝缘膜3的一部分露出的位置的方式，调整碳膜12的蚀刻量。在上述栅极侧壁间隔件6的侧壁残存的栅极绝缘膜3期望露出到栅极切割区域的尽量深的位置。因此，在上述碳膜12的蚀刻后，在STI绝缘膜2上残存的碳膜12的高度在栅极绝缘膜3的膜厚为1nm～3nm的情况下优选调整为3nm～10nm程度。通过本工序，在功函数金属4下部存在的栅极绝缘膜3(图13A)被碳膜12保护。
在图14A以及图14B所示的工序中，对栅极绝缘膜3各向同性地进行蚀刻，将在栅极侧壁间隔件6的侧壁残存的栅极绝缘膜3除去(图14B)。上述蚀刻在相对于硬掩膜9、STI绝缘膜2、功函数金属4、栅极埋入金属5以及栅极侧壁间隔件6、蚀刻停止层7、层间绝缘膜8的选择蚀刻条件下进行。蚀刻可以使用湿蚀刻，也可以使用干蚀刻。在进行湿蚀刻的情况下，例如在栅极绝缘膜3为HfO2的情况下，使用氟化氢酸(HF)等溶液。在进行干蚀刻的情况下，在蚀刻气体中，例如使用Cl2、HBr以及O2的混合气体、或以它们为基准气体。本工序中的蚀刻量调整为栅极绝缘膜3的膜厚的1～5倍程度，并以沟道上的栅极绝缘膜3不被除去的方式控制蚀刻时间。
接下来，在图15A以及图15B所示的工序中，例如在氧等离子体气氛下进行灰化而除去碳膜12。优选为从图13A以及图13B所示的碳膜12的垂直蚀刻工序到图15A以及图15B所示的碳膜12的除去工序在同一装置的腔室连续地进行。作为此时使用的装置，也可以是与进行从图12的栅极金属垂直蚀刻101(图4A、图4B)到第一/第二保护绝缘膜各向同性蚀刻108(图11A、图11B)的装置相同的装置。
通过使用搭载有ALD成膜功能、以及各向异性及各向同性蚀刻控制功能的等离子体处理装置，能够在同一等离子体处理装置内连续地处理从图12的栅极金属垂直蚀刻101(图4A、图4B)到第一/第二保护绝缘膜各向同性蚀刻108(图11A、图11B)的一连贯工艺、以及从碳膜12垂直蚀刻(图13A与图13B)到碳膜12除去蚀刻(图15A与图15B)的一连贯工艺。作为等离子体处理装置，可以是使用电感耦合等离子体(ICP：Inductively Coupled Plasma)的蚀刻装置、使用电容耦合等离子体(CCP：Capacitively Coupled Plasma)的蚀刻装置、使用微波电子回旋共振(ECR：Electron Cyclotron Resonance)等离子体的蚀刻装置。
作为一例，在图16中示出使用微波ECR等离子体的等离子体处理装置200的结构。等离子体处理装置200具有处理室(腔室)201，处理室201经由真空排气口202而与真空排气装置(未图示)连接，在等离子体处理中处理室201内保持为0.1Pa～10Pa程度的真空。另外，在处理室201配置有具有使微波透过的作用以及将处理室201气密地密封的作用的窗部203以及用于遮蔽离子的多孔板204。通过多孔板204，处理室201被分为处理室201的上部201A与处理室201的下部201B。窗部203的材质由透过微波的材料构成，例如使用石英等介电体。多孔板204具有多个孔，多孔板204的材质例如优选为由石英、氧化铝等介电体构成。
气体供给机构具有气体源205、气体供给装置206、气体导入口207，并供给等离子体处理用的原料气体。气体源205具有处理所需的多个气体种类。气体供给装置206具有控制气体的供给及切断的控制阀以及控制气体流量的质量流量控制器。另外，气体导入口207设置于窗部203与多孔板204之间。
在处理室201的上部连接有传播电磁波的导波管209，在导波管209的端部连接有作为高频电源的等离子体生成用高频电源208。等离子体生成用高频电源208是用于产生等离子体生成用的电磁波的电源，例如作为电磁波使用频率2.45GHz的微波。由等离子体生成用高频电源208产生的微波在导波管209传播，并向处理室201内入射。导波管209通过具有沿垂直方向延伸的垂直导波管以及兼作将微波的方向弯曲90度的拐角的导波管变换器，从而微波向处理室201垂直地入射。微波经由窗部203在处理室201内垂直地传播。在处理室201的外周配置的磁场产生线圈210在处理室201形成磁场。从等离子体生成用高频电源208振荡的微波通过与由磁场产生线圈210形成的磁场的相互作用，从而在处理室201内生成高密度等离子体。
在处理室201的下方，与窗部203对置地配置有试样台212。在试样台212的材质中例如使用铝、钛。试样台212将作为试样的半导体基板211载置并保持于上表面。在此，导波管209、处理室201、试样台212以及半导体基板211的中心轴一致。另外，在试样台212内部设置有用于静电吸附半导体基板211的电极，通过施加直流电压从而半导体基板211静电吸附于试样台212。并且，从用于控制蚀刻的各向同性以及各向异性的高频偏置电源213对试样台212施加高频电压。施加的高频偏置的频率例如优选设为400kHz。
等离子体处理装置200的各机构被来自控制部220的控制信号221控制。控制部220通过根据等离子体处理装置200所执行的处理条件(各向异性蚀刻处理、各向同性蚀刻处理、ALD成膜处理等)使用控制信号221对各机构指示规定的动作的执行，从而控制各机构。控制部220例如控制等离子体生成用高频电源208，控制用于等离子体产生的电磁波的接通-断开。另外，控制部220控制气体供给机构，调整向处理室201导入的气体的种类、流量等。控制部220另外控制高频偏置电源213，控制对试样台212上的半导体基板211施加的高频电压的强度。
在使用本等离子体处理装置200进行各向异性蚀刻的情况下，控制部220以在多孔板204下方的处理室201的下部201B生成等离子体的方式控制磁场产生线圈210。多孔板204由介电体形成，因此微波通过多孔板204，在处理室201的下部201B与磁场相互作用而生成等离子体。并且，对载置作为半导体基板211的Si基板1的试样台212施加高频偏置。由此，等离子体内的离子不被多孔板204等遮挡地被拉向Si基板1，能够进行保持垂直性的各向异性的蚀刻。
在使用本等离子体处理装置200进行各向同性蚀刻的情况下，控制部220以使等离子体生成位置成为多孔板204上方的处理室201的上部201A的方式控制磁场产生线圈210。在处理室201的上部201A生成的等离子体中的离子被多孔板204遮蔽，因此向处理室201的下部201B仅供给等离子体中的自由基。由此，能够进行使用自由基的各向同性的蚀刻。
在使用本等离子体处理装置200利用ALD法进行成膜的情况下，优选为应用基于控制部220的控制的下述循环工艺。例如在利用ALD法成膜Si3N4膜的情况下，使用作为Si的原料的BTBAS或BDEAS、或者作为气态气体的SiH2Cl2。在使用作为液体原料的BTBAS、BDEAS的情况下，使液体原料气化而作为气态气体送向气体线。原料的气态气体与作为载流气体的Ar一起被送入处理室201，作为Si的前体(precursor)吸附于基板表面。之后，使用Ar气体等清洗气体对处理室201内的不需要的前体进行排气。接下来，使N2气体或N2气体与H2气体的混合气体、或者NH3气体等包含氮的气体向处理室201内流入而进行等离子体化，并与基板表面反应。之后，向处理室201内再次流入Ar等非活性气体而进行处理室201内的清洗，对处理室201内的不需要的气体进行排气。通过该一系列的工艺，原理上具有原子层级别的膜厚的Si3N4膜沉积于基板表面。通过反复实施该一系列的工艺(循环工艺的实施)，从而利用ALD法成膜薄膜的绝缘膜。例如在利用ALD法成膜Al2O3膜的情况下，优选为在Al的前体中使用Al(CH3)3，在氧的原料中使用气化了的H2O，实施与上述Si3N4的情况相同的循环工艺，而进行Al2O3膜的成膜。
[实施例2]
在实施例2中，提供在同一装置的腔室连续地进行从在实施例1的金属栅极切割工艺中图12的流程所示的切割金属栅极的一系列的工序到图13A、图13B至图15A、图15B所示的在栅极侧壁间隔件6的侧壁上残存的栅极绝缘膜3的除去工序的方法。
图17A～图19A是示出在上述金属栅极切割工艺中除去在栅极侧壁间隔件残存的栅极绝缘膜的一系列的工序的、与栅极平行的方向上的晶体管的栅极区域(实施例1的图1以及图2的AA’线)的剖视图。图17B～图19B是示出在上述金属栅极切割工艺中除去在栅极侧壁间隔件残存的栅极绝缘膜的一系列的工序的、与栅极垂直的方向上的栅极切割区域(实施例1的图1以及图2的BB’线)的剖视图。图20是示出通过使用同一装置的一系列的制造工序进行从实施例1的图12所示的金属栅极切割工艺到图17A～图19A以及图17B～图19B所示的除去在栅极侧壁间隔件残存的栅极绝缘膜的工序时的流程图。
在实施例1的图11A以及图11B所示的构造上，通过使用ALD法等的成膜技术，沉积第三保护绝缘膜310，得到图17A以及图17B所示的构造。上述保护绝缘膜310沉积于硬掩膜309的上表面及侧壁、栅极绝缘膜303的上表面及侧壁、栅极埋入金属305的侧壁、功函数金属304的侧壁以及栅极侧壁间隔件306的上表面、蚀刻停止层307的上表面、源极/漏极区域的层间绝缘膜308的上表面。保护绝缘膜310的材料例如优选设为Si3N4膜或以其为基准的SiON膜、或者SiO2膜、Al2O3膜等。在保护绝缘膜310例如为Si3N4膜的情况下，在Si的原料中，例如使用BTBAS或BDEAS、或者SiH2Cl2，在氮的原料中使用N2气体或N2气体与氢H2气体的混合气体、或者NH3气体等。与图5A以及图5B所示的工序同样地，在本工序中沉积第三保护绝缘膜310的栅极切割区域以10nm～30nm程度的宽度具有50nm～200nm程度的深度，成为宽度窄且深的图案。因此，在栅极切割区域底部，设想从侧壁以及底面的成膜作出贡献，底部处的垂直方向的第三保护绝缘膜310的膜厚比图案侧壁上的第三保护绝缘膜310的水平方向的膜厚厚。当将图案侧壁上的第三保护绝缘膜310的水平方向的膜厚例如设为2nm～3nm时，槽底部处的第三保护绝缘膜310的垂直方向的膜厚例如成为3nm～6nm。这样，从栅极切割区域底部沿垂直方向的第三保护绝缘膜310的膜厚比图案侧壁上的第三保护绝缘膜310的水平方向的膜厚厚的现象也能够通过控制上述ALD法的等离子体条件而有意地产生。例如在作为第三保护绝缘膜310而成膜Si3N4膜的情况下，在将Si的原料气体向基板供给而将Si的前体形成于基板表面后，在使包含氮的气体等离子体化而与基板表面反应时，能够通过控制对基板施加的高频偏置等条件，而仅促进与基板301垂直的方向的Si3N4膜的成膜。由此，能够使第三保护绝缘膜310的、从栅极切割区域底部沿垂直方向的膜厚比图案侧壁上的第三保护绝缘膜310的水平方向的膜厚厚。在该情况下，硬掩膜309的上表面等构造的最上表面处的第三保护绝缘膜310的膜厚也比图案侧壁上的第三保护绝缘膜310的水平方向的膜厚厚。当将图案侧壁上的第三保护绝缘膜310的水平方向的膜厚例如设为2nm～3nm时，槽底部处的第三保护绝缘膜310的垂直方向的膜厚例如能够增大到5nm～10nm或其以上。图17A以及图17B所示的本工序相当于图20的工艺流程图的第三保护绝缘膜沉积409，优选为接着从栅极金属垂直蚀刻401到第一/第二保护绝缘膜各向同性蚀刻408的一系列的工序(相当于实施例1图12的从101到108的连续工序)，在同一装置的腔室，连续地进行。
在图18A以及图18B所示的工序中，对第三保护绝缘膜310各向同性地进行蚀刻，将在栅极切割区域的侧壁沉积的第三保护绝缘膜310除去。上述蚀刻在相对于硬掩膜309、栅极绝缘膜303、功函数金属304、栅极埋入金属305以及栅极侧壁间隔件306、蚀刻停止层307、层间绝缘膜308的选择蚀刻条件下进行。例如在第三保护绝缘膜310为Si3N4膜的情况下，在蚀刻气体中优选为使用CHF3、CH2F2、或CH3F等气体、或者使用CF4、C4F8等气体与H2的混合气体、或以它们为基准的气体。本蚀刻在蚀刻后在栅极切割区域底面上残存第三保护绝缘膜310的条件下进行。并且，以使在蚀刻后残存的第三保护绝缘膜310的上端成为比栅极切割区域侧壁处的功函数金属304与栅极绝缘膜303的边界位置高的位置的方式调整蚀刻量。例如，在栅极绝缘膜303的膜厚为1nm～3nm的情况下，优选为以使在栅极切割区域底部残存的第三保护绝缘膜310的膜厚成为3nm～7nm程度的方式调整蚀刻时间。以在将蚀刻时间设为成膜了的第三保护绝缘膜310的膜厚的1～1.5倍时上述条件成立的方式，调整第三保护绝缘膜310的成膜量以及蚀刻量。通过本工序，在功函数金属304下部存在的栅极绝缘膜303被第三保护绝缘膜310保护。图18A以及图18B所示的本工序相当于图20的工艺流程图的第三保护绝缘膜各向同性蚀刻410，优选为接着图17A以及图17B所示的第三保护绝缘膜沉积409，在同一装置的腔室，连续地进行。
在此，图17A以及图17B、图18A以及图18B能够视为与底部保护绝缘膜的形成工序对应。底部保护绝缘膜的形成工序是通过将第三保护绝缘膜310成膜并对第三保护绝缘膜310进行各向同性蚀刻，从而以仅栅极切割区域的底部被第三保护绝缘膜310保护的方式形成第三保护绝缘膜310的形成工序。由于以仅保护栅极切割区域的底部的方式形成第三保护绝缘膜310，因此保护栅极切割区域的底部的第三保护绝缘膜310能够换言为底部保护绝缘膜。因此，图13A以及图13B所示的蚀刻后的碳膜12也能够与第三保护绝缘膜310同样地视为底部保护绝缘膜。
接下来，在图19A以及图19B所示的工序中，对栅极绝缘膜303各向同性地进行蚀刻，将在栅极侧壁间隔件306的侧壁残存的栅极绝缘膜303除去(图19B)。上述蚀刻在相对于第三保护绝缘膜310、硬掩膜309、STI绝缘膜302、功函数金属304、栅极埋入金属305以及栅极侧壁间隔件306、蚀刻停止层307、层间绝缘膜308的选择蚀刻条件下进行。在对本蚀刻进行干蚀刻的情况下，例如在栅极绝缘膜303为HfO2时，在蚀刻气体中例如使用Cl2、HBr以及O2的混合气体、或以它们为基准气体。本工序中的蚀刻量调整为栅极绝缘膜303的膜厚的1～5倍程度，并以沟道上的栅极绝缘膜303不被除去的方式控制蚀刻时间。图19A以及图19B所示的本工序相当于图20的工艺流程图的栅极绝缘膜除去蚀刻411，优选为接着图18A以及图18B所示的第三保护绝缘膜各向同性蚀刻410，在同一装置的腔室，连续地进行。
接着图19A以及图19B所示的工序，将第三保护绝缘膜310通过各向同性蚀刻而除去。本蚀刻在相对于硬掩膜309、栅极绝缘膜303、功函数金属304、栅极埋入金属305、STI绝缘膜302以及栅极侧壁间隔件306、蚀刻停止层307、层间绝缘膜308的选择蚀刻条件下进行。例如在第三保护绝缘膜310为Si3N4膜的情况下，在蚀刻气体中优选为使用CHF3、CH2F2、或CH3F等气体、或者使用CF4、C4F8等气体与H2的混合气体、或以它们为基准的气体。本蚀刻以将第三保护绝缘膜310蚀刻膜厚量所需的蚀刻时间的1倍～2倍的时间进行蚀刻，并在第三保护绝缘膜310大致全部被除去的条件下进行。本工序相当于图20的工艺流程图的第三保护绝缘膜各向同性蚀刻412，优选为接着图19A以及图19B所示的栅极绝缘膜除去蚀刻411，在同一装置的腔室，连续地进行。通过本工序，得到与实施例1的图15A以及图15B所示的构造同等的构造。
在本实施例中，能够在同一装置的腔室通过连续工序而进行图20所示的工艺流程的从栅极金属垂直蚀刻401到第三保护绝缘膜各向同性蚀刻412。即，能够不从装置取出基板地，作为同一装置内的一系列的连续工序进行实施例1的图12的流程所示的金属栅极切割工艺到之后的在栅极侧壁间隔件306的侧壁上残存的栅极绝缘膜303的除去工序。
[实施例3]
在实施例3中，提供在实施例1的金属栅极切割工艺中在图13A、图13B至图15A、图15B所示的除去在栅极侧壁间隔件6的侧壁上残存的栅极绝缘膜3的工序时保护栅极切割区域中的功函数金属4以及栅极埋入金属5的侧壁的方法。
图21A～图22A是示出在上述金属栅极切割工艺中除去在栅极侧壁间隔件残存的栅极绝缘膜的一系列的工序的、与栅极平行的方向上的晶体管的栅极区域(实施例1的图1以及图2的AA’线)的剖视图。图21B～图22B是示出在上述金属栅极切割工艺中除去在栅极侧壁间隔件残存的栅极绝缘膜的一系列的工序的、与栅极垂直的方向上的栅极切割区域(实施例1的图1以及图2的BB’线)的剖视图。
在实施例1的图10A以及图10B所示的构造上，利用旋涂碳膜等涂布膜填充栅极切割区域所形成的槽，进而将上述碳膜沿垂直方向蚀刻恒定量，得到图21A以及图21B所示的构造。在此，以使蚀刻后的碳膜512的上端位于比栅极切割区域侧壁处的功函数金属504与栅极绝缘膜503的边界位置高的位置、并且成为使第二保护绝缘膜511露出的位置的方式，调整碳膜512的蚀刻量。例如，在蚀刻后在STI绝缘膜502上残存的碳膜512的高度优选调整为3nm～20nm程度。通过本工序，在功函数金属504下部存在的栅极绝缘膜503被碳膜512保护。
在图22A以及图22B所示的工序中，对栅极绝缘膜503进行蚀刻，将在栅极侧壁间隔件506的侧壁残存的栅极绝缘膜503除去(图22B)。上述蚀刻在相对于碳膜512、第二保护绝缘膜511、第一保护绝缘膜510、硬掩膜509、STI绝缘膜502以及栅极侧壁间隔件506、蚀刻停止层507、层间绝缘膜508的选择蚀刻条件下进行。为了避免栅极绝缘膜503的沿水平方向的过剩的蚀刻，本蚀刻主要在使用干蚀刻的垂直蚀刻条件下进行，仅将仅通过垂直蚀刻无法除尽的残渣通过各向同性蚀刻而除去。例如在栅极绝缘膜503为HfO2的情况下，在垂直蚀刻以及各向同性蚀刻中，使用Cl2、HBr以及O2的混合气体、或以它们为基准气体。为了使相对于其他材料的蚀刻选择性更高，在上述蚀刻中，也可以使用反复进行使碳系的材料在栅极绝缘膜503以外的材料上选择性地沉积、并在保护这些的材料的同时蚀刻栅极绝缘膜503的循环的方法。在该情况下，在上述碳系的材料的沉积工艺中优选为使用CH4、CHF3等气体。在本工序中，基于各向同性蚀刻的栅极绝缘膜503的蚀刻量调整为栅极绝缘膜503的膜厚的1～5倍程度，并以沟道上的栅极绝缘膜503不被除去的方式，控制蚀刻时间以及与垂直蚀刻时间的平衡。
接下来，例如在氧等离子体气氛下进行灰化而将碳膜512除去，进而将第二保护绝缘膜511以及第一保护绝缘膜510使用各向同性蚀刻依次除去，从而得到与实施例1的图15A以及图15B所示的构造同等的构造。
优选为在同一装置的腔室连续地进行从图21A以及图21B所示的碳膜512的垂直蚀刻工序到将上述第二保护绝缘膜511以及第一保护绝缘膜510依次除去的工序。作为此时使用的装置，也可以是与进行从栅极金属垂直蚀刻(相当于实施例1的图12的101的工序)到栅极绝缘膜各向同性蚀刻(相当于实施例1的图12的107的工序)的装置相同的装置。
在本实施例中，在将栅极切割区域内的在栅极侧壁间隔件506上残存的栅极绝缘膜503除去的蚀刻时，利用第二保护绝缘膜511以及第一保护绝缘膜510保护功函数金属504的侧壁以及栅极埋入金属505的侧壁，因此能够避免这些金属层(504、505)被蚀刻。
[实施例4]
在实施例4中，提供在同一装置的腔室连续地进行从在实施例3的金属栅极切割工艺中切割金属栅极的一系列的工序(相当于实施例1的图12的101至107的一系列工序)到将在栅极侧壁间隔件506的侧壁上残存的栅极绝缘膜503的除去工序(实施例3的图22A以及图22B)、以及将第二保护绝缘膜511与第一保护绝缘膜510除去的工序的方法。
图23A～图25A是示出在上述金属栅极切割工艺中除去在栅极侧壁间隔件残存的栅极绝缘膜的一系列的工序的、与栅极平行的方向上的晶体管的栅极区域(实施例1的图1以及图2的AA’线)的剖视图。图23B～图25B是示出在上述金属栅极切割工艺中除去在栅极侧壁间隔件残存的栅极绝缘膜的一系列的工序的、与栅极垂直的方向上的栅极切割区域(实施例1的图1以及图2的BB’线)的剖视图。图26是示出通过使用同一装置的一系列的制造工序进行从切割金属栅极的一系列的工序(相当于实施例1图12的101至107的一系列工序)到将在栅极侧壁间隔件的侧壁上残存的栅极绝缘膜除去、以及将第二保护绝缘膜与第一保护绝缘膜除去的工序时的流程图。
在实施例1的图10A以及图10B所示的构造上，通过使用ALD法等的成膜技术，沉积第三保护绝缘膜612，得到图23A以及图23B所示的构造。上述保护绝缘膜612沉积于硬掩膜609的上表面及侧壁、第一保护绝缘膜610的侧壁与上表面、第二保护绝缘膜611的侧壁与上表面、栅极绝缘膜603的上表面及侧壁、栅极侧壁间隔件606的上表面、蚀刻停止层607的上表面以及源极/漏极区域的层间绝缘膜608的上表面。保护绝缘膜612的材料例如优选为Si3N4膜或以其为基准的SiON膜、或者SiO2膜、A12O3膜等。在保护绝缘膜612例如为Si3N4膜的情况下，在Si的原料中，例如使用BTBAS或BDEAS、或者SiH2Cl2，在氮的原料中使用N2气体或N2气体与氢H2气体的混合气体、或者NH3气体等。在本工序中沉积第三保护绝缘膜612的栅极切割区域设想具有50nm～200nm程度的深度，宽度比实施例2的图17A以及图17B的情况(10nm～30nm程度的宽度)更窄(5nm～20nm程度的宽度)。在具有这样的宽度窄、且深的图案的栅极切割区域的底部，设想从侧壁以及底面的成膜作出贡献，底部处的垂直方向的第三保护绝缘膜612的膜厚比图案侧壁上的水平方向的膜厚厚。当将图案侧壁上的第三保护绝缘膜612的水平方向的膜厚例如设为2nm～3nm时，槽底部处的垂直方向的膜厚例如成为3nm～6nm。与实施例2同样地，这样的从栅极切割区域底部沿垂直方向的第三保护绝缘膜612的膜厚比图案侧壁上的第三保护绝缘膜612的水平方向的膜厚厚的现象也能够通过控制上述ALD法的等离子体条件，而有意地产生。通过使用实施例2所示的方法，当将图案侧壁上的水平方向的第三保护绝缘膜612的膜厚例如设为2nm～3nm时，槽底部处的垂直方向的第三保护绝缘膜612的膜厚例如能够增大到5nm～10nm或其以上。图23A以及图23B所示的本工序相当于图26的工艺流程图的第三保护绝缘膜沉积708，优选为接着从栅极金属垂直蚀刻701到栅极绝缘膜各向同性蚀刻707的一系列的工序(相当于实施例1的图12的从101到107的连续工序)，在同一装置的腔室，连续地进行。
在图24A以及图24B所示的工序中，对第三保护绝缘膜612各向同性地进行蚀刻，将在栅极切割区域的侧壁沉积的第三保护绝缘膜612除去。上述蚀刻在相对于硬掩膜609、第一保护绝缘膜610与第二保护绝缘膜611以及栅极侧壁间隔件606、蚀刻停止层607、层间绝缘膜608的选择蚀刻条件下进行。例如在第三保护绝缘膜612为Si3N4膜的情况下，优选为在蚀刻气体中使用CHF3、CH2F2、或CH3F等气体、或者使用CF4、C4F8等气体与H2的混合气体、或以它们为基准的气体。本蚀刻在蚀刻后在栅极切割区域底面上残存第三保护绝缘膜612的条件下进行。并且，以使在蚀刻后残存的第三保护绝缘膜612的上端成为比栅极切割区域侧壁处的功函数金属604与栅极绝缘膜603的边界位置高的位置的方式，调整蚀刻量。例如，在栅极绝缘膜603的膜厚为1nm～3nm的情况下，优选为以使在栅极切割区域底部残存的第三保护绝缘膜612的膜厚成为3nm～7nm程度的方式，调整蚀刻时间。以在将蚀刻时间设为成膜了的第三保护绝缘膜612的膜厚的1～1.5倍时上述条件成立的方式，调整第三保护绝缘膜612的成膜量以及蚀刻量。通过本工序，在功函数金属604下部存在的栅极绝缘膜603被第三保护绝缘膜612保护。图24A以及图24B所示的本工序相当于图26的工艺流程图的第三保护绝缘膜各向同性蚀刻709，优选为接着图23A以及图23B所示的第三保护绝缘膜沉积708，在同一装置的腔室，连续地进行。第三保护绝缘膜612也能够与第三保护绝缘膜310同样地，视为底部保护绝缘膜。
接下来，在图25A以及图25B所示的工序中，对栅极绝缘膜603进行蚀刻，将在栅极侧壁间隔件606的侧壁残存的栅极绝缘膜603除去(图25B)。上述蚀刻在相对于第三保护绝缘膜612、第二保护绝缘膜611、第一保护绝缘膜610、硬掩膜609、STI绝缘膜602以及栅极侧壁间隔件606、蚀刻停止层607、层间绝缘膜608的选择蚀刻条件下进行。为了避免栅极绝缘膜603的沿水平方向的过剩的蚀刻，本蚀刻主要在使用干蚀刻的垂直蚀刻条件下进行，仅将仅通过垂直蚀刻无法除尽的残渣通过各向同性蚀刻而除去。例如在栅极绝缘膜603为HfO2的情况下，在垂直蚀刻以及各向同性蚀刻中，使用Cl2、HBr以及O2的混合气体、或以它们为基准气体。为了使相对于其他材料的蚀刻选择性更高，在上述蚀刻中，也可以使用反复进行使碳系的材料在栅极绝缘膜603以外的材料上选择性地沉积、并在保护这些的材料的同时蚀刻栅极绝缘膜603的循环的方法。在该情况下，在上述碳系的材料的沉积工艺中优选为使用CH4、CHF3等气体。在本工序中，基于各向同性蚀刻的栅极绝缘膜603的蚀刻量调整为栅极绝缘膜603的膜厚的1～5倍程度，以沟道上的栅极绝缘膜603不被除去的方式控制蚀刻时间以及与垂直蚀刻时间的平衡。图25A以及图25B所示的本工序相当于图26的工艺流程图的栅极绝缘膜除去蚀刻710，优选为接着图24A以及图24B所示的第三保护绝缘膜各向同性蚀刻709，在同一装置的腔室，连续地进行。
接下来，通过将第三保护绝缘膜612以及第二保护绝缘膜611与第一保护绝缘膜610使用各向同性蚀刻依次除去，从而得到与实施例1的图15A以及图15B所示的构造同等的构造。各个膜的蚀刻除去方法与实施例1～3相同。本工序相当于图26的工艺流程图的第一/第二/第三保护绝缘膜各向同性蚀刻711，优选为接着图25A以及图25B所示的栅极绝缘膜除去蚀刻710，在同一装置的腔室，连续地进行。
在本实施例中，能够在同一装置的腔室通过连续工序来进行图26所示的工艺流程的从栅极金属垂直蚀刻701到第一/第二/第三保护绝缘膜各向同性蚀刻711。即，能够不从装置取出基板地，作为同一装置内的一系列的连续工序进行从实施例3的切割金属栅极的一系列的工序(相当于实施例1的图12的101至107的一系列工序)到在栅极侧壁间隔件506的侧壁上残存的栅极绝缘膜503的除去工序(实施例3的图22A以及图22B)、以及将第二保护绝缘膜511与第一保护绝缘膜510除去的工序。
附图标记说明
1、301、501、601：半导体基板；2、302、502、602：元件分离(STI)绝缘膜；3、303、503、603：高电容率(high-k)栅极绝缘膜；4、304、504、604：功函数控制金属(功函数金属)；5、305、505、605：栅极埋入金属；6、306、506、606：栅极侧壁间隔件；7、307、507、607：蚀刻停止层；8、308、508、608：源极/漏极区域层间绝缘膜；9、309、509、609：硬掩膜层；10、510、610：第一保护绝缘膜；11、511、611：第二保护绝缘膜；12、512：碳膜；310、612：第三保护绝缘膜；101、401、701：栅极金属垂直蚀刻工序；102、402、702：第一保护绝缘膜沉积工序；103、403、703：第一保护绝缘膜垂直蚀刻工序；104、404、704：功函数控制金属膜各向同性蚀刻工序；105、405、705：第二保护绝缘膜沉积工序；106、406、706：第二保护绝缘膜垂直蚀刻工序；107、407、707：栅极绝缘膜各向同性蚀刻工序；108、408：第一/第二保护绝缘膜各向同性蚀刻工序；409、708：第三保护绝缘膜沉积工序；410、709：第三保护绝缘膜各向同性蚀刻工序；411、710：栅极绝缘膜除去蚀刻工序；412：第三保护绝缘膜各向同性蚀刻工序；710：第一/第二/第三保护绝缘膜各向同性蚀刻工序；201：处理室(腔室)；201A：处理室上部区域；201B：处理室下部区域；202：真空排气口；203：窗部；204：多孔板；205：气体源；206：气体供给装置；207：气体导入口；208：等离子体生成用高频电源；209：导波管；210：磁场产生线圈；211：半导体基板；212：试样台；213：高频偏置电源；220：控制部；221：控制信号；t1：金属栅极切割截面侧壁上的第一保护绝缘膜的水平方向膜厚；t1’：栅极侧壁间隔件侧壁上的第一保护绝缘膜的水平方向膜厚；t2、t2’：栅极切割区域底部处的第一保护绝缘膜的垂直方向膜厚；t3：金属栅极切割截面侧壁上的第二保护绝缘膜的水平方向膜厚；t3’：栅极侧壁间隔件侧壁上的第二保护绝缘膜的水平方向膜厚；t4：栅极切割区域底部的由第一保护绝缘膜形成的檐下部处的金属栅极切割截面侧壁上的第二保护绝缘膜的水平方向膜厚；t4’：栅极切割区域底部的由第一保护绝缘膜形成的檐下部处的栅极侧壁间隔件侧壁上的第二保护绝缘膜的水平方向膜厚；t5、t5’：栅极切割区域底部处的第二保护绝缘膜的垂直方向膜厚；θ1：金属栅极切割截面侧壁与蚀刻后的第一保护绝缘膜下表面所成的角度；θ1’：栅极侧壁间隔件的侧壁与蚀刻后的第一保护绝缘膜下表面所成的角度；a1：第二保护绝缘膜蚀刻时的离子照射路径。

Claims (16)

1.一种半导体装置的制造方法，其将栅极层叠膜垂直地切割而利用绝缘膜将栅极彼此绝缘分离，其中，
所述半导体装置具有如下构造体：在半导体基板之上具有沟道构造，所述沟道构造具有鳍状、丝状或片状的沟道，在所述沟道之上形成有使栅极绝缘膜以及金属层依次成膜而成的所述栅极层叠膜，由所述栅极层叠膜构成的栅极构造具有沿与所述沟道的取向方向垂直的方向取向的形状，在所述栅极构造的侧壁形成有栅极侧壁间隔件，
所述半导体装置的制造方法具有：
第一工序，对所述金属层沿垂直方向进行蚀刻而形成槽状的切割区域；
第二工序，在通过所述蚀刻而形成的所述切割区域的侧壁沉积保护绝缘膜；
第三工序，对所述保护绝缘膜沿垂直方向进行各向异性蚀刻，在所述切割区域的底部，使在所述金属层的下部存在的所述栅极绝缘膜的表面露出；
第四工序，通过各向同性蚀刻而将所述金属层的一部分除去；
第五工序，对于由所述第二工序以及所述第三工序构成的循环工序，根据需要将所述第四工序夹在中间，并使用与所述保护绝缘膜不同的绝缘膜材料多次反复进行，将由所述保护绝缘膜以及与所述保护绝缘膜不同的多个保护绝缘膜构成的保护绝缘膜的层叠膜形成于所述切割区域的侧壁上；以及
第六工序，将在所述切割区域的底部露出的所述栅极绝缘膜蚀刻除去一部分。
2.根据权利要求1所述的半导体装置的制造方法，其中，
在同一等离子体处理装置内连续地进行所述第一工序至所述第六工序。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述保护绝缘膜的层叠膜中的与所述栅极层叠膜的侧壁接触的膜由硅氮化膜或以其为基准的膜构成，所述保护绝缘膜的所述层叠膜中的位于上层侧的膜由三氧化二铝或以其为基准的膜构成。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在对所述保护绝缘膜的层叠膜中的与所述栅极层叠膜的侧壁接触的膜进行各向异性蚀刻的所述第三工序之后，与所述栅极层叠膜的侧壁接触的所述保护绝缘膜的下方的所述栅极层叠膜的侧壁露出，所述侧壁被所述第五工序中形成的所述保护绝缘膜的所述层叠膜覆盖。
5.根据权利要求1所述的半导体装置的制造方法，其中，
在所述第六工序之后，进行通过各向同性蚀刻而将所述保护绝缘膜的所述层叠膜除去的第七工序，
在同一等离子体处理装置内连续地进行所述第一工序至所述第七工序。
6.根据权利要求5所述的半导体装置的制造方法，其中，
在所述第七工序之后，进行通过各向同性蚀刻而将在所述栅极侧壁间隔件的侧壁残存的所述栅极绝缘膜除去的栅极绝缘膜除去工序，
在同一等离子体处理装置内连续地进行所述第一工序至所述第七工序以及所述栅极绝缘膜除去工序。
7.根据权利要求5所述的半导体装置的制造方法，其中，
在所述第七工序之后，进行涂布有机膜的工序、对所述有机膜沿与所述半导体基板垂直的方向进行蚀刻并以使在所述栅极侧壁间隔件的侧壁残存的所述栅极绝缘膜露出并且使所述有机膜的上表面存在于比所述金属层的下部的所述栅极绝缘膜的高度高的位置的方式控制蚀刻量的工序、通过各向同性蚀刻而将在所述栅极侧壁间隔件的侧壁残存的所述栅极绝缘膜除去的工序以及将所述有机膜除去的有机膜除去工序，
在同一等离子体处理装置内连续地进行从所述有机膜的所述垂直方向的蚀刻到所述有机膜除去工序。
8.根据权利要求5所述的半导体装置的制造方法，其中，
在所述第七工序之后，进行将绝缘膜成膜并对所述绝缘膜进行各向同性蚀刻从而以仅所述切割区域的底部被所述绝缘膜保护的方式进行底部保护绝缘膜的形成的所述底部保护绝缘膜的形成工序、通过各向同性蚀刻而将在所述栅极侧壁间隔件的侧壁残存的所述栅极绝缘膜除去的所述栅极绝缘膜的各向同性蚀刻工序以及通过各向同性蚀刻而将所述底部保护绝缘膜除去的所述底部保护绝缘膜的各向同性蚀刻工序，
在同一等离子体处理装置内连续地进行所述第一工序至所述第七工序以及从所述底部保护绝缘膜的形成工序到所述底部保护绝缘膜的各向同性蚀刻工序。
9.根据权利要求1所述的半导体装置的制造方法，其中，
在所述第六工序之后，进行涂布有机膜的工序、对所述有机膜沿与所述半导体基板垂直的方向进行蚀刻并以使所述保护绝缘膜的所述层叠膜的一部分露出并且使所述有机膜的上表面存在于比所述金属层的下部的所述栅极绝缘膜的高度高的位置的方式控制蚀刻量的工序、使用各向异性蚀刻以及各向同性蚀刻而将在所述栅极侧壁间隔件的侧壁残存的所述栅极绝缘膜除去的工序、将所述有机膜除去的工序以及通过各向同性蚀刻而将所述保护绝缘膜的所述层叠膜除去的除去工序，
在同一等离子体处理装置内连续地进行从所述有机膜的垂直方向的蚀刻到所述保护绝缘膜的所述层叠膜的除去工序。
10.根据权利要求1所述的半导体装置的制造方法，其中，
在所述第六工序之后，进行将绝缘膜成膜并对所述绝缘膜进行各向同性蚀刻从而以仅所述切割区域的底部被所述绝缘膜保护的方式进行底部保护绝缘膜的形成的所述底部保护绝缘膜的形成工序、使用各向异性蚀刻以及各向同性蚀刻而将在所述栅极侧壁间隔件的侧壁残存的所述栅极绝缘膜除去的工序、通过各向同性蚀刻而将所述底部保护绝缘膜除去的工序以及通过各向同性蚀刻而将所述保护绝缘膜的所述层叠膜除去的除去工序，
在同一等离子体处理装置内连续地进行所述第一工序至所述第六工序以及从所述底部保护绝缘膜的形成工序到所述保护绝缘膜的所述层叠膜的基于各向同性蚀刻的除去工序。
11.一种等离子体处理方法，其对如下构造体进行等离子体处理：在半导体基板之上具有沟道构造，所述沟道构造具有鳍状、丝状或片状的沟道，在所述沟道之上形成有使栅极绝缘膜以及金属层依次成膜而成的栅极层叠膜，由所述栅极层叠膜构成的栅极构造具有沿与所述沟道的取向方向垂直的方向取向的形状，在所述栅极构造的侧壁形成有栅极侧壁间隔件，其中，
所述等离子体处理方法连续地执行：
第一工序，对所述金属层沿垂直方向进行蚀刻而形成槽状的切割区域；
第二工序，在通过所述蚀刻而形成的切割区域的侧壁沉积保护绝缘膜；
第三工序，对所述保护绝缘膜沿垂直方向进行各向异性蚀刻，使在所述金属层的下部存在的所述栅极绝缘膜的表面露出；
第四工序，通过各向同性蚀刻而将所述金属层的一部分除去；
第五工序，对于由所述第二工序以及所述第三工序构成的循环工序，根据需要将所述第四工序夹在中间，并使用与所述保护绝缘膜不同的绝缘膜材料多次反复进行，将由所述保护绝缘膜以及与所述保护绝缘膜不同的多个保护绝缘膜构成的保护绝缘膜的层叠膜形成于所述切割区域的侧壁上；以及
第六工序，将在所述切割区域的底部露出的所述栅极绝缘膜蚀刻除去一部分。
12.根据权利要求11所述的等离子体处理方法，其中，
在一个等离子体处理装置内连续地执行所述第一工序至所述第六工序以及通过各向同性蚀刻而将所述保护绝缘膜的所述层叠膜除去的第七工序。
13.根据权利要求12所述的等离子体处理方法，其中，
在一个等离子体处理装置内连续地执行所述第一工序至所述第七工序以及通过各向同性蚀刻而将在所述栅极侧壁间隔件的侧壁残存的所述栅极绝缘膜除去的工序。
14.根据权利要求12所述的等离子体处理方法，其中，
在一个等离子体处理装置内连续地执行所述第一工序至所述第七工序、将绝缘膜成膜并对所述绝缘膜进行各向同性蚀刻从而以仅所述切割区域的底部被所述绝缘膜保护的方式进行底部保护绝缘膜的形成的工序、通过各向同性蚀刻而将在所述栅极侧壁间隔件的侧壁残存的所述栅极绝缘膜除去的工序以及通过各向同性蚀刻而将所述底部保护绝缘膜除去的工序。
15.根据权利要求11所述的等离子体处理方法，其中，
在一个等离子体处理装置内连续地执行所述第一工序至所述第六工序、将绝缘膜成膜并对所述绝缘膜进行各向同性蚀刻从而以仅所述切割区域的底部被所述绝缘膜保护的方式进行底部保护绝缘膜的形成的工序、使用各向异性蚀刻以及各向同性蚀刻而将在所述栅极侧壁间隔件的侧壁残存的所述栅极绝缘膜除去的工序、通过各向同性蚀刻而将底部保护绝缘膜除去的工序以及通过各向同性蚀刻而将所述保护绝缘膜的所述层叠膜除去的工序。
16.根据权利要求14或15所述的等离子体处理方法，其中，
在所述第二工序及所述第四工序以及所述绝缘膜的成膜中，使用ALD法使所述保护绝缘膜沉积。
CN202380013066.1A 2023-03-13 2023-03-13 半导体装置的制造方法以及等离子体处理方法 Pending CN118974897A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/009479 WO2024189714A1 (ja) 2023-03-13 2023-03-13 半導体装置の製造方法及びプラズマ処理方法

Publications (1)

Publication Number Publication Date
CN118974897A true CN118974897A (zh) 2024-11-15

Family

ID=92754588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380013066.1A Pending CN118974897A (zh) 2023-03-13 2023-03-13 半导体装置的制造方法以及等离子体处理方法

Country Status (5)

Country Link
JP (1) JP7733806B2 (zh)
KR (1) KR20240140041A (zh)
CN (1) CN118974897A (zh)
TW (1) TWI884694B (zh)
WO (1) WO2024189714A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5301912B2 (ja) * 2008-07-31 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016514905A (ja) * 2013-03-29 2016-05-23 インテル・コーポレーション 延在された凹部スペーサおよび複数のソース／ドレイン領域を有するトランジスタアーキテクチャおよびその製造方法
US10811320B2 (en) * 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US11201152B2 (en) * 2018-04-20 2021-12-14 Globalfoundries Inc. Method, apparatus, and system for fin-over-nanosheet complementary field-effect-transistor
US10714347B2 (en) 2018-10-26 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate processes
WO2021048995A1 (ja) * 2019-09-13 2021-03-18 株式会社日立ハイテク 半導体装置の製造方法及びプラズマ処理装置
US12045391B2 (en) * 2019-09-13 2024-07-23 Nippon Telegraph And Telephone Corporation Tactile presentation device and tactile presentation method
EP3836226A1 (en) 2019-12-10 2021-06-16 Imec VZW A method for processing a finfet device
US11791401B2 (en) * 2020-07-30 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device and related methods
US12142655B2 (en) * 2020-07-31 2024-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structures and methods of forming the same
US11328960B2 (en) * 2020-09-21 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with gate-all-around devices and stacked FinFET devices
US12191369B2 (en) * 2021-03-31 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain engineering process for multigate devices

Also Published As

Publication number Publication date
KR20240140041A (ko) 2024-09-24
JP7733806B2 (ja) 2025-09-03
WO2024189714A1 (ja) 2024-09-19
TWI884694B (zh) 2025-05-21
JPWO2024189714A1 (zh) 2024-09-19
TW202437402A (zh) 2024-09-16

Similar Documents

Publication Publication Date Title
TWI761876B (zh) 半導體裝置的製造方法及電漿處理裝置
TW201926433A (zh) 半導體元件的製造方法
US10672866B2 (en) Seamless gap fill
CN114300416A (zh) 半导体器件及其制造方法
CN109192731B (zh) 三维存储器的制造方法及三维存储器
TWI870963B (zh) 半導體裝置的製造方法及電漿處理方法
JP7733806B2 (ja) 半導体装置の製造方法及びプラズマ処理方法
CN113113308A (zh) 半导体器件及其形成方法
US6969673B2 (en) Semiconductor device with gate space of positive slope and fabrication method thereof
CN111863963A (zh) 半导体器件及其形成方法
US20250331252A1 (en) Treating the dielectric films under the bottoms of source/drain regions
TWI909756B (zh) 形成電晶體的方法
US20250359265A1 (en) Semiconductor device and methods of fabrication thereof
US20240363433A1 (en) Shallow trench isolation structures having uniform step heights
CN120751715A (zh) 半导体结构的形成方法
TW202544901A (zh) 半導體結構的形成方法
KR20250173978A (ko) 나노구조 전계 효과 트랜지스터 디바이스를 위한 얕은 트렌치 격리 보호 구조물 및 형성 방법들
CN117810082A (zh) 半导体结构及其形成方法
CN114429990A (zh) 半导体结构及其形成方法
TW202602247A (zh) 半導體裝置及其形成方法
TW202539409A (zh) 半導體裝置結構的製造方法
CN119521732A (zh) 半导体结构及其形成方法
CN113113310A (zh) 半导体器件及其形成方法
CN114334654A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination