[go: up one dir, main page]

CN118946976A - 包装和用于制造包装的方法 - Google Patents

包装和用于制造包装的方法 Download PDF

Info

Publication number
CN118946976A
CN118946976A CN202380030521.9A CN202380030521A CN118946976A CN 118946976 A CN118946976 A CN 118946976A CN 202380030521 A CN202380030521 A CN 202380030521A CN 118946976 A CN118946976 A CN 118946976A
Authority
CN
China
Prior art keywords
chip
package
molding material
optical
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380030521.9A
Other languages
English (en)
Inventor
重岁卓志
清水完
松谷弘康
吉冈浩孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN118946976A publication Critical patent/CN118946976A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/804Containers or encapsulations
    • H10W90/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026Wafer-level processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors
    • H10F39/199Back-illuminated image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/811Interconnections
    • H10W70/611
    • H10W70/635
    • H10W74/141
    • H10W90/401
    • H10W70/65

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明能够在抑制包装尺寸增大的同时适应功能延伸。包装(160)设置有多个芯片(111,121)、布线层(132)和模制材料(151)。多个芯片(111,121)包括光学芯片(111)。多个芯片(111,121)安装在布线层(132)上。模制材料(151)被布置为包围多个芯片(111,121)中的至少一个芯片的外围,并且具有平坦表面。模制材料(151)的平面表面的高度方向上的位置可基本上等于多个芯片(111,121)中的至少一个芯片的顶面的高度方向上的位置。光学芯片(111)可以包括光接收元件和光发射元件中的至少一个。

Description

包装和用于制造包装的方法
技术领域
本技术涉及包装和用于制造包装的方法。具体地,本技术涉及安装芯片的包装以及用于制造包装的方法。
背景技术
在半导体芯片的包装中,可以使用其中堆叠固化的半导体芯片的三维集成结构,以便抑制安装面积的增加。作为这样的三维集成结构,例如,存在第一芯片和第二芯片安装在中介层基板上,并且第三芯片堆叠在第二芯片上的结构(例如,参见专利文献1)。
引用列表
专利文献
专利文献1:美国专利申请公开号2019/237454
发明内容
本发明要解决的问题
然而,在上述传统技术中,当第三芯片连接至中介层基板或光学功能结合在包装中时,需要将中介层基板放大这个量,这可能导致包装的尺寸增加。
鉴于这种情况做出了本技术,并且本技术的目标是能够在抑制包装的尺寸增加的同时处理功能的延伸。
问题的解决方案
已做出本技术以解决上述问题,并且本技术的第一方面是一种包装,包括:多个芯片,包括光学芯片;布线层,在布线层上安装有多个芯片;以及模制材料,被布置为包围多个芯片中的至少一个芯片的外围,模制材料具有平坦表面。这带来了透明构件被设置在上侧的光学芯片被模制材料密封的效果。
此外,根据第一方面,模制材料的平坦表面在高度方向上的位置可基本上等于多个芯片中的至少一个芯片的顶面在高度方向上的位置。这带来了透明构件的表面从模制材料暴露的效果。
此外,根据第一方面,光学芯片可以包括光接收元件和光发射元件中的至少一个。这带来了光学芯片用作光接收元件或光发射元件的效果。
此外,根据第一方面,安装有多个芯片的布线层可以是形成在中介层基板上的布线层或形成在芯片上的重布线层。这带来了光学芯片被支撑在布线层上的效果。
另外,第一方面可进一步包括:防反射膜,形成在除光学芯片以外的芯片和模制材料中的至少一个上。这带来了避免从光学芯片的外围反射的光的影响的效果。
此外,第一方面可进一步包括:下层芯片,在下层芯片上安装有多个芯片中的至少一个芯片;以及贯通电极,形成在下层芯片中。这带来了芯片的安装面积减小的效果。
此外,第一方面可进一步包括:虚拟芯片,被布置为在外围由模制材料包围的状态下与多个芯片中的任一个芯片的外围分离,并且该虚拟芯片具有位于与模制材料的平坦表面基本上相同的高度处的顶面。这带来了提高安装有不同尺寸的芯片的安装区域的高度的均匀性的效果。
此外,第一方面可进一步包括:透明构件,设置在光学芯片的上侧上,其中,模制材料被定位成在透明构件的表面暴露的状态下包围光学芯片的外围。这带来了利用模制材料密封在上侧设置有透明构件的光学芯片的效果。
此外,根据第一方面,透明构件可包括透明树脂和透明基板中的至少一个。这带来了在利用透明部件密封光学芯片的顶面的同时利用模制材料密封光学芯片的外围的效果。
此外,根据第一方面,透明构件可包括光学功能层。这带来了在利用模制材料密封光学芯片的外围的同时添加光学功能的效果。
此外,根据第一方面,光学芯片的顶面可位于低于模制材料的顶面的位置处。这带来了光学芯片的外围由模制材料保护的效果。
此外,第一方面可进一步包括:透明基板或光学构件,被布置在光学芯片的上侧并且由虚拟芯片支撑。这带来了在不与虚拟芯片分离地设置透明基板的支撑构件或光学构件的情况下,实现光学芯片的密封或光学功能的添加的效果。
此外,根据第一方面,光学芯片的顶面可位于高于模制材料的顶面的位置处。这带来了避免模制材料对光学芯片的光学特性的影响的效果。
此外,第一方面可进一步包括:底层填料,设置在多个芯片中的至少一个芯片与布线层之间并且在芯片周围。这带来了提高芯片的密封性能的效果。
此外,根据第一方面,其中,在虚拟芯片的表面之中包括面向芯片的一个表面的上端的至少一部分与面向芯片的其他表面相比距由虚拟芯片包围的芯片具有更大的间隔。这带来了虚拟芯片和芯片之间的底层填料的流入路径扩大的效果。
此外,根据第一方面,虚拟芯片的表面之中的面向芯片的至少一个表面可以具有正锥形形状。这带来了促进虚拟芯片与芯片之间的底层填料的流入的效果。
此外,第二方面是一种包装,包括:光学芯片,安装在基板上;透明构件,设置在光学芯片上;以及密封树脂,将密封树脂的表面平坦化使得透明构件的表面暴露,并且在基板上形成密封树脂以包围光学芯片的外围。这带来了利用密封树脂密封在上侧设置有透明构件的光学芯片的效果。
此外,根据第二方面,平坦表面是抛光在透明构件的位置处停止的抛光表面。这带来这样的效果:在利用密封树脂密封上侧设置有透明构件的光学芯片的同时,确保光学芯片的光学功能。
此外,第三方面是包装,该包装包括:第一芯片,在第一芯片上形成有第一布线层;延伸重布线层,电连接到第一布线层并且从第一芯片的安装区域起在横向方向上延伸;以及第二芯片,与第一芯片分离地被安装在延伸重布线层上,并且在第二芯片上形成有电连接到延伸重布线层的第二布线层。这带来了第二芯片安装在与第一芯片的第一布线层电连接的延伸重布线层上的效果。
此外,第三方面还可以包括:模制材料,形成在延伸重布线层上,以便包围第一芯片和第二芯片中的至少一个芯片的外围,模制材料具有平坦表面。这带来了安装有多个芯片的延伸重布线层上的芯片被密封的效果。
此外,第三方面还可以包括:虚拟芯片,在外围由模制材料包围的状态下与第一芯片和第二芯片中的至少一个芯片的外围分离地布置在延伸重布线层上,并且具有位于与模制材料的表面基本上相同的高度的顶面。这带来了安装有具有不同尺寸的多个芯片的延伸重布线层上的安装区域的高度的均匀性得到改善的效果。
此外,第四方面是包装,该包装包括:光学芯片,安装在基板上;虚拟芯片,与光学芯片的外围分离地被设置在基板上并且从光学芯片的顶面突出;以及透明构件,被布置在光学芯片的上侧并由虚拟芯片支撑。这带来了在不与虚拟芯片分离地设置透明基板的支撑构件的情况下密封光学芯片的效果。
此外,第四方面可进一步包括:模制材料,形成在基板上以便包围虚拟芯片的外围并且具有平坦表面。这带来了在光学芯片的上侧与透明基板密封的同时密封光学芯片的外围的效果。
此外,第五方面是一种用于制造包装的方法,该方法包括:利用模制材料将在上侧设置有透明构件的光学芯片与虚拟基板一起密封的步骤;将模制材料的表面平坦化以暴露透明构件和虚拟基板的表面的步骤;去除表面暴露的虚拟基板的至少一部分的步骤;以及在已去除虚拟基板的区域中安装芯片的步骤。这带来了在用透明构件密封光学芯片的上侧的同时,利用模制材料密封光学芯片的外围,并且将芯片改装到由虚拟基板包围的位置的效果。
此外,在第五方面中,将模制材料的表面的平坦化可以在透明构件的位置处停止。这带来了在利用模制材料密封上侧设置有透明构件的光学芯片的同时,确保光学芯片的光学功能的效果。
此外,第六方面是一种用于制造包装的方法,该方法包括:利用模制材料密封芯片和虚拟基板的步骤;将模制材料的表面平坦化以暴露虚拟基板的表面的步骤;去除表面暴露的虚拟基板的至少一部分的步骤;以及在已去述虚拟基板的区域中安装光学芯片的步骤。这带来了在利用模制材料密封芯片的外围的同时,将光学芯片改装到由虚拟基板包围的位置的效果。
附图说明
图1是示出了根据第一实施方式的包装的配置示例的示图。
图2是示出了根据第二实施方式的包装的配置示例的截面图。
图3是示出了根据第二实施方式的包装的配置示例的平面图。
图4是示出了根据第二实施方式的用于制造包装的方法的示例的第一截面图和平面图。
图5是示出了根据第二实施方式的用于制造包装的方法的示例的第二截面图。
图6是示出了根据第二实施方式的用于制造包装的方法的示例的第三截面图。
图7是示出了用于制造根据第二实施方式的包装的方法的示例的第四截面图。
图8是示出了根据第二实施方式的用于制造包装的方法的示例的第五截面图。
图9是示出了根据第二实施方式的用于制造包装的方法的示例的第六截面图。
图10是示出了根据第二实施方式的用于制造包装的方法的示例的第七截面图。
图11是示出了根据第二实施方式的用于制造包装的方法的示例的第八截面图。
图12是示出了用于制造根据第二实施方式的包装的方法的示例的第九截面图。
图13是示出了用于制造根据第二实施方式的包装的方法的示例的第十截面图。
图14是示出了根据第二实施方式的用于制造包装的方法的示例的第十一截面图。
图15是示出了根据第三实施方式的包装的配置示例的截面图。
图16是示出了根据第三实施方式的包装的配置的变形例的截面图。
图17是示出了用于制造根据第三实施方式的包装的方法的示例的第一截面图。
图18是示出了用于制造根据第三实施方式的包装的方法的示例的第二截面图。
图19是示出了根据第四实施方式的包装的配置示例的截面图。
图20是示出了根据第五实施方式的包装的配置示例的截面图。
图21是示出了根据第六实施方式的包装的配置示例的示图。
图22是示出了根据第七实施方式的包装的配置示例的截面图。
图23是示出了根据第八十实施方式的包装的配置示例的截面图。
图24是示出了根据第八实施方式的包装的虚拟芯片的配置示例的平面图。
图25是示出了根据第九实施方式的包装的配置示例的截面图。
图26是示出了根据第十实施方式的包装的配置示例的截面图。
图27是示出了车辆控制系统的示意性配置示例的框图。
图28是示出了成像部的安装位置的示例的说明图。
具体实施方式
下面将描述用于执行本技术的模式(在下文中,称之为实施方式)。将按照以下顺序给出描述。
1.第一实施方式(透明构件被布置在上侧以便利用具有平坦表面的模制材料包围外围的光学芯片被安装在中介层基板上的示例)
2.第二实施方式(将半导体芯片改装到中介层基板上的示例,在该中介层基板上,安装透明构件被布置在上侧的光学芯片,以便用具有平坦表面的模制材料包围外围)
3.第三实施方式(在布置在光学芯片的上侧的透明构件上设置光学功能层的示例)
4.第四实施方式(将半导体芯片改装到延伸重布线层上的示例,在该延伸重布线层上安装有其中由模制材料支撑的透明构件被布置在上侧的光学芯片)
5.第五实施方式(在模制材料和虚拟芯片上设置防反射膜的示例)
6.第六实施方式(通过虚拟芯片支撑位于光学芯片的上侧的透明构件的示例)
7.第七实施方式(通过虚拟芯片支撑位于改装至中介层基板的光学芯片的上侧的透明基板的示例,在该中介层基板上安装有由具有平坦表面的模制材料包围的半导体芯片);
8.第八实施方式(加宽注入底层填料的光学芯片与虚拟芯片之间的间隙的示例)
9.第九实施方式(虚拟芯片的内表面具有正锥形形状的示例)
10.第十实施方式(设置安装光学芯片的下层芯片的示例)
11.用于移动对象的应用示例
<1.第一实施方式>
图1是示出根据第一实施方式的包装的配置示例的示图。应注意,图中的a是示出了根据第一实施方式的包装的配置示例的截面图,并且图中的b是示出了根据第一实施方式的包装的配置示例的平面图。在图中,a是沿着图中的b的线A1-A2截取的截面图。
在附图中,包装100包括光学芯片111。光学芯片111安装在中介层基板130上。
光学元件形成在光学芯片111上。光学元件可以是固态成像元件,诸如电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)。由固态成像元件接收的光可以是可见光、近红外光(NIR)、短波长红外光(SWIR)、紫外光、X射线等。光学元件可以是诸如光电二极管(PD)的光接收元件,或者可以是诸如激光二极管(LD)、发光二极管(LED)或垂直腔面发射激光器(VCSEL)的光发射元件。光学元件可以是诸如光开关或反射镜装置的微机电系统(MEMS)元件。用作光学芯片111的基底材料的材料可以是诸如Si、GaAs或InGaAsP的半导体,或者可以是诸如LiNbO3、玻璃或透明树脂的电介质。注意,在以下描述中,将背照式固态成像元件作为光学芯片111的示例。
光学芯片111包括半导体层112和布线层113。半导体层112设置有成像区域和非成像区域。在成像区域中,布置有沿行方向和列方向以矩阵布置的像素和像素晶体管。在非成像区域中,设置驱动像素晶体管并输出从像素读取的信号的外围电路。
在半导体层112的背面侧,针对每个像素形成片上透镜116。作为片上透镜116的材料,例如,可以使用诸如丙烯酸树脂或者聚碳酸酯等透明树脂。注意,可以为半导体层112和片上透镜116之间的每个像素设置滤色器。此时,滤色器可形成例如拜耳阵列。
此外,在半导体层112的背面侧,形成透明树脂117以覆盖片上透镜116。透明基板118被布置在透明树脂117上。透明树脂117的材料例如是硅树脂、丙烯酸树脂或聚碳酸酯。此时,可以使透明树脂117的折射率小于片上透镜116的折射率。透明基板118的材料根据光学元件的波长可以是例如石英、玻璃或Al2O3、CaF2、MgF2、LiF等。透明树脂117可用作用于粘结透明基板118的粘合剂。透明树脂117和透明基板118的组合厚度优选为约3μm至400μm。注意,透明树脂117和透明基板118是权利要求中描述的透明构件的示例。
布线层113形成在半导体层112的前表面侧上。在布线层113上设置埋入绝缘层的布线。此外,可在布线层113上形成连接贯通电极110的接地电极。布线层113由支撑基板114支撑。接地电极115形成在支撑基板114上,并且贯通电极110嵌入在支撑基板114中。布线层113经由贯通电极110与接地电极115电连接。
作为用于布线层113的绝缘层材料,例如可以使用SiO2。支撑基板114的材料可以是例如Si或玻璃。作为用于布线层113的布线和接地电极的材料,例如,可以使用诸如Al或Cu的金属。作为贯通电极110和接地电极115的材料,例如,可以使用诸如Cu、Ti、Ta、Al、W、Ni、Ru或Co的金属,并且可以使用多种材料的层压结构。
中介层基板130包括支撑基板131和布线层132。作为支撑基板131,例如,可以使用诸如Si的半导体基板、有机基板或陶瓷基板。接地电极133形成在布线层132上。布线(未示出)可形成在布线层132上。接地电极134形成在支撑基板131的背面上。在支撑基板131的背面上可以形成背面布线。此外,在支撑基板131和布线层132上形成贯通电极135。接地电极133和134经由贯通电极135彼此电连接。作为贯通电极135和接地电极133和134的材料,例如,可以使用诸如Cu、Ti、Ta、Al、W、Ni、Ru和Co的金属,并且可以使用多种材料的层压结构。中介层基板130的厚度优选为30至300μm。
接地电极115经由突起电极136与接地电极133连接。注意,突起电极136可以是焊球或柱状电极。
此外,底层填料119被设置在中介层基板130与光学芯片111之间并且包围光学芯片111。底层填料119的材料例如是诸如环氧树脂的热固性树脂。
此外,在中介层基板130上,模制材料151被布置为包围光学芯片111的外围。此时,模制材料151可以接触光学芯片111的侧面和底层填料119的侧面。此外,模制材料151的端部在横向方向DL上的位置和中介层基板130的端部在横向方向DL上的位置可以彼此一致。此时,包装100可以通过与中介层基板130一起切割包围光学芯片111外围的模制材料151而被分割成片。模制材料151的材料可以是诸如环氧树脂的热固性树脂。作为模制材料151的材料,二氧化硅填料可以混合在热固性树脂中。当光学芯片111是光接收元件时,可以使用具有低反射率和透射率的材料以便抑制由于来自模制材料151的反射光引起的眩光和重影。
模制材料151的表面在包围光学芯片111的外围的位置处变平。模制材料151的平坦表面可以是抛光表面。此时,透明基板118可用作用于抛光模制材料151的止挡件。可以使模制材料151的平坦表面在高度方向DH上的位置基本上等于光学芯片111的顶面在高度方向DH上的位置。注意,模制材料151的平坦表面在高度方向DH上的位置不一定严格等于光学芯片111的顶面在高度方向DH上的位置,并且可以低于或高于光学芯片111的顶面在高度方向DH上的位置。
如上所述,在上述第一实施方式中,其中透明基板118被布置在上侧以被表面变平的模制材料151包围的光学芯片111安装在中介层基板130上。这使得可以用模制材料151密封光学芯片111而不损害光学芯片111的光学功能。因此,不需要为了密封光学芯片111而使用陶瓷包装等昂贵的部件,能够在抑制安装光学芯片111的包装100的成本增加的同时提高光学芯片111的可靠性。
<2.第二实施方式>
在上述第一实施方式中,其中透明基板118被布置在上侧以便包围具有表面被平坦化的模制材料151的外围的光学芯片111安装在中介层基板130上。在第二实施方式中,半导体芯片被改装到中介层基板130上,在该中介层基板130上安装有光学芯片111,在该光学芯片111中,透明基板118被布置在上侧,以便用其表面被平坦化的模制材料151包围外围。
图2是示出了根据第二实施方式的包装的配置示例的截面图,并且图3是示出了根据第二实施方式的包装的配置示例的平面图。图2是沿图3中的线B1-B2截取的截面图。
在图2和图3中,在包装160中,半导体芯片121和虚拟芯片152被添加到上述第一实施方式的包装100。此外,接地电极143和144以及贯通电极145被添加至中介层基板130。第二实施方式的包装160的其他配置与上述第一实施方式的包装100相同。
光学芯片111和半导体芯片121安装在中介层基板130上。注意,半导体芯片121是权利要求中描述的芯片的示例。
在半导体芯片121上形成半导体元件。半导体元件可以包括晶体管、电阻器、电容器等。在半导体芯片121中,可以形成存储器,可以形成处理器,可以形成信号处理电路,可以形成数据处理电路,可以形成接口电路,或者可以形成光学元件。例如,在半导体芯片121中,可形成诸如现场可编程门阵列(FPGA)或专用集成电路(ASIC)的硬件电路。作为半导体芯片121的基材,可以使用Si、GaAs、SiC、GaN、InGaAsP等。
半导体芯片121包括半导体基板122和布线层123。布线层123形成在半导体基板122上。在布线层123上设置有埋入绝缘层的布线。此外,可以在布线层123上形成连接突起电极146的连接盘电极124。
除了接地电极133以外,接地电极143形成在中介层基板130的布线层132上。除了接地电极134以外,接地电极144还形成在支撑基板131的背面上。除了贯通电极135以外,贯通电极145形成在支撑基板131和布线层132上。接地电极143、144经由贯通电极145电连接。作为贯通电极145和接地电极143和144的材料,例如,可以使用诸如Cu、Ti、Ta、Al、W、Ni、Ru和Co的金属,并且可以使用多种材料的层压结构。
接地电极124经由突起电极146与接地电极143连接。注意,突起电极146可以是焊球或柱状电极。
此外,在中介层基板130上,虚拟芯片152被布置为包围半导体芯片121的外围。虚拟芯片152可与半导体芯片121分离地布置在中介层基板130上。虚拟芯片152可经由粘合剂153固定至中介层基板130。虚拟芯片152的表面被平坦化。可以使虚拟芯片152的平面在高度方向DH上的位置基本上等于光学芯片111的顶面在高度方向DH上的位置。此外,虚拟芯片152的平面在高度方向DH上的位置不一定与光学芯片111的顶面在高度方向DH上的位置严格相同,也可以比光学芯片111的顶面在高度方向DH上的位置低或高。虚拟芯片152的材料可以是诸如Si的半导体或诸如玻璃或陶瓷的无机材料。应注意,尽管图3示出了半导体芯片121被布置在虚拟芯片152的中心部分的示例,但虚拟芯片可被布置在包括前端部、后端部、左端部和右端部的区域中。此外,可以不设置虚拟芯片152。
模制材料151被布置在中介层基板130上以便包围每个光学芯片111和虚拟芯片152的外围。此时,模制材料151可以接触光学芯片111的侧面、底层填料119的侧面、以及虚拟芯片152的外围表面。此外,模制材料151的端部在横向方向DL上的位置和中介层基板130的端部在横向方向DL上的位置可以彼此一致。
模制材料151的表面在包围每个光学芯片111和虚拟芯片152的外围的位置处是平坦的。模制材料151的平坦表面可以是抛光表面。此时,透明基板118可用作用于抛光模制材料151的止挡件。可以使模制材料151的平坦表面在高度方向DH上的位置基本上等于光学芯片111的顶面在高度方向DH上的位置。光学芯片111的顶面是透明基板118的表面。
应注意,在上述第二实施方式中,已经描述了两个芯片安装在中介层基板130上的示例,但是三个或更多个芯片可安装在中介层基板130上。在存在具有基本上等于模制材料151的平坦表面在高度方向DH上的位置的顶面的两个或更多个芯片的情况下,不是所有芯片都可以是光学芯片,并且可以包括至少一个光学芯片。在顶面基本上等于模制材料151的平坦表面在高度方向DH上的位置的芯片不是光学芯片的情况下,芯片的表面可以不是透明树脂或透明基板。
图4是示出了根据第二实施方式的用于制造包装的方法的示例的截面图和平面图,并且图5至图14是示出了根据第二实施方式的用于制造包装的方法的示例的截面图。应注意,图4中的b是沿着图4中的a的线C1-C2截取的截面图。
在图4中,以矩形形状连续的凹槽155形成在虚拟基板154中。凹槽155可以沿着虚拟芯片152的内周面形成。此时,通过将虚拟基板154从与凹槽155形成在其上的表面相对的表面变薄至凹槽155的位置,虚拟芯片152可以沿凹槽155与虚拟基板154分离。凹槽155的深度被设定为比虚拟芯片152的高度深。例如,凹槽155的深度为20至400μm左右。虚拟基板154的材料可以是诸如Si的半导体或诸如玻璃或陶瓷的无机材料。可以使用光刻和干蚀刻或激光机械加工或切割来形成凹槽155。注意,在包装160中未设置虚拟芯片152的情况下,凹槽155是不必要的。
接下来,如图5所示,形成中介层晶圆130’。可以从中介层晶圆130’上切割出用于图2中的包装160的多个中介层基板130。此时,然后在中介层晶圆130’中形成埋入电极135’和145’。这里,支撑基板晶圆131’的厚度大于埋入电极135’和145’的深度。此外,埋入电极135’和145’的深度等于贯通电极135和145的长度。然后,具有形成在其表面上的连接盘电极133和143的布线层132’形成在支撑基板晶圆131’上。此时,连接盘电极133和143中的每一个形成在与埋入电极135’和145’连接的位置处。
接下来,如图6中的a所示,光学元件在每个芯片的半导体晶圆112’上形成。在形成背照式固态成像元件作为光学元件的情况下,对于每个芯片,光电二极管可形成在半导体晶圆112’上。接着,在半导体晶圆112’上形成布线层113。接下来,经由布线层113将半导体晶圆112’接合到支撑基板晶圆114’。
接下来,如图6中的b所示,通过诸如化学机械抛光(CMP)的方法从背面侧变薄半导体晶圆112’。此时,在半导体晶圆112’的背面侧变薄而形成受光面。
接下来,如图6中的c所示,在半导体晶圆112’的背面侧形成片上透镜116。可以在形成片上透镜116之前在半导体晶圆112’上形成滤色器。然后,将透明树脂117涂覆到半导体晶圆112’上以便覆盖片上透镜116,并且经由透明树脂117将透明晶圆118’接合到半导体晶圆112’。
接下来,如图6中的d所示,通过例如CMP的方法使支撑基板晶圆114’变薄。
接下来,如图6中的e所示,电连接至布线层113的贯通电极110形成在支撑基板晶圆114’上。接下来,接地电极115形成在支撑基板晶圆114’的背面侧上,并且通过背面布线等连接到贯通电极110。接着,在接地电极115上形成突起电极136。接下来,通过刀片切割等将由支撑基板晶圆114’支撑的半导体晶圆112’与透明晶圆118’一起切割,并且将半导体晶圆112’分割成片,从而具有与图2中的光学芯片111相同的平面尺寸。此时,形成图2中的在透明基板118变薄之前的光学芯片111’。
然后,如图7所示,将光学芯片111’安装在中介层晶圆130’上。这里,多个光学芯片111’可横向并排安装在一个中介层晶圆130’上。此时,光学芯片111’的接地电极115经由突起电极136连接至接地电极133。在突起电极136是焊料凸块的情况下,突起电极136可以通过热回流等接合至接地电极133。接下来,底层填料119填充在中介层晶圆130’和光学芯片111’之间并且包围光学芯片111’。
接下来,如图8所示,将多个虚拟基板154放置在中介层晶圆130’上以便与安装在中介层晶圆130’上的多个光学芯片111’的每一个相邻。虚拟基板154可以经由粘合剂153粘附至中介层晶圆130’上。此处,防止粘合剂153附接至由虚拟基板154的下表面中的凹槽155包围的内部区域。此时,在由虚拟基板154的下表面上的凹槽155包围的内部区域与内插器晶圆130’之间形成间隙。
接下来,如图9所示,模制材料151形成在中介层晶圆130’上,使得覆盖中介层晶圆130’上的所有光学芯片111’和虚拟基板154。此时,模制材料151不仅被布置在光学芯片111’和虚拟基板154中的每一个的周围,而且被布置在光学芯片111’和虚拟基板154中的每一个的上方。
接下来,如图10所示,使中介层晶圆130’变薄,并且从背面侧暴露埋入电极135’和145’,从而在中介层晶圆130’上形成贯通电极135和145。诸如研磨机、CMP或干蚀刻的方法可以用于使中介层晶圆130’变薄。此外,电连接至各个贯通电极135和145的接地电极134和144形成在中介层晶圆130’的背面侧上,并且突起电极137和147形成在各个接地电极134和144上。
接下来,如图11所示,经由粘合剂162将虚拟晶圆161临时接合至中介层晶圆130’的背面。虚拟晶圆161的材料可以是Si或玻璃。
接着,如图12所示,从模制材料151的顶面侧对模制材料151进行抛光以使其变平和变薄。CMP、研磨机、等离子体蚀刻等可用于抛光模制材料151。此时,透明基板118可用作用于抛光模制材料151的止挡件,且可在透明基板118的整个表面暴露时停止模制材料151的抛光。因此,由模制材料151包围的光学芯片111可以形成在中介层晶圆130’上,并且可以防止模制材料151阻碍光学芯片111的光学功能。此外,虚拟基板154也随着模制材料151的变薄而变薄,并且凹槽155穿透虚拟基板154。因此,虚拟基板154的内部和外部以凹槽155作为边界分离。此时,虚拟基板154的外部经由粘合剂153固定在中介层晶圆130’上,并且可用作虚拟芯片152。虚拟基板154的内部与虚拟芯片152和中介层晶圆130’分离。
接下来,如图13所示,去除虚拟芯片152内的虚拟基板154。虚拟芯片152内的虚拟基板154没有用粘合剂153粘附至中介层晶圆130’,并且因此可以容易地去除。
接下来,如图14所示,将半导体芯片121安装在中介层晶圆130’上以便位于虚拟芯片152的内部。此时,半导体芯片121的接地电极124经由突起电极146与接地电极143连接。当突起电极146是焊料凸块时,突起电极146可通过热回流等接合至接地电极143。此处,在安装有虚拟芯片152的中介层晶圆130’被分成单独的半导体芯片121之前,半导体芯片121可安装在中介层晶圆130’上。因此,不需要对在安装半导体芯片121之前已经分割的中介层晶圆130’单独地进行对准,并且可以使半导体芯片121的安装高效。
接着,如图2所示,虚拟晶圆161和粘合剂162被剥离。然后,将其上安装有光学芯片111和半导体芯片121的中介层晶圆130’与模制材料151一起分割成片以形成包装160。另外,剥离虚拟晶圆161和粘合剂162的时刻,既可以是图12的步骤之后,也可以是图13的步骤之后,还可以是图14的步骤之后。
注意,本制造方法是示例,并且例如,可以通过诸如等离子体蚀刻的方法去除虚拟基板154。可替代地,可以使用用于临时接合的粘合剂接合虚拟基板154,并且可以在后续步骤中去除整个虚拟基板154。
如上所述,在上述第二实施方式中,半导体芯片121被改装到中介层基板130上,在该中介层基板130上安装有光学芯片111,在该光学芯片111中,透明基板118被布置在上侧上,从而利用表面变平的模制材料151包围外围。由此,不会损害光学芯片111的光学功能,能够用成形材料151密封光学芯片111,能够抑制安装光学芯片111及半导体芯片121的包装160的安装面积的增大。
此外,通过在半导体芯片121周围设置虚拟芯片152,即使当半导体芯片121的平面尺寸小于光学芯片111的平面尺寸时,也可使芯片的安装区域在中介层晶圆130’上的截面均匀。因此,在共同执行经由中介层晶圆130’耦接的多个包装的包装之后,可以通过刀片切割等将多个包装分割成各个包装160,并且可以使包装高效。
<3.第三实施方式>
在上述第一实施方式中,半导体芯片121改装在中介层基板130上,在该中介层基板130上安装有光学芯片111,在该光学芯片中,透明基板118被布置在上侧上,以便利用表面变平的模制材料151包围外围。在第三实施方式中,光学功能层设置在透明基板118上,并且设置有光学功能层的光学芯片的外围被模制材料151包围。
图15是示出根据第三实施方式的包装的配置示例的截面图。
在附图中,包装200包括光学芯片211而不是上述第二实施方式的包装160的光学芯片111。在光学芯片211中,光学功能层212被添加至上述第二实施方式的光学芯片111。第三实施方式的包装200的其他配置类似于上述第二实施方式的包装160的配置。
光学功能层212被布置在透明基板118上。光学功能层212例如是防反射层、滤光器、透镜、反射镜等。模制材料151被布置在中介层基板130上以包围每个光学芯片211和虚拟芯片152的外围。可以使模制材料151的平坦表面在高度方向DH上的位置基本上等于光学芯片211的顶面在高度方向DH上的位置。光学芯片211的顶面为光学功能层212的表面。
图16是示出根据第三实施方式的包装的配置的变形例的截面图。
在附图中,在包装220中,将光学功能层222添加至上述第二实施方式的包装160。包装220的其他配置与上述第二实施方式的包装160相同。
光学功能层222被布置在透明基板118上。进一步地,光学功能层222在模制材料151和虚拟芯片152上延伸。光学功能层222例如是防反射层、滤光器、透镜、反射镜等。
图17和图18是示出用于制造根据第三实施方式的包装的方法的示例的截面图。应注意,图17和图18示出了用于制造图15中的包装200的方法。
在图17中,在光学芯片211中,光学功能层212形成在透明基板118上。这里,透明基板118的厚度比图10中的透明基板118’的厚度薄。例如,透明基板118的表面的位置可低于虚拟基板154的凹槽155的底部的位置。此时,模塑材料151不仅被布置在每个光学芯片211和虚拟基板154周围,而且设置在每个光学芯片211和虚拟基板154上方。
接着,如图18所示,从模制材料151的顶面侧对模制材料151进行抛光以使其变平和变薄。CMP、研磨机、等离子体蚀刻等可用于抛光模制材料151。此时,光学功能层212可用作用于抛光模制材料151的止挡件,并且当光学功能层212的整个表面暴露时,可以停止模制材料151的抛光。因此,由模制材料151包围的光学芯片211可以形成在中介层晶圆130’上,并且可以防止模制材料151阻碍光学芯片211的光学功能。应注意,虚拟层等可设置在光学功能层212上并且在抛光模制材料151之后被去除。
如上所述,在所描述的第三实施方式中,通过将光学功能层212设置在透明基板118上,可以在不增加包装200的平面尺寸的情况下提高光学芯片211的性能。
<4.第四实施方式>
在上述第二实施方式中,半导体芯片121被改装到中介层基板130上,在该中介层基板130上安装有光学芯片111,在该光学芯片111中,透明基板118被布置在上侧上,从而利用表面变平的模制材料151包围外围。在第四实施方式中,半导体芯片121改装到延伸重布线层311上,在该延伸重布线层311上安装有光学芯片111,在该光学芯片111上,透明基板118被布置在上侧,以便利用表面平坦的模制材料151包围外围。
图19是示出根据第四实施方式的包装的配置示例的截面图。
在附图中,包装300包括延伸重布线层311,代替上述第二实施方式的包装160的中介层基板130。第四实施方式的包装300的其他配置类似于上述第二实施方式的包装160的配置。
在延伸重布线层311中形成布线313,并且形成用于层间连接布线313的通孔315。此外,接地电极312形成在延伸重布线层311的前表面侧上,接地电极314形成在延伸重布线层311的背面侧上。作为用于延伸重布线层311的绝缘层的材料,例如,可以在无机膜的情况下使用具有SiO2、SiON、SiN、SiOC或SiCN的光敏绝缘树脂,并且可以在有机膜的情况下使用具有硅酮、聚酰亚胺、丙烯酸、环氧树脂等作为骨架的光敏绝缘树脂。作为布线313、接地电极312、314、通孔315的材料,例如可以使用Cu、Ti、Ta、Al、W、Ni、Ru、Co等金属,也可以使用多种材料的层压结构。突起电极316形成在接地电极314上。注意,突起电极316可以是焊球或柱状电极。可以类似于用于扇出晶圆级包装(FOWLP)的重布线层的方式形成延伸重布线层311。
延伸重布线层311电连接到光学芯片111的布线层113,并且包括从光学芯片111的安装区域301在横向方向DH上延伸的延伸区域302。此时,在延伸重布线层311的延伸区域302上安装半导体芯片121和虚拟芯片152。虚拟芯片152可以通过粘合剂153固定到延伸重布线层311。接地电极115经由突起电极136与接地电极312电连接,接地电极124经由突起电极146与接地电极312电连接。
底层填料119设置在延伸重布线层311和光学芯片111之间并且包围光学芯片111。
模制材料151被布置在延伸重布线层311上,以便包围光学芯片111和虚拟芯片152的每个的周围。此时,模制材料151可以接触光学芯片111的侧面、底层填料119的侧面、以及虚拟芯片152的外围表面。
此外,模制材料151的端部在横向方向DL上的位置和延伸重布线层311的端部在横向方向DL上的位置可以彼此一致。此时,可以从多个包装300被集成为晶圆形状的状态通过刀片切割等将包装300分割成片。
如上所述,在上述第四实施方式中,半导体芯片121安装在延伸重布线层311上,该延伸重布线层311从光学芯片111的安装区域301在横向方向DL上延伸,在该安装区域301中,透明基板118被布置在上侧,以便用模制材料151包围外围。因此,与中介层基板130用于安装光学芯片111和半导体芯片121的情况相比,包装300可被制造得更薄并且成本可降低。
<5.第五实施方式>
在上述第二实施方式中,光学芯片111设置在模制材料151接触的位置处,并且半导体芯片121设置在由虚拟芯片152包围的位置处。在第五实施方式中,半导体芯片设置在模制材料151接触的位置处,并且光学芯片设置在由虚拟芯片152包围的位置处。
图20是示出根据第五实施方式的包装的配置示例的截面图。
在附图中,包装400包括光学芯片411和半导体芯片421,而不是上述第二实施方式的包装160的光学芯片111和半导体芯片121。另外,在包装400中,在上述第2实施方式的包装160中添加了防反射膜431。第五实施方式的包装400的其他配置类似于上述第二实施方式的包装160的配置。
光学芯片411和半导体芯片421安装在中介层基板130上。
光学元件形成在光学芯片411上。光学芯片411包括半导体层412和布线层413。光接收表面形成在半导体层412上。在半导体层412的背面侧,为每个像素形成片上透镜416。布线层413形成在半导体层412的前表面侧上。布线层413由支撑基板414支撑。接地电极415形成在支撑基板414上,并且贯通电极410嵌入在支撑基板414中。布线层413经由贯通电极410与接地电极415电连接。另外,接地电极415经由突起电极146与接地电极143电连接。
虚拟芯片152被布置在光学芯片411周围。虚拟芯片152可与光学芯片411分离地布置在中介层基板130上。此时,可以使高度方向DH上的光学芯片411的顶面的位置高于高度方向DH上的模制材料151和虚拟芯片152的平坦表面的位置。例如,光学芯片411的发光表面可以在比模制材料151和虚拟芯片152的平坦表面高的位置处。
半导体元件形成在半导体芯片421上。例如,信号处理电路、存储器、光学元件等可形成在半导体芯片421上。代替半导体芯片421,光学芯片111可安装在中介层基板130上。半导体芯片421包括半导体基板422和布线层423。布线层423形成在半导体基板422上。在布线层423上设置埋入在绝缘层中的布线。此外,可以在布线层423上形成连接突起电极136的接地电极424。
底层填料119设置在中介层基板130与半导体芯片421之间并且包围半导体芯片421。此外,在中介层基板130上,模制材料151被布置为包围半导体芯片421的外围。此时,模制材料151可以接触半导体芯片421的侧面和底层填料119的侧面。
防反射膜431形成在半导体芯片421、虚拟芯片152和模制材料151上。通过在包装400中设置防反射膜431,可以抑制由于来自半导体芯片421、虚拟芯片152、以及模制材料151的反射光引起的眩光和重影。
作为防反射膜431,可以使用黑色滤色器。在使用黑色滤色器作为防反射膜431的情况下,可使用树脂作为防反射膜431的材料。作为防反射膜431的材料,可以使用氧化铪(HfO2)、氧化铝(Al2O3)膜、氧化锆(ZrO2)膜、氧化钽(Ta2O5)膜,氧化钛(TiO2)膜、氧化镧(La2O3)膜、氧化镨(Pr2O3)膜、氧化铈(CeO2)膜、氧化钕(Nd2O3)膜、氧化镨(Pm2O3)膜,氧化钐膜、氧化铕膜、氧化钆膜、氧化铽膜、氧化镝膜、氧化钬膜,氧化铥(Tm2O3)膜、氧化镱(Yb2O3)膜、氧化镥(Lu2O3)膜、氧化钇(Y2O3)膜、氮化铪膜、氮化铝膜、氮氧化铪膜,或氮氧化铝膜。用于形成这些膜的方法可以是化学气相沉积(CVD)方法、物理气相沉积(PVD)方法或原子层沉积(ALD)方法。
如上所述,在上述第五实施方式中,光学芯片411安装在中介层基板130上以被虚拟芯片152包围。因此,在半导体芯片421安装在中介层基板130上之后,光学芯片411可安装在中介层基板130上,并且可抑制由于半导体芯片421的安装而对光学芯片411的热损坏等。
此外,使光学芯片411的顶面的高度方向DH上的位置高于虚拟芯片152的平坦表面的高度方向DH上的位置。因此,可以防止虚拟芯片152阻碍光在光学芯片411上的入射,并且可以保持光学芯片411的光学特性。
<6.第六实施方式>
在上述第一实施方式中,其中透明基板118被布置在上侧以便包围具有表面被平坦化的模制材料151的外围的光学芯片111安装在中介层基板130上。在第六实施方式中,支撑位于光学芯片的上侧的透明构件的虚拟芯片与光学芯片一起安装在中介层基板130上。
图21是示出根据第六实施方式的包装的配置示例的示图。应注意,图中的a是示出根据第六实施方式的包装的配置示例的截面图,并且图中的b是示出根据第六实施方式的包装的配置示例的平面图。在图中,a是沿着图中的b的线D1-D2截取的截面图。
在附图中,包装500包括光学芯片511和虚拟芯片152。光学芯片511安装在中介层基板130上。虚拟芯片152安装在中介层基板130上以包围光学芯片511的外围。虚拟芯片152可与光学芯片511分离地布置在中介层基板130上。
光学元件形成在光学芯片511上。光学芯片511包括半导体层512和布线层513。光接收表面形成在半导体层512上。在半导体层512的背面侧,为每个像素形成片上透镜516。布线层513形成在半导体层512的前表面侧上。布线层513由支撑基板514支撑。接地电极515形成在支撑基板514上,并且贯通电极510嵌入在支撑基板514中。布线层513经由贯通电极510与接地电极515电连接。另外,接地电极515经由突起电极146与接地电极143电连接。光学芯片511的顶面在高度方向DH上的位置可低于虚拟芯片152的平坦表面在高度方向DH上的位置。在图21的示例中,光学芯片511的顶部表面是片上透镜516的顶部表面。此时,虚拟芯片152的平坦表面可从光学芯片511的顶面在高度方向DH上突出。
此外,虚拟芯片152在横向方向DL上的端部的位置与中介层基板130在横向方向DL上的端部的位置可彼此一致。此时,可以从将多个包装500集成为晶圆形状的状态通过刀片切割等将包装500分割成片。例如,在能够切割出多个虚拟芯片152的虚拟晶圆和能够切割出多个中介层基板130的中介层晶圆彼此接合的状态下,将光学芯片511安装在中介层晶圆上。然后,通过刀片切割等切割其上安装有光学芯片511的接合晶圆,由此可以将包装500分割成片。
透明构件531设置在光学芯片511的上侧上。透明构件531在与光学芯片511分离的位置处由虚拟芯片152支撑。此时,透明构件531的端部可支撑在虚拟芯片152内部的肩部的位置处。透明构件531可以是透明基板、透镜、滤光器、反射镜、棱镜或它们的多个组合。透明构件531的材料可以是玻璃或石英,或者Al2O3、CaF2、MgF2、LiF等,这取决于光学元件的波长。
如上所述,在上述第六实施方式中,支撑位于光学芯片511的上侧上的透明构件531的虚拟芯片152与光学芯片511一起安装在中介层基板130上。因此,不必将框架构件设置在中介层基板130上以在光学芯片511的上侧支撑透明构件531,并且可使组装步骤高效。此外,虚拟芯片152可以用作用于密封光学芯片511的密封材料,并且可以提高光学芯片511的可靠性。
应注意,模制材料151可以被布置在中介层基板130上以包围虚拟芯片152的外围。
<7.第七实施方式>
在上述第五实施方式中,半导体芯片421设置在模制材料151接触的位置处,并且其顶部表面高于虚拟芯片152的顶部表面的光学芯片411设置在由虚拟芯片152包围的位置处。在第七实施方式中,半导体芯片421设置在模制材料151接触的位置处,并且其顶部表面低于虚拟芯片152的顶部表面的光学芯片511设置在由虚拟芯片152包围的位置处。
图22是示出根据第七实施方式的包装的配置示例的截面图。
在附图中,包装550包括上述第六实施方式的光学芯片511和透明构件531,而不是上述第五实施方式的包装400的光学芯片411。此外,在包装550中,省略上述第五实施方式的防反射膜431。第七实施方式的包装550的其他配置类似于上述第五实施方式的包装400的配置。
光学芯片511和半导体芯片421安装在中介层基板130上。
虚拟芯片152被布置在光学芯片511的周围。虚拟芯片152可与光学芯片511分离地布置在中介层基板130上。此时,可以使高度方向DH上的光学芯片511的顶面的位置低于高度方向DH上的虚拟芯片152的平坦表面的位置。在图22的示例中,光学芯片511的顶部表面是片上透镜516的顶部表面。此时,虚拟芯片152的平坦表面可从光学芯片511的顶面在高度方向DH上突出。
在中介层基板130上,模制材料151被布置为包围半导体芯片421和虚拟芯片152中的每一个。此时,模制材料151可以接触半导体芯片421的侧面、底层填料119的侧面、以及虚拟芯片152的外围表面。
透明构件531设置在光学芯片511的上侧上。透明构件531在与光学芯片511分离的位置处由虚拟芯片152支撑。此时,端部可由透明构件531在虚拟芯片152的肩部的位置处支撑。
如上所述,在上述第七实施方式中,由模制材料151包围的半导体芯片421安装在中介层基板130上,并且对顶部表面低于虚拟芯片152的顶部表面的光学芯片511进行改装。因此,在半导体芯片421安装在中介层基板130上之后,光学芯片511可安装在中介层基板130上,并且可抑制由于半导体芯片421的安装而对光学芯片511的热损坏等。
此外,将光学芯片511的顶面在高度方向DH上的位置设置为低于虚拟芯片152的平坦表面在高度方向DH上的位置,并且将由虚拟芯片152支撑的透明构件531被布置在光学芯片511的上侧上。因此,在不增加包装550的平面尺寸的情况下,可以改善光学芯片511的密封性能或者可以改善光学特性。
<8.第八实施方式>
在上述第五实施方式中,被布置在模制材料151接触的位置处的半导体芯片421和被布置在被虚拟芯片152包围的位置处的光学芯片411安装在中介层基板130上。在第八实施方式中,为了便于填充被布置在由虚拟芯片包围的位置处的光学芯片411周围的底层填料,设置放大虚拟芯片与光学芯片411之间的间隔的区域。
图23是示出根据第八实施方式的包装的配置示例的截面图,并且图24是示出根据第八实施方式的包装的虚拟芯片的配置示例的平面图。应注意,图24中的a示出了第八实施方式的虚拟芯片的第一配置示例,并且图24中的b示出了第八实施方式的虚拟芯片的第二配置示例。
在图23和图24中的a中,底层填料611被添加到包装400中的上述第五实施方式的包装600。此外,包装600设置有虚拟芯片652来代替上述第五实施方式的虚拟芯片152。第八实施方式的包装600的其他配置类似于上述第五实施方式的包装400的配置。注意,在第八实施方式的包装600中,省略了上述第五实施方式的防反射膜431,但是可以设置防反射膜431或者可以不设置防反射膜431。
虚拟芯片652的表面中的包括面向光学芯片411的表面的上端的部分的间隔D2大于面向光学芯片411的另一表面的间隔D1。为了在虚拟芯片652的表面上形成这种间隔D2,可以在表面上形成到达表面的上端的凹部。
底层填料611设置在中介层基板130与光学芯片411之间以及光学芯片411与虚拟芯片652之间。底层填料部611的材料例如是诸如环氧树脂的热固性树脂。底层填料611可以从其中光学芯片411与虚拟芯片652之间的间隔是D2的位置注入。
如上所述,在上述第八实施方式中,使虚拟芯片652的表面中的包括面向光学芯片411的一个表面的上端的部分的间隔D2大于面向光学芯片411的另一个表面的间隔D1。因此,底层填料611可容易地填充在被布置在由虚拟芯片652包围的位置处的光学芯片411周围,并且可提高光学芯片411和中介层基板130之间的连接的可靠性。
应注意,可使用图24中的b中的虚拟芯片653代替图24中的a中的虚拟芯片652。在虚拟芯片653的表面中,与光学芯片411相对的整个表面的间隔D2大于与光学芯片411相对的另一表面的间隔D1。
<9.第九实施方式>
在上述第八实施方式中,为了促进在被布置在由虚拟芯片152包围的位置处的光学芯片411周围的底层填料611的填充,设置虚拟芯片152与光学芯片411之间的间隔扩大的区域。在第九实施方式中,为了便于填充被布置在由虚拟芯片包围的位置处的光学芯片411周围的底层填料611,在虚拟芯片的表面之中的面向光学芯片411的表面上设置正锥形形状。
图25是示出根据第九实施方式的包装的配置示例的截面图;
在附图中,包装700设置有虚拟芯片752而不是上述第八实施方式的虚拟芯片652。第九实施方式的包装700的其他配置与上述第八实施方式的包装600的配置相似。
在虚拟芯片752的表面之中,在与光学芯片411相对的表面上设置有正锥形形状。当在图4中的虚拟基板154中形成凹槽155时,通过将凹槽155处理成正向锥形,可以容易地实现这种虚拟芯片752。底层填料611设置在中介层基板130与光学芯片411之间以及光学芯片411与虚拟芯片752之间。
如上所述,在上述第九实施方式中,正锥形形状被布置在虚拟芯片752的表面中的面向光学芯片411的表面上。因此,底层填料611可容易地填充在设置在由虚拟芯片752包围的位置处的光学芯片411周围,并且可提高光学芯片411和中介层基板130之间的连接的可靠性。
此外,在上述第九实施方式中,说明了在虚拟芯片752的表面中的与光学芯片411对置的多个面上设置正锥形形状的示例。然而,正锥形形状可以仅设置在虚拟芯片752的表面中的面向光学芯片411的一个表面上。
<10.第十实施方式>
在上述第五实施方式中,被布置在模制材料151接触的位置处的半导体芯片421和被布置在被虚拟芯片152包围的位置处的光学芯片411安装在中介层基板130上。在第十实施方式中,光学芯片411安装在半导体芯片上,该半导体芯片安装在中介层基板130上。
图26是示出根据第十实施方式的包装的配置示例的截面图。
在附图中,包装800包括光学芯片411、半导体芯片821和861、以及虚拟芯片152。半导体芯片821和861安装在中介层基板830上。光学芯片411安装在半导体芯片861上。虚拟芯片152以包围光学芯片411的周围的方式安装在半导体芯片861上。虚拟芯片152可与光学芯片411分离地布置在半导体芯片861上。注意,半导体芯片861是权利要求中描述的下层芯片的示例。
半导体元件形成在半导体芯片821上。例如,信号处理电路、存储器、光学元件等可形成在半导体芯片821上。代替半导体芯片821,光学芯片可安装在中介层基板130上。此时,如上述第二实施方式中所述,透明树脂和透明基板可包括在光学芯片中。半导体芯片821包括半导体基板822和布线层823。布线层823形成在半导体基板822上。在布线层823上提供埋入在绝缘层中的布线。此外,可以在布线层823上形成连接突起电极836的接地电极815。
半导体元件形成在半导体芯片861上。例如,信号处理电路、存储器、光学元件等可形成在半导体芯片861上。半导体芯片861包括半导体基板862和布线层863。布线层863形成在半导体基板862上。在布线层863上设置埋入绝缘层的布线。此外,可以在布线层863上形成连接突起电极846的接地电极864。
此外,贯通电极865形成在半导体基板862上。贯通电极865与布线层863连接。另外,在半导体基板862的背面侧形成有与贯通电极865连接的接地电极866。接地电极866通过突起电极146与接地电极415电连接。
中介层基板830包括支撑基板831和布线层832。在布线层832上形成有接地电极833、843。布线(未示出)可形成在布线层832上。在支撑基板831的背面形成有接地电极834、844。此外,贯通电极835和845形成在支撑基板831和布线层832上。此外,接地电极833和834经由贯通电极835彼此电连接。接地电极843和844经由贯通电极845彼此电连接。突起电极837形成在接地电极834上,突起电极847形成在接地电极844上。接地电极815经由突起电极836与接地电极833连接。接地电极864通过突起电极846与接地电极844连接。
此外,底层填料819设置在中介层基板830与每个半导体芯片821和861之间并且在每个半导体芯片821和861周围。底层填料819的材料例如是诸如环氧树脂的热固性树脂。
此外,在中介层基板830上,模制材料851被布置为包围半导体芯片821和虚拟芯片152中的每一个的外围。此时,模制材料851可以接触半导体芯片821的侧面、虚拟芯片152的侧面和底层填料819的侧面。此外,模制材料851的端部在横向方向DL上的位置和中介层基板830的端部在横向方向DL上的位置可以彼此一致。
模制材料851的表面在包围半导体芯片821的外围的位置处是平坦的。模制材料851的平坦表面可以是抛光表面。可以使模制材料851的平坦表面在高度方向DH上的位置基本上等于半导体芯片821的顶面在高度方向DH上的位置。此外,可以使虚拟芯片152的平坦表面在高度方向DH上的位置基本上等于模制材料851的平坦表面在高度方向DH上的位置。
如上所述,在上述第十实施方式中,光学芯片411安装在半导体芯片861上,半导体芯片861安装在中介层基板830上。因此,可以在不增加中介层基板830的安装面积的情况下三维地集成分割的芯片。
另外,通过在安装光学芯片411的半导体芯片861上形成贯通电极865,能够抑制布线长度的增加,并且能够将光学芯片411的布线层413电连接到外部。因此,可以在抑制与光学芯片411交换的电信号的延迟增加的同时,与光学芯片411交换电信号。
注意,在第十实施方式中,已经描述了其中堆叠两个芯片作为三维集成结构的示例,但是可以堆叠三个或更多个芯片。此时,每个芯片经由贯通电极电连接,并且光学芯片可被布置在最上层。
<11.用于移动对象的应用的示例>
根据本公开的技术(本技术)可应用于各种产品。例如,根据本公开的技术可以安装在任何种类的移动对象上的装置的形式实现,所述移动对象诸如汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动性、飞机、无人机、船舶或机器人。
图27是示出了作为应用根据本公开的技术的移动物体控制系统的示例的车辆控制系统的示意性配置示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图27所示的示例中,车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。另外,作为集成控制单元12050的功能结构,例示了微型计算机12051、声音/图像输出部12052、车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如,驱动系统控制单元12010用作用于产生车辆的驱动力的驱动力产生装置(诸如内燃机、驱动电机等)、用于将驱动力传递到车轮的驱动力传递机构、用于调节车辆的转向角的转向机构、用于产生车辆的制动力的制动装置等的控制装置。
车身系统控制单元12020根据各种程序来控制设置在车身上的各种装置的操作。例如,车身系统控制单元12020用作用于无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、后备灯、制动灯、转向信号、雾灯等的各种灯的控制装置。在这种情况下,从作为钥匙的替代物的移动装置发送的无线电波或各种开关的信号可以被输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号,并且控制车辆的门锁装置、电动车窗装置、灯等。
车外信息检测单元12030检测包含车辆控制系统12000的车外的信息。例如,在车外信息检测单元12030上连接有成像部12031。车外信息检测单元12030使成像部12031对车外的图像进行成像,并接收所成像的图像。另外,车外信息检测单元12030也可以基于接收到的图像,进行检测人、车辆、障碍物、标志、路面上的文字等对象物的处理、或者检测其距离的处理等。
成像部12031是接收光并且输出对应于接收到的光的光量的电信号的光学传感器。成像部12031可以输出电信号作为图像,或者可以输出电信号作为关于测量距离的信息。此外,成像部12031接收的光可以是可见光,或者可以是诸如红外线等不可见光。
车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040例如与检测驾驶员的状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括对驾驶员进行成像的照相机。基于从驾驶员状态检测部分12041输入的检测信息,车内信息检测单元12040可以计算驾驶员的疲劳度或驾驶员的集中度,或者可以确定驾驶员是否打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算驱动力生成装置、转向机构或制动装置的控制目标值,并且向驱动系统控制单元12010输出控制命令。例如,微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协作控制,该功能包括用于车辆的防碰撞或减震、基于跟随距离的跟随驾驶、维持驾驶的车辆速度、车辆碰撞的警告、车辆与车道的偏离的警告等。
另外,微型计算机12051通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车外或车内信息的信息来控制驱动力产生装置、转向机构、制动装置等,可以执行用于自动驾驶的协作控制,这使得车辆不依赖于驾驶员的操作等而自动行驶。
另外,微型计算机12051可以基于由车外信息检测单元12030获得的关于车外的信息,将控制命令输出到车身系统控制单元12020。例如,微型计算机12051可以通过根据由车外信息检测单元12030检测的前方车辆或对面车辆的位置,控制前照灯以从远光改变到近光,来执行旨在防止眩光的协作控制。
声音/图像输出部12052将声音和图像中的至少一个的输出信号发送到输出装置,该输出装置能够视觉地或听觉地将信息通知给车辆的乘员或车辆外部。在图27的示例中,音频扬声器12061、显示部12062和仪表板12063被示为输出装置。例如,显示部12062可包括板上显示器和平视显示器中的至少一个。
图28是示出成像部12031的安装位置的示例的图示。
在图28中,成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105例如设置在车辆12100的车辆内部中的诸如前鼻部、侧视镜、后保险杠、后门、以及挡风玻璃的上部的位置处。设置在车辆内部内的前鼻部的成像部12101和设置在挡风玻璃的上部的成像部12105主要获得车辆12100的前方的图像。设置到侧视镜的成像部12102和12103主要获得车辆12100的侧面的图像。设置到后保险杠或后门的成像部12104主要获得车辆12100的后部的图像。设置在车辆内部内的挡风玻璃的上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
需注意,图28示出了成像部12101至12104的成像范围的示例。成像范围12111表示设置到前鼻部的成像部12101的成像范围。成像范围12112和12113分别表示设置到侧视镜的成像部12102和12103的成像范围。成像范围12114表示设置到后保险杠或后门的成像部12104的成像范围。例如,通过叠加由成像部12101至12104成像的图像数据来获得从上方观看的车辆12100的鸟瞰图像。
成像部12101至12104中的至少一个可具有获得距离信息的功能。例如,成像部12101至12104中的至少一个可以是由多个成像元件构成的立体相机,或者可以是具有用于相位差检测的像素的成像元件。
例如,微型计算机12051可以基于从成像部12101至12104获得的距离信息确定在成像范围12111至12114内到每个三维物体的距离以及该距离的时间变化(相对于车辆12100的相对速度),由此,抽出存在于车辆12100的行驶路径上、以与车辆12100大致相同的方向以规定的速度(例如,等于或大于0km/小时)。另外,微型计算机12051可以预先设定跟随距离以保持在前行车辆的前方,并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随起动控制)等。由此,能够进行不依赖于驾驶员的操作等而使车辆自动行驶的自动驾驶用的协调控制。
例如,微型计算机12051可以基于从成像部12101至12104获得的距离信息将与三维物体有关的三维物体数据分类为二轮车、标准车辆、大型车辆、行人、电线杆和其他三维物体的三维物体数据,提取分类的三维物体数据,并且将所提取的三维物体数据用于自动躲避障碍物。例如,微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后,微型计算机12051确定指示与每个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下,微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告,并且经由驾驶系统控制单元12010执行强制减速或躲避转向。微型计算机12051可由此辅助驾驶以避免碰撞。
成像部12101至12104中的至少一个可以是检测红外线的红外相机。微型计算机12051例如可以通过确定在成像部12101至12104的所成像的图像中是否存在行人来识别行人。行人的这种识别例如通过提取作为红外照相机的成像部12101至12104的成像图像中的特征点的过程以及通过对表示对象的轮廓的一系列特征点执行图案匹配处理来确定是否是行人的过程来执行。当微型计算机12051确定在成像部12101到12104的成像图像中存在行人并因此识别出行人时,声音/图像输出部12052控制显示部12062,使得用于强调的正方形轮廓线被显示为叠加在识别出的行人上。声音/图像输出部12052还可控制显示部12062,使得在期望位置处显示表示行人的图标等。
上面已经描述了可以应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术不仅可以应用于上述配置中的成像部12031和驾驶员状态检测部分12041,而且可以实现电子控制单元的至少一些功能。具体而言,例如,图1中的包装100可在应用于成像部12031的同时实现电子控制单元的至少一些功能。通过将根据本公开的技术应用于车辆控制系统12000,可以获得捕获图像同时抑制安装区域的增加,并且实现车辆控制的至少一些功能。
应注意,上述实施方式示出了用于体现本技术的示例,并且实施方式中的事项和权利要求中指定本发明的事项具有对应关系。类似地,权利要求中指定本发明的事项与本技术的实施方式中具有相同名称的事项具有对应关系。然而,本技术不限于实施方式,并且在不背离本技术的主旨的情况下,可以通过对实施方式应用各种修改来体现。此外,本说明书中描述的效果仅是示例并且不受限制,并且可以提供其他效果。
应注意,本技术还可具有以下配置。
(1)一种包装,包括:
多个芯片,包括光学芯片;
布线层,在布线层上安装有多个芯片;以及
模制材料,被布置为包围多个芯片中的至少一个芯片的外围,模制材料具有平坦表面。
(2)根据(1)的包装,其中,
模制材料的平坦表面在高度方向上的位置基本上等于多个芯片中的至少一个芯片的顶面在高度方向上的位置。
(3)根据(1)或(2)的包装,其中,
光学芯片包括光接收元件和光发射元件中的至少一个。
(4)根据(1)至(3)中任一项的包装,其中,
安装有多个芯片的布线层是形成在中介层基板上的布线层或者形成在芯片上的重布线层。
(5)根据(1)至(4)中任一项的包装,还包括:防反射膜,形成在除光学芯片以外的芯片和模制材料中的至少一个上。
(6)根据(1)至(5)中任一项的包装,还包括:
下层芯片,在下层芯片上安装有多个芯片中的至少一个芯片;以及
贯通电极,形成在下层芯片中。
(7)根据(1)至(6)中任一项的包装,还包括:虚拟芯片,被布置为在外围由模制材料包围的状态下与多个芯片中的任一个芯片的外围分离,并且虚拟芯片具有位于与模制材料的平坦表面基本上相同的高度处的顶面。
(8)根据(1)至(7)中任一项的包装,还包括:
透明构件,设置在光学芯片的上侧上,
其中,模制材料被定位成在透明构件的表面暴露的状态下包围光学芯片的外围。
(9)根据(8)的包装,其中,
透明构件包括透明树脂和透明基板中的至少一个。
(10)根据(9)的包装,其中,
透明构件包括光学功能层。
(11)根据(7)的包装,其中,
光学芯片的顶面位于低于模制材料的顶面的位置处。
(12)根据(11)的包装,还包括:透明基板或光学构件,被布置在光学芯片的上侧并且由虚拟芯片支撑。
(13)根据(7)的包装,其中,
光学芯片的顶面位于高于模制材料的顶面的位置处。
(14)根据(13)的包装,还包括:底层填料,设置在多个芯片中的至少一个芯片与布线层之间并且在芯片周围。
(15)根据(14)的包装,其中,
虚拟芯片的表面之中包括面向芯片的一个表面的上端部的至少一部分与面向芯片的其他表面相比距由虚拟芯片包围的芯片具有更大的间隔。
(16)根据(14)的包装,其中,
虚拟芯片的表面之中的面向芯片的至少一个表面具有正锥形形状。
(17)一种包装,包括:
光学芯片,安装在基板上;
透明构件,设置在光学芯片上;以及
密封树脂,将密封树脂的表面平坦化使得透明构件的表面暴露,并且在基板上形成密封树脂以便包围光学芯片的外围。
(18)根据(15)的包装,其中,
平坦表面是抛光在透明构件的位置处停止的抛光表面。
(19)一种包装,包括:
第一芯片,在所述第一芯片上形成有第一布线层;
延伸重布线层,电连接到第一布线层并且从第一芯片的安装区域起在横向方向上延伸;以及
第二芯片,与第一芯片分离地安装在延伸重布线层上,并且在第二芯片上形成有电连接到延伸重布线层的第二布线层。
(20)根据(17)的包装,还包括:模制材料,形成在延伸重布线层上,以便包围第一芯片和第二芯片中的至少一个芯片的外围,模制材料具有平坦表面。
(21)根据(17)或(18)的包装,还包括:虚拟芯片,在外围被模制材料包围的状态下与第一芯片和第二芯片中的至少一个芯片的外围分离地布置在延伸重布线层上,并且虚拟芯片具有位于与模制材料的表面基本上相同的高度处的顶面。
(22)一种包装,包括:
光学芯片,安装在基板上;
虚拟芯片,与光学芯片的外围分离地布置在基板上并且从光学芯片的顶面突出;以及
透明构件,被布置在光学芯片的上侧并且由虚拟芯片支撑。
(23)根据(20)的包装,还包括:模制材料,形成在基板上以便包围虚拟芯片的外围并且具有平坦表面。
(24)一种用于制造包装的方法,该方法包括:
利用模制材料将在上侧设置有透明构件的光学芯片与虚拟基板一起密封的步骤;
将模制材料的表面平坦化以暴露透明构件和虚拟基板的表面的步骤;
去除表面暴露的虚拟基板的至少一部分的步骤;以及
在去除虚拟基板的区域中安装芯片的步骤。
(25)根据(22)的用于制造包装的方法,其中,
将模制材料的表面的平坦化在透明构件的位置处停止。
(26)一种用于制造包装的方法,该方法包括:
利用模制材料密封芯片和虚拟基板的步骤;
将模制材料的表面平坦化以暴露虚拟基板的表面的步骤;去除表面暴露的虚拟基板的至少一部分的步骤;以及在已去除虚拟基板的区域中安装光学芯片的步骤。
参考符号列表
100至800包装
111 光学芯片
121 半导体芯片
130 中介层基板
112 半导体层
113,123,132布线层
114,131支撑基板
115,124,133,134,143,144接地电极
116 片上透镜
117 透明树脂
118 透明基板
122 半导体基板
135,145贯通电极
136,137突起电极
151 模制材料
152 虚拟芯片
153 粘合剂。

Claims (26)

1.一种包装,包括:
多个芯片,包括光学芯片;
布线层,在所述布线层上安装有所述多个芯片;以及
模制材料,被布置为包围所述多个芯片中的至少一个芯片的外围,所述模制材料具有平坦表面。
2.根据权利要求1所述的包装,其中,
所述模制材料的平坦表面在高度方向上的位置基本上等于所述多个芯片中的至少一个芯片的顶面在高度方向上的位置。
3.根据权利要求1所述的包装,其中,
所述光学芯片包括光接收元件和光发射元件中的至少一个。
4.根据权利要求1所述的包装,其中,
安装有所述多个芯片的所述布线层是形成在中介层基板上的布线层或者形成在所述芯片上的重布线层。
5.根据权利要求1所述的包装,还包括:防反射膜,形成在除所述光学芯片以外的芯片和所述模制材料中的至少一个上。
6.根据权利要求1所述的包装,还包括:
下层芯片,在所述下层芯片上安装有所述多个芯片中的至少一个芯片;以及
贯通电极,形成在所述下层芯片中。
7.根据权利要求1所述的包装,还包括:虚拟芯片,被布置为在所述外围由所述模制材料包围的状态下与所述多个芯片中的任一个芯片的外围分离,并且所述虚拟芯片具有位于与所述模制材料的平坦表面基本上相同的高度处的顶面。
8.根据权利要求1所述的包装,还包括:
透明构件,设置在所述光学芯片的上侧上,
其中,所述模制材料被定位成在所述透明构件的表面暴露的状态下包围所述光学芯片的外围。
9.根据权利要求8所述的包装,其中,
所述透明构件包括透明树脂和透明基板中的至少一个。
10.根据权利要求9所述的包装,其中,
所述透明构件包括光学功能层。
11.根据权利要求7所述的包装,其中,
所述光学芯片的顶面位于低于所述模制材料的顶面的位置处。
12.根据权利要求11所述的包装,还包括:透明基板或光学构件,被布置在所述光学芯片的上侧并且由所述虚拟芯片支撑。
13.根据权利要求7所述的包装,其中,
所述光学芯片的顶面位于高于所述模制材料的顶面的位置处。
14.根据权利要求13所述的包装,还包括:底层填料,设置在所述多个芯片中的至少一个芯片与所述布线层之间并且在所述芯片周围。
15.根据权利要求14所述的包装,其中,
所述虚拟芯片的表面之中包括面向所述芯片的一个表面的上端部的至少一部分与面向所述芯片的其他表面相比距外围由所述虚拟芯片包围的芯片具有更大的间隔。
16.根据权利要求14所述的包装,其中,
所述虚拟芯片的表面之中的面向所述芯片的至少一个表面具有正锥形形状。
17.一种包装,包括:
光学芯片,安装在基板上;
透明构件,设置在所述光学芯片上;以及
密封树脂,将所述密封树脂的表面平坦化使得所述透明构件的表面暴露,并且在所述基板上形成所述密封树脂以便包围所述光学芯片的外围。
18.根据权利要求16所述的包装,其中,
所述平坦表面是抛光在所述透明构件的位置处停止的抛光表面。
19.一种包装,包括:
第一芯片,在所述第一芯片上形成有第一布线层;
延伸重布线层,电连接到所述第一布线层并且从所述第一芯片的安装区域起在横向方向上延伸;以及
第二芯片,与所述第一芯片分离地被安装在所述延伸重布线层上,并且在所述第二芯片上形成有电连接到所述延伸重布线层的第二布线层。
20.根据权利要求19所述的包装,还包括:模制材料,形成在所述延伸重布线层上,以便包围所述第一芯片和所述第二芯片中的至少一个芯片的外围,所述模制材料具有平坦表面。
21.根据权利要求19所述的包装,还包括:虚拟芯片,在外围由所述模制材料包围的状态下与所述第一芯片和所述第二芯片中的至少一个芯片的外围分离地布置在所述延伸重布线层上,并且具有位于与所述模制材料的表面基本上相同的高度的顶面。
22.一种包装,包括:
光学芯片,安装在基板上;
虚拟芯片,与所述光学芯片的外围分离地布置在所述基板上并且从所述光学芯片的顶面突出;以及
透明构件,被布置在所述光学芯片的上侧并且由所述虚拟芯片支撑。
23.根据权利要求22所述的包装,还包括:模制材料,形成在所述基板上以便包围所述虚拟芯片的外围并且具有平坦表面。
24.一种用于制造包装的方法,所述方法包括:
利用模制材料将在上侧设置有透明构件的光学芯片与虚拟基板一起密封的步骤;
将模制材料的表面平坦化以暴露所述透明构件和所述虚拟基板的表面的步骤;
去除表面暴露的所述虚拟基板的至少一部分的步骤;以及
在去除所述虚拟基板的区域中安装芯片的步骤。
25.根据权利要求24所述的用于制造包装的方法,其中,
将所述模制材料的表面平坦化在所述透明构件的位置处停止。
26.一种用于制造包装的方法,所述方法包括:
利用模制材料将芯片和虚拟基板密封的步骤;
将模制材料的表面平坦化以暴露所述虚拟基板的表面的步骤;
去除表面暴露的所述虚拟基板的至少一部分的步骤;以及
在已去除所述虚拟基板的区域中安装光学芯片的步骤。
CN202380030521.9A 2022-04-08 2023-02-13 包装和用于制造包装的方法 Pending CN118946976A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022064203 2022-04-08
JP2022-064203 2022-04-08
PCT/JP2023/004705 WO2023195236A1 (ja) 2022-04-08 2023-02-13 パッケージおよびパッケージの製造方法

Publications (1)

Publication Number Publication Date
CN118946976A true CN118946976A (zh) 2024-11-12

Family

ID=88242824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380030521.9A Pending CN118946976A (zh) 2022-04-08 2023-02-13 包装和用于制造包装的方法

Country Status (6)

Country Link
US (1) US20250219037A1 (zh)
EP (1) EP4507010A4 (zh)
KR (1) KR20250002282A (zh)
CN (1) CN118946976A (zh)
TW (1) TW202347527A (zh)
WO (1) WO2023195236A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025115400A1 (ja) * 2023-12-01 2025-06-05 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2025234202A1 (ja) * 2024-05-07 2025-11-13 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127236A (ja) * 1999-10-28 2001-05-11 Mitsumi Electric Co Ltd Icパッケージ
JP2005268440A (ja) * 2004-03-17 2005-09-29 Mitsumi Electric Co Ltd 電子部品の製造方法及び電子部品
JP4810957B2 (ja) * 2005-02-28 2011-11-09 ソニー株式会社 ハイブリットモジュール及びその製造方法
JPWO2006095834A1 (ja) * 2005-03-09 2008-08-21 旭化成エレクトロニクス株式会社 光デバイス及び光デバイスの製造方法
FR2966979A1 (fr) * 2010-10-28 2012-05-04 St Microelectronics Grenoble 2 Dispositif optique, procede pour sa fabrication et boitier electronique comprenant ce dispositif optique
JP6507725B2 (ja) * 2015-03-09 2019-05-08 富士通株式会社 光通信装置、光通信モジュール、及び光通信装置の製造方法
US11101260B2 (en) * 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
US10866373B2 (en) * 2018-06-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
CN114944407A (zh) * 2018-09-21 2022-08-26 中芯集成电路(宁波)有限公司 光电传感集成系统、镜头模组、电子设备

Also Published As

Publication number Publication date
EP4507010A4 (en) 2025-08-06
EP4507010A1 (en) 2025-02-12
KR20250002282A (ko) 2025-01-07
WO2023195236A1 (ja) 2023-10-12
US20250219037A1 (en) 2025-07-03
TW202347527A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US11671726B2 (en) Solid-state imaging device
US20250219037A1 (en) Package and method for manufacturing package
CN114127919A (zh) 半导体封装、电子装置和制造半导体封装的方法
CN117321772A (zh) 固态摄像元件、固态摄像元件的制造方法以及电子设备
US20240186352A1 (en) Imaging device
US20250366251A1 (en) Photodetection element and method of manufacturing photodetection element
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
US20210005658A1 (en) Imaging unit and electronic apparatus
EP4542647A1 (en) Package, semiconductor device, and method for producing package
CN113678234A (zh) 半导体封装件、半导体封装件制造方法和电子装置
CN119604978A (zh) 光检测装置
JP2024044280A (ja) 電子デバイスおよび電子デバイスの製造方法
CN118974930A (zh) 固态成像装置
CN117882193A (zh) 摄像元件、摄像装置和制造方法
CN117652029A (zh) 固体摄像元件、摄像装置和电子设备
WO2025079331A1 (ja) パッケージおよびパッケージの製造方法
CN114127940A (zh) 半导体封装
WO2025159072A1 (ja) 電子デバイスおよび電子デバイスの製造方法
WO2025204130A1 (ja) パッケージ
WO2025052679A1 (ja) 電子デバイスおよび電子デバイスの製造方法
CN120202742A (zh) 光检测装置
CN119384726A (zh) 电子装置
WO2025115391A1 (ja) パッケージおよびパッケージの製造方法
WO2025253766A1 (ja) パッケージおよびパッケージの製造方法
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination