[go: up one dir, main page]

CN118900251A - 基于预占信用动态流控的发包优化方法、装置、设备及存储介质 - Google Patents

基于预占信用动态流控的发包优化方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN118900251A
CN118900251A CN202410961314.1A CN202410961314A CN118900251A CN 118900251 A CN118900251 A CN 118900251A CN 202410961314 A CN202410961314 A CN 202410961314A CN 118900251 A CN118900251 A CN 118900251A
Authority
CN
China
Prior art keywords
credit
packet
request
access request
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410961314.1A
Other languages
English (en)
Inventor
陈江明
刘亿民
孙磊君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongxing Microsystem Technology Co ltd
Original Assignee
Wuxi Zhongxing Microsystem Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongxing Microsystem Technology Co ltd filed Critical Wuxi Zhongxing Microsystem Technology Co ltd
Priority to CN202410961314.1A priority Critical patent/CN118900251A/zh
Publication of CN118900251A publication Critical patent/CN118900251A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/39Credit based
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/43Assembling or disassembling of packets, e.g. segmentation and reassembly [SAR]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/12Protocol engines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22Parsing or analysis of headers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本申请提供了基于预占信用动态流控的发包优化方法、装置设备及存储介质,该方法包括:当发包引擎收到发包请求时,如果是DMA访存请求,则根据发包请求携带的物理页信息向信用管理模块申请发包信用,如果不是DMA访存请求,则根据软件配置信息申请发包信用;当申请的发包信用不大于当前可用信用时,为下游模块分配所述发包信用,并将发包请求下发到下游模块,同时更新所述当前可用信用;当下游模块处理完发包请求时,将对应的发包信用补偿到所述信用管理模块的当前可用信用。本申请的技术方案优化了发包引擎内部数据缓存空间。

Description

基于预占信用动态流控的发包优化方法、装置、设备及存储 介质
技术领域
本申请属于网络传输领域,特别涉及基于预占信用动态流控的发包优化方法、装置设备及存储介质。
背景技术
发包引擎的主要功能是接收数据包发送相关的命令,并将其转化为数据包头命令和数据读取命令,然后利用数据读取命令,通过访存模块获取主存数据,最后将数据包头与主存数据拼接后发出。发包引擎的内部结构数据包发送相关的命令解析模块、数据包生成模块、主存数据缓存模块以及数据包头与主存数据拼接发送模块,如图1所示。主存数据缓存模块的容量计算大多与访存模块的延时和当前预期的带宽、线速相关。
通过访存模块获取主存数据,需要借助PCIE访存获得数据。如果读回的数据不能及时发出,而发包引擎内部数据缓存空间不足,导致反压PCIE时,将严重影响PCIE的使用效率,也阻塞了其他模块使用PCIE。
另外,如果在发包引擎内部实现一个容纳所有读回的访存数据的缓冲器buffer,以缓存PCIE侧返回的数据,显然对资源的开销代价大,而且PCIE的延时不是定值,造成buffer的评估并不准确。因此,只有在降低资源开销的同时保证发包性能不受影响,才能提升发包引擎对PCIE的利用效率。
发明内容
本申请的目的在于提供一种基于预占信用动态流控的发包优化方法和装置,旨在减少访存资源的开销。
根据本申请的第一方面,提供了一种基于预占信用动态流控的发包优化方法,包括:
当发包引擎收到发包请求时,如果所述发包请求是DMA访存请求,则根据所述发包请求携带的物理页信息,向信用管理模块申请发包信用,如果所述发包请求不是DMA访存请求,则根据软件配置信息向信用管理模块申请发包信用;
当信用管理模块判断DMA访存请求申请的发包信用不大于当前可用信用时,为下游模块分配所述发包信用,并将所述发包请求下发到下游模块,同时更新所述当前可用信用;
当下游模块处理完所述发包请求时,将对应的发包信用补偿到所述信用管理模块的当前可用信用。
在可选的实施方式中,所述根据软件配置信息向信用管理模块申请发包信用,进一步包括:
所述如果所述发包请求不是DMA访存请求,则根据软件配置信息向信用管理模块申请发包信用,等待正在进行的DMA访存请求信用通过,DMA命令全部发出后,再为当前非访存请求下发信用。
在可选的实施方式中,根据所述发包请求携带的物理页信息,向信用管理模块申请发包信用,进一步包括:
根据所述DMA访存请求的数据长度计算当前访存请求物理页所携带的数据包数量,然后将数据包数量乘以软件配置的信用消耗量,得到当前DMA访存请求的发包信用,向所述信用管理模块申请该发包信用。
在可选的实施方式中,所述更新所述当前可用信用,进一步包括:
从当前可用信用中扣除申请的发包信用。
在可选的实施方式中,所述将对应的发包信用补偿到所述信用管理模块的当前可用信用,进一步包括:
对于处理完成的DMA访存请求,确定当前DMA数据是否异常;
如果当前DMA数据正常,则根据上游分配的发包信用进行信用补偿,并维护所述DMA访存请求的剩余信用;
如果当前DMA数据异常,则根据所述DMA访存请求的剩余信用进行信用补偿。
根据本申请的第二方面,提供了一种基于预占信用动态流控的发包优化装置,包括:
信用申请单元,用于当发包引擎收到发包请求时,如果所述发包请求是DMA访存请求,则根据所述发包请求携带的物理页信息,向信用管理模块申请发包信用,如果所述发包请求不是DMA访存请求,则根据软件配置信息向信用管理模块申请发包信用;
发包单元,用于当信用管理模块判断DMA访存请求申请的发包信用不大于当前可用信用时,为下游模块分配所述发包信用,并将所述发包请求下发到下游模块,同时更新所述当前可用信用;
信用补偿单元,用于当下游模块处理完所述发包请求时,将对应的发包信用补偿到所述信用管理模块的当前可用信用。
本申请第三方面提供了一种电子设备,包括处理器和存储器,所述存储器存储有多条指令,所述处理器用于读取所述指令并执行前述第一方面的方法。
本申请第四方面提供了一种计算机可读存储介质,所述计算机可读存储介质存储有多条指令,所述多条指令可被处理器读取并执行前述第一方面的方法。
相比于相关技术,本申请的技术方案具备以下优点:
本申请节省了DMA缓存资源比例,提升了发包引擎对PCIE的利用效率,根据包粒度细化请求数据量,在降低资源开销的同时,提高了发包性能。
本申请的其它特征和优点将在随后的说明书中阐述,并且部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的目的和其他优点可以通过在说明书以及附图中所指出的结构和流程来实现和获取。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单介绍,显而易见的是,下面描述中的附图是本申请的某些实施例,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获取其他的附图。
图1是根据相关技术的发包引擎结构示意图。
图2是根据本申请示例性实施例的基于预占信用动态流控的发包优化方法的流程图。
图3是根据本申请示例性实施例的采用预占信用的发包引擎逻辑示意图。
图4是根据本申请示例性实施例的信用管理逻辑示意图。
图5是根据本申请示例性实施例的非访存请求的信用申请逻辑示意图。
图6是根据本申请示例性实施例的访存(DMA)请求的信用申请逻辑示意图。
图7是根据本申请示例性实施例的信用补偿逻辑示意图。
具体实施方式
为了使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获取的所有其他实施例,都属于本申请保护的范围。
本申请提供的方法可以在如下的终端环境中实施,该终端可以包括一个或多个如下部件:处理器、存储器和显示屏。其中,存储器中存储有至少一条指令,所述指令由处理器加载并执行以实现下述实施例所述的方法。
处理器可以包括一个或者多个处理核心。处理器利用各种接口和线路连接整个终端内的各个部分,通过运行或执行存储在存储器内的指令、程序、代码集或指令集,以及调用存储在存储器内的数据,执行终端的各种功能和处理数据。
存储器可以包括随机存储器(Random Access Memory,RAM),也可以包括只读存储器(Read-Only Memory,ROM)。存储器可用于存储指令、程序、代码、代码集或指令。
显示屏用于显示各个应用程序的用户界面。
除此之外,本领域技术人员可以理解,上述终端的结构并不构成对终端的限定,终端可以包括更多或更少的部件,或者组合某些部件,或者不同的部件布置。比如,终端中还包括射频电路、输入单元、传感器、音频电路、电源等部件,在此不再赘述。
基于以上分析,本申请提出一种基于预占信用动态流控的发包优化方法和装置,采用信用预占方式,判断当前请求是否可下发,既保证内部缓存DMA buffer不溢出,又保证发包性能。所述信用可以是发包出口处理该请求时,将消耗的时钟周期,而不包括读负载的时间。对于携带负载的请求,以请求携带的物理页(page)为粒度申请信用。对于不携带负载的请求,则需等待前面携带负载请求的读DMA命令全部发出后,方可申请信用。在下游模块每处理一个请求或在发出每个数据包后,将信用补偿给信用管理模块。
参见图2的流程图,本申请提供的所述基于预占信用动态流控的发包优化方法包括:
步骤201:当发包引擎收到发包请求时,如果所述发包请求是DMA访存请求,则根据所述发包请求携带的物理页信息,向信用管理模块申请发包信用,如果所述发包请求不是DMA访存请求,则根据软件配置信息向信用管理模块申请发包信用。
本申请采用预占信用的发包引擎,如图3所示,在普通的发包引擎基础上增加一个信用管理模块。请求解析模块在收到发包请求时,向信用管理模块申请用于发送数据包的信用。
示例性地,非访存(DMA)请求的信用申请逻辑如图5所示,等待前面正在进行的访存请求信用通过后再根据软件配置的请求信用进行信用申请,在信用申请通过,即DMA命令全部发出后,再分配非访存请求的信用。非访存请求的信用为软件预先配置的请求信用。示例性地,访存(DMA)请求的信用申请逻辑如图6所示,其中根据路径最大传输单元(PMTU)和访存请求数据长度计算当前访存请求物理页(page)携带的数据包数量pkt_num(pkt_num=访存请求数据长度/PMTU),如果物理页携带数据长度非PMTU整数倍则pkt_num增1,然后将pkt_num乘以软件配置的信用消耗量,得到当前访存请求的申请信用值,并向信用模块申请该信用,在得到信用后,方可下发访存命令。可选地,在物理页出现异常时,按请求的剩余包数量申请信用,保证信用不泄露。
步骤202:当信用管理模块判断DMA访存请求申请的发包信用不大于当前可用信用时,为下游模块分配所述发包信用,并将所述发包请求下发到下游模块,同时更新所述当前可用信用。
在优选的实施例中,初始状态下可用信用计算方式为:
total_credit=主机侧读取数据带宽时延×线速×最短包的包头处理周期。
信用管理模块的逻辑如图4所示,首先判断当前是否有信用可用,如果没有可用的信用,则拒绝信用申请,仅等待下游补偿信用。当有可用信用时,如果当前申请的信用小于等于当前信用,则当前信用申请通过,从当前可用信用中扣除申请的发包信用。在信用申请通过后,将生成的控制信息、物理页分发给下游模块。根据优选的实施例,利用数据包拼接模块将数据包进行拼接并发出。
步骤203:当下游模块处理完所述发包请求时,将对应的发包信用补偿到所述信用管理模块的当前可用信用。
信用补偿逻辑如图7所示,每处理完一个请求,就将该请求的信用补偿回信用管理模块。具体地,判断当前处理完成的请求是否为访存请求,如果是访存请求,则确定当前DMA数据是否异常。如果正常,则根据上游分配的发包信用进行信用补偿,并维护该请求的剩余信用。如果异常,则根据该请求的剩余信用进行信用补偿。如果是非访存请求,则直接根据上游分配的信用进行补偿。
可见,本申请提出的基于预占信用动态流控的发包优化方法,相比于相关技术具备以下优点:节省了DMA缓存资源比例,提升了发包引擎对PCIE的利用效率,根据包粒度细化请求数据量,在降低资源开销的同时,提高了发包性能。本申请的方案采用软件可动态配置总信用和按请求类型独立分配信用方式。对软件更友好。本方案可在异常场景下将信用快速回补,优化了发包引擎的处理性能。本方案统计每种请求在发包出口消耗的时间周期,进而将每种请求的信用建议值反馈给软件,提高了信用配置的合理性。以以PCIE延时2000ns,PCIE带宽400Gbps,线速100Mpps,最小包长为64B,数据包出口模块每发出一个包的非数据处理周期4T为例。实验表明,传统方法中,每2000ns内,需要缓存数据量为:2000ns×100Mpps×4T×64B≈800×64B。由于累加效应,该数据量会继续累加,无论准备多大的buffer都不能避免反压PCIE的情况。应用在本申请的方案后,每2000ns内,控制读取DMA数据量为2000ns×100Mpps×64B+64×64(保证100Mpps),缓存数据深度设置为64即可。节省DMA缓存资源比例可高达90%。
相应地,本申请在第二方面提供了一种基于预占信用动态流控的发包优化装置,包括:
信用申请单元,用于当发包引擎收到发包请求时,如果所述发包请求是DMA访存请求,则根据所述发包请求携带的物理页信息,向信用管理模块申请发包信用,如果所述发包请求不是DMA访存请求,则根据软件配置信息向信用管理模块申请发包信用;
发包单元,用于当信用管理模块判断DMA访存请求申请的发包信用不大于当前可用信用时,为下游模块分配所述发包信用,并将所述发包请求下发到下游模块,同时更新所述当前可用信用;
信用补偿单元,用于当下游模块处理完所述发包请求时,将对应的发包信用补偿到所述信用管理模块的当前可用信用。
上述装置可通过上述第一方面的实施例提供的基于预占信用动态流控的发包优化方法实现,具体的实现方式可以参见第一方面的实施例中的描述,在此不再赘述。
可以理解,上述实施例中描述的模块结构、名称和参数仅为举例。本领域技术人员还可以根据使用需要,对以上多个实施例的结构特征进行容易想到的组合和调整,而不应将本申请的构思限制于上述示例的具体细节。
本申请还提供了一种电子设备,包括处理器和存储器,所述存储器存储有多条指令,所述处理器用于读取所述指令并执行前述第一方面中的任一种方法。其中处理器和存储器可以通过总线或者其他方式连接,以通过总线连接为例。处理器可以为中央处理器(Central Processing Unit,CPU)。处理器还可以为其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific IntegratedCircuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片,或者上述各类芯片的组合。
存储器作为一种非暂态计算机可读存储介质,可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块,如本申请实施例中的方法对应的程序指令/模块。处理器通过运行存储在存储器中的非暂态软件程序、指令以及模块,从而执行处理器的各种功能应用以及数据处理,即实现上述方法实施例中的方法。
存储器可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储处理器所创建的数据等。此外,存储器可以包括高速随机存取存储器,还可以包括非暂态存储器,例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中,存储器可选包括相对于处理器远程设置的存储器,这些远程存储器可以通过网络连接至处理器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
本申请还提供了一种电子设备,包括处理器和与所述处理器连接的存储器,所述存储器存储有多条指令,所述指令可被所述处理器加载并执行,以使所述处理器能够执行如上述第一方面中的任意一种方法。该计算机可读存储介质可以是有形存储介质,诸如随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、软盘、硬盘、可移动存储盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质。
尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (12)

1.一种基于预占信用动态流控的发包优化方法,其特征在于,包括:
当发包引擎收到发包请求时,如果所述发包请求是DMA访存请求,则根据所述发包请求携带的物理页信息,向信用管理模块申请发包信用,如果所述发包请求不是DMA访存请求,则根据软件配置信息向信用管理模块申请发包信用;
当信用管理模块判断DMA访存请求申请的发包信用不大于当前可用信用时,为下游模块分配所述发包信用,并将所述发包请求下发到下游模块,同时更新所述当前可用信用;
当下游模块处理完所述发包请求时,将对应的发包信用补偿到所述信用管理模块的当前可用信用。
2.根据权利要求1所述的基于预占信用动态流控的发包优化方法,其特征在于,所述根据软件配置信息向信用管理模块申请发包信用,进一步包括:
所述如果所述发包请求不是DMA访存请求,则根据软件配置信息向信用管理模块申请发包信用,等待正在进行的DMA访存请求信用通过,DMA命令全部发出后,再为当前非访存请求下发信用。
3.根据权利要求1所述的基于预占信用动态流控的发包优化方法,其特征在于,根据所述发包请求携带的物理页信息,向信用管理模块申请发包信用,进一步包括:
根据所述DMA访存请求的数据长度计算当前访存请求物理页所携带的数据包数量,然后将数据包数量乘以软件配置的信用消耗量,得到当前DMA访存请求的发包信用,向所述信用管理模块申请该发包信用。
4.根据权利要求1所述的基于预占信用动态流控的发包优化方法,其特征在于,所述更新所述当前可用信用,进一步包括:
从当前可用信用中扣除申请的发包信用。
5.根据权利要求1所述的基于预占信用动态流控的发包优化方法,其特征在于,所述将对应的发包信用补偿到所述信用管理模块的当前可用信用,进一步包括:
对于处理完成的DMA访存请求,确定当前DMA数据是否异常;
如果当前DMA数据正常,则根据上游分配的发包信用进行信用补偿,并维护所述DMA访存请求的剩余信用;
如果当前DMA数据异常,则根据所述DMA访存请求的剩余信用进行信用补偿。
6.一种基于预占信用动态流控的发包优化装置,其特征在于,包括:
信用申请单元,用于当发包引擎收到发包请求时,如果所述发包请求是DMA访存请求,则根据所述发包请求携带的物理页信息,向信用管理模块申请发包信用,如果所述发包请求不是DMA访存请求,则根据软件配置信息向信用管理模块申请发包信用;
发包单元,用于当信用管理模块判断DMA访存请求申请的发包信用不大于当前可用信用时,为下游模块分配所述发包信用,并将所述发包请求下发到下游模块,同时更新所述当前可用信用;
信用补偿单元,用于当下游模块处理完所述发包请求时,将对应的发包信用补偿到所述信用管理模块的当前可用信用。
7.根据权利要求6所述的基于预占信用动态流控的发包优化装置,其特征在于,所述信用申请单元,进一步用于:
所述如果所述发包请求不是DMA访存请求,则根据软件配置信息向信用管理模块申请发包信用,等待正在进行的DMA访存请求信用通过,DMA命令全部发出后,再为当前非访存请求下发信用。
8.根据权利要求6所述的基于预占信用动态流控的发包优化装置,其特征在于,所述信用申请单元,进一步用于:
根据所述DMA访存请求的数据长度计算当前访存请求物理页所携带的数据包数量,然后将数据包数量乘以软件配置的信用消耗量,得到当前DMA访存请求的发包信用,向所述信用管理模块申请该发包信用。
9.根据权利要求6所述的基于预占信用动态流控的发包优化装置,其特征在于,所述发包单元,进一步用于:
从当前可用信用中扣除申请的发包信用。
10.根据权利要求6所述的基于预占信用动态流控的发包优化装置,其特征在于,所述信用补偿单元,进一步用于:
对于处理完成的DMA访存请求,确定当前DMA数据是否异常;
如果当前DMA数据正常,则根据上游分配的发包信用进行信用补偿,并维护所述DMA访存请求的剩余信用;
如果当前DMA数据异常,则根据所述DMA访存请求的剩余信用进行信用补偿。
11.一种电子设备,其特征在于,包括处理器和存储器,所述存储器存储有多条指令,所述处理器用于读取所述指令并执行如权利要求1至5任一项所述的基于预占信用动态流控的发包优化方法。
12.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有多条指令,所述多条指令可被处理器读取并执行如权利要求1至5任一项所述的基于预占信用动态流控的发包优化方法。
CN202410961314.1A 2024-07-17 2024-07-17 基于预占信用动态流控的发包优化方法、装置、设备及存储介质 Pending CN118900251A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410961314.1A CN118900251A (zh) 2024-07-17 2024-07-17 基于预占信用动态流控的发包优化方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410961314.1A CN118900251A (zh) 2024-07-17 2024-07-17 基于预占信用动态流控的发包优化方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN118900251A true CN118900251A (zh) 2024-11-05

Family

ID=93262592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410961314.1A Pending CN118900251A (zh) 2024-07-17 2024-07-17 基于预占信用动态流控的发包优化方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN118900251A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130007180A1 (en) * 2011-06-29 2013-01-03 Microsoft Corporation Transporting operations of arbitrary size over remote direct memory access
US20150293709A1 (en) * 2014-04-14 2015-10-15 Microsoft Corporation Fine-grained bandwidth provisioning in a memory controller
WO2021057068A1 (zh) * 2019-09-24 2021-04-01 支付宝(杭州)信息技术有限公司 Rdma数据流控方法、系统、电子设备及可读存储介质
US11379388B1 (en) * 2021-03-31 2022-07-05 Advanced Micro Devices, Inc. Credit scheme for multi-queue memory controllers
US11768630B1 (en) * 2021-10-27 2023-09-26 Amazon Technologies, Inc. Credit based memory scheduler

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130007180A1 (en) * 2011-06-29 2013-01-03 Microsoft Corporation Transporting operations of arbitrary size over remote direct memory access
US20150293709A1 (en) * 2014-04-14 2015-10-15 Microsoft Corporation Fine-grained bandwidth provisioning in a memory controller
WO2021057068A1 (zh) * 2019-09-24 2021-04-01 支付宝(杭州)信息技术有限公司 Rdma数据流控方法、系统、电子设备及可读存储介质
US11379388B1 (en) * 2021-03-31 2022-07-05 Advanced Micro Devices, Inc. Credit scheme for multi-queue memory controllers
US11768630B1 (en) * 2021-10-27 2023-09-26 Amazon Technologies, Inc. Credit based memory scheduler

Similar Documents

Publication Publication Date Title
CN103309946A (zh) 多媒体文件处理方法、装置及系统
US20190045028A1 (en) Technologies for end-to-end quality of service deadline-aware i/o scheduling
US8639840B2 (en) Processing unit, chip, computing device and method for accelerating data transmission
CN111586140A (zh) 一种数据交互的方法及服务器
WO2023184991A1 (zh) 一种流量管控方法、装置、设备及可读存储介质
CN115442373A (zh) 数据处理方法、装置、设备及存储介质
CN111985634B (zh) 神经网络的运算方法、装置、计算机设备及存储介质
CN114465915A (zh) 一种cdn带宽预测方法、装置、系统和电子设备
CN113612701B (zh) 数据处理方法、装置、计算机设备和存储介质
CN118900251A (zh) 基于预占信用动态流控的发包优化方法、装置、设备及存储介质
WO2026016454A1 (zh) 服务请求调度方法、装置、电子设备及存储介质
WO2022062758A1 (zh) 激励报文发送方法、装置、电子设备及存储介质
CN119232662A (zh) 流量传输控制方法、装置、电子设备、介质及程序产品
WO2024066668A1 (en) Fast memory clear of system memory
CN118760628A (zh) 地址转换方法、计算机设备及介质
CN118827798A (zh) 一种算力请求调度优化方法及系统
CN107239407A (zh) 一种内存的无线访问方法和装置
CN117573603A (zh) 用于远程直接内存访问的数据处理方法及计算机设备
CN117742793A (zh) 数据缓存指令的指令合并电路、方法及芯片
CN116431558A (zh) 一种基于axi协议的请求响应方法、装置、系统及介质
CN111930677A (zh) 一种数据传输方法、装置及电子设备和存储介质
CN118368293B (zh) 一种数据传输方法、计算机设备及介质
CN120434209B (zh) 基于dpdk多进程的报文回放方法、设备、介质及产品
CN117371249B (zh) 带宽参数设置方法、芯片设计方法、装置及相关设备
CN119232673B (zh) 跨区域业务状态同步感知端到端通信资源部署方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination