CN118887903A

CN118887903A - 显示面板和显示装置

Info

Publication number: CN118887903A
Application number: CN202411127800.XA
Authority: CN
Inventors: 解蒙蒙; 吴天一; 姜文鑫
Original assignee: Tianma New Display Technology Research Institute Xiamen Co ltd
Current assignee: Tianma New Display Technology Research Institute Xiamen Co ltd
Priority date: 2024-08-16
Filing date: 2024-08-16
Publication date: 2024-11-01

Abstract

本发明实施例提供一种显示面板和显示装置。显示面板包括衬底、位于衬底一侧的驱动层和电极层；驱动层包括移位寄存器，移位寄存器包括级联的多个移位寄存单元；电极层包括多个电极组，电极组包括第一电极和第二电极；其中，沿垂直于衬底所在平面方向上，移位寄存单元与至少一个电极组至少部分交叠。本发明实施例应用于透明显示中能够实现无边框且边缘高透的显示效果。

Description

显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

LED(light-emitting diode，发光二极管)可高效地将电能转化为光能，具有体积小、寿命长、效率高、节能、色彩丰富等特点。随着技术的不断进步，LED已经广泛应用于照片、平板显示、医疗器件等领域。在显示领域中LED可以作为透明显示或者大屏拼接显示的子像素。应用中如何实现无边框显示并保证边缘区域具有一定透过率是目前研究的重点问题之一。

发明内容

本发明实施例提供一种显示面板和显示装置，以解决实现无边框显示且边缘区具有透过率的技术问题。

第一方面，本发明实施例提供一种显示面板，显示面板包括衬底、位于衬底一侧的驱动层和电极层；驱动层包括移位寄存器，移位寄存器包括级联的多个移位寄存单元；电极层包括多个电极组，电极组包括第一电极和第二电极；其中，

沿垂直于衬底所在平面方向上，移位寄存单元与至少一个电极组至少部分交叠。

第二方面，基于同一发明构思，本发明实施例提供一种显示装置，包括本发明任意实施例提供的显示面板。

本发明实施例提供的显示面板和显示装置，具有如下有益效果：显示面板中设置移位寄存单元与至少一个电极组至少部分交叠，使得移位寄存单元的至少部分位于显示区域内，由此能够减小边框实现无边框显示。并且能够在列方向相邻的电极组之间留出一定面积的透过区，使得显示面板边缘位置具有一定透过率。本发明实施例提供的显示面板应用于透明显示中能够实现无边框且边缘高透的显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示面板示意图；

图2为本发明实施例提供的另一种显示面板示意图；

图3为本发明实施例提供的另一种显示面板局部示意图；

图4为图3中切线A-A'位置处截面示意图；

图5为本发明实施例提供的一种第一移位寄存单元示意图；

图6为本发明实施例提供的另一种显示面板局部示意图；

图7为本发明实施例提供的另一种显示面板示意图；

图8为本发明实施例提供的另一种显示面板局部示意图；

图9为本发明实施例提供的一种第二移位寄存单元示意图；

图10为本发明实施例提供的一种第二移位寄存单元示意图；

图11为本发明实施例提供的一种像素电路示意图；

图12为本发明实施例提供的另一种显示面板局部示意图；

图13为本发明实施例提供的另一种显示面板局部示意图；

图14为本发明实施例提供的另一种显示面板局部示意图；

图15为本发明实施例提供的另一种显示面板示意图；

图16为图15示意的静电释放电路的电路图；

图17为本发明实施例提供的另一种显示面板示意图；

图18为本发明实施例提供的另一种显示面板示意图；

图19为本发明实施例提供的另一种显示面板局部示意图；

图20为图18中切线B-B′位置处一种膜层结构示意图；

图21为本发明实施例提供的另一种显示面板的局部示意图；

图22为本发明实施例提供的另一种显示面板的局部示意图；

图23为本发明实施例提供的另一种显示面板示意图；

图24为本发明实施例提供的一种显示装置示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，尽管在本发明实施例中可能采用术语第一、第二来描述XX，但这些XX不应限于这些术语。这些术语仅用来将XX彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一XX也可以被称为第二XX，类似地，第二XX也可以被称为第一XX。

本发明实施例提供一种显示面板，包括位于衬底一侧的移位寄存器、多个电极组、多个发光器件。电极组包括第一电极和第二电极，发光器件的两极分别与第一电极和第二电极连接。移位寄存器用于实现对整面的多个像素行进行逐行驱动。本发明实施例设置移位寄存单元与至少一个电极组交叠，由此能够减小边框实现无边框显示，并且能够在显示面板边缘位置处留出一定面积的高透区。进一步的，在本发明一些实施例中对移位寄存单元在行方向和列方向上的长度进行设计，或者对移位寄存单元驱动的像素行数进行设计，或者对移位寄存单元中晶体管的结构进行设计，或者对与移位寄存单元连接的驱动信号线进行设计；在本发明一些实施例中还对静电释放电路的位置、静电释放电路在行方向和列方向上的长度、静电释放电路中晶体管的结构等进行设计；在本发明另一些实施例中，还对像素电路与靠近边缘位置处电极组连接的连接线进行设计；在另一些实施例中，还将像素电路设置区域设置为高密度排布区和低密度排布区，并进一步对两个排布区内像素电路在行列上的长度进行差异化设置。通过上述实施例的设计能够应用在透明显示中增大透过区的面积，实现边缘区域高透的显示效果。以上为本发明实施例的主要技术思想，下面将以具体实施例的方式对本发明技术方案进行举例说明。

本发明实施例提供的显示面板包括衬底，位于衬底一侧的驱动层、电极层和发光器件。其中，驱动层包括移位寄存器、像素电路、以及一些信号线。电极层位于驱动层的远离衬底的一侧，电极层包括多个电极组，电极组包括第一电极和第二电极。发光器件与电极组对应连接。可选的，发光器件包括正极和负极，发光器件的正极与第二电极连接、负极与第一电极连接。本发明实施例中发光器件为Micro-LED或者为Mini-LED。

图1为本发明实施例提供的一种显示面板示意图。如图1所示，移位寄存器1包括级联的多个移位寄存单元11；移位寄存器1中的多个移位寄存单元11在第一方向y上排列，显示面板包括沿第一方向y延伸的第一边缘Y1，像素电路3位于移位寄存器1的远离第一边缘Y1的一侧。电极层2包括多个电极组20，电极组20包括第一电极21和第二电极22。发光器件4的一极与第一电极21连接、另一极与第二电极22连接。一个电极组20能够用于连接至少一个发光器件4，图1中示意一个电极组20连接有两个发光器件4。其中，第二电极22为块状，在第二方向x排列的多个第一电极21相互连接形成共电极21c，电极组20中的第一电极21与第二电极22在第一方向y上交叠。换句话说，共电极21c中在第一方向y上与第二电极22交叠的部分为第一电极21。其中，第一方向y和第二方向x相互交叉。可选的，第一方向y为列方向、第二方向x为行方向。图1中还示意出了连接线5，在显示面板的边缘区域、靠近第一边缘Y1位置处的电极组20中的第二电极22通过连接线5与像素电路3连接。

图1为显示面板的局部俯视图，图1中并未示出衬底，可以理解垂直于衬底所在平面方向与俯视方向平行。由图1可以看出，沿垂直于衬底所在平面方向上，移位寄存单元11与至少一个电极组20至少部分交叠。可选的，沿垂直于衬底所在平面方向上，移位寄存单元11与至少一个电极组20中第二电极22交叠，或者，移位寄存单元11与至少一个电极组20中第一电极21和第二电极22交叠。另外，由于电极组20连接有至少一个发光器件4，也可以说，沿垂直于衬底所在平面方向上，移位寄存单元11与至少一个发光器件4至少部分交叠。也即，移位寄存单元11的至少部分位于显示区域。

在显示面板中移位寄存单元11通过扫描线(图1中未示出)与像素电路3连接，一条扫描线连接在第一方向x延伸的一个像素电路行，通过移位寄存器1对多个像素电路行进行逐行驱动，以实现多个像素行逐行进行显示。在相关技术中，移位寄存单元11通常设置在像素电路3的靠近显示面板边缘的一侧，并且位于边框区。

本发明实施例提供的显示面板中设置移位寄存单元11与至少一个电极组20至少部分交叠，使得移位寄存单元11的至少部分位于显示区域内，由此能够减小边框实现无边框显示。并且能够在列方向相邻的电极组20之间留出一定面积的透过区(也就是不设置移位寄存单元11和其他线路的区域)，使得显示面板边缘位置具有一定透过率。本发明实施例提供的显示面板能够应用于透明显示中，实现无边框且边缘高透的显示效果。

在一些实施方式中，图2为本发明实施例提供的另一种显示面板示意图。为了清楚示意移位寄存器和电极组的位置关系，图2中未示出发光器件和像素电路。如图2所示，移位寄存器1包括第一移位寄存器1-1，第一移位寄存器1-1包括级联的多个第一移位寄存单元11-1，多个第一移位寄存单元11-1沿第一方向y排列；第一移位寄存单元11-1在第一方向y上的长度大于其在第二方向x上的长度。

图2中对第一移位寄存单元11-1仅做简化示意，实际第一移位寄存单元11-1包括多个晶体管，在测量第一移位寄存单元11-1的沿第一方向y上的长度时，以其整体结构的最外侧的晶体管的边缘为界。在测量第一移位寄存单元11-1的沿第二方向x上的长度时同理。或者说，在第一移位寄存单元11-1所在位置画出矩形，矩形的长边沿第一方向y延伸、短边沿第二方向x延伸，第一移位寄存单元11-1的所有晶体管和电容都位于矩形内。该矩形的长边为第一移位寄存单元11-1在第一方向y上的长度、短边为第一移位寄存单元11-1在第二方向x上的长度。在下述实施例涉及第二移位寄存单元、以及静电释放电路沿第一方向y/第二方向x上的长度时，都可以参照上述说明进行理解。

结合图1进行理解，设置移位寄存单元11与至少一个电极组20交叠，即将移位寄存单元11至少部分设置在显示区域，则像素电路3需要内缩(也就是向远离显示面板的边缘方向移位)以留出能够设置移位寄存单元11的位置。如此也会导致内缩的像素电路3和与其连接的电极组20存在错位，由图1可以看出靠近显示面板边缘的电极组20和像素电路3在第二方向x上存在错位，则电极组20中的第二电极22需要通过连接线5与像素电路3进行连接。而像素电路3在第二方向x上相对于边缘内缩移位的距离越大，则电极组20和像素电路3存在错位的电极组20的数量越多，相应的需要设置连接线5的数量就越多，会增大连接线5占用的面积。

本发明实施例中设置第一移位寄存单元11-1在第一方向y上的长度大于其在第二方向x上的长度，则第一移位寄存单元11-1在第二方向x上占用的宽度较小。如此能够减少在第二方向x上内缩的像素电路3的数量，有利于减少连接线5的设置数量，从而节省布线空间。应用在透明显示中能够增大透过区的面积，提升透明显示效果。

图2中还示意出了与第一移位寄存器1-1连接的第一组驱动信号线71，第一组驱动信号线71至少包括第一起始信号线、时钟信号线和电源信号线。图2中第一组驱动信号线71的位置仅做示意性表示。

在一些实施方式中，本发明实施例提供的显示面板为透明显示面板。如图2所示，在第二方向x排列的三个电极组20组成像素区P。显示面板包括多个透过区TG，透过区TG即光线可以透过的区域或透过区TG的光线透过率大于其他区域的光线透过率，在透过区TG内不设置金属线、以保证该区域的透过率。其中，至少部分透过区TG位于在第一方向y上相邻的像素区P之间，如此能够实现透明显示。在透明显示中应用本发明实施例的设计，设置移位寄存单元11与至少一个电极组20至少部分交叠，能够实现无边框且边缘高透的显示效果。

可选的，透过区包括不同面积大小的透过区域，或透过区包括不同形状的透过区。

在一些实施方式中，图3为本发明实施例提供的另一种显示面板局部示意图，图4为图3中切线A-A'位置处截面示意图。图3中示意出了一个第一移位寄存单元11-1的结构。如图3所示，第一移位寄存单元11-1包括第一输出模块61和第一开关模块62。第一输出模块61包括第一输出晶体管M1和第二输出晶体管M2，第一输出模块61中晶体管的沟道宽度方向与第一方向y平行，第一输出模块61中晶体管的沟道长度方向与第二方向x平行。结合图4来看，第一输出晶体管M1包括并联连接的多个第一子晶体管T0，第一子晶体管T0包括有源层w、栅极g、源极s和漏极d。并联且相邻的两个第一子晶体管T0存在一个共用电极，共用电极为其中一个第一子晶体管T0的漏极、并复用为另一个第一子晶体管T0的源极。在一个第一子晶体管T0中，沿垂直于衬底00所在平面方向e上，有源层w中与和栅极g交叠的区域为晶体管的沟通。其中，由源极s指向漏极d的方向为沟道的长度方向，与沟道的长度方向相垂直的方向为沟道的宽度方向。

本发明实施例中设置第一输出模块61中晶体管的沟道宽度方向与第一方向y平行、晶体管的沟道长度方向与第二方向x平行，能够在第二方向x上占用空间较小的情况下，使得第一输出模块61中晶体管具有较大的宽长比，以满足第一输出模块61的输出性能。

如图4所示，显示面板包括位于衬底00之上的驱动层000，驱动层000至少包括半导体层01、第一金属层02和第二金属层03。其中，晶体管的有源层w位于半导体层01，栅极g位于第一金属层02，源极s和漏极d位于第二金属层03。

在一些实施方式中，如图3所示，第一移位寄存单元11-1中，沿第一方向y上，第一开关模块62位于第一输出晶体管M1和第二输出晶体管M2之间。如此设置，能够实现第一移位寄存单元11-1在第一方向y上的长度大于其在第二方向x上的长度，并且在保证第一输出模块61的输出性能的情况下使得第一移位寄存单元11-1在第二方向x上的长度较小。该实施方式能够减小在第二方向x上内缩的像素电路3的数量，有利于减少连接线5的设置数量，从而节省布线空间。应用在透明显示中能够增大透过区的面积，提升透明显示效果。

图5为本发明实施例提供的一种第一移位寄存单元示意图，结合图4和图5来看，第一移位寄存单元11-1中第一开关模块62包括第一开关管M3、第二开关管M4、第三开关管M5、第四开关管M6、第五开关管M7、第六开关管M8、第七开关管M9、第八开关管M10、第九开关管M11、第十开关管M12、第十一开关管M13、第十二开关管M14、第十三开关管M15、第十四开关管M16。第一移位寄存单元11-1还包括第一电容C1、第二电容C2和第三电容C3。第一移位寄存单元11-1的输入端IN连接到其上一级第一移位寄存单元11-1的输出端OUT，第1级第一移位寄存单元11-1的输入端IN连接第一起始信号。驱动第一移位寄存单元11-1还需要用到第一时钟信号CK1、第二时钟信号XCK1、第一电源信号VGH、第二电源信号VGL、以及第一复位信号RST。

本发明实施例中，显示面板还包括位于衬底一侧的多个子像素。如图1和图2所示，子像素sp包括电极组20，其中，多个子像素sp在第二方向x上排列成像素行spH。图1还示意出了子像素sp中的发光器件4。显示面板的驱动层包括多条第一扫描线，第一扫描线连接一个像素行spH中多个子像素sp。也就是一条第一扫描线连接一个像素行spH对应的多个像素电路3。

图6为本发明实施例提供的另一种显示面板局部示意图。图6示意出了显示面板边缘位置处移位寄存器1的设置情况以及一些布线，图6中没有示意出电极组20和发光器件4。显示面板包括多条第一扫描线73，一条第一扫描线73连接在第二方向x上排列的多个像素电路3。图6对像素电路3仅做简化示意，在下述相关实施例中将对像素电路3的可选结构进行说明。如图6中区域Q1位置处示意，由第一移位寄存单元11-1的输出端OUT引出的线向右和向上拉线连接到两条第一扫描线73，也即一个第一移位寄存单元11-1驱动两个像素行spH，第一移位寄存单元11-1采用一驱二的方式进行驱动。

结合图6和图2来看，也就是针对两个像素行spH仅需要设置一个第一移位寄存单元11-1。如此能够减小第一移位寄存器1-1占用的空间。本发明实施例首先设置第一移位寄存单元11-1在第一方向y上的长度大于其在第二方向x上的长度，以此来减小第一移位寄存单元11-1在第二方向x上占用的面积，从而减小像素电路3的内缩距离、减少连接线的布置条数。进一步设置一个第一移位寄存单元11-1的输出端OUT连接两条第一扫描线73，能够在像素行spH个数确定的情况下减少第一移位寄存单元11-1的设置个数。虽然第一移位寄存单元11-1在第一方向y上的长度相对较大，但是通过减少第一移位寄存单元11-1在第一方向y上排布的个数，也能够使得相邻的第一移位寄存单元11-1之间有较大的透过区。应用在透明显示中不仅能够实现无边框显示，而且还能够实现边缘区域高透的显示效果。

可选的，第一移位寄存单元11-1的输出端OUT引出的线向右和向上拉线，也就是第一移位寄存单元11-1的输出端OUT引出的线沿第二方向X的引出线和沿着第一方向Y的引出线，其中，沿第二方向X的引出线与第一扫描线73同层设置，沿第一方向Y的引出线与第一方向Y的信号线同层，比如第一时钟信号CK1、第二时钟信号XCK1、第一电源信号VGH、第二电源信号VGL等。

在一些实施方式中，如图2所示，第一移位寄存单元11-1在第二方向x上的长度小于连续排列的三个电极组20在第二方向x上的长度。如此设置使得第一移位寄存单元11-1在第二方向x上占用的长度较小，相应的，由于设置第一移位寄存单元11-1与电极组20交叠而导致像素电路3需要内缩的距离也较小。如此能够避免连接线5的数量过多，有利于节省显示面板边缘区域的布线空间，使得边缘区域具有较大面积的透过区。

在一些实施方式中，如图2所示，第一移位寄存单元11-1在第一方向y上的长度为L1，L1<L2+L3；L2为电极组20在第一方向y上的长度，L3为在第一方向y上相邻的两个电极组20之间的间隔距离。在设置第一移位寄存单元11-1在第一方向y上的长度大于其在第二方向x上的长度，且第一移位寄存单元11-1与至少一个电极组20交叠的情况下，进一步设置L1<L2+L3，能够节省显示面板边缘位置处的布线空间，使得显示面板边缘位置处仍能留有较大面积的透过区，以实现透明显示边缘高透的显示效果。

在一些实施方式中，如图2所示，沿第一方向y上，相邻的两个第一移位寄存单元11-1之间的间距大于相邻的两个电极组20之间的间距。换句话说，沿第一方向y上，相邻的两个第一移位寄存单元11-1之间的间距大于相邻的两个像素行spH之间的间距。其中，相邻两个第一移位寄存单元11-1之间的间距指两个第一移位寄存单元11-1的边缘之间的间隔距离，相邻的两个像素行spH之间的间距指两个像素行spH的边缘之间的间隔距离。本发明实施例中设置第一移位寄存单元11-1在第一方向y上的长度大于其在第二方向x上的长度，且相邻的两个第一移位寄存单元11-1分别与至少一个电极组20交叠，并对相邻两个第一移位寄存单元11-1之间沿第一方向y上的间距进行限定，能够在第一方向y相邻的两个第一移位寄存单元11-1之间留有透过区TG，以实现透明显示边缘高透的显示效果。

在一些实施方式中，第一组驱动信号线与第一移位寄存器1-1连接。由图2俯视图可以看出，第一组驱动信号线71中的各条信号线沿第一方向y延伸；沿垂直于衬底所在平面方向上，第一组驱动信号线71中至少一条线与电极组20至少部分交叠。如此设置能够进一步减小边框，实现无边框显示。

图2中示意一个电极组20中第一电极21和第二电极22沿第一方向y排列，第一组驱动信号线71中至少一条线与电极组20中的第一电极21和第二电极22均有交叠。

在另一些实施方式中，图7为本发明实施例提供的另一种显示面板示意图，如图7所示，一个电极组20中第一电极21和第二电极22沿第二方向x排列，即一个电极组20中的第一电极21和第二电极22在第二方向x上交叠。沿垂直于衬底所在平面方向上，第一组驱动信号线71中至少一条线与电极组20至少部分交叠。可选的，第一组驱动信号线71中至少一条线与第一电极21交叠，或者第一组驱动信号线71中至少一条线与第二电极22交叠。

图1中示意一个电极组20中第一电极21和第二电极22沿第一方向y排列，一个电极组20包括绑定两个发光器件4的位置，相当于是在子像素中设置有冗余位置。比如，首先在一个电极组20上绑定一个发光器件4，当该发光器件4存在缺陷不能正常发光时，则冗余位置上再绑定一个发光器件4、以使得子像素能够正常发光，这样最终在电极组20上绑定有两个发光器件4，且两个发光器件4沿第二方向x排列。

可选的，一个电极组20中第一电极21和第二电极22沿第一方向y排列，一个电极组20包括绑定两个发光器件4的位置，相当于是在子像素中设置有冗余位置。比如，首先在一个电极组20上绑定一个发光器件4，当该发光器件4存在缺陷不能正常发光时，则冗余位置上再绑定一个发光器件4、以使得子像素能够正常发光，且同时对原位的发光器件进行去除，这样最终在电极组20上绑定有且仅有一个发光器件4。

可选的，一个电极组20中第一电极21和第二电极22沿第一方向y排列，一个电极组20包括绑定两个发光器件4的位置，相当于是在子像素中设置有冗余位置。比如在第一电极组20上绑定一个发光器件4，该发光器件不存在缺陷能够正常发光，这样最终在电极组20上绑定有且仅有一个发光器件4。

图7提供了电极组20的另一种设置方式。可以理解，图7实施例中，当电极组20上设置有冗余位置时，一个电极组20上也可以包括绑定有两个发光器件4的位置，而一个电极组20上对应的两个发光器件4沿第一方向y排列。

可选的，一个电极组20上也可以包括一个发光器件的绑定位置，比如，在一个电极组20上绑定一个发光器件4，当该发光器件4存在缺陷不能正常发光时，去除该位置的发光器件4，然后再原位置绑定一个新的发光器件4，这样最终在电极组20上绑定有且仅有一个发光器件4。

在一些实施方式中，图8为本发明实施例提供的另一种显示面板局部示意图，如图8所示，在第二方向x排列的多个第一电极21相互连接形成共电极21c；沿第二方向x排列的多个电极组20中，第二电极22位于共电极21c的在第一方向y上的一侧；沿垂直衬底所在平面方向上，第一移位寄存单元11-1与第二电极22和共电极21c交叠；第一移位寄存单元11-1的边缘与共电极21c的远离第二电极22一侧的边缘平齐。如此设置能够使得第一移位寄存单元11-1和与其交叠的电极组20的交叠面积最大，且第一移位寄存单元11-1和与其交叠的电极组20在第一方向y上占用的长度最小。由此能够在显示面板的边缘区域留出更大面积的透过区TG，能够实现透明显示的边缘高透的显示效果。

在一些实施方式中，如图2所示，移位寄存器1包括第二移位寄存器1-2，第二移位寄存器1-2包括级联的多个第二移位寄存单元11-2，多个第二移位寄存单元11-2沿第一方向y排列。第二移位寄存单元11-2在第一方向y上的长度小于其在第二方向x上的长度。图2中对第二移位寄存单元11-2仅做简化示意，实际第二移位寄存单元11-2包括多个晶体管，在测量第二移位寄存单元11-2的沿第一方向y上的长度时，以其整体结构最外侧的晶体管的边缘为界。在测量第二移位寄存单元11-2的沿第二方向x上的长度时同理。该实施方式能够使得第二移位寄存单元11-2与在第二方向x上排列的至少两个电极组20交叠，而且能够使得第二移位寄存单元11-2和与其交叠的电极组20在第一方向y上占用的总长度较小。应用在透明显示中设置第二移位寄存单元11-2与其电极组20交叠，能够尽量不挤占透过区在第一方向y上的宽度，由此能够保证透过区的面积，提升透明显示效果。

图2中还示意出了与第二移位寄存器1-2连接的第二组驱动信号线72，第二组驱动信号线72至少包括第二起始信号线、时钟信号线和电源信号线。图2中第二组驱动信号线72的位置仅做示意性表示。图2中为了区分第一组驱动信号线71和第二组驱动信号线72，两者采用不同图案进行填充，实际上两者可以同层同材料制作。

在一些实施方式中，图9为本发明实施例提供的一种第二移位寄存单元示意图，如图9所示，第二移位寄存单元11-2包括第二输出模块63和第二开关模块64，第二输出模块63包括第三输出晶体管M17和第四输出晶体管M18。结合图3和图4实施例中对第一输出模块61中晶体管、以及晶体管的沟道宽度方向和沟道长度方向的说明可以理解，第二输出模块63中晶体管第三输出晶体管M17和第四输出晶体管M18分别为多个子晶体管并联结构。第二输出模块63中晶体管的沟道长度方向与第一方向y平行，第二输出模块63中晶体管的沟道宽度方向与第二方向x平行。如此设置能够使得第二移位寄存单元11-2在第一方向y上占用空间较小的情况下，保证第二输出模块63中晶体管具有较大的宽长比，以满足第二输出模块63的输出性能。

在一些实施方式中，如图9所示，第二移位寄存单元11-2中第二开关模块64和第二输出模块63沿第二方向x排列。如此设置能够使得第二移位寄存单元11-2在第一方向y上的长度小于其在第二方向x上的长度，在设置第二移位寄存单元11-2与至少一个电极组20交叠时，能够使得相互交叠的第二移位寄存单元11-2和电极组20在第一方向y上占用的总长度较小。应用在透明显示中能够增大边缘区域的透过率，实现边缘区域高透的显示效果。

图10为本发明实施例提供的一种第二移位寄存单元示意图，结合图9和图10来看，第二移位寄存单元11-2中第二输出模块63包括第三输出晶体管M17和第四输出晶体管M18，第二开关模块64包括第十五晶体管M19、第十六晶体管M20、第十七晶体管M21、第十八晶体管M22、第十九晶体管M23、第二十晶体管M24。第二移位寄存单元11-2还包括第四电容C4和第五电容C5。第二移位寄存单元11-2的输入端IN连接到其上一级第二移位寄存单元11-2的输出端OUT，第1级第二移位寄存单元11-2的输入端IN连接第二起始信号。驱动第二移位寄存单元11-2还需要用到第三时钟信号CK2、第四时钟信号XCK2、第一电源信号VGH、第二电源信号VGL。其中，第一电源信号VGH和第二电源信号VGL均为恒压信号，第一电源信号VGH的电压值大于第二电源信号VGL的电压值，第一电源信号VGH为高电平信号、第二电源信号VGL为低电平信号。

在一些实施方式中，第三输出晶体管M17的一极与第二电源信号VGL连接，当第三输出晶体管M17打开时，其向第二移位寄存单元11-2的输出端OUT提供第二电源信号VGL中的低电平信号作为驱动像素电路的使能信号。如图7所示，设置第三输出晶体管M17的沟道宽长比大于第四输出晶体管M18的沟道宽长比，如此设置能够保证第二移位寄存单元11-2的输出性能满足驱动需求。

在一些实施方式中，如图6所示，显示面板包括第一组驱动信号线71和第二组驱动信号线72，第一移位寄存器1-1与第一组驱动信号线71连接，第二移位寄存器1-2与第二组驱动信号线72连接。第一组驱动信号线71包括第一组时钟信号线711，第一组时钟信号线711包括第一时钟信号线CK1和第二时钟信号线XCK1，第一组驱动信号线71还包括第一起始信号线STV1，第一电源信号线VGH、第二电源信号线VGL、以及第一复位信号线RST。其中，信号线和其提供的信号采用相同标记，如第一时钟信号线CK1和第一时钟信号CK1采用相同标记。第二组驱动信号线72包括第二组时钟信号线722，第二组时钟信号线722包括第三时钟信号CK2和第四时钟信号XCK2，第二组驱动信号线72还包括第二起始信号线STV2、第一电源信号线VGH、第二电源信号线VGL。

其中，第二组时钟信号线722的线宽大于第一组时钟信号线711的线宽。在第一移位寄存器1-1提供发光控制信号，第二移位寄存器1-2提供扫描控制信号时，第二移位寄存器1-2输出信号对信号延时要求较高。将第二组时钟信号线722的线宽做大，能够降低第二组时钟信号线722上的压降，满足第二移位寄存器1-2的输出信号对信号延时的要求。将第一组时钟信号线711的线宽做的相对较窄，有利于节省第二方向x上的空间，进而减小像素电路内缩的距离、减少连接线的设置数量。

在一些实施方式中，第二组时钟信号线722采用双层走线的设置，即第三时钟信号CK2和第四时钟信号XCK2分别采用两个金属层来制作，如此能够进一步降低第二组时钟信号线722的压降，进一步减小第二移位寄存器1-2输出信号的延时。

在一些实施方式中，如图6所示，第二组驱动信号线72中第一电源信号线VGH和第二电源信号线VGL的线宽大于第一组驱动信号线71中第一电源信号线VGH和第二电源信号线VGL的线宽。如此设置能够保证第二移位寄存器1-2输出信号对信号延时的要求。

在一些实施方式中，由图8示意的俯视图可以看出，沿垂直衬底所在平面方向上，第二移位寄存单元11-2与第二电极22和共电极21c交叠；第二移位寄存单元11-2的边缘与共电极21c的远离第二电极22一侧的边缘平齐。如此设置能够使得第二移位寄存单元11-2和与其交叠的电极组20的交叠面积最大，且第二移位寄存单元11-2和与其交叠的电极组20在第一方向y上占用的长度最小。由此能够在相邻的两个像素区P之间留出更大面积的透过区TG，能够实现透明显示的边缘高透的显示效果。

在一些实施方式中，显示面板还包括多条第二扫描线，结合图1来看，第二扫描线连接一个像素行spH中多个子像素sp。也就是一条第二扫描线连接一个像素行spH对应的多个像素电路3。图6中示意出了第二扫描线74，由图6可以看出，第二移位寄存单元11-2的输出端OUT向右拉线连接到驱动一个像素行的一条第二扫描线74，也就是说，一个第二移位寄存单元11-2驱动一个像素行。第二移位寄存单元11-2采用一驱一的方式进行驱动。

图11为本发明实施例提供的一种像素电路示意图，如图11所示，像素电路包括驱动晶体管Tm、数据写入晶体管T1、栅极复位晶体管T3、阈值补偿晶体管T4、电极复位晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6和存储电容Cst。像素电路的工作过程至少包括复位阶段、写入阶段和发光阶段。在复位阶段，栅极复位晶体管T3在第一扫描信号S1的控制下打开将复位信号Ref写入到驱动晶体管Tm的栅极、电极复位晶体管T7在第一扫描信号S1的控制下打开将复位信号Ref写入到发光器件4的电极；在写入阶段，数据写入晶体管T1和阈值补偿晶体管T4在第二扫描信号S2的控制下打开，将数据电压Data写入到驱动晶体管Tm的栅极并对驱动晶体管Tm的阈值电压进行自检和补偿；在发光阶段，第一发光控制晶体管T5和第二发光控制晶体管T6在发光控制信号Emit的控制下打开，驱动晶体管Tm在其栅极电压的控制下产生驱动电流并将驱动电流提供给发光器件4。为了驱动像素电路工作，还需要提供正极电源电压VDD和负极电源电压VEE。

图11中像素电路仅作示意性表示，不作为对本发明的限定，本发明提供的显示面板中的像素电路可以为现有技术中任意一种。

图12为本发明实施例提供的另一种显示面板局部示意图，图12中示意出了一个像素电路所在的位置。结合图11来理解图12中各晶体管之间的连接关系。图12中还示意出了第一扫描线73、第二扫描线74、第三扫描线75、复位信号线76、数据线77。其中，第一扫描线73提供发光控制信号Emit，第二扫描线74提供第一扫描信号S1，第三扫描线75提供第二扫描信号S2,复位信号线76提供复位信号Ref，数据线77提供数据信号Data。

结合图6来看，第一移位寄存单元11-1的输出端OUT连接两条第一扫描线73。第二移位寄存单元11-2的输出端OUT连接一条第二扫描线74和一条第三扫描线75，而第二移位寄存单元11-2的输出端OUT连接的第二扫描线74和第三扫描线75驱动不同像素行。也就是说，驱动同一个像素行的第二扫描线74和第三扫描线75分别由相邻的两级第二移位寄存单元11-2提供信号。该实施方式中，第一移位寄存器1-1提供发光控制信号，第二移位寄存器1-2提供扫描控制信号。而第二移位寄存器1-2相对于第一移位寄存器1-1来说对像素电路的工作影响较大，所以第一移位寄存器1-1可以采用一驱二的方式进行驱动，第二移位寄存器1-2采用一驱一的方式进行驱动。即一个第一移位寄存单元11-1驱动两个像素行，即一个第二移位寄存单元11-2驱动一个像素行。

图6中还示意出了复位总线REF，复位信号线76与复位总线REF连接。另外图6中还示意出了恒压线BSM，在显示面板中还设置有底部遮光层，底部遮光层与恒压线BSM连接，底部遮光层位于衬底和各晶体管的有源层之间。底部遮光层用于遮挡由衬底一侧射向晶体管沟道的光，避免光照对晶体管的性能产生影响。

在一些实施方式中，如图2、图7或图8所示，移位寄存器1包括第一移位寄存器1-1和第二移位寄存器1-2，第一移位寄存器1-1包括级联的多个第一移位寄存单元11-1，第二移位寄存器1-2包括级联的多个第二移位寄存单元11-2。可选的，第一移位寄存器1-1提供发光控制信号，第二移位寄存器1-2提供扫描控制信号。可以设置第一移位寄存器1-1采用一驱二的方式进行驱动，则对应两个像素行仅需设置一个第一移位寄存单元11-1，那么在相邻的两个第一移位寄存单元11-1之间可以留出空间作为透过区，保证第一位移寄存器1-1设置位置的透过率。另外，基于一驱二的驱动方式，可以设置第一移位寄存单元11-1在第一方向y上的长度大于其在第二方向x上的长度，并设置第一移位寄存单元11-1在第二方向x上的长度小于第二移位寄存单元11-2在第二方向x上的长度，和/或，第一移位寄存单元11-1在第一方向y上的长度大于第二移位寄存单元11-2在第一方向y上的长度。如此能够适当的增大的第一移位寄存单元11-1在第一方向y上的长度来减小第一移位寄存单元11-1在第二方向x上占用的长度，从而减少在第二方向x上内缩的像素电路3的数量，有利于减少连接线的设置数量。

在一些实施方式中，如图6所示，第一移位寄存器1-1位于第二移位寄存器1-2的远离像素电路3的一侧。也就是说，第一移位寄存器1-1相对于第二移位寄存器1-2更加靠近显示面板的边缘。当第一移位寄存器1-1提供发光控制信号，第二移位寄存器1-2提供扫描控制信号时，可以使得第二移位寄存器1-2距离像素电路3更近，则有利于减小第二移位寄存器1-2输出信号的延时，提升显示面板面内显示均一性。

在另一些实施方式中，图13为本发明实施例提供的另一种显示面板局部示意图，如图13所示，移位寄存器1包括第一移位寄存器1-1和第二移位寄存器1-2，第一移位寄存器1-1位于第二移位寄存器1-2的靠近像素电路3的一侧。

在一些实施方式中，图14为本发明实施例提供的另一种显示面板局部示意图，如图14所示，显示面板还包括静电释放电路80。由图14俯视图可以看出，沿垂直于衬底所在平面方向上，静电释放电路80与至少一个电极组20交叠。电极组20包括第一电极21和第二电极22，其中，静电释放电路80与至少一个电极组20中的第一电极21和/或第二电极22交叠。由于电极组20用于绑定发光器件4，也就是说，静电释放电路80与至少一个发光器件4交叠。在传统设计中静电释放电路会设置在显示面板的边框区域。而本发明实施例中设置静电释放电路80与至少一个电极组20交叠，即是将静电释放电路80的至少部分设置在显示区域，且静电释放电路80与至少一个电极组交叠。如此能够进一步减小显示面板的边框，应用在透明显示中还能够不挤占透过区的面积，实现边缘区域高透的显示效果。如图14所示，静电释放电路80在第一方向y上的长度小于其在第二方向x上的长度。静电释放电路80在第一方向y上的长度较小，则在设置静电释放电路80与至少一个电极组20交叠时，能够使得相互交叠的静电释放电路80和电极组20整体在第一方向y上占用的长度较小，如此能够在相邻的像素行spH之间留出较大的面积的透过区，满足透明显示的要求。另外，设置静电释放电路80在第二方向x上的长度较大，可以设置静电释放电路80与在第二方向x上排列的两个或两个以上数量的电极组20交叠，以满足静电释放电路80的性能和结构需要。

在一些实施方式中，图15为本发明实施例提供的另一种显示面板示意图，图15示意出了静电释放电路所在位置。图16为图15示意的静电释放电路的电路图。结合图15和图16来看，静电释放电路包括第一晶体管T11和第二晶体管T12，第一晶体管T11的第一极连接第二电源信号VGL，第一晶体管T11的栅极和第二极连接到第一节点N1。第二晶体管T12的栅极和第一极连接第一电源信号VGH，第二晶体管T12的第二极连接到第一节点N1。另外，静电释放电路80的输入端IN和输出端OUT分别连接第一节点N1。

如图15所示，静电释放电路80中第一晶体管T11和第二晶体管T12在第二方向x排列的。结合图3实施例中对第一输出模块61中晶体管的沟道长度方向和沟道宽度方向的说明，可以理解，第一晶体管T11和第二晶体管T12分别包括并联连接的多个子晶体管。由15可以看出，第一晶体管T11和第二晶体管T12的沟道宽度方向与第二方向x平行，第一晶体管T11和第二晶体管T12的沟道长度方向与第一方向y平行。如此设置，能够在满足静电释放电路80在第一方向y上的长度小于其在第二方向x上的长度的条件下，使得第一晶体管T11和第二晶体管T12均具有相对较大的宽长比，能够满足静电释放电路80的性能要求。

如图14所示，在第二方向x排列的多个第一电极21相互连接形成共电极21c，沿第二方向x排列的多个电极组20中，第二电极22位于共电极21c的在第一方向y上的一侧；沿垂直衬底所在平面方向上，静电释放电路80与第二电极22和共电极21c交叠。

在一些实施方式中，静电释放电路80的边缘与共电极21c的远离第二电极22一侧的边缘平齐。如此设置能够使得静电释放电路80和与其交叠的电极组20的交叠面积最大，且静电释放电路80和与其交叠的电极组20在第一方向y上占用的长度最小。由此能够在静电释放电路80的周边区域留出更大面积的透过区，提升透明显示的透过率。

在一些实施方式中，如图14所示，显示面板包括子像素sp，子像素sp包括电极组20，多个子像素sp在第二方向x上排列成像素行spH。由图14的俯视图可以看出，沿垂直于衬底所在平面方向上，静电释放电路80与第一个像素行spH-1中的电极组20交叠；第一个像素行spH-1为距显示面板的边缘最近的一个像素行。图14示意显示面板包括沿第一方向y延伸的第一边缘Y1和沿第二方向x延伸的第二边缘Y2，第一个像素行spH-1为距第二边缘Y2最近的一个像素行。

由图14可以看出，移位寄存器1中级联的移位寄存单元沿第一方向y排列，且移位寄存器1中的移位寄存单元与至少一个电极组20交叠。本发明实施例中将移位寄存器1和静电释放电路80设置在显示区域，设置静电释放电路80与第一个像素行spH-1中的电极组20交叠，能够避免对移位寄存器1中多个移位寄存单元的级联设置产生影响，如此能够更加便于布线，有利于节省布线空间。

在一些实施方式中，静电释放电路80包括第一静电释放电路。如图14所示，第一静电释放电路81与至少一个电极组20交叠，且第一静电释放电路81与第一个像素行spH-1中的电极组20交叠。

可选的，如图14所示，沿第一方向Y，静电释放电路80与第一行的至少一个电极组20交叠，电极组20包括第一电极21和第二电极22，其中，静电释放电路80与第一行的至少一个电极组20中的第一电极21和/或第二电极22交叠。由于电极组20用于绑定发光器件4，也就是说，静电释放电路80与第一行的至少一个发光器件4交叠。

图17为本发明实施例提供的另一种显示面板示意图，图17示意出了移位寄存器1与扫描线的连接方式，移位寄存器1与静电释放电路80的连接方式，以及驱动移位寄存器1的信号线，但图17中并未示出电极组20。移位寄存器1与电极组20的交叠关系，静电释放电路80与电极组20的交叠关系可以参照图14进行理解。如图17所示，静电释放电路80包括第一静电释放电路81，第一静电释放电路81的结构可以采用图15实施例的设计。第一移位寄存器1-1与第一组驱动信号线71连接，第一组驱动信号线71包括第一起始信号线STV1。其中，第一静电释放电路81与第一起始信号线STV1连接。具体的，第一静电释放电路81的输入端IN连接第一起始信号线STV1，第一静电释放电路81的输出端OUT连接第1级第一移位寄存单元11-1的输入端IN。利用第一静电释放电路81对第一起始信号线STV1进行保护，防止静电电荷积累影响第一移位寄存器1-1的工作性能。

由图17可以看出，第一静电释放电路81在第一方向y上的长度小于第一移位寄存单元11-1在第一方向y上的长度，和/或，第一静电释放电路81在第二方向x上的长度大于第一移位寄存单元11-1在第二方向x上的长度。

结合第一静电释放电路81在第一方向y上的长度小于其在第二方向x上的长度，以及第一移位寄存单元11-1在第一方向y上的长度大于其在第二方向x上的长度的设计。设置第一静电释放电路81在第一方向y上的长度小于第一移位寄存单元11-1在第一方向y上的长度，则第一静电释放电路81和与其交叠的电极组20在第一方向y上占用的长度小于第一移位寄存单元11-1和与其交叠的电极组20在第一方向y上占用的长度，则在第一静电释放电路81周边会留出面积较大的透过区，有利于提升透明显示的边缘区域透过率。由于第一静电释放电路81不需如第一移位寄存单元11-1那样在左右两侧设置多条信号线，则设置第一静电释放电路81在第二方向x上的长度大于第一移位寄存单元11-1在第二方向x上的长度，不仅能够减小第一静电释放电路81在第一方向y上的长度，而且不会增加像素电路内缩距离。

如图17所示，第一组驱动信号线71包括第一电源线VGH和第二电源线VGL；在第二方向x上，第一电源线VGH和第二电源线VGL分别位于第一移位寄存器1-1的两侧。如此设置能够便于实现第一静电释放电路81与第一电源线VGH和第二电源线VGL之间的连接，能够减少电源线的绕线，有利于增大第一静电释放电路81周边区域的透过率，提升透明显示的显示效果。

如图17所示，沿第一方向y上，第一静电释放电路81与第一移位寄存单元11-1交叠。在利用第一静电释放电路81对驱动第一移位寄存器1-1的第一起始信号线STV1进行保护时，能够便于第一起始信号线STV1与第一静电释放电路81的连接、也能便于第一静电释放电路81的输出端与第1级第一移位寄存单元11-1的连接，能够减少线路绕线、节省布线空间。

在一些实施方式中，第一移位寄存器1-1包括N个第一移位寄存单元11-1，第n级第一移位寄存单元11-1通过两条第一扫描线73分别连接第2n个像素行spH和第2n-1个像素行spH，N和n均为正整数，n≤N/2。如图14所示，设置第一静电释放电路81与第1个像素行spH中的电极组20交叠，则第1级第一移位寄存单元11-1与第2个像素行spH中的电极组20交叠。图17表示出了五个像素行spH的位置，以及像素行spH中的部分像素电路3，第一扫描线73与像素行spH中的像素电路3连接，还示意出了两级第一移位寄存单元11-1。结合图17来看，第1级第一移位寄存单元11-1通过两条第一扫描线73分别连接第2个像素行spH和第1个像素行spH，第2级第一移位寄存单元11-1通过两条第一扫描线73分别连接第4个像素行spH和第3个像素行spH。即一个第一移位寄存单元11-1连接两条第一扫描线73，第一移位寄存器1-1采用一驱一的方式进行驱动。

在本发明一些实施例中，沿垂直于衬底所在平面方向上，第n级第一移位寄存单元11-1与第2n个像素行中的至少一个电极组20交叠。结合图14和图17来看，第1级第一移位寄存单元11-1与第2个像素行spH中的至少一个电极组20交叠，第2级第一移位寄存单元11-1与第4个像素行spH中的电极组20交叠，而第3个像素行spH中的电极组20不与第一移位寄存单元11-1交叠。在设置第一移位寄存单元11-1在第一方向y上的长度大于其在第二方向x上的长度以减小像素电路3内缩距离的基础上，采用本发明实施例的设计还能够在相邻的两个第一移位寄存单元11-1之间留出较大面积的透过区，实现透明显示边缘高透的显示效果。

在一些实施方式中，显示面板中还设置有虚设第一移位寄存单元，虚设第一移位寄存单元与最后一级第一移位寄存单元连接，可以将虚设第一移位寄存单元设置在显示面板的下边框位置。

在一些实施方式中，静电释放电路80还包括第二静电释放电路。图14和图17中示意的第二静电释放电路82的结构可以采用图15实施例的设计。如图14所示，第二静电释放电路82与至少一个电极组20交叠，且第二静电释放电路82与第一个像素行spH-1中的电极组20交叠。如图17所示，第二移位寄存器1-2与第二组驱动信号线72连接，第二组驱动信号线72包括第二起始信号线STV2；第二静电释放电路82与第二起始信号线STV2连接。第二静电释放电路82的输入端IN连接第二起始信号线STV2，第二静电释放电路82的输出端OUT连接第1级第二移位寄存单元11-2的输入端IN。利用第二静电释放电路82对第二起始信号线STV2进行保护，防止静电电荷积累影响第二移位寄存器1-2的工作性能。

如图17所示，沿第一方向y上，第二静电释放电路82与第二移位寄存单元11-2交叠。在利用第二静电释放电路82对驱动第二移位寄存单元11-2的第二起始信号线STV2进行保护时，能够便于第二起始信号线STV2与第二静电释放电路82的连接、也能便于第二静电释放电路82的输出端与第1级第二移位寄存单元11-2的输入端的连接，能够减少线路绕线、节省布线空间。

结合图14来看，第二静电释放电路82与第一个像素行spH-1中的电极组20交叠，像素行spH沿第一方向y排列，第1级第二移位寄存单元11-2与第二个像素行spH交叠。在设置第二静电释放电路82的方案中，第二移位寄存器1-2采用一驱一的方式进行驱动，并设置第二移位寄存单元11-2与至少一个电极组20交叠的情况下，倒数第二级第二移位寄存单元11-2与最后一个像素行spH中的电极组20交叠。则最后一级第二移位寄存单元11-2可以设置在显示面板的下边框位置。

在一些实施方式中，显示面板中还设置有虚设第二移位寄存单元11-2，虚设第二移位寄存单元11-2与最后一级第二移位寄存单元11-2连接。虚设第二移位寄存单元11-2可以设置在显示面板的下边框位置。

如图17所示，第二移位寄存器1-2与第二组驱动信号线72连接；第二组驱动信号线72包括第三电源线和第四电源线。其中，第三电源线VGH和第一组驱动信号线71中第一电源线VGH提供相同信号，所以两者采用相同标号表示。同样的，第四电源线VGL与第一组驱动信号线71中第二电源线VGL提供相同信号。也可以说，第一组驱动信号线71和第二组驱动信号线72分别包括第一电源线VGH和第二电源线VGL。其中，在第二方向x上，第三电源线VGH和第四电源线VGL分别位于第二移位寄存器1-2的两侧。如此设置能够便于实现第二静电释放电路82与第三电源线VGH和第四电源线VGL之间的连接，能够减少电源线的绕线，有利于第二静电释放电路82周边区域的增大透过率，提升透明显示的显示效果。

在一些实施方式中，第一移位寄存器1-1包括N个第一移位寄存单元11-1，第二移位寄存器1-2包括2*N个第二移位寄存单元11-2，N为正整数。沿第二方向x上，第m级第一移位寄存单元11-1与第2m-1级第二移位寄存单元11-2交叠，m为正整数，m≤N。图17示意出了两个第一移位寄存单元11-1和四个第二移位寄存单元11-2。如图17来看，沿第二方向x上，第1级第一移位寄存单元11-1与第1级第二移位寄存单元11-2交叠，第2级第一移位寄存单元11-1与第3级第二移位寄存单元11-2交叠，第2级第二移位寄存单元11-2不与第一移位寄存单元11-1交叠。该实施方式中第一移位寄存器1-1采用一驱二进行驱动，第二移位寄存器1-2采用一驱一进行驱动，第一移位寄存器1-1可以提供发光控制信号，第二移位寄存器1-2提供扫描控制信号。

在一些实施方式中，图18为本发明实施例提供的另一种显示面板示意图。如图18所示，显示面板包括多个像素电路3，像素电路3与电极组20连接，具体的，像素电路3与电极组20中的第二电极22连接。电极组20用于绑定发光器件4，图18中示意一个电极组20上包括有两个发光器件4的绑定位置。像素电路3包括第一像素电路3-1，电极组20包括第一电极组20-1。第一像素电路3-1通过连接线5与第一电极组20-1连接，第一电极组20-1和与其连接的第一像素电路3-1在第一方向y上错位设置。图18示意出了沿第一方向y上延伸的第一边缘Y1，第一像素电路3-1为相对于第一边缘Y1内缩设置的像素电路3，设置第一电极组20-1和与其连接的第一像素电路3-1在第一方向y上错位设置，在发光器件4所在的显示区域内靠近第一边缘Y1位置处留出一定的空间，由此能够设置移位寄存器1与至少一个电极组20交叠，即将移位寄存器1的至少部分设置于显示区域内，实现无边框显示。

在一些实施方式中，连接线5和第一电极21、第二电极22位于同层，则三者在同一个工艺制程中制作，能够简化显示面板的工艺制程，降低制作成本。

如图18所示，连接线5包括沿第一方向y延伸的线段和沿第二方向x延伸的线段，延伸方向相互交叉的两条相互连接形成台阶，连接线5整体为台阶状走线。如此设置能够在多条连接线5排布时，减小多条连接线5整体占用的面积，从而节省布线空间。

如图18所示，显示面板包括第一区域Z1和第二区域Z2，第一区域Z1内像素电路3的密度大于第二区域Z2内像素电路3的密度；第一像素电路3-1位于第一区域Z1，移位寄存器1位于第一像素电路3-1的远离第二区域Z2的一侧。第一像素电路3-1相对于显示面板的边缘进行内缩，能够在显示面板的显示区域内留出设置移位寄存器1的空间。设置第一区域Z1内像素电路3的密度大于第二区域Z2内像素电路3的密度，能够减小错位设置的第一像素电路3-1的数量，由此能够减少连接线5的设置数量，进而能够节省布线空间。应用在透明显示中能够提升显示面板边缘位置处的透过率。

如图18所示，像素电路3还包括第二像素电路3-2，第二像素电路3-2位于第二区域Z2。其中，第一像素电路3-1在第一方向y上的长度大于第二像素电路3-2在第一方向y上的长度，和/或，第一像素电路3-1在第二方向x上的长度小于第二像素电路3-2在第二方向x上的长度，第一方向y为像素电路3排列的列方向，第二方向x为像素电路3排列的行方向。该实施方式设置相比于第二像素电路3-2来说，第一像素电路3-1在第一方向y上的长度相对较大和/或在第二方向x上的长度相对较小，能够减小错位设置的第一像素电路3-1的数量，由此能够减少连接线5的设置数量，进而能够节省布线空间。应用在透明显示中能够提升显示面板边缘位置处的透过率。

在一些实施方式中，图19为本发明实施例提供的另一种显示面板局部示意图，图19中示意出了一个像素电路所在的位置。结合图11来理解图19中各晶体管之间的连接关系。图19中还示意出了第一扫描线73、第二扫描线74、第三扫描线75、复位信号线76、数据线77。其中，第一扫描线73提供发光控制信号Emit，第二扫描线74提供第一扫描信号S1，第三扫描线75提供第二扫描信号S2,复位信号线76提供复位信号Ref，数据线77提供数据信号Data。

图19示意了第一像素电路3-1的一种可选结构，采用图19实施例的设计能够实现第一像素电路3-1在第一方向y上的长度大于其在第二方向x上的长度。本发明实施例中第二像素电路3-2可以与图12实施例提供的像素电路结构相同。

在本发明一些实施方式中，像素电路3包括第一功能晶体管，第一像素电路3-1中第一功能晶体管的宽长比与第二像素电路3-2中第一功能晶体管的宽长比相等。宽长比指晶体管的沟道宽度和沟道长度之比。第一功能晶体管为第一像素电路3-1和第二像素电路3-2中具有相同功能的晶体管，如第一功能晶体管为驱动晶体管Tm。设置两种像素电路中具有相同功能的晶体管的宽长比相同，能够使得两种像素电路的驱动性能相同，提升显示面板面内显示均一性。

在一些实施方式中，图20为图18中切线B-B′位置处一种膜层结构示意图。如图20所示，显示面板包括衬底00，以及位于衬底00之上的驱动层000。驱动层000包括半导体层01、第一金属层02、第二金属层03、第三金属层04和第四金属层06。晶体管的有源层以及一些电路中的走线位于半导体层01。晶体管的栅极、以及一些信号线，如第一扫描线73、第二扫描线74、第三扫描线75位于第一金属层02。第二金属层03晶体管中的源漏极以及一些信号线、如数据线77位于第二金属层03。存储电容Cst的一个极板以及复位信号线76位于第三金属层04。显示面板中还设置有第一恒压信号线，第一恒压信号线用于提供如像素电路3所需的正极电源电压VDD，第一恒压信号线位于第四金属层06。在半导体层01和衬底00之间还设置有底部遮光层05，沿垂直衬底00所在平面方向e上，底部遮光层05与晶体管的有源层交叠。底部遮光层05连接到如图6中示意的恒压线BSM。电极层2位于驱动层000的远离衬底00的一侧，电极层2包括第一电极21和第二电极22。发光器件4的一端与第一电极21连接、另一端与第二电极22连接。另外，在半导体层和金属层之间、以及两个金属层之间还设置有绝缘层，图20中未标示出绝缘层。

显示面板包括透过区TG和非透过区FTG，像素电路3以及发光器件4所在位置为非透过区FTG。在衬底00之上的至少部分绝缘层上制作镂空，镂空所在区域为透过区TG。由于绝缘层上镂空的存在使得透过区TG和非透过区FTG之间存在段差，使得显示面板中形成凹槽，凹槽所在位置即为透过区TG。可以在显示面板中存在段差的位置界定出透过区TG的边界。如图20中示意，透过区TG以显示面板上凹槽的槽底边缘为界。

在一些实施方式中，图21为本发明实施例提供的另一种显示面板的局部示意图。如图21所示，显示面板包括沿第一方向y延伸的第一边缘Y1，连接线5包括第一连接线51；显示面板包括多个像素区P，像素区P包括在第二方向x排列的三个电极组20，像素区P中距第一边缘Y1最远的一个电极组20与第一连接线51连接。第一连接线51包括第一线段511，第一线段511位于相邻的两个像素区P之间，且第一线段511与第二电极22的沿第一方向y延伸的边连接。如此设置能够节省多条连接线5以及其连接的多个电极组20整体在第一方向y上占用的面积，从而能够减小非透过区的面积，相应的增大了透过区的面积，提升透明显示的透过率。

图21示意出颜色互不相同的第一发光器件41、第二发光器件42和第三发光器件43，第一子像素sp1包括第一发光器件41，第二子像素sp2包括第二发光器件42，第三子像素sp3包括第三发光器件43。像素区P包括在第二方向x上排列的第一子像素sp1、第二子像素sp2、第三子像素sp3。可选的，第一发光器件41为红光LED、第二发光器件42为绿光LED、第三发光器件43为蓝光LED，则为蓝光LED对应的第二电极22与第一连接线51连接。图21示意了显示面板左边的部分显示区域，可以理解在显示面板右边的显示区域内也设置像素电路内缩时，像素区P内红光LED对应的第二电极22与第一连接线51连接。

如图21所示，第一连接线51包括至少一条第一子线段51a和至少一条第二子线段51b，第一子线段51a沿第一方向y延伸，第二子线段51b沿第二方向x延伸，第一子线段51a和第二子线段51b连接形成台阶形状；其中，第二子线段51b包括第一线段511。如此设置能够使得多条连接线5的排布更紧密，减小多条连接线5整体占用的面积，从而节省布线空间。

如图21所示，电极组20包括第一子电极组20a、第二子电极组20b和第三子电极组20c。其中，第一子像素sp1包括第一子电极组20a、第二子像素sp2包括第二子电极组20b、第三子像素sp3包括第三子电极组20c。在像素区P内，第一子电极组20a和第二子电极组20b位于第三子电极组20c靠近第一边缘Y1的一侧；第三子电极组20c与第一连接线51连接。而连接线5还包括第二连接线52；第二子电极组20b中第二电极22的沿第二方向x延伸的边与第二连接线52连接，第一子电极组20a中第二电极22的沿第二方向x延伸的边与第二连接线52连接。该实施方式根据电极组20a在像素区P内的位置对其与连接线5的连接位置进行合理设计，对像素区P周边的空间进行合理利用，能够使得多条连接线5和像素区P内三个电极组20占用的空间较小。由此能够增大显示面板中透过区的面积，应用在透明显示中能够提升透明显示效果。

如图21所示，像素区P包括第一像素区P1和第二像素区P2，第一像素区P1和第二像素区P2在第二方向x上相邻；第一像素区P1中三个电极组20与连接线5的连接方式和第二像素区P21中三个电极组20与连接线5的连接方式相同。一个像素区P包括在第二方向x上排列的第一子电极组20a、第二子电极组20b和第三子电极组20c，第一子电极组20a与第一发光器件41连接、第二子电极组20b与第二发光器件42连接、第三子电极组20c与第三发光器件43连接。在第一像素区P1和第二像素区P2中都是第一子电极组20a和第二子电极组20b分别与第二连接线52连接、第三子电极组20c与第一连接线51连接。如此设置能够使得显示面板中多条连接线5的排布更加规律，更加有利于节省布线空间。

在一些实施方式中，图22为本发明实施例提供的另一种显示面板的局部示意图。如图22所示，第一连接线51包括第一线段511，第一线段511位于相邻的两个像素区P之间，第一线段511和第二电极22的沿第二方向x延伸的边平齐。如此设置不仅能够节省多条连接线5以及其连接的多个电极组20整体在第一方向y上占用的面积，而且能够减小连接线5刻蚀精度、降低刻蚀工艺的制作难度、降低显示面板制作成本。

在一些实施方式中，图23为本发明实施例提供的另一种显示面板示意图，图23中仅示意出了显示面板的第一边缘Y1附近的半导体层01和第四金属层06中的部分结构，并标示出了移位寄存单元1和静电释放电路80的位置。如图23所示，显示面板还包括遮光电极95，遮光电极95所在膜层位于位于移位寄存单元1和电极层2(参加图20中的示意)之间。遮光电极95包括第一遮光电极951和第二遮光电极952。图23为显示面板的俯视图，且在图23中标示出了移位寄存器1和静电释放电路80所在位置。由图23可以看出，沿垂直于衬底所在平面方向上，第一遮光电极951与移位寄存单元1交叠，第二遮光电极952与静电释放电路80交叠。显示面板还包括第一恒压信号线90，像素电路3与第一恒压信号线90连接；第一恒压信号线90可以提供像素电路3所需的正极电源电压VDD。其中，遮光电极95与第一恒压信号线90连接，且遮光电极95与第一恒压信号线90位于第四金属层06。可以结合图20来理解第四金属层06在显示面板膜层结构中的位置。该实施方式中设置有遮光电极95，利用遮光电极95能够在晶体管远离衬底00的一侧对射向晶体管沟道的光进行遮挡，由此能够减小光照导致的晶体管漏流，进而避免影响电路性能。另外，设置遮光电极95与第一恒压信号线90位于同层，能够简化显示面板的工艺制作，还能够避免遮光电极95的大面积金属浮置。

遮光电极95与第一恒压信号线90所在的第四金属层06可以包括金属铝、钛、钼中至少一种。如为钛/铝/钛结构，或者为钼/铝/钼结构。

另外，图23中还示意出了位于第四金属层06的第一辅助线91和第二辅助线92。结合图6实施例来看，可以设置第一辅助线91与第三时钟信号CK2交叠且电连接，第二辅助线92与第四时钟信号XCK2交叠且电连接。第一辅助线91与第三时钟信号CK2形成双层走线，第二辅助线92与第四时钟信号XCK2形成双层走线，如此能够降低第二组时钟信号线上的压降，减小第二移位寄存器1-2输出信号的延时。

基于同一发明构思，本发明实施例还提供一种显示装置，图24为本发明实施例提供的一种显示装置示意图，如图24所示，显示装置包括本发明任意实施例提供的显示面板100。本发明实施例提供的显示装置例如可以是手机、平板、电脑、电视、智能穿戴产品等具有显示功能的电子设备。本发明实施例提供的显示装置还可以是透明显示装置，如透明展示橱窗，透明拼接显示装置；也可以是拼接显示装置，如会议室大屏、展厅大屏等。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种显示面板，其特征在于，所述显示面板包括衬底、位于所述衬底一侧的驱动层和电极层；所述驱动层包括移位寄存器，所述移位寄存器包括级联的多个移位寄存单元；所述电极层包括多个电极组，所述电极组包括第一电极和第二电极；其中，

沿垂直于所述衬底所在平面方向上，所述移位寄存单元与至少一个所述电极组至少部分交叠。

2.根据权利要求1所述的显示面板，其特征在于，

所述移位寄存器包括第一移位寄存器，所述第一移位寄存器包括级联的多个第一移位寄存单元，多个所述第一移位寄存单元沿第一方向排列；

所述第一移位寄存单元在所述第一方向上的长度大于其在第二方向上的长度，所述第一方向与所述第二方向交叉。

3.根据权利要求2所述的显示面板，其特征在于，

所述第一移位寄存单元包括第一输出模块，所述第一输出模块中晶体管的沟道宽度方向与所述第一方向平行，所述第一输出模块中晶体管的沟道长度方向与所述第二方向平行。

4.根据权利要求2所述的显示面板，其特征在于，

所述第一移位寄存单元包括第一开关模块和第一输出模块，所述第一输出模块包括第一输出晶体管和第二输出晶体管；

沿所述第一方向上，所述第一开关模块位于所述第一输出晶体管和所述第二输出晶体管之间。

5.根据权利要求2所述的显示面板，其特征在于，

所述显示面板还包括位于所述衬底一侧的多个子像素，所述子像素包括所述电极组，多个所述子像素在所述第二方向上排列成像素行；

所述驱动层包括多条第一扫描线，所述第一扫描线连接一个所述像素行中多个所述子像素；

所述第一移位寄存单元的输出端连接两条所述第一扫描线。

6.根据权利要求5所述的显示面板，其特征在于，

多个所述像素行沿所述第一方向排列；

所述第一移位寄存器包括N个所述第一移位寄存单元，第n级所述第一移位寄存单元通过两条所述第一扫描线分别连接第2n个所述像素行和第2n-1个所述像素行，N和n均为正整数，n≤N/2。

7.根据权利要求6所述的显示面板，其特征在于，

沿垂直于所述衬底所在平面方向上，第n级所述第一移位寄存单元与第2n个所述像素行中的至少一个所述电极组交叠。

8.根据权利要求2所述的显示面板，其特征在于，

所述第一移位寄存单元在所述第二方向上的长度小于连续排列的三个所述电极组在所述第二方向上的长度。

9.根据权利要求2所述的显示面板，其特征在于，

所述第一移位寄存单元在所述第一方向上的长度为L1，L1<L2+L3；L2为所述电极组在所述第一方向上的长度，L3为在所述第一方向上相邻的两个所述电极组之间的间隔距离。

10.根据权利要求2所述的显示面板，其特征在于，

所述驱动层包括第一组驱动信号线，所述第一移位寄存器与所述第一组驱动信号线连接；所述第一组驱动信号线包括第一电源线和第二电源线；

在所述第二方向上，所述第一电源线和所述第二电源线分别位于所述第一移位寄存器的两侧。

11.根据权利要求10所述的显示面板，其特征在于，

沿垂直于所述衬底所在平面方向上，所述第一组驱动信号线中至少一条线与所述电极组至少部分交叠。

12.根据权利要求2所述的显示面板，其特征在于，

在所述第二方向排列的多个所述第一电极相互连接形成共电极；沿所述第二方向排列的多个所述电极组中，所述第二电极位于所述共电极的在所述第一方向上的一侧；

沿垂直所述衬底所在平面方向上，所述第一移位寄存单元与所述第二电极和所述共电极交叠；所述第一移位寄存单元的边缘与所述共电极的远离所述第二电极一侧的边缘平齐。

13.根据权利要求2所述的显示面板，其特征在于，

沿所述第一方向上，相邻的两个所述第一移位寄存单元之间的间距大于相邻的两个所述电极组之间的间距。

14.根据权利要求2所述的显示面板，其特征在于，

所述驱动层包括第一组驱动信号线，所述第一移位寄存器与所述第一组驱动信号线连接，所述第一组驱动信号线包括第一起始信号线；

所述驱动层还包括第一静电释放电路，所述第一静电释放电路与所述第一起始信号线连接；

所述第一静电释放电路在所述第一方向上的长度小于所述第一移位寄存单元在所述第一方向上的长度，和/或，所述第一静电释放电路在所述第二方向上的长度大于所述第一移位寄存单元在所述第二方向上的长度。

15.根据权利要求14所述的显示面板，其特征在于，

沿所述第一方向上，所述第一静电释放电路与所述第一移位寄存单元交叠。

16.根据权利要求1所述的显示面板，其特征在于，

所述移位寄存器包括第二移位寄存器，所述第二移位寄存器包括级联的多个第二移位寄存单元，多个所述第二移位寄存单元沿第一方向排列；

所述第二移位寄存单元在所述第一方向上的长度小于其在第二方向上的长度，所述第一方向与所述第二方向交叉。

17.根据权利要求16所述的显示面板，其特征在于，

所述第二移位寄存单元包括第二输出模块，所述第二输出模块中晶体管的沟道长度方向与所述第一方向平行，所述第二输出模块中晶体管的沟道宽度方向与所述第二方向平行。

18.根据权利要求16所述的显示面板，其特征在于，

所述第二移位寄存单元包括第二开关模块和第二输出模块，所述第二开关模块和所述第二输出模块沿所述第二方向排列。

19.根据权利要求16所述的显示面板，其特征在于，

所述显示面板包括第二组驱动信号线，所述第二移位寄存器与所述第二组驱动信号线连接；所述第二组驱动信号线包括第三电源线和第四电源线；

在所述第二方向上，所述第三电源线和所述第四电源线分别位于所述第二移位寄存器的两侧。

20.根据权利要求16所述的显示面板，其特征在于，

沿垂直所述衬底所在平面方向上，所述第二移位寄存单元与所述第二电极和所述共电极交叠；所述第二移位寄存单元的边缘与所述共电极的远离所述第二电极一侧的边缘平齐。

21.根据权利要求16所述的显示面板，其特征在于，

所述移位寄存器包括第一移位寄存器，所述第一移位寄存器包括级联的多个第一移位寄存单元；

所述第一移位寄存单元在所述第一方向上的长度大于其在所述第二方向上的长度。

22.根据权利要求21所述的显示面板，其特征在于，

所述第一移位寄存单元在所述第二方向上的长度小于所述第二移位寄存单元在所述第二方向上的长度，和/或，所述第一移位寄存单元在所述第一方向上的长度大于所述第二移位寄存单元在所述第一方向上的长度。

23.根据权利要求21所述的显示面板，其特征在于，

所述第一移位寄存器包括N个所述第一移位寄存单元，所述第二移位寄存器包括2*N个所述第二移位寄存单元，N为正整数；

沿所述第二方向上，第m级所述第一移位寄存单元与第2m-1级所述第二移位寄存单元交叠，m为正整数，m≤N。

24.根据权利要求21所述的显示面板，其特征在于，

所述显示面板包括第一组驱动信号线和第二组驱动信号线，所述第一移位寄存器与所述第一组驱动信号线连接，所述第二移位寄存器与所述第二组驱动信号线连接；

所述第一组驱动信号线包括第一组时钟信号线，所述第二组驱动信号线包括第二组时钟信号线；

所述第二组时钟信号线的线宽大于所述第一组时钟信号线的线宽。

25.根据权利要求21所述的显示面板，其特征在于，

所述驱动层包括多个像素电路，所述像素电路与所述电极组连接；

所述第一移位寄存器位于所述第二移位寄存器的远离所述像素电路的一侧。

26.根据权利要求16所述的显示面板，其特征在于，

所述驱动层包括第二组驱动信号线，所述第二移位寄存器与所述第二组驱动信号线连接，所述第二组驱动信号线包括第二起始信号线；

所述驱动层还包括第二静电释放电路，所述第二静电释放电路与所述第二起始信号线连接；

沿所述第一方向上，所述第二静电释放电路与所述第二移位寄存单元交叠。

27.根据权利要求1所述的显示面板，其特征在于，

所述驱动层还包括静电释放电路；

沿垂直于所述衬底所在平面方向上，所述静电释放电路与至少一个所述电极组交叠。

28.根据权利要求27所述的显示面板，其特征在于，

多个所述移位寄存单元沿第一方向排列；

所述静电释放电路在第一方向上的长度小于其在第二方向上的长度，所述第一方向与所述第二方向交叉。

29.根据权利要求28所述的显示面板，其特征在于，

所述静电释放电路包括在所述第二方向排列的第一晶体管和第二晶体管；

所述第一晶体管和所述第二晶体管的沟道宽度方向与所述第二方向平行，所述第一晶体管和所述第二晶体管的沟道长度方向与所述第一方向平行。

30.根据权利要求27所述的显示面板，其特征在于，

多个所述移位寄存单元沿第一方向排列；在第二方向排列的多个所述第一电极相互连接形成共电极，所述第一方向和所述第二方向交叉；沿所述第二方向排列的多个所述电极组中，所述第二电极位于所述共电极的在所述第一方向上的一侧；

沿垂直所述衬底所在平面方向上，所述静电释放电路与所述第二电极和所述共电极交叠；所述静电释放电路的边缘与所述共电极的远离所述第二电极一侧的边缘平齐。

31.根据权利要求27所述的显示面板，其特征在于，

多个所述移位寄存单元沿第一方向排列；

所述显示面板还包括位于所述衬底一侧的多个子像素，所述子像素包括所述电极组，多个所述子像素在第二方向上排列成像素行，所述第一方向与所述第二方向交叉；

沿垂直于所述衬底所在平面方向上，所述静电释放电路与第一个所述像素行中的所述电极组交叠；第一个所述像素行为距所述显示面板的边缘最近的一个所述像素行。

32.根据权利要求1所述的显示面板，其特征在于，

所述像素电路包括第一像素电路，所述电极组包括第一电极组；所述第一电极组和所述第一像素电路错位设置，所述第一像素电路通过连接线与所述第一电极组连接。

33.根据权利要求32所述的显示面板，其特征在于，

所述显示面板包括第一区域和第二区域，所述第一区域内所述像素电路的密度大于所述第二区域内所述像素电路的密度；

所述第一像素电路位于所述第一区域，所述移位寄存器位于所述第一像素电路的远离所述第二区域的一侧。

34.根据权利要求33所述的显示面板，其特征在于，

所述像素电路还包括第二像素电路，所述第二像素电路位于所述第二区域；

所述第一像素电路在第一方向上的长度大于所述第二像素电路在所述第一方向上的长度，和/或，所述第一像素电路在第二方向上的长度小于所述第二像素电路在所述第二方向上的长度，所述第一方向和所述第二方向交叉。

35.根据权利要求34所述的显示面板，其特征在于，

所述像素电路包括第一功能晶体管；

所述第一像素电路中所述第一功能晶体管的宽长比与所述第二像素电路中所述第一功能晶体管的宽长比相等。

36.根据权利要求32所述的显示面板，其特征在于，

所述连接线和所述第一电极、所述第二电极位于同层。

37.根据权利要求36所述的显示面板，其特征在于，

所述显示面板包括沿第一方向延伸的第一边缘(y方向延伸的边缘)，所述像素电路位于所述移位寄存器远离所述第一边缘的一侧；所述连接线包括第一连接线；

所述显示面板包括多个像素区，所述像素区包括在第二方向排列的三个所述电极组，所述像素区中距所述第一边缘最远的一个所述电极组与所述第一连接线连接，所述第一方向和所述第二方向交叉；

所述第一连接线包括第一线段，所述第一线段位于相邻的两个所述像素区之间，且第一线段与所述第二电极的沿所述第一方向延伸的边连接。

38.根据权利要求37所述的显示面板，其特征在于，

所述电极组包括第一子电极组、第二子电极组和第三子电极组；

在所述像素区内，所述第一子电极组和所述第二子电极组位于所述第三子电极组靠近所述第一边缘的一侧；所述第三子电极组与所述第一连接线连接；

所述连接线还包括第二连接线；

所述第二子电极组中所述第二电极的沿所述第二方向延伸的边与所述第二连接线连接，所述第一子电极组中所述第二电极的沿所述第二方向延伸的边与所述第二连接线连接。

39.根据权利要求37所述的显示面板，其特征在于，

所述第一连接线包括至少一条第一子线段和至少一条第二子线段，所述第一子线段沿所述第一方向延伸，所述第二子线段沿所述第二方向延伸，所述第一子线段和所述第二子线段连接形成台阶形状；

其中，所述第二子线段包括所述第一线段。

40.根据权利要求37所述的显示面板，其特征在于，

所述第一线段和所述第二电极的沿所述第二方向延伸的边平齐。

41.根据权利要求37所述的显示面板，其特征在于，

所述像素区包括第一像素区和第二像素区，所述第一像素区和所述第二像素区在所述第二方向上相邻；

所述第一像素区中三个所述电极组与所述连接线的连接方式和所述第二像素区中三个所述电极组与所述连接线的连接方式相同。

42.根据权利要求1所述的显示面板，其特征在于，

所述驱动层还包括遮光电极，所述遮光电极位于所述移位寄存单元和所述电极层之间；沿垂直于所述衬底所在平面方向上，所述遮光电极与所述移位寄存单元交叠；

所述显示面板还包括像素电路和第一恒压信号线，所述像素电路与所述第一恒压信号线连接；

其中，所述遮光电极与所述第一恒压信号线连接、且与所述第一恒压信号线位于同层。

43.根据权利要求1所述的显示面板，其特征在于，

多个所述移位寄存单元沿第一方向排列，在第二方向排列的三个所述电极组组成像素区，所述第一方向和所述第二方向交叉；

所述显示面板包括多个透过区，至少部分所述透过区位于在所述第一方向上相邻的所述像素区之间。

44.根据权利要求1所述的显示面板，其特征在于，

所述显示面板包括多个发光器件，所述发光器件与所述电极组对应连接；

所述发光器件为Micro-LED或者为Mini-LED。

45.一种显示装置，其特征在于，包括权利要求1至44任一项所述的显示面板。