CN118862815B - 检测芯片载体可制造性的方法、系统及存储介质 - Google Patents

Abstract

本申请提供了用于检测芯片载体可制造性的方法、系统及存储介质，在芯片载体的版图设计文件中，向载体层次结构添加用于可制造性检测的一个或多个辅助层，并将载体层次结构的各个层及辅助层映射至用于可制造性检测的设计规则检查文件中预先定义的相应层次，以及利用设计规则检查文件对芯片载体的版图设计文件执行设计规则检查来得到检测结果。该方案可以灵活地设置和调整与可制造性检测相关的检查项，可扩展性很强并且完全依靠工具自动化检查，而不需要目检，不仅提高了检测结果的可靠性，而且缩短了检查时间，改善了载体的生产良率。

Description

检测芯片载体可制造性的方法、系统及存储介质

技术领域

本申请涉及芯片封装测试，尤其涉及芯片载体可制造性的检测。

背景技术

本部分的陈述仅仅是为了提供与本申请的技术方案有关的背景信息，以帮助理解，其对于本申请的技术方案而言并不一定构成现有技术。

芯片载体(Carrier)是芯片封装过程所采用的保护裸芯片(Die)并实现裸芯片上集成电路与外部电子线路之间的电气互连的基本部件。芯片载体可以看作是一种特制的印制电路板，也采用由交替的导电图形层及介质材料层压粘合而成的多层结构。但与常规印制电路板不同，芯片载体具有高密度、高精度、小型化及薄型化等特点。

随着半导体集成电路领域的高速发展，芯片集成度越来越高，功能越来越多，导致芯片载体尺寸越来越大，叠层越来越多，载体设计也逐渐趋于复杂化。为了尽量缩短芯片载体的开发周期并降低项目成本，对于芯片载体的可制造性进行检查是芯片载体投片前非常重要的且必不可少的环节之一，直接影响着芯片载体的生产良率。

需要说明的是，上述内容仅用于帮助理解本申请的技术方案，并不作为评价本申请的现有技术的依据。

发明内容

针对上述问题，在本申请中提供了用于检测芯片载体可制造性的方法、系统及存储介质。

根据本申请实施例的第一方面，提供了一种检测芯片载体可制造性的方法，其包括在芯片载体的版图设计文件中，向载体层次结构添加用于可制造性检测的一个或多个辅助层，所述辅助层包括指示一个或多个检查项的位置和尺寸的定位框；将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至用于可制造性检测的设计规则检查文件中预先定义的相应层次；以及基于所述设计规则检查文件对芯片载体的版图设计文件执行设计规则检查，并输出检测结果。

在该实施例中，在将载体设计文件移交至载体厂商之前利用设计规则检查文件对载体的可制造性进行全面细致的自动化检查，避免了设计团队与载体厂商之间的反复迭代，提高可制造性检查效率并缩短检查时间，从而提高载体设计的直通率，降低过程沟通成本。并且通过载体层次结构中用于指示一个或多个检查项的位置和尺寸的辅助层和可配置的设计规则检查文件，可以灵活地设置和调整对载体层次结构进行哪些可制造性检测，由此具有良好的可扩展性。

在一些实施例中，所述一个或多个辅助层的其中一个辅助层至少包括指示芯片的位置和尺寸的定位框和指示芯片载体边界的定位框。所述一个或多个检查项可以包括下列一项或多项的组合：电容、电阻、芯片、封装芯片用的盖子、定位标记、载体标识。通过用于指示一个或多个检查项的位置和尺寸的辅助层可以灵活地设置对载体设计文件的哪些部分进行可制造性检测。

在一些实施例中，所述设计规则检查文件可以包括与可制造性检测相关的检查项、与各检查项相关的规则定义、载体层次结构定义以及对各层次的检查操作。该方法还可包括：从配置文件或用户接口获取待检查项；根据获取的待检查项向载体层次结构添加与所获取的待检查项对应的一个或多个辅助层；根据获取的待检查项来设置所述设计规则检查文件中与可制造性检测相关的检查项；基于经调整后的设计规则检查文件对载体版图设计文件执行设计规则检查，并输出检测结果。

在这些实施例中，基于对设计规则检查文件简单修改可以随时动态调整或增加相关检查项和检查规则，由此可以不断完善可制造性检测的内容，不仅具有良好的可扩展性而且检查结果也更加全面可靠。

在一些实施例中，该方法还可包括根据当前待检测的版图设计文件中载体层次结构的辅助层来开启或关闭所述设计规则检查文件中相应的检查项，由此可以根据实际需求进行更有针对性的可制造性检测。

根据本申请实施例的第一方面，提供了又一种检测芯片载体可制造性的方法，包括：

从接收到的芯片载体的版图设计文件识别用于可制造性检测的一个或多个辅助层，所述辅助层包括指示一个或多个检查项的位置和尺寸的定位框；在设计规则检查文件中开启与所识别的辅助层关联的检查项；将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至设计规则检查文件中预先定义的相应层次；以及启动所述设计规则检查文件对芯片载体的版图设计文件进行检查，以获取检测结果。

在一些实施例中，该方法还可包括根据所获取的检测结果定位报错的位置及其相关检查项，并将其标记或映射至芯片载体的版图设计文件中相应层次。

在一些实施例中，该方法还可包括响应于来自用户的增加检查项的请求，将收到的检查项、与其相关的检查规则和检查操作插入至所述设计规则检查文件的相应部分，并重新编译更新后的规则检查文件。

在一些实施例中，所述设计规则检查文件是基于针对芯片的版图物理验证工具开发和编译的。在一些实施例中，所述版图格式文件采用GDSII格式，所述版图物理验证工具为Calibre。

根据本申请实施例的第三方面，提供了一种检测芯片载体可制造性的系统，其包括映射模块、执行模块和报告模块。其中映射模块用于从接收到的芯片载体的版图设计文件识别用于可制造性检测的一个或多个辅助层，在设计规则检查文件中开启与所识别的辅助层关联的检查项，以及将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至设计规则检查文件中预先定义的相应层次；其中所述辅助层包括指示一个或多个检查项的位置和尺寸的定位框。执行模块用于启动所述设计规则检查文件对芯片载体的版图设计文件进行检查，以获取检测结果。报告模块，用于根据所获取的检测结果定位报错的位置及其相关检查项，并将其标记或映射至芯片载体的版图设计文件中相应层次上。

在又一个实施例中，该系统还可以包括规则编译模块，用于将收到的检查项、与其相关的检查规则和检查操作插入至设计规则检查文件的相应部分，并重新编译更新后的规则检查文件。

根据本申请实施例的第四方面，提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令被处理器执行时实现根据本申请实施例的第一方面或第二方面所述的方法。

与传统多个软件联合检查的方法相比，根据本申请实施例的方案减少了设计团队与载体厂商之间的反复迭代，提高了可制造性检查效率并缩短检查时间，由此改善了载体设计的直通率，降低了过程沟通成本。并且该方案通过载体层次结构中用于指示一个或多个检查项的位置和尺寸的辅助层和可配置的设计规则检查文件，可以灵活地设置和调整与可制造性检测相关的检查项，可扩展性很强并且完全自动化检查，不需要目检，检测结果非常可靠。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为根据本申请一个实施例的检测芯片载体可制造性的方法的流程示意图；

图2为根据本申请一个实施例的辅助层示意图；

图3为根据本申请又一个实施例的检测芯片载体可制造性的方法的流程示意图；

图4为根据本申请又一个实施例的用于检测芯片载体可制造性的系统的功能模块示意图。

具体实施方式

为了使本申请的目的，技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本申请进一步详细说明。应当理解，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动下获得的所有其他实施例，都属于本申请保护的范围。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

芯片的设计与制造过程可以简单地划分为三个阶段：设计、制造、封装测试。芯片设计阶段以芯片架构设计为起点，以生成物理版图GDS(Graphics Display System)为终点。设计好的物理版图以GDSII格式的文件移交给代工厂。在芯片制造阶段，代工厂在拿到GDSII格式文件后，在晶圆硅片上制作出相应的集成电路(integrated circuit，IC)，从而得到裸晶(Die)，即裸芯片。然后，通过半导体封测厂对裸芯片进行封装和测试，制作成能正常工作的芯片。

芯片载体(Carrier)是芯片封装过程所采用的保护裸芯片并实现裸芯片上集成电路与外部电子线路之间的电气互连的基本部件。裸芯片与载体之间的电学互连通常有三种方式：引线键合、载带自动焊和倒装焊。引线键合是将裸芯片焊盘和对应载体上的焊盘用细金属丝连接起来。载带自动焊是将裸芯片安装和互连到柔性金属化聚合物载带上，该载带的内引线键合到裸芯片上，而外引线键合到外部电路。倒装焊是指裸芯片的有源面朝下与载体连接，裸芯片和载体之间的电气互连通过该裸芯片上的凸点结构和载体上的键合材料来实现。芯片载体没有统一的分类标准。按封装方式可分为：球珊阵列载体，芯片级封装载体，倒装芯片载体，多芯片模块载体等等。根据所使用的基板材料可分为有机载体和无机载体两大类。有机载体主要包括酚醛类载体、聚酯类载体和环氧树脂类载体等。无机载体主要包括陶瓷类载体和玻璃类载体。

实际上，芯片载体可以看作是用于承载裸芯片的特制的印制电路板(由此也可将其称为载板)，其顶层设置有与裸芯片电学互连的接口以及其他相关电学元器件，其底层设置有与外部电路互连的接口，中间层主要用于布置信号线、电源线、底线等，层与层之间的电气互连通过金属化孔实现。中间层的数量通常可结合电路的规模、载体的尺寸、布线信号质量及走线密度要求等因素来确定。

芯片载体本质上是由交替的导电图形层及介质材料构成的多层结构。与普通印制电路板类似，芯片载体也是以覆铜箔层压板作为基础来制作的。覆铜箔层压板是在介质材料的一面或双面覆以铜箔并经热压而制成的。在制造过程中对覆铜箔层压板进行孔加工、镀铜、蚀刻等，得到所需电路图形(即导电图形层)。在覆铜箔层压板上加工制作的导电图形和孔位图形等可以统称为版图。版图可以简单地理解为一组相互套合的图形，各层版图对应不同工艺下的掩膜版图形。版图文件是进行加工制造的起点。在芯片载体的版图文件中，载体层次结构通常包括一个或多个布线层(Layer)、钻孔层(Drills)、阻焊层(SolderMask)、丝印层(Silk Screen)等。与普通印制电路板不同，芯片载体具有高密度、高精度、小型化及薄型化等特点，普通印制电路板制造工艺无法满足芯片载体的制作需求。目前的芯片载体在设计好之后，通常是移交至专门的载体厂商进行制造。

随着半导体集成电路领域的高速发展，芯片集成度越来越高，功能越来越多，导致芯片载体尺寸越来越大，叠层越来越多，这种在有限空间内高密度多层载体的设计要求，增加了芯片载体研发、设计和制造复杂度。如果载体设计不能满足载体制造的要求，会导致整个产品工期延误，研制周期加长，成本增大，产品返修率高，并且产品可能存在质量隐患。因此，对于芯片载体的可制造性的检测是芯片载体投片前非常重要的环节之一，直接影响着芯片载体的生产良率。

芯片载体的可制造性检测是从制造的角度出发，根据生产的工艺规范对载体的设计文件进行分析，检查设计文件与工艺能力是否匹配，从而在投片前检查出设计的缺陷和不足，尽量提高载体制造的直通率，降低过程沟通成本。芯片载体的可制造性检测主要是检测版图中各掩模相关层上各图形位置、尺寸、间距等是否符合制造工艺规范。通常可包括下面几个方面：1)线路分析(线宽、线距、走线角度、线到孔的距离、线到边框的距离、禁布区域等)；2)钻孔分析(孔径、孔位置、孔到孔距离、孔到边框的距离、孔密度等)；3)阻焊分析(阻焊间距、阻焊开窗位置和大小、光学识别点等)；4)字符分析(字符大小、丝印方向、丝印距离等)；5)器件分析(器件间距、器件位置和尺寸、器件到边框的距离等)；6)引脚分析(引脚位置、引脚间距)；7)焊盘分析(焊盘位置、焊盘尺寸、焊盘间距等)；8)机械参数(板厚、层数、铜厚、导体密度、板尺寸等)。

现有的载体的可制造性检测是通过载体设计团队的电子设计自动化(ElectronicDesign Automation,EDA)软件、载体厂商的计算机辅助制造(Computer AidedManufacturing,CAM)软件和过程规划(Process Designer，PD)软件联合完成的。设计团队在利用EDA软件(例如美国Cadence公司的先进封装设计器APD)进行布局和布线过程中会考虑与制造有关的约束，检查载体设计文件与预定的设计规则是否相符，但通常检查项目不超过100个，因此检查并不全面，很多时候还需要设计人员手工对布局和布线进行调整。在将载体版图设计交给载体厂商后，载体厂商还会利用CAM软件检测载体的版图设计是否符合相关生产和工艺要求，以及利用PD软件进行生产工艺过程的规划、分析、确认和优化。上述过程确认无误后，开始投片生产。但如果从上述过程中发现不能通过修正解决的问题，则需要通知相关的载体设计团队重新修改相关设计文件。

在上述的可制造性检测过程中，三种软件之间需要多轮数据传输和格式转换，反复地互相导入导出数据，效率和准确度都比较低下，并且在设计团队与载体厂商的多次往返也延长了检查时间。各软件在实际操作过程中的检查并不全面，仅能检测出部分错误，还需要依赖具体操作人员的经验来进行目检，导致检测质量并不可靠。而且，上述的可制造性检测完全依赖于各软件本身自带的固定检查功能，灵活性和扩展性较差。

在本发明的实施例中提供了一种检测芯片载体可制造性的方法及系统，能在将载体设计文件移交至载体厂商之前对所设计的载体的可制造性进行全面细致的自动化检查，尽量减少设计团队与载体厂商之间的反复迭代，提高可制造性检查效率并缩短检查时间，从而提高载体设计的直通率，降低过程沟通成本。并且该方法不再依赖于预先设置的固定检查项，而是可以随时动态调整或增加相关检查项，具有良好的可扩展性，并且随着检查项不断增加和完善，检查结果也更加全面可靠。

图1给出了根据本申请一个实施例的一种检测芯片载体可制造性的方法的过程示意图。该方法主要包括：S1)在芯片载体的版图设计文件中，向载体层次结构添加用于可制造性检测的一个或多个辅助层；S2)将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至设计规则检查文件中预先定义的相应层次；S3)基于所述设计规则检查文件对芯片载体的版图设计文件执行设计规则检查，并输出检测结果。在该实施例中，通过载体层次结构中用于指示一个或多个检查项的位置和尺寸的辅助层和可配置的设计规则检查文件，可以灵活地设置和调整与可制造性检测相关的检查项，由此具有良好的可扩展性。

更具体地，在步骤S1)，在载体的版图设计文件中，向载体层次结构添加一个或多个辅助层。这里的辅助层仅用于可制造性检测，并非载体的实际层次；仅在设计阶段使用，而不会包含在最终向载体厂商移交的载体版图文件中。每个辅助层都可以看作为一个图形层，其包括指示一个或多个检查项的位置和尺寸的定位框。定位框可以采用矩形、正方形或其他多边形的形式，本文对此不作限制。辅助层实际上就是由具有不同位置、形状和大小的一个或多个定位框构成的图形。

尽管在载体的版图文件中，载体层次结构已经包含了布线层、钻孔层、阻焊层、丝印层等相应的图形，但基于这些图形所做的仅是对常规固定检查项的检测，例如线宽、线距、金属密度、孔径、孔间距、阻焊开窗位置和大小、丝印方向、丝印距离等等。这样的检查并不全面，还有很多与制造工艺相关的规则无法进行检测。在该实施例中，通过在向载体层次结构添加一个或多个辅助层来辅助、补充或调整对与可制造性检测相关的一个或多个检查项的检测。例如，如果在可制造性检测中需要检查线路、孔等到载体边界和芯片边界的距离，可以在载体层次结构中添加一个与载体边界和芯片边界相关的辅助层。如图2所示，该辅助层包括指示芯片的位置和尺寸的定位框和指示芯片载体边界的定位框。这样，基于该辅助层的图形可以实现对于线、孔以及其他单元器件到载体边界和芯片边界的距离的相关检查。又例如，当需要检测与载体上具体元件(例如电容、电阻等)相关的检查项时，可以添加与该元件相关的辅助层，在该辅助层上通过定位框标记出相应元件的位置和尺寸。

在一个实施例中，可以根据需要进行可制造性检测的一个或多个检查项来添加该检查项相关的辅助层。这些检查项可以根据同一载板厂商的制造工艺需求或不同的载板厂商的制造工艺需求来进行设置。与辅助层相关的检查项可以包括但不限于下列一项或多项的组合：电容、电阻、芯片、封装芯片用的盖子、定位标记(用于层与层之间的对位)、载体标识(例如印在载体上的二维码)等。通过该检查项相关的辅助层标记出该检查项的位置和尺寸，在后续可制造性检测过程中可以方便地对于该检查项进行相关的规则检查。例如基于这些辅助层检测电容电阻之间的距离，电容电阻与芯片、载体边界、盖子的距离，定位标记与芯片、载体边界、盖子的距离，二维码的大小、二维码与电容电阻、定位标记、芯片、盖子的距离、以及(多芯片模块封装情况下)芯片与芯片的距离等等。

在一个实施例中，可以针对载体层次结构中每个层次添加与之关联的一个或多个辅助层，以便于针对该层次进行一个或多个检查项的检测。例如，需要检测处于载体层次结构的顶层中的电容时，可以为该顶层设置一个与电容相关的辅助层，该辅助层包含指示顶层中一个或多个电容位置和尺寸的定位框。在又一个实施例中，可以添加由载体层次结构中所有层次共用的辅助层，例如上文提到与载体边界和芯片边界相关的辅助层。在又一些实施例中，可以通过各个辅助层图形之间进行与、或、非等操作来形成更有利于可制造性检测的图形层。

继续参考图1，在完成用于可制造性检测的辅助层的添加之后，在步骤S2)将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至设计规则检查(DesignRule Check，DRC)文件中预先定义的相应层次。这里的DRC文件是根据用于可制造性检测的相关制造工艺规则预先编写的规则检查文件。设计规则检查文件用于检测版图中各掩模相关层上图形的各种尺寸是否符合制造工艺规则。制造工艺规则是通常是根据具体工艺线所能生产的最小尺寸、最小宽度、最小间距等来设置的。最小线宽可防止工艺制造中断裂造成电路开路，最小间距避免图形制造过程中发生接触而短路。对版图中各种几何图形关系的检查，不仅包括针对同一层的几何图形的宽度及间距的检查，也包括针对不同层图形之间的间距及套刻间距的检查。

在该实施例中，该设计规则检查文件是采用业界常用的美国Mentor公司的标准验证规则格式(Standard Verification Rule Format，SVRF)语言编写的，并在该公司的Calibre平台运行来执行。该DRC文件至少包括下列部分：1)与可制造性检测相关的检查项；2)与各检查项相关的规则定义；3)层次结构定义；4)对各层次的检查操作。

1、与可制造性检测相关的检查项

在该DRC文件中与可制造性检测相关的检查项可以包括与载体层次结构中各层图形相关的常规检查项，例如线路、钻孔、阻焊、丝印、引脚、焊盘等；也包括上文提到的与辅助层相关的检查项，例如电容、电阻、芯片、封装芯片用的盖子、定位标记、载体标识等。应理解，上述与可制造性检测相关的检查项可以根据实际需求和实际的载体制造工艺来选择和设置，本文对此不进行任何限制。如上文结合步骤S1所介绍的，可以通过向载体层次结构中添加辅助层的方式来补充、增加或调整任何与可制造性检测相关的检查项。

在又一个实施例中，在DRC文件中，可以采用开关选项的方式来设置与可制造性检测相关的检查项。这样，用户可以根据设计和测试需求，自行决定是否开启开关。若开启，则表示检测该项；若不开启，则表示不检查该项。例如#DEFINE VIA_CHECK表示检查过孔的相关规则；//#DEFINE VIA_CHECK表示不检查过孔的相关规则。

在又一个实施例中，可以根据接收到的或待检测的版图文件中载体层次结构的辅助层来开启或关闭DRC文件中相应的检查项。也就是除了常规检查项之外，仅开启与当前辅助层相关的检查项。

2.与各检查项相关的规则定义；

在该DRC文件中与各检查项相关的规则定义是根据载体厂商的制造工艺规则、设计需求等因素来设置的，本文对于规则内容不进行任何限制。以布线层为例，与其相关的规则通常包括最小线宽、线与线的最小距离、线的最小长度、金属密度、走线角度等。该DRC文件中与各检查项相关的规则可以“变量+赋值”的形式进行定义，例如：

VARIABLE BU_METAL_W_1 14.995

VARIABLE BU_METAL_S_1 14.995

VARIABLE BU_METAL_L_1 3500

VARIABLE ACUTE_ANGLE 30

上述四个变量语句分别表示对于布线层的下列四个检查规则：

最小线宽为14.995um；

最小线与线的距离为14.995um；

线最小长度3500um；

最小走线角度30。

在又一个实施例中，在该DRC文件中可以包括与不同制造工艺对应的规则定义集合。在不同制造工艺下，同一变量对应的赋值不同。可以通过设置工艺选项来确定选择利用与哪种制造工艺对应的规则定义集合来进行规则检查。这样，可以更灵活地支持或兼容不同类型载体和不同载体厂商的可制造性检测需求。

3.层次结构定义

在该DRC文件中预先对载体层次结构以及与各检查项相关的辅助层进行定义。该DRC文件中后续对各层次的检查操作以这部分定义的层次来进行的；例如，后续检查操作命令中所采用的层号都是这部分预先定义的各层次的层标识符。

除了上述层次结构定义之外，DRC文件中还包括层次映射表。该层次映射表保存待检查的版图文件中载体层次结构与DRC文件中预先定义的层次结构之间的映射关系。在利用DRC文件对某个载体版图文件进行规则检查时，需要将当前检查的版图文件中载体层次结构映射至DRC文件预先定义的层次结构上。

4)对各层次的检查操作

对各层次的检查操作是通过检查命令语句来完成的。也就是，根据上述预定义的层次结构和与各检查项相关的规则，运用DRC基本命令来编写对于各种尺寸的检查命令语句。检查命令的形式通常为：<错误条件><错误输出>，其含义是当<错误条件>所指代的错误的条件为真时执行<错误输出>。<错误条件>的基本构成包括：检查命令、层号、规则变量。DRC的检查操作通常可分为内边检查、外部检查、尺寸检查、覆盖检查等。内边检查是指检查多边形的内间距，即多边形内边的对应关系。外边检查是指检查多边形外间距，即多边形外边的相对关系，主要针对多边形或矩形与其他图形距离的检查。尺寸检查是指对所允许的线条长度、图形面积等的检查。覆盖检查用来检查多边形交叠。常见的检查命令例如宽度(Width)、间距(SPACE)、内部(INT)、外部(EXT)、角度(ABUT)、密度(DENSITY)等。

例如，对预定义的层号为L1的层次的部分检查操作可以如下：

L1.W.1{@L1 Width>＝^BU_METAL_W_1

INT L1<BU_METAL_W_1ABUT<ACUTE_ANGLE SINGULAR REGION

}

其中，BU_METAL_W_1为在上面第2部分定义的线宽的检查规则，ACUTE_ANGLE在上面第2部分定义的走线角度。上述检查命令语句所执行的检查操作为：层次L1的内部线宽小于定义的BU_METAL_W_1(14.995um)宽度，或者走线角度小于ACUTE_ANGLE(30度)时进行报错。

上述对各层次的检查操作是基于该DRC文件中预先定义的载体层次结构以及与各检查项相关的辅助层来进行的。因此在步骤S2)收到芯片载体的版图设计文件时，需要将版图文件中载体的层次结构映射到该设计规则检查文件预先定义的相应层次上，以便于执行后续的检查操作。

在一个实施例中，在进行上述层次映射之前，该方法还包括将收到的芯片载体的版图设计文件转换为该设计规则检查文件可识别的版图格式文件。仍以Calibre平台的DRC文件为例，其所支持的版图文件格式为GDSII格式的文件。如果待检测的芯片载体的版图设计文件并非GDSII格式，则对其进行相应的格式转换。

在GDSII格式的文件中，所有数据都是由一连串数据块链接组成的，这些数据块分别定义了文件头、库文件头、库文件库名、数据单位、模块结构头、模块结构名、图素、层名、数据类型、图素坐标、图素尾、模块结构尾，接着是第二模块结构头……等，最后以文件尾结束。GDSII通常有七种图素：填充多边形(BOUNDARY)、带一定宽度的线条(PATH)、插入的模块(Reference Structure)、插入模块组成的阵列(Array)、文字(Text)、电路拓扑结构(Node)、框架结构(Box)。在GDSII文件中所有的层都以一个数字(层号)来表示，如1、2、3…等，因此在对载体各层次进行规则检查时，需要通过调整和配置DRC文件中的层次映射表来建立待检查的版图文件中载体层次结构与DRC文件中预先定义的层次结构之间的映射关系。

继续参考图1，在将待进行可制造性检测的芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至用于可制造性检测的规则检测文件中预先定义的相应层次之后，在步骤S3)基于上述的设计规则检查文件，根据与各检查项相关的规则对载体的各层次执行预先设定的检查操作，即检查载体版图中各层图形的各种尺寸有没有违反预先设定的检查规则。在Calibre平台中，上述的设计规则检查文件经过编译后就可以用来检查版图。检测结果保存在预先指定的输出文件中。

在又一个实施例中，该方法还包括根据步骤S3)输出的检测结果定位报错的位置及其相关检查项，并将其呈现在芯片载体的版图设计文件中，以方便对相应版图设计文件进行修改。接着，对修改后的载体版图设计文件重复执行上述步骤，直至检测结果不在发生任何报错。

在上述实施例中，将针对芯片版图的设计规则检测DRC应用于芯片载体的可制造性检测，通过载体层次结构中用于指示一个或多个检查项的位置和尺寸的辅助层和可配置的设计规则检查文件，可以灵活地设置和调整与可制造性检测相关的检查项，可扩展性很强并且完全依靠工具自动化检查，而不需要目检，检查时间大大缩短，同时检测结果非常可靠。与传统多个软件联合检查的方法相比，该实施例的方法缩短了时间，减少设计团队与载体厂商之间的多轮反复迭代，能有效提高载体的生产良率。应理解，上述实施例尽管以Calibre DRC为例来进行介绍，但这仅是出于举例说明的目的，而并非进行任何限制。经过适应性的调整或变形，本申请实施例的方法也可适用于采用其他的芯片版图物理验证平台的场景中。

在又一个实施例中，该方法还包括：从配置文件或用户接口获取待检查项；根据获取的待检查项向载体层次结构添加与所获取的待检查项对应的一个或多个辅助层；以及根据获取的待检查项来设置DRC文件中与可制造性检测相关的检查项；基于经调整后的DRC文件对当前的载体版图设计文件执行设计规则检查，并输出检测结果。该实施例允许用户通过配置文件或接口根据实际需求在设计和检测过程中随时动态地改变与可制造性检测相关的检查项，更灵活地进行可制造性检测。

图3给出了根据本申请又一个实施例的检测芯片载体可制造性的方法的流程示意图。如图3所示，在S301，从接收到的芯片载体的版图设计文件识别用于可制造性检测的一个或多个辅助层。如上文提到的，每个辅助层包括指示一个或多个检查项的位置和尺寸的定位框。在步骤S302，在设计规则检查文件中开启与所识别的辅助层关联的检查项。如上文提到的，在设计规则检查文件中可以通过开关选项来选择对哪些检查项进行检查操作。在步骤S303，将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至设计规则检查文件中预先定义的相应层次。例如，通过上述的设计规则检查文件中层次映射表进行调整和配置来建立当前版图文件中载体各层与设计规则检查文件中预先定义的层次之间的映射。在步骤S304，启动所述设计规则检查文件对芯片载体的版图设计文件进行检查，以获取检测结果。这里的设计规则检查文件经过编译后就可以用来检查相关版图文件了。通常，设计规则检查文件还包括与执行相关的环境参数设置部分，通过这个部分来指定输入的版图文件的格式、该输入的版图文件所在的具体路径和文件名以及输出检查结果文件的名称。例如：

LAYOUT SYSTEM GDS-II(用于表述输入文件格式为GDS-II格式)

LAYOUT PATH'myPath/Test.gds'(用于表述该输入的GDS-II文件的具体路径)

DRC RESULTS DATABASE'DRC.db'(用于表述输出检查结果文件的名称)

这样，经过编译后的设计规则检查文件可以根据其环境参数设置从指定的路径读入要检测的版图文件来执行相关检测，检测结果保存在环境参数所指定的检查结果文件中。

继续参考图3，该方法还包括步骤S305，根据所获取的检测结果定位报错的位置及其相关检查项，并将其标记或映射至(例如以文件形式或图形化形式等)芯片载体的版图设计文件中相应层次上，以方便对相应版图设计文件进行修改。

在又一个实施例中，该方法还包括：响应于来自用户的增加检查项的请求，将收到的检查项、与其相关的检查规则和检查操作插入至设计规则检查文件的相应部分，并重新编译更新后的规则检查文件。该实施例改善了设计规则检查文件的可配置性，更便于随时补充或增加与可制造性相关的检查项。

通过上述实施例，实现了对载体版图设计文件的自动化检查，不再需要设计人员的目检，不仅检查时间大大缩短，同时检测结果也非常可靠。并且通过载体层次结构中用于指示一个或多个检查项的位置和尺寸的辅助层和可配置的设计规则检查文件，可以灵活地设置和调整与可制造性检测相关的检查项，有效提高了可制造性检测的灵活性和可扩展性。

图4示出了根据本申请又一个实施例的检测芯片载体可制造性的系统的功能模块示意图。如图4所示，该系统400包括映射模块401、执行模块402和报告模块403。映射模块401用于从接收到的芯片载体的版图设计文件识别用于可制造性检测的一个或多个辅助层，并在设计规则检查文件中开启与所识别的辅助层关联的检查项；以及用于将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至设计规则检查文件中预先定义的相应层次。执行模块402用于启动设计规则检查文件对芯片载体的版图设计文件进行检查，以获取检测结果。报告模块403用于根据所获取的检测结果定位报错的位置及其相关检查项，并将其标记或映射至芯片载体的版图设计文件中相应层次上，以方便对相应版图设计文件进行修改。

在又一个实施例中，该系统还可以包括规则编译模块，其用于将收到的检查项、与其相关的检查规则和检查操作插入至设计规则检查文件的相应部分，并重新编译更新后的规则检查文件。

在本申请的又一个实施例中，还提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上文结合图1或图3所介绍的方法。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或与其结合使用。

应理解，对于本文中提到的步骤、过程或方法，除了以纯计算机可读程序代码方式实现之外，完全可以通过将相应功能模块、过程或步骤进行逻辑编程在使得这些模块以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等形式来实现相同功能。因此，这样实现的模块或装置可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的子模块也可以视为硬件部件的内部结构。或者，可以将用于实现各种功能的装置视为既可以是实现相关过程或方法步骤的软件模块又可以是硬件部件内的结构。

本说明书中针对“各个实施例”、“一些实施例”、“一个实施例”、或“实施例”等的参考指代的是结合上述实施例所描述的特定特征、结构、或性质包括在至少一个实施例中。因此，短语“在各个实施例中”、“在一些实施例中”、“在一个实施例中”、或“在实施例中”等在整个说明书中各地方的出现并非必须指代相同的实施例。此外，特定特征、结构、或性质可以在一个或多个实施例中以任何合适方式组合。因此，结合一个实施例中所示出或描述的特定特征、结构或性质可以整体地或部分地与一个或多个其他实施例的特征、结构、或性质无限制地组合，只要该组合不是非逻辑性的或不能工作。

本说明书中“包括”和“具有”以及类似含义的术语表达，意图在于覆盖不排他的包含，例如包含了一系列步骤或单元的过程、方法、系统、产品或设备并不限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。“一”或“一个”也不排除多个的情况。另外，本申请附图中的各个元素仅仅为了示意说明，并非按比例绘制。

虽然本申请已经通过上述实施例进行了描述，然而本申请并非局限于这里所描述的实施例，在不脱离本申请范围的情况下还包括所做出的各种改变以及变化。

Claims (12)

1.一种检测芯片载体可制造性的方法，包括：

从配置文件或用户接口获取一个或多个检查项；

在芯片载体的版图设计文件中，向载体层次结构添加用于可制造性检测的一个或多个辅助层，所述辅助层包括指示一个或多个检查项的位置和尺寸的定位框；

将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至用于可制造性检测的设计规则检查文件中预先定义的相应层次；

根据获取的一个或多个检查项来设置所述设计规则检查文件中与可制造性检测相关的检查项；

基于所述设计规则检查文件对芯片载体的版图设计文件执行设计规则检查，并输出检测结果。

2.根据权利要求1所述的方法，所述一个或多个辅助层的其中一个辅助层至少包括指示芯片的位置和尺寸的定位框和指示芯片载体边界的定位框。

3.根据权利要求1所述的方法，所述一个或多个检查项包括下列一项或多项的组合：电容、电阻、芯片、封装芯片用的盖子、定位标记、载体标识。

4.根据权利要求1-3中任一项所述的方法，所述设计规则检查文件包括与可制造性检测相关的检查项、与各检查项相关的规则定义、载体层次结构定义以及对各层次的检查操作。

5.根据权利要求4所述的方法，还包括将芯片载体的版图设计文件转换成所述设计规则检查文件可识别的版图格式文件。

6.根据权利要求4所述的方法，还包括根据当前待检测的版图设计文件中载体层次结构的辅助层来开启或关闭所述设计规则检查文件中相应的检查项。

7.一种检测芯片载体可制造性的方法，包括：

从接收到的芯片载体的版图设计文件识别用于可制造性检测的一个或多个辅助层，所述辅助层包括指示一个或多个检查项的位置和尺寸的定位框；

在设计规则检查文件中开启与所识别的辅助层关联的检查项；

将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至设计规则检查文件中预先定义的相应层次；

启动所述设计规则检查文件对芯片载体的版图设计文件进行检查，以获取检测结果。

8.根据权利要求7所述的方法，还包括根据所获取的检测结果定位报错的位置及其相关检查项，并将其标记或映射至芯片载体的版图设计文件中相应层次。

9.根据权利要求7所述的方法，还包括响应于来自用户的增加检查项的请求，将收到的检查项、与其相关的检查规则和检查操作插入至所述设计规则检查文件的相应部分，并重新编译更新后的规则检查文件。

10.一种检测芯片载体可制造性的系统，包括：

映射模块，用于从接收到的芯片载体的版图设计文件识别用于可制造性检测的一个或多个辅助层，在设计规则检查文件中开启与所识别的辅助层关联的检查项，以及将芯片载体的版图设计文件中载体层次结构的各个层及辅助层映射至设计规则检查文件中预先定义的相应层次；其中所述辅助层包括指示一个或多个检查项的位置和尺寸的定位框；

执行模块，用于启动所述设计规则检查文件对芯片载体的版图设计文件进行检查，以获取检测结果；

报告模块，用于根据所获取的检测结果定位报错的位置及其相关检查项，并将其标记或映射至芯片载体的版图设计文件中相应层次上。

11.根据权利要求10所述的系统，还包括规则编译模块，用于将收到的检查项、与其相关的检查规则和检查操作插入至设计规则检查文件的相应部分，并重新编译更新后的规则检查文件。

12.一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令被处理器执行时实现如权利要求1-9中任一项所述的方法。