CN118829959A - 半导体器件操作模式管理 - Google Patents
半导体器件操作模式管理 Download PDFInfo
- Publication number
- CN118829959A CN118829959A CN202380026121.0A CN202380026121A CN118829959A CN 118829959 A CN118829959 A CN 118829959A CN 202380026121 A CN202380026121 A CN 202380026121A CN 118829959 A CN118829959 A CN 118829959A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- pmu
- voltage
- clock
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种具有多个操作模式的半导体器件(10),适于执行软件应用程序(14)的核心(12),所述软件应用程序(14)适于选择外围设备(60)中的一个或多个的配置并发出睡眠请求;电源管理单元(PMU)(130),该电源管理单元具有用于接收所述外围设备中的一个或多个的配置的第一输入端口(132)、用于接收来自执行所述软件应用程序(14)的所述核心(12)的睡眠请求的第二输入端口(134)、以及被配置用于在接收到所述睡眠请求时根据所述外围设备中的一个或多个的配置从所述多个操作模式中选择操作模式的控制逻辑模块(136);本发明还涉及一种操作所述器件的方法。
Description
技术领域
本发明涉及一种具有多个操作模式的半导体器件,该半导体器件包括用于根据应用需求在所述多个操作模式中选择操作模式的电源管理单元。本发明还涉及一种操作所述半导体器件的方法。
背景技术
文献US8975916披露了一种包括数字子系统、时钟子系统和电源管理子系统的核心架构。电源管理子系统可以实施和管理电源模式。基于应用的功率和处理要求来进入和退出电源模式。电源模式可以由CPU基于程序的执行来控制,或者它可以由外部控制器通过写入电源子系统内的寄存器来控制。
例如,文献US2009/089599和US2019/0079573披露了一种包括处理单元的微控制器,该处理单元具有正常功率操作模式和低功率操作模式。该处理单元进一步具有连接到该处理单元的数字电路系统。软件启动睡眠模式,然后微控制器及其所有部件被禁用。
现代半导体器件(比如微控制器(MCU))通常被划分为包含提供各种功能的模拟和/或数字电路的多个域。每个域通常可以用变化频率的时钟来运行,可以是时钟门控(意指没有时钟信号到达该域)的,和/或可以是电源门控(意指没有电力供应给该域)的。为了节省电力,现代数字半导体器件通常具有使用时钟缩放、时钟门控以及功率缩放、电源门控的组合来实施的不同的操作模式,以用于不同的域。通常,这些操作模式中有活动模式(所有域都是活动的并且最高的时钟频率是可用的)、睡眠模式(一些域是时钟门控的)和深度睡眠模式(一些域是时钟门控和电源门控的和/或其他一些域以较低的时钟频率运行)。因此,半导体器件的可用功能和性能随这些模式而变化。用户可以在任何时候通过软件选择适合应用需求的最低消耗模式。核心IP供应商(如ARM)对这些操作模式进行模糊地定义,而MCU制造商通常对它们进行具体定义。通常,制造商会定义超过3种操作模式,从而提供更细粒度的功率控制。随着操作模式的数量以及MCU的复杂性增加,对于用户而言,编写在恰当的时间将MCU设置为恰当的模式的软件变得越来越复杂。例如,用户一般必须经由多个寄存器来控制时钟发生器和电压发生器,以将它们设置成实现目标操作模式的这种状态。这理解和应用起来往往并不容易。由于用户不能正确地编写软件,操作模式就不能被正常使用,因此这通常会导致非最佳的功耗。
发明内容
本发明的目的是提供一种半导体器件,其中,能简单且高效地选择和配置操作模式以最小化功耗。
本发明由独立权利要求限定。从属权利要求限定了有利的实施例。
根据本发明的第一方面,提供了一种具有多个操作模式的半导体器件,该半导体器件包括
-该半导体器件的操作所需的部件,这些部件各自具有可从多个操作条件中选择的操作条件(通常但不限于如电压调节器或时钟发生器等服务部件);
-一个或多个外围设备,该一个或多个外围设备各自被配置为根据一个或多个配置中的选定配置向该半导体器件提供功能(比如但不限于通信、定时、感测或安全功能);
-适于执行软件应用程序的核心,所述软件应用程序适于选择所述外围设备中的一个或多个的配置并发出睡眠请求;
该半导体器件进一步包括电源管理单元(PMU),该电源管理单元具有用于接收所述外围设备中的一个或多个的配置的第一输入端口、用于接收来自执行所述软件应用程序的所述核心的睡眠请求的第二输入端口、以及被配置用于在接收到所述睡眠请求时根据所述外围设备中的一个或多个的配置从所述多个操作模式中选择操作模式的控制逻辑模块。
优选地,在该半导体器件中,所述外围设备中的一个或多个包括包含一个或多个位的外围设备控制和状态寄存器(PCSR),该一个或多个位包括用于将该外围设备设置为操作打开或关闭状态并且用于提供有关该外围设备的状态信息的位,该半导体器件包括用于在所述核心与所述外围设备中的所述一个或多个之间交换数据的第一总线,所述软件应用程序适于通过所述第一总线发送数据来选择所述外围设备中的一个或多个的配置。
在本发明的第一实施例中,在该半导体器件中,所述外围设备中的一个或多个包括用于接收一个或多个时钟的时钟输入端子;该半导体器件的所述部件之一是包括一个或多个时钟发生器的时钟发生器模块,该一个或多个时钟发生器被配置用于产生时钟并向所述一个或多个外围设备的所述时钟输入端子提供时钟,并被配置用于接收用于打开或关闭这些时钟发生器中的每一个和/或确定要产生的频率的第一命令;并且PMU被配置用于在接收到所述睡眠请求时根据所述选定的操作模式发送所述第一命令,以将所述半导体器件设置为所述选定的操作模式。
在本发明的第二实施例中,该半导体器件包括一个或多个电源域,该一个或多个电源域各自包括所述外围设备中的一个或多个;所述一个或多个电源域中的一个或多个进一步包括用于接收电压以为该电源域供电的电压输入端子;该半导体器件的所述部件之一是包括一个或多个电压发生器和电压输出端子的电压发生器模块,该一个或多个电压发生器和电压输出端子分别被配置用于产生一个电压并向所述电压输入端子中的至少一个提供一个电压以为所述一个或多个电源域供电,并被配置用于接收用于打开或关闭这些电压发生器中的每一个和/或确定要产生的电压的第二命令;该PMU被配置用于在接收到所述睡眠请求时根据所述选定的操作模式发送所述第二命令,以将所述半导体器件设置为所述选定的操作模式。
在本发明的所述实施例中,可以在该PMU与这些时钟发生器中的每一个之间提供用于该时钟发生器的一根导线,以用于发送所述第一命令。
在本发明的所述实施例中,可以提供第二总线以在所述PMU与所述时钟发生器模块之间交换数据,所述PMU和所述时钟发生器模块被配置用于通过所述第二总线分别发送和接收所述第一命令。
在本发明的所述第二实施例中,可以在该PMU与该时钟发生器之间提供用于这些电压发生器中的每一个的一根导线,以用于发送所述第二命令。
在本发明的所述第二实施例中,可以提供第二总线以在所述PMU与所述电压发生器模块之间交换数据,所述PMU和所述电压发生器模块被配置用于通过所述第二总线分别发送和接收所述第二命令。
所述第一总线和所述第二总线可以有利地相互连接以形成单条总线。
在本发明的所述第二实施例中,在电压输出端子与电压输入端子之间提供有电源门控开关,以用于在该开关接通时向该电源域提供电力,以及用于在该开关断开时对提供给所述电源域的电压进行门控;所述电源门控开关(140)由第三命令控制,该PMU(130)被配置用于在接收到所述睡眠请求时根据所述选定的操作模式发送所述第三命令,以将所述半导体器件(10)设置为所述选定的操作模式。
在本发明的所述第二实施例中,所述电源域中的一个或多个可以包括分频器模块,该分频器模块被配置用于接收来自该时钟发生器模块的时钟并用于将所述时钟分成具有不同频率的多个时钟。
根据本发明的第二方面,提供了一种操作根据本发明的半导体器件的方法,该方法包括以下步骤:
1.所述软件应用程序根据应用需求来设置所述外围设备中的一个或多个的配置;
2.所述软件应用程序决定转换到不同的操作模式;
3.该PMU收集所述外围设备中的至少一个的配置;
4.该PMU的控制逻辑根据所述外围设备中的一个或多个的配置来选择该半导体器件的操作模式。
优选地,在该方法中,该PMU根据所述选定的操作模式发送所述第一命令和/或所述第二命令和/或所述第三命令。
发明领域
本发明涉及一种半导体器件,包括一个或多个电源域、时钟发生器模块、可选地电压发生器模块、以及电源管理单元。本发明还涉及一种用于管理半导体器件的操作模式的方法。
附图说明
将通过举例方式并参考附图对本发明的这些和进一步方面进行更详细解释,在附图中:
图1示意性地表示了根据本发明的半导体器件的实施例。
图2示意性地表示了根据本发明的半导体器件的另一个实施例的各部分。
图3示意性地表示了根据本发明的半导体器件的实施例的各部分,包括时钟发生器模块。
图4示意性地表示了根据本发明的半导体器件的实施例的各部分,包括电压发生器模块。
图5示意性地表示了根据本发明的器件中的外围设备的详细视图。
图6示意性地表示了根据本发明的器件中的电源域的详细视图。
图7表示了根据本发明的操作半导体器件的方法的流程图。
不同附图上的相同附图标记表示相同的部件或特征。
在本发明的背景下,外围设备的控制和状态寄存器(CSR)是包括指示逻辑值0或1的多个位的寄存器。这些位可以被设置为0或1以管理包括CSR的外围设备的行为,并且可以被外围设备外部的元件使用和访问以评估外围设备的状态。
附图既未按比例绘制也不成比例。通常,在附图中,相同的部件由相同的附图标记表示。为了清楚起见,并未将所有的部件表示在附图上。
具体实施方式
图1示意性地表示了根据本发明的半导体器件10的示例实施例。众所周知,电子电路的功耗随着电路使用的时钟的频率并随着施加在电路上的电压的平方而增加。因此,已知要改变(降低)时钟的频率和施加于电路的电力的电压。根据本发明的半导体器件10被细分为不同的部分,其包括:
-核心12,其可以是具有如ARMv6或ARMv7或ARMv8或RISC-V等架构的处理单元。软件应用程序14可以在核心12上执行;
-当操作半导体器件时所需要且可操作的部件18。这些部件18可以包括用于为器件的其他部分供电的电源模块,或用于为器件的其他部分提供时钟的时钟模块。
-外围设备60,这些外围设备可以根据应用需求可操作或不可操作,并且在时钟频率和/或电压方面具有不同的配置以便节省电力。这些外围设备可以执行半导体器件的功能,比如模数转换(ADC)、通用异步收发器(UART)、通用串行总线(USB)、真随机数发生器(TRNG)的功能或在MCU和半导体器件领域一般众所周知的其他功能;
-电源管理单元(PMU)130,用于管理操作模式。
在对功耗要求严苛的应用中,半导体器件可以根据如活动、运行、睡眠、深度睡眠、待机、停止、空闲、关闭、关机等不同的操作模式进行操作。这些操作模式可以包括,例如,
-活动模式,在该活动模式下,以最高电压对器件的所有部分进行供电,并以最快的时钟进行钟控;
-专用于应用程序当前执行的内容的多个操作模式,例如,快速获取(当必须启用外围设备并对其进行快速钟控时);计算(当一些外围设备可能被禁用时);低速获取(当一些外围设备可能以慢速启用时);通信(当一些通信外围设备被启用时),...
-专用于尽可能降低功耗的多个操作模式,在这些模式下,大多数外围设备是电源门控的并且只有少数外围设备使用低频时钟保持启用。
软件应用程序14可以与外围设备交互,以通过发送外围设备配置信号62将外围设备设置为特定的选定配置。外围设备配置可以包括可操作的打开或关闭状态、要使用的特定时钟频率、或选择无时钟、或选择特定的电压、或根本不选择电压。软件应用程序可以决定发出睡眠请求170。在一些架构中,睡眠请求170是指令集的一部分。睡眠请求170可以由核心12传输给PMU 130。当接收到睡眠请求170时,PMU 130获得外围设备的配置的值。在PMU130处提供输入端口132,用于接收外围设备60的配置的值。PMU 130包括控制逻辑模块136,其用于接收配置的值并在接收到睡眠请求时根据外围设备60的配置来确定要为半导体器件10选择的目标操作模式。
图2示意性地表示了根据本发明的半导体器件10的示例实施例的各部分。在该实施例中,外围设备60可以包括外围设备控制和状态寄存器(PCSR)30,这些寄存器各自具有使得能够控制外围设备(例如,激活或停用外围设备,或指定要用于对外围设备进行钟控的时钟,或表示外围设备的状态)的多个位。
器件10可以包括第一总线16。然后,可以例如由核心(其运行应用程序并决定启用或禁用这些外围设备中的一个或多个、并根据应用需求选择快时钟或慢时钟)通过第一总线16以写入模式访问PCSR。然后,可以通过第一总线16发送外围设备配置信号62。PMU 130可以通过直接连接PCSR和PMU的输入端口132的一组导线150来获得对存储在PCSR中的值的访问。这些导线150可以将PCSR的位的内容或其逻辑功能引向PMU 130。为了清楚起见,在图1上没有表示这些导线,而是用箭头150来象征。
图3示意性地表示了根据本发明的半导体器件10的示例实施例的各部分。在该实施例中,部件18包括:包含一个或多个时钟发生器105的时钟发生器模块100,该一个或多个时钟发生器被配置用于向外围设备60提供一个或多个时钟,导线将时钟发生器模块100的时钟输出端子110连接到外围设备的时钟输入端子50。虽然图3上表示的是单根线,但可以根据时钟发生器模块100产生的时钟数量提供多根导线,符号“//”表示可以存在多条导线,因而时钟输入端子具有相同数量的接触点。当PMU 130接收到睡眠请求并且获得外围设备的配置的值时,PMU为半导体器件选择操作模式,并向时钟发生器模块100发送第一命令107,以用于根据所选定的操作模式将时钟发生器105设置为例如开或关的状态或指定的频率。PMU 130可以被配置用于直接通过一根或多根导线发送第一命令107。可以提供导线以将时钟发生器105“打开”或“关闭”。该半导体器件还可以包括用于在PMU与部件18之间交换数据的第二总线17。第二总线17可以是专用总线或可以是第一总线16。然后,PMU 130可以被配置用于直接通过所述第二总线17发送第一命令107。第一命令可以包括用于将半导体器件10从一种操作模式安全地切换到另一种操作模式的一系列操作,例如,为振荡器稳定、电压调节器稳定、保存数据提供时间,或者一般地为电路提供一段时间来适应新的条件。
图4示意性地表示了根据本发明的半导体器件10的示例实施例的各部分。在该实施例中,部件18包括包含一个或多个电压发生器75的电压发生器模块70。在该实施例中,该半导体器件包括一个或多个电源域20、20'。电源域可以将一个或多个外围设备60分组在一起。提供导线以将VGM 70的电压输出端子80连接到电源域20、20'的电压输入端子40,这些电压输入端子用于接收电压以为电源域中包括的(多个)外围设备60供电。
每个电源域可以提供有时钟输入端子50,该时钟输入端子用于接收对电源域中包括的(多个)外围设备进行钟控的一个或多个时钟,如上所述。
为了简单起见,图4的示例中表示了两个电源域,每个电源域具有三个外围设备。然而,该器件可以包括任何数量的电源域,每个电源域都具有适合应用需求的任何数量的外围设备60。
与在图3的实施例中一样,当PMU 130接收到睡眠请求并获得外围设备的配置的值时,PMU为半导体器件选择操作模式,并向电压发生器模块70发送第二命令77,以用于根据所选定的操作模式将电压发生器75设置为例如“开”或“关”的状态或指定的电压。PMU 130可以被配置用于直接通过一根或多根导线发送第二命令77。该半导体器件可以包括用于在PMU与部件18之间交换数据的第二总线17。第二总线17可以是专用总线或可以是第一总线16。然后,PMU 130可以被配置用于直接通过所述第二总线17发送第二命令77。
如关于图3的实施例所讨论的,第二命令77也可以包括一系列的操作。
根据图4的实施例的器件可以附加地包括用于电源域20、20'中的至少一个的电源门控开关140,以用于使得当电源域处于“开”的状态时向电源域供电,以及当电源域处于“关”的状态时使电源域与VGM 70绝缘。PMU 130可以在接收到所述睡眠请求时根据外围设备的配置来确定要为电源门控开关140的设置的状态,通过发送第三命令控制电源门控开关,以用于将半导体器件配置为取决于外围设备的配置的操作模式。
图5示意性地表示了根据本发明的器件中的外围设备60的详细视图。在该示例中,该多个时钟包括两个时钟,为一个慢时钟和一个快时钟。外围设备60包括具有三个位的PCSR 30。第0位专用于控制外围设备的状态,当等于0时状态为禁用,并且等于1时状态为启用。第1位和第2位用于选择要由外围设备使用的时钟。当等于00时,时钟是门控的,即,外围设备中不准许有时钟。当等于01时,选择慢时钟,当等于10时,选择快时钟。不使用11的组合。例如,应用程序可以判定将来不需要某个特定的外围设备,因此将其启用/禁用位设置为零。应用程序可以决定需要另一个外围设备但该外围设备可以以较低的速度运行,因为该功能并非是对时间要求严苛的。因此,为了节省电力,应用程序可以设置使能位,并将01写入第1位和第2位,以选择慢时钟。
图6示意性地表示了本发明的实施例中的电源域20,其包括分频器模块65。该分频器模块接收来自时钟发生器模块的时钟,并且可以将该时钟分成具有不同频率的多个时钟,例如除以2、4、8或其他因数。然后,外围设备60可以根据PCSR 30选择这些划分的时钟之一用于对外围设备进行钟控。
根据电源域的数量以及每个电源域中外围设备的性质和数量,可以定义操作模式的数量。该操作模式数量可能相当大,即超过了简单的活动/待机/睡眠的组合。PMU中包括的控制逻辑模块136被配置用于将应用程序制定的外围设备的配置转换成这些操作模式中的选定操作模式,并用于将电压和时钟的所需配置传达给VGM 70和/或时钟发生器模块100和/或其他所需的部件18。作为示例,如果电源域的所有外围设备被禁用,则PMU可以通过关闭时钟发生器105中的一个或多个来对所有外围设备进行时钟门控,或者如果电源门控可用,则PMU可以将电源门控开关140设置为“关闭”(如果这与目标操作模式相一致)。
实例
我们考虑具有多个外围设备的微控制器,该多个外围设备用于通信目的,比如SPI、I2C、UART;用于定时目的,比如定时器、RTC、看门狗;用于模拟感测目的,比如ADC、比较器;用于安全目的,比如AES、随机数发生器。该微控制器被划分为三个电源域。电源域1包括微控制器的核心。电源域2包括ADC、比较器、SPI、I2C、定时器、看门狗、AES和随机数字发生器。电源域3包括RTC和UART。微控制器具有生成高频率和低频率的两个时钟发生器。微控制器具有生成高电压和低电压的两个电压发生器。应用程序可以将每个外围设备配置为以高频率或低频率进行操作。核心由低电压供电。其他外围设备以高电压供电。该微控制器具有四个操作模式。模式1使所有的域都被供电并被钟控,所有的时钟发生器都被激活,并且所有的电压发生器都被激活。模式2使得域1被供电但进行时钟门控,域2和域3被供电并被钟控,所有时钟发生器都被激活,并且所有电压发生器都被激活。模式3使得域1和域2被电源门控,域3被供电并被钟控,所有的时钟发生器都被激活,并且只有高电压发生器被激活。模式4使得域1和域2被电源门控,域3被供电并被钟控,只有低频率时钟发生器被激活,并且只有高电压发生器被激活。
启动时,微控制器处于模式1。然后,当用户通过软件请求进入睡眠时,PMU将检查哪些功能是需要的。如果SPI被激活(因此其被需要),则PMU将选择模式2(因为SPI在模式3和4下不可用)。如果只激活了UART并且选择了高频率,则PMU将选择模式3(因为仍然需要高频率的时钟发生器)。如果只激活了UART并且选择了低频率,则PMU将选择模式4。
图7表示了根据本发明的操作半导体器件的方法的流程图。
本发明的半导体器件可以如下进行操作:
-在步骤210中,软件应用程序14根据应用需求配置外围设备,即,可以启用一些所使用或可以使用的外围设备,并且禁用不使用的外围设备。也可以根据应用需求选择时钟,例如,如果需要短响应时间或高吞吐量,则选择更快的时钟。这可以通过设置PCSR的位来执行。
-在步骤220中,当应用程序判定在应用的背景下满足进入“睡眠”操作模式(并且因而减少需要的电力)的条件时,则应用程序可以发出睡眠请求,并通过专用导线将该请求发送或断言给PMU。
-在步骤230中,PMU然后例如通过检查不同PCSR中包含的值来确定外围设备的配置。这是通过访问将PCSR的每个位与PMU进行连接的导线中的每一根来执行的或是通过总线访问来执行的。
-在步骤240中,包括在PMU中的控制逻辑模块136然后根据外围设备的配置来确定操作模式。
-在步骤250中,PMU 130可以分别向时钟发生器模块、电压发生器模块和时钟门控开关发送第一命令和第二命令以及可选地第三命令,从而将半导体器件切换到期望的操作模式。
-当接收到唤醒条件时,半导体器件会回到正常模式。
-这一系列步骤可以根据软件应用程序执行的操作而重复。
通过使用本发明的半导体器件和方法,提供了一种简单且高效的方法来选择并配置该器件的操作模式。应用程序根据应用需求仅启用或禁用外围设备并选择要使用的时钟速度和/或电压。由PMU执行确定如何配置器件的任务,而应用程序并不负责决定操作模式的最佳配置。
Claims (13)
1.一种具有多个操作模式的半导体器件(10),该半导体器件包括
·该半导体器件的操作所需的部件(18),这些部件各自具有可从多个操作条件中选择的操作条件;
·一个或多个外围设备(60),该一个或多个外围设备各自被配置为根据一个或多个配置中的选定配置向该半导体器件(10)提供功能;
·适于执行软件应用程序(14)的核心(12),所述软件应用程序(14)适于选择所述外围设备(60)中的一个或多个的配置并发出睡眠请求;
其中,该半导体器件(10)进一步包括
·电源管理单元(PMU)(130),该电源管理单元具有用于接收所述外围设备中的一个或多个的配置的第一输入端口(132)、用于接收来自执行所述软件应用程序(14)的所述核心(12)的睡眠请求的第二输入端口(134)、以及被配置用于在接收到所述睡眠请求时根据所述外围设备中的一个或多个的配置从所述多个操作模式中选择操作模式的控制逻辑模块(136)。
2.根据权利要求1所述的半导体器件(10),其中,所述外围设备(60)中的一个或多个包括包含一个或多个位的外围设备控制和状态寄存器(PCSR)(30),该一个或多个位包括用于将该外围设备(60)设置为操作打开或关闭状态并且用于提供有关该外围设备的状态信息的位,该半导体器件包括用于在所述核心(12)与所述外围设备(60)中的所述一个或多个之间交换数据的第一总线(16),所述软件应用程序(14)适于通过所述第一总线(16)发送数据来选择所述外围设备中的一个或多个的配置。
3.根据权利要求1或2中任一项所述的半导体器件(10),其中,
·所述外围设备(60)中的一个或多个包括用于接收一个或多个时钟的时钟输入端子(50);
·该半导体器件(10)的所述部件(18)之一是包括一个或多个时钟发生器(105)的时钟发生器模块(100),该一个或多个时钟发生器被配置用于产生时钟并向所述一个或多个外围设备(60)的所述时钟输入端子(50)提供时钟,并被配置用于接收用于打开或关闭这些时钟发生器(105)中的每一个和/或确定要产生的频率的第一命令;
·该PMU(130)被配置用于在接收到所述睡眠请求时根据所述选定的操作模式发送所述第一命令,以将所述半导体器件(10)设置为所述选定的操作模式。
4.根据权利要求1至3中任一项所述的半导体器件(10),其中,
·该半导体器件(10)包括一个或多个电源域(20,20'),该一个或多个电源域各自包括所述外围设备(60)中的一个或多个;
·所述一个或多个电源域(20,20')中的一个或多个进一步包括用于接收电压以为该电源域(20,20')供电的电压输入端子(40);
·该半导体器件(10)的所述部件(18)之一是包括一个或多个电压发生器(75)和电压输出端子(80)的电压发生器模块(70),该一个或多个电压发生器和电压输出端子分别被配置用于产生一个电压并向所述电压输入端子(40)中的至少一个提供一个电压以为所述一个或多个电源域供电,并被配置用于接收用于打开或关闭这些电压发生器中的每一个和/或确定要产生的电压的第二命令;
·该PMU(130)被配置用于在接收到所述睡眠请求时根据所述选定的操作模式发送所述第二命令,以将所述半导体器件(10)设置为所述选定的操作模式。
5.根据权利要求3或4中任一项所述的半导体器件(10),其中,在该PMU(130)与这些时钟发生器(105)中的每一个之间提供用于该时钟发生器的一根导线,以用于发送所述第一命令。
6.根据权利要求3至5中任一项所述的半导体器件(10),其中,提供第二总线(17)以在所述PMU(130)与所述时钟发生器模块(100)之间交换数据,所述PMU(130)和所述时钟发生器模块(100)被配置用于通过所述第二总线(17)分别发送和接收所述第一命令。
7.根据权利要求4至6中任一项所述的半导体器件(10),其中,在该PMU(130)与该时钟发生器之间提供用于这些电压发生器(75)中的每一个的一根导线,以用于发送所述第二命令。
8.根据权利要求4至7中任一项所述的半导体器件(10),其中,提供第二总线(17)以在所述PMU(130)与所述电压发生器模块(70)之间交换数据,所述PMU(130)和所述电压发生器模块(70)被配置用于通过所述第二总线(17)分别发送和接收所述第二命令。
9.根据权利要求6或8中任一项所述的半导体器件(10),其中,所述第一总线(16)和所述第二总线(17)相互连接以形成单条总线。
10.根据权利要求4至9中任一项所述的半导体器件(10),在电压输出端子(80)与电压输入端子(40)之间提供有电源门控开关(140),以用于在该开关接通时向该电源域提供电力,以及用于在该开关断开时对提供给所述电源域的电压进行门控;所述电源门控开关(140)由第三命令控制,该PMU(130)被配置用于在接收到所述睡眠请求时根据所述选定的操作模式发送所述第三命令,以将所述半导体器件(10)设置为所述选定的操作模式。
11.根据权利要求4至10中任一项所述的半导体器件(10),其中,所述电源域中的一个或多个包括分频器模块(65),该分频器模块被配置用于接收来自该时钟发生器模块的时钟并用于将所述时钟分成具有不同频率的多个时钟。
12.一种操作根据权利要求1至11中任一项所述的半导体器件的方法,包括以下步骤:
1)所述软件应用程序(14)根据应用需求来设置所述外围设备(60)中的一个或多个的配置;
2)所述软件应用程序(14)决定转换到不同的操作模式;
3)该PMU(130)收集所述外围设备(60)中的至少一个的配置;
4)该PMU的控制逻辑(136)根据所述外围设备(60)中的一个或多个的配置来选择该半导体器件的操作模式。
13.根据权利要求12所述的方法,包括以下步骤:
5)该PMU(130)根据所述选定的操作模式发送所述第一命令和/或所述第二命令和/或所述第三命令。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP22162896.9A EP4246285A1 (en) | 2022-03-18 | 2022-03-18 | Semiconductor device operating modes management |
| EP22162896.9 | 2022-03-18 | ||
| PCT/EP2023/055747 WO2023174756A1 (en) | 2022-03-18 | 2023-03-07 | Semiconductor device operating modes management |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118829959A true CN118829959A (zh) | 2024-10-22 |
Family
ID=80819839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202380026121.0A Pending CN118829959A (zh) | 2022-03-18 | 2023-03-07 | 半导体器件操作模式管理 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20250208690A1 (zh) |
| EP (1) | EP4246285A1 (zh) |
| JP (1) | JP2025509578A (zh) |
| KR (1) | KR20240165956A (zh) |
| CN (1) | CN118829959A (zh) |
| TW (1) | TW202339400A (zh) |
| WO (1) | WO2023174756A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708406B1 (en) * | 1994-10-19 | 2001-09-12 | Advanced Micro Devices, Inc. | Integrated processor systems for portable information devices |
| US7908500B2 (en) | 2007-10-01 | 2011-03-15 | Silicon Laboratories Inc. | Low power retention flip-flops |
| US8547135B1 (en) | 2009-08-28 | 2013-10-01 | Cypress Semiconductor Corporation | Self-modulated voltage reference |
| US8271812B2 (en) * | 2010-04-07 | 2012-09-18 | Apple Inc. | Hardware automatic performance state transitions in system on processor sleep and wake events |
| CN118069218A (zh) * | 2017-09-12 | 2024-05-24 | 恩倍科微公司 | 极低功率微控制器系统 |
-
2022
- 2022-03-18 EP EP22162896.9A patent/EP4246285A1/en active Pending
-
2023
- 2023-02-16 TW TW112105554A patent/TW202339400A/zh unknown
- 2023-03-07 WO PCT/EP2023/055747 patent/WO2023174756A1/en not_active Ceased
- 2023-03-07 KR KR1020247032160A patent/KR20240165956A/ko active Pending
- 2023-03-07 US US18/847,334 patent/US20250208690A1/en active Pending
- 2023-03-07 CN CN202380026121.0A patent/CN118829959A/zh active Pending
- 2023-03-07 JP JP2024554812A patent/JP2025509578A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240165956A (ko) | 2024-11-25 |
| WO2023174756A1 (en) | 2023-09-21 |
| EP4246285A1 (en) | 2023-09-20 |
| JP2025509578A (ja) | 2025-04-11 |
| US20250208690A1 (en) | 2025-06-26 |
| TW202339400A (zh) | 2023-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1549961B (zh) | 动态电压控制方法与设备 | |
| US7181188B2 (en) | Method and apparatus for entering a low power mode | |
| JP5707321B2 (ja) | スリーププロセッサ | |
| US8122269B2 (en) | Regulating power consumption in a multi-core processor by dynamically distributing power and processing requests by a managing core to a configuration of processing cores | |
| TW573242B (en) | Method and apparatus to provide deterministic power-on voltage in a system having processor-controlled voltage level | |
| CN100470448C (zh) | 启用和停用调压控制器的方法、设备和系统 | |
| JPH08211961A (ja) | マイクロプロセッサをベースとするコンピュータシステムのための可変周波数クロック制御装置 | |
| US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
| CN103218027A (zh) | 控制装置、控制方法以及电子装置 | |
| JPH07230347A (ja) | Scsiディスクドライブパワーダウン装置 | |
| CN106020417B (zh) | 内存装置及其节能控制方法 | |
| US20100325451A1 (en) | Power-saving trigger-type control device for dynamically and instantly varying frequency and method thereof | |
| CN102929381B (zh) | 电子系统及其电源管理方法 | |
| KR100329330B1 (ko) | 마이크로컴퓨터 | |
| JP5281625B2 (ja) | コンピュータのリセット方法およびコンピュータ | |
| CN118829959A (zh) | 半导体器件操作模式管理 | |
| KR102129563B1 (ko) | 시스템 자원의 최적화를 통한 컴퓨터 에너지 절감 장치 및 방법 | |
| CN101231551A (zh) | 多处理器系统及其效能调整方法 | |
| CN109976490B (zh) | 电源控制方法及电子设备 | |
| CN115857654B (zh) | 片上系统低功耗控制方法、装置、片上系统及电子设备 | |
| TWI879387B (zh) | 電源管理系統與電腦設備 | |
| KR100706224B1 (ko) | 컴퓨터 시스템의 웨이크 업 방법 | |
| CN118502571A (zh) | 微控制器及其控制方法 | |
| JP2025024468A (ja) | 情報処理装置、及び制御方法 | |
| CN114647613A (zh) | 处理系统、相关集成电路和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |