[go: up one dir, main page]

CN118824189A - 像素电路 - Google Patents

像素电路 Download PDF

Info

Publication number
CN118824189A
CN118824189A CN202410460928.1A CN202410460928A CN118824189A CN 118824189 A CN118824189 A CN 118824189A CN 202410460928 A CN202410460928 A CN 202410460928A CN 118824189 A CN118824189 A CN 118824189A
Authority
CN
China
Prior art keywords
transistor
electrode
pixel circuit
period
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410460928.1A
Other languages
English (en)
Inventor
李世贤
李源俊
河眞珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN118824189A publication Critical patent/CN118824189A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

提供了一种像素电路。所述像素电路包括：发光元件；第一晶体管，向发光元件提供驱动电流；第一电容器，包括与第一晶体管的第一电极连接的第一电极以及与第一晶体管的栅电极连接的第二电极；第二电容器，包括与第一晶体管的栅电极连接的第一电极以及与第一晶体管的第二电极连接的第二电极；第二晶体管，响应于第一写入栅极信号向第三电容器的第一电极提供数据电压；第三电容器，包括与第一晶体管的栅电极连接的第二电极；以及第三晶体管，响应于第二写入栅极信号向第一晶体管的栅电极提供数据电压。

Description

像素电路
技术领域
本发明构思的实施例涉及一种像素电路。更具体地，本发明构思的实施例涉及一种用于补偿阈值电压的改变的像素电路。
背景技术
通常，显示装置可以包括显示面板和显示面板驱动器。显示面板可以包括栅极线、数据线和像素电路。显示面板驱动器包括用于向栅极线提供栅极信号的栅极驱动器、用于向数据线提供数据电压的数据驱动器以及用于控制栅极驱动器和数据驱动器的驱动控制器。
最近，用于提供虚拟现实(VR)或增强现实(AR)的显示装置正在出现，并且显示装置可能需要小的面积和高的每英寸像素(PPI)。在这种情况下，由于由像素电路占据的间距变窄，因此构成像素电路的晶体管的数量和施加到像素电路的信号可能受到限制。
此外，随着PPI增大，数据电压的数据范围可能减小。也就是说，随着PPI增大，根据数据电压的改变的亮度精度可能相对降低。
发明内容
本发明构思的实施例提供了一种用于具有小面积和高PPI的显示装置的像素电路。
在根据本发明构思的像素电路的实施例中，像素电路包括：发光元件；第一晶体管，被配置为向发光元件提供驱动电流；第一电容器，包括与第一晶体管的第一电极连接的第一电极以及与第一晶体管的栅电极连接的第二电极；第二电容器，包括与第一晶体管的栅电极连接的第一电极以及与第一晶体管的第二电极连接的第二电极；第二晶体管，被配置为响应于第一写入栅极信号向第三电容器的第一电极提供数据电压；第三电容器，包括与第一晶体管的栅电极连接的第二电极；以及第三晶体管，被配置为响应于第二写入栅极信号向第一晶体管的栅电极提供数据电压。
像素电路还可以包括第四晶体管，第四晶体管被配置为响应于发射信号向第一晶体管提供第一电源电压。
像素电路还可以包括第五晶体管，第五晶体管被配置为响应于初始化栅极信号向发光元件的阳极电极提供偏置电压。
在第一时段中，发射信号、第一写入栅极信号、第二写入栅极信号和初始化栅极信号可以具有激活电平。
在第一时段中，第二晶体管可以被配置为向第三电容器的第一电极提供参考电压，并且第三晶体管可以被配置为向第一晶体管的栅电极提供参考电压。
在第一时段之后的第二时段中，第一写入栅极信号、第二写入栅极信号和初始化栅极信号可以具有激活电平，并且发射信号具有去激活电平。
在所述第四晶体管在第二时段中被截止时，第一电容器可以被配置为存储第一晶体管的阈值电压。
在第二时段之后的第三时段中，发射信号、第一写入栅极信号和初始化栅极信号可以具有激活电平，并且第二写入栅极信号可以具有去激活电平。
在第三时段中，第二晶体管可以被配置为向第三电容器的第一电极提供数据电压。
在第三时段中，连接在第一晶体管的栅电极与第一电极之间的第一电容器可以补偿第一晶体管的阈值电压的改变量。
在第三时段之后的第四时段中，发射信号和初始化栅极信号可以具有激活电平，并且第一写入栅极信号和第二写入栅极信号可以具有去激活电平。
在第四时段中，发光元件的阳极电极可以用偏置电压初始化。
在第四时段之后的第五时段中，发射信号可以具有激活电平，并且第一写入栅极信号、第二写入栅极信号和初始化栅极信号可以具有去激活电平。
在第五时段中，第二电容器补偿响应于发光元件的阳极电极处的电压改变而发生的第一晶体管的栅电极处的电压的改变量。
第一晶体管至第五晶体管的背栅电极可以接收第一电源电压。
第一晶体管至第五晶体管可以是P型晶体管。
根据实施例的像素电路，像素电路可以通过连接到第一晶体管的栅电极的第一电容器至第三电容器的电压分布来扩展数据范围。像素电路可以通过在发光的同时使第二电容器的第一电极处于浮置状态来进一步扩展数据范围。像素电路可以包括连接在第一晶体管的栅电极与第一晶体管的第一电极之间的第一电容器，从而可以补偿第一晶体管的阈值电压的改变。像素电路可以包括连接在第一晶体管的栅电极与第一晶体管的第二电极之间的第二电容器，从而在发光期间可以额外地补偿第一晶体管的阈值电压的改变。像素电路可以将第一电源电压施加到第一晶体管的背栅电极，从而可以使第一晶体管上的体效应最小化。
附图说明
通过参照附图详细描述本发明构思的实施例，本发明构思的实施例的以上和其他特征将变得更加明显，在附图中：
图1是用于示出根据本发明构思的实施例的显示装置的框图；
图2是用于示出图1的像素电路的示例的电路图；
图3是示出驱动图2的像素电路的示例的时序图；
图4是用于示出图2的像素电路在第一时段中操作的示例的时序图；
图5是用于示出图2的像素电路在第一时段中操作的示例的电路图；
图6是用于示出图2的像素电路在第二时段中操作的示例的时序图；
图7是用于示出图2的像素电路在第二时段中操作的示例的电路图；
图8是用于示出图2的像素电路在第三时段中操作的示例的时序图；
图9是用于示出图2的像素电路在第三时段中操作的示例的电路图；
图10是用于示出图2的像素电路在第四时段中操作的示例的时序图；
图11是用于示出图2的像素电路在第四时段中操作的示例的电路图；
图12是用于示出图2的像素电路在第五时段中操作的示例的时序图；
图13是用于示出图2的像素电路在第五时段中操作的示例的电路图；
图14是用于示出根据本发明构思的实施例的电子装置的框图；以及
图15是示出图14的电子装置被实现为VR装置的实施例的图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的实施例。
图1是用于示出根据本发明构思的实施例的显示装置10的框图。
参照图1，显示装置10可以包括显示面板100和显示面板驱动器。显示面板驱动器可以包括驱动控制器200、栅极驱动器300、伽玛参考电压生成器400、数据驱动器500和发射驱动器600。
例如，驱动控制器200和数据驱动器500可以一体地形成。例如，驱动控制器200、伽玛参考电压生成器400和数据驱动器500可以一体地形成。例如，驱动控制器200、栅极驱动器300、伽玛参考电压生成器400和数据驱动器500可以一体地形成。例如，驱动控制器200、栅极驱动器300、伽玛参考电压生成器400、数据驱动器500和发射驱动器600可以一体地形成。至少包括一体地形成的驱动控制器200和数据驱动器500的驱动模块可以被称为时序控制器嵌入式数据驱动器(TED)。
显示面板100可以包括显示图像的显示区域和与显示区域相邻设置的外围区域。
例如，显示面板100可以是包括有机发光二极管的有机发光二极管显示面板。例如，显示面板100可以是包括有机发光二极管和量子点滤色器的量子点有机发光二极管显示面板。例如，显示面板100可以是包括纳米发光二极管和量子点滤色器的量子点纳米发光二极管显示面板。
显示面板100可以包括栅极线GL、数据线DL、发射线EML以及电连接到栅极线GL、数据线DL和发射线EML的像素电路P。栅极线GL可以在第一方向D1上延伸，并且数据线DL可以在与第一方向D1交叉的第二方向D2上延伸。发射线EML可以在第一方向D1上延伸。
驱动控制器200可以从外部装置接收输入图像数据IMG和输入控制信号CONT。例如，输入图像数据IMG可以包括红色图像数据、绿色图像数据和蓝色图像数据。输入图像数据IMG还可以包括白色图像数据。输入图像数据IMG可以包括品红色图像数据、黄色图像数据和青色图像数据。输入控制信号CONT可以包括主时钟信号和数据使能信号。输入控制信号CONT还可以包括垂直同步信号和水平同步信号。
驱动控制器200可以基于输入图像数据IMG和输入控制信号CONT生成第一控制信号CONT1、第二控制信号CONT2、第三控制信号CONT3、第四控制信号CONT4和数据信号DATA。
驱动控制器200可以基于输入控制信号CONT生成用于控制栅极驱动器300的操作的第一控制信号CONT1，并且将第一控制信号CONT1输出到栅极驱动器300。第一控制信号CONT1可以包括垂直起始信号和栅极时钟信号。
驱动控制器200可以基于输入控制信号CONT生成用于控制数据驱动器500的操作的第二控制信号CONT2，并且将第二控制信号CONT2输出到数据驱动器500。第二控制信号CONT2可以包括水平起始信号和负载信号。
驱动控制器200可以基于输入图像数据IMG生成数据信号DATA。驱动控制器200可以将数据信号DATA输出到数据驱动器500。
驱动控制器200可以基于输入控制信号CONT生成用于控制伽玛参考电压生成器400的操作的第三控制信号CONT3，并且将第三控制信号CONT3输出到伽玛参考电压生成器400。
驱动控制器200可以基于输入控制信号CONT生成用于控制发射驱动器600的操作的第四控制信号CONT4，并且将第四控制信号CONT4输出到发射驱动器600。
栅极驱动器300可以响应于从驱动控制器200接收的第一控制信号CONT1生成用于驱动栅极线GL的栅极信号。栅极驱动器300可以将栅极信号输出到栅极线GL。
在实施例中，栅极驱动器300可以集成在显示面板100的外围区域中。
伽玛参考电压生成器400可以响应于从驱动控制器200接收的第三控制信号CONT3生成伽玛参考电压VGREF。伽玛参考电压生成器400可以向数据驱动器500提供伽玛参考电压VGREF。伽玛参考电压VGREF可以具有与每个数据信号DATA对应的值。
在实施例中，伽玛参考电压生成器400可以设置在驱动控制器200或数据驱动器500中。
数据驱动器500可以从驱动控制器200接收第二控制信号CONT2和数据信号DATA并且从伽玛参考电压生成器400接收伽玛参考电压VGREF。数据驱动器500可以将数据信号DATA转换为模拟形式的数据电压。数据驱动器500可以将数据电压输出到数据线DL。
发射驱动器600可以响应于从驱动控制器200接收的第四控制信号CONT4生成用于驱动发射线EML的发射信号。发射驱动器600可以将发射信号输出到发射线EML。
在实施例中，发射驱动器600可以集成在显示面板100的外围区域中。在实施例中，发射驱动器600可以安装在显示面板100的外围区域中。
尽管为了便于说明，在图1中，栅极驱动器300设置在显示面板100的第一侧处，并且发射驱动器600设置在显示面板100的与第一侧相对的第二侧处，但是本发明构思可以不限于此。例如，栅极驱动器300和发射驱动器600都可以设置在显示面板100的第一侧处。在一些实施例中，栅极驱动器300和发射驱动器600可以一体地形成。
图2是用于示出图1的像素电路P的示例的电路图。
参照图2，像素电路P可以包括发光元件EE、第一晶体管T1、第一电容器C1、第二电容器C2、第三电容器C3、第二晶体管T2和第三晶体管T3。
第一晶体管T1可以向发光元件EE提供驱动电流。第一电容器C1可以包括与第一晶体管T1的第一电极连接的第一电极和连接到第一晶体管T1的栅电极的第二电极。第二电容器C2可以包括连接到第一晶体管T1的栅电极的第一电极和与第一晶体管T1的第二电极连接的第二电极。第三电容器C3可以包括第一电极以及连接到第一晶体管T1的栅电极的第二电极。第二晶体管T2可以响应于第一写入栅极信号GW1向第三电容器C3的第一电极提供数据电压。第三晶体管T3可以响应于第二写入栅极信号GW2向第一晶体管T1的栅电极提供数据电压。在实施例中，像素电路P还可以包括第四晶体管T4，第四晶体管T4响应于发射信号EM向第一晶体管T1提供第一电源电压ELVDD。在实施例中，像素电路P还可以包括第五晶体管T5，第五晶体管T5响应于初始化栅极信号GI向发光元件EE的阳极电极提供偏置电压VBIAS。
例如，第一晶体管T1可以包括连接到第一节点N1的栅电极、连接到第二节点N2的第一电极和连接到第三节点N3的第二电极。第一电容器C1可以包括连接到第二节点N2的第一电极和连接到第一节点N1的第二电极。第二电容器C2可以包括连接到第一节点N1的第一电极和连接到第三节点N3的第二电极。第三电容器C3可以包括与第二晶体管T2的第二电极连接的第一电极和连接到第一节点N1的第二电极。第二晶体管T2可以包括接收第一写入栅极信号GW1的栅电极、连接到数据线DL的第一电极以及与第三电容器C3的第一电极连接的第二电极。第三晶体管T3可以包括接收第二写入栅极信号GW2的栅电极、连接到数据线DL的第一电极和连接到第一节点N1的第二电极。第四晶体管T4可以包括接收发射信号EM的栅电极、与第一电源电压ELVDD的线连接的第一电极和连接到第二节点N2的第二电极。第五晶体管T5可以包括接收初始化栅极信号GI的栅电极、连接到第三节点N3的第一电极以及与偏置电压VBIAS的线连接的第二电极。发光元件EE可以包括连接到第三节点N3的阳极电极以及与第二电源电压ELVSS的线连接的阴极电极。
在实施例中，第一晶体管T1至第五晶体管T5的第一电极可以是源电极，并且第一晶体管T1至第五晶体管T5的第二电极可以是漏电极。
当在第一晶体管T1的第一电极(即，源电极)和第一晶体管T1的背栅电极上形成反向偏压时，可能发生第一晶体管T1的阈值电压改变的体效应。
在实施例中，第一晶体管T1的背栅电极可以接收第一电源电压ELVDD。当发射信号EM具有激活电平时，第一晶体管T1的背栅电极的电压和第一晶体管T1的第一电极的电压可以变为第一电源电压ELVDD。因此，可以使体效应最小化。
在实施例中，第二晶体管T2至第五晶体管T5的背栅电极可以接收第一电源电压ELVDD。
在实施例中，第一晶体管T1至第五晶体管T5可以是P型晶体管。例如，第一晶体管T1至第五晶体管T5可以是低温多晶硅(LTPS)薄膜晶体管。在这种情况下，低电压电平可以是激活电平，并且高电压电平可以是去激活电平。例如，当施加到P型晶体管的栅电极的信号具有低电压电平时，P型晶体管可以导通。例如，当施加到P型晶体管的栅电极的信号具有高电压电平时，P型晶体管可以截止。
然而，本发明构思不限于此。在实施例中，第一晶体管T1至第五晶体管T5可以是N型晶体管。例如，第一晶体管T1至第五晶体管T5可以是氧化物薄膜晶体管。在这种情况下，高电压电平可以是激活电平，并且低电压电平可以是去激活电平。例如，当施加到N型晶体管的栅电极的信号具有高电压电平时，N型晶体管可以导通。例如，当施加到N型晶体管的栅电极的信号具有低电压电平时，N型晶体管可以截止。
图3是示出驱动图2的像素电路P的示例的时序图。
参照图3，在第一时段P1中，发射信号EM、第一写入栅极信号GW1、第二写入栅极信号GW2和初始化栅极信号GI可以具有激活电平。
在第一时段P1之后的第二时段P2中，第一写入栅极信号GW1、第二写入栅极信号GW2和初始化栅极信号GI具有激活电平，并且发射信号EM可以具有去激活电平。
在第二时段P2之后的第三时段P3中，发射信号EM、第一写入栅极信号GW1和初始化栅极信号GI可以具有激活电平，并且第二写入栅极信号GW2可以具有去激活电平。
在第三时段P3之后的第四时段P4中，发射信号EM和初始化栅极信号GI可以具有激活电平，并且第一写入栅极信号GW1和第二写入栅极信号GW2可以具有去激活电平。
在第四时段P4之后的第五时段P5中，发射信号EM可以具有激活电平，并且第一写入栅极信号GW1和第二写入栅极信号GW2以及初始化栅极信号GI可以具有去激活电平。
图4是用于示出图2的像素电路P在第一时段P1中操作的示例的时序图。图5是用于示出图2的像素电路P在第一时段P1中操作的示例的电路图。
参照图4和图5，第二晶体管T2至第五晶体管T5可以在第一时段P1中导通。第二晶体管T2可以向第三电容器C3的第一电极提供参考电压VREF。第三晶体管T3可以向第一节点N1提供参考电压VREF。可以通过第四晶体管T4、第一晶体管T1和第五晶体管T5形成路径。第一晶体管T1的第一电极可以通过该路径被初始化。发光元件EE的阳极电极可以通过该路径被初始化。
图6是用于示出图2的像素电路P在第二时段P2中操作的示例的时序图。图7是用于示出图2的像素电路P在第二时段P2中操作的示例的电路图。
参照图6和图7，第二晶体管T2、第三晶体管T3和第五晶体管T5可以在第二时段P2中导通。第四晶体管T4可以在第二时段P2中截止。由于第三晶体管T3向第一节点N1提供参考电压VREF，因此第一节点N1的电压可以是参考电压VREF，并且第二节点N2的电压可以是VREF-VTH。第二晶体管T2可以向第三电容器C3的第一电极提供参考电压VREF。这里，VREF可以是参考电压，并且VTH可以是第一晶体管T1的阈值电压。第一电容器C1可以存储第一晶体管T1的阈值电压。因此，可以补偿第一晶体管T1的阈值电压。
在实施例中，参考电压VREF可以是用于低灰度的数据电压VDATA。在实施例中，参考电压VREF可以等于用于最小灰度的数据电压VDATA。例如，当参考电压VREF被施加到第一节点N1时，而不是当数据电压VDATA被施加到第一节点N1时，由第一晶体管T1生成的电流可以是小的。因此，由于参考电压VREF在第一时段P1和第二时段P2中被施加到第一节点N1，因此减小了由电流引起的第一电源电压ELVDD的波动。
图8是用于示出图2的像素电路P在第三时段中操作的示例的时序图。图9是用于示出图2的像素电路P在第三时段P3中操作的示例的电路图。
参照图8和图9，第二晶体管T2、第四晶体管T4和第五晶体管T5可以在第三时段P3中导通。第三晶体管T3可以在第三时段P3中截止。第二晶体管T2可以向第三电容器C3的第一电极提供数据电压VDATA。第二节点N2的电压可以是ELVDD。由于第一电容器C1至第三电容器C3的耦合，第一节点N1的电压可以增大(VDATA-VREF)×C_C3/(C_C3+(C_C1×C_C2/(C_C1+C_C2)))。第一节点N1的电压可以是VREF+(VDATA-VREF)×C_C3/(C_C3+(C_C1×C_C2/(C_C1+C_C2)))。第一电容器C1可以补偿第一晶体管T1的阈值电压VTH的改变量。可以根据第一晶体管T1的栅极-源极电压来确定第一晶体管T1的驱动电流。第一晶体管T1的栅极-源极电压可以是VREF+(VDATA-VREF)×C_C3/(C_C3+(C_C1×C_C2/(C_C1+C_C2)))-ELVDD。
随着第一晶体管T1的栅极-源极电压中的VDATA的分量增大，第一晶体管T1可能具有不利影响。第一晶体管T1的栅极-源极电压中的VDATA的分量可以是VDATA×C_C3/(C_C3+(C_C1×C_C2/(C_C1+C_C2)))，并且C_C3/(C_C3+(C_C1×C_C2/(C_C1+C_C2)))可以小于1。因此，尽管数据电压VDATA增大，但是第一晶体管T1的栅极-源极电压中的VDATA的分量的增大程度会小。因此，可以扩展数据电压VDATA的数据范围。这里，ELVDD是第一电源电压，VDATA是数据电压，C_C1是第一电容器C1的电容，C_C2是第二电容器C2的电容，并且C_C3是第三电容器C3的电容。
图10是用于示出图2的像素电路P在第四时段P4中操作的示例的时序图。图11是用于示出图2的像素电路P在第四时段P4中操作的示例的电路图。
参照图10和图11，第四晶体管T4和第五晶体管T5可以在第四时段P4中导通。第二晶体管T2和第三晶体管T3可以在第四时段P4中截止。发光元件EE的阳极电极可以用偏置电压VBIAS初始化。因此，可以使由于显示黑色的像素电路P中的泄漏电流引起的发光元件EE的光发射最小化。
图12是用于示出图2的像素电路P在第五时段P5中操作的示例的时序图。图13是用于示出图2的像素电路P在第五时段P5中操作的示例的电路图。
参照图12和图13，第四晶体管T4可以在第五时段P5中导通。第二晶体管T2、第三晶体管T3和第五晶体管T5可以在第五时段P5中截止。
当第二晶体管T2截止时，第三电容器C3的第一电极处于浮置状态，并且第三电容器C3的电容对第一晶体管T1的栅极-源极电压的影响可以接近0。因此，第一晶体管T1的栅极-源极电压中的VDATA的分量可以较小。因此，可以额外地扩展数据电压VDATA的数据范围。
发光元件EE可以在第五时段P5中发射具有与第一晶体管T1的驱动电流对应的亮度的光。当像素电路P从第四时段P4改变到第五时段P5时，第一晶体管T1的阈值电压可能改变。当第一晶体管T1的阈值电压改变时，第一晶体管T1的驱动电流可能改变。当第一晶体管T1的驱动电流改变时，发光元件EE的阳极电极的电压可能改变。因此，根据数据电压VDATA的亮度精度可能劣化。
当发光元件EE的阳极电极的电压改变时，由于第二电容器C2和第三电容器C3的电压分布，第一节点N1的电压可以增大(VN3'-VN3)×C_C2/(C_C1+C_C2)。第一节点N1的电压可以是VN1+(VN3'-VN3)×C_C2/(C_C1+C_C2)。C_C2/(C_C1+C_C2)可以小于1。尽管发光元件EE的阳极电极的电压增大，但是由于第二电容器C2的存在，第一节点N1的电压的增大程度可以小。因此，通过包括第二电容器C2，可以额外地补偿第一晶体管T1的阈值电压。这里，VN1是第一节点N1的电压，VN3是第三节点N3在改变之前的电压，并且VN3'是第三节点N3在改变之后的电压。
如此，像素电路P可以通过连接到第一晶体管T1的栅电极的第一电容器C1至第三电容器C3的电压分布来扩展数据范围。像素电路P可以通过在发光的同时使第二电容器C2的第一电极处于浮置状态来进一步扩展数据范围。像素电路P可以包括连接在第一晶体管T1的栅电极与第一晶体管T1的第一电极之间的第一电容器C1，从而可以补偿第一晶体管T1的阈值电压。像素电路P可以包括连接在第一晶体管T1的栅电极与第一晶体管T1的第二电极之间的第二电容器C2，使得在发光期间可以额外地补偿第一晶体管T1的阈值电压。像素电路P可以将第一电源电压ELVDD施加到第一晶体管T1的背栅电极，从而可以使第一晶体管T1上的体效应最小化。
图14是示出电子装置1000的框图。图15是示出图14的电子装置1000被实现为VR装置的实施例的图。
参照图14和图15，电子装置1000可以包括处理器1010、存储器装置1020、存储装置1030、输入/输出(I/O)装置1040、电源1050和显示装置1060。显示装置1060可以是图1的显示装置10。另外，电子装置1000还可以包括用于与视频卡、声卡、存储卡、通用串行总线(USB)装置、其他电子装置等通信的多个端口。
在实施例中，如图15中所示，电子装置1000可以被实现为VR装置。然而，电子装置1000不限于此。例如，电子装置1000可以被实现为蜂窝电话、视频电话、智能平板、智能手表、平板PC、汽车导航系统、计算机监视器、膝上型计算机、头戴式显示(HMD)装置等。
处理器1010可以执行各种计算功能。处理器1010可以是微处理器、中央处理单元(CPU)、应用处理器(AP)等。处理器1010可以经由地址总线、控制总线、数据总线等结合到其他组件。此外，处理器1010可以结合到诸如外围组件互连(PCI)总线的扩展总线。
存储器装置1020可以存储用于电子装置1000的操作的数据。例如，存储器装置1020可以包括至少一个非易失性存储器装置(诸如可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等)以及/或者至少一个易失性存储器装置(诸如动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动DRAM装置等)。
存储装置1030可以包括固态驱动器(SSD)装置、硬盘驱动器(HDD)装置、CD-ROM装置等。
I/O装置1040可以包括输入装置(诸如键盘、小键盘、鼠标装置、触摸板、触摸屏等)和输出装置(诸如打印机、扬声器等)。在一些实施例中，I/O装置1040可以包括显示装置1060。
电源1050可以为电子装置1000的操作提供电力。
显示装置1060可以通过总线或其他通信链路连接到其他组件。
发明构思可以应用于任何显示装置和包括显示装置的任何电子装置。例如，发明构思可以应用于移动电话、智能电话、平板计算机、数字电视(TV)、3D TV、个人计算机(PC)、家用电器、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏机、导航装置等。
前述内容是对发明构思的说明，而不将被解释为对其进行限制。尽管已经描述了发明构思的一些实施例，但是本领域技术人员将容易理解的是，在实质上不脱离发明构思的新颖教导和优点的情况下，在实施例中可以进行许多修改。因此，所有这些修改旨在包括在如权利要求中限定的发明构思的范围内。权利要求中的任何功能语言旨在覆盖在此描述的结构，并且不仅覆盖结构等同物而且覆盖等同结构。因此，将理解的是，前述内容是对发明构思的说明，并且不将被解释为限于所公开的具体实施例，并且对所公开的实施例的修改以及其他实施例旨在包括在所附权利要求的范围内。发明构思由权利要求及将包括在其中的权利要求的等同物限定。

Claims (16)

1.一种像素电路，所述像素电路包括：
发光元件；
第一晶体管，被配置为向所述发光元件提供驱动电流；
第一电容器，包括与所述第一晶体管的第一电极连接的第一电极以及与所述第一晶体管的栅电极连接的第二电极；
第二电容器，包括与所述第一晶体管的所述栅电极连接的第一电极以及与所述第一晶体管的第二电极连接的第二电极；
第二晶体管，被配置为响应于第一写入栅极信号向第三电容器的第一电极提供数据电压；
所述第三电容器，包括与所述第一晶体管的所述栅电极连接的第二电极；以及
第三晶体管，被配置为响应于第二写入栅极信号向所述第一晶体管的所述栅电极提供所述数据电压。
2.根据权利要求1所述的像素电路，所述像素电路还包括第四晶体管，所述第四晶体管被配置为响应于发射信号向所述第一晶体管提供第一电源电压。
3.根据权利要求2所述的像素电路，所述像素电路还包括第五晶体管，所述第五晶体管被配置为响应于初始化栅极信号向所述发光元件的阳极电极提供偏置电压。
4.根据权利要求3所述的像素电路，其中，在第一时段中，所述发射信号、所述第一写入栅极信号、所述第二写入栅极信号和所述初始化栅极信号具有激活电平。
5.根据权利要求4所述的像素电路，其中，在所述第一时段中，所述第二晶体管被配置为向所述第三电容器的所述第一电极提供参考电压，并且所述第三晶体管被配置为向所述第一晶体管的所述栅电极提供所述参考电压。
6.根据权利要求4所述的像素电路，其中，在所述第一时段之后的第二时段中，所述第一写入栅极信号、所述第二写入栅极信号和所述初始化栅极信号具有激活电平，并且所述发射信号具有去激活电平。
7.根据权利要求6所述的像素电路，其中，在所述第四晶体管在所述第二时段中被截止时，所述第一电容器被配置为存储所述第一晶体管的阈值电压。
8.根据权利要求6所述的像素电路，其中，在所述第二时段之后的第三时段中，所述发射信号、所述第一写入栅极信号和所述初始化栅极信号具有激活电平，并且所述第二写入栅极信号具有去激活电平。
9.根据权利要求8所述的像素电路，其中，在所述第三时段中，所述第二晶体管被配置为向所述第三电容器的所述第一电极提供所述数据电压。
10.根据权利要求8所述的像素电路，其中，在所述第三时段中，连接在所述第一晶体管的所述栅电极与所述第一电极之间的所述第一电容器补偿所述第一晶体管的所述阈值电压的改变量。
11.根据权利要求8所述的像素电路，其中，在所述第三时段之后的第四时段中，所述发射信号和所述初始化栅极信号具有激活电平，并且所述第一写入栅极信号和所述第二写入栅极信号具有去激活电平。
12.根据权利要求11所述的像素电路，其中，在所述第四时段中，所述发光元件的所述阳极电极用所述偏置电压初始化。
13.根据权利要求11所述的像素电路，其中，在所述第四时段之后的第五时段中，所述发射信号具有所述激活电平，并且所述第一写入栅极信号、所述第二写入栅极信号和所述初始化栅极信号具有所述去激活电平。
14.根据权利要求13所述的像素电路，其中，在所述第五时段中，所述第二电容器补偿响应于所述发光元件的所述阳极电极处的电压改变而发生的所述第一晶体管的所述栅电极处的电压的改变量。
15.根据权利要求3所述的像素电路，其中，所述第一晶体管至所述第五晶体管的背栅电极接收所述第一电源电压。
16.根据权利要求3所述的像素电路，其中，所述第一晶体管至所述第五晶体管是P型晶体管。
CN202410460928.1A 2023-04-20 2024-04-17 像素电路 Pending CN118824189A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020230052071A KR20240156485A (ko) 2023-04-20 2023-04-20 픽셀 회로 및 이를 포함하는 표시 장치
KR10-2023-0052071 2023-04-20

Publications (1)

Publication Number Publication Date
CN118824189A true CN118824189A (zh) 2024-10-22

Family

ID=93079522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410460928.1A Pending CN118824189A (zh) 2023-04-20 2024-04-17 像素电路

Country Status (3)

Country Link
US (1) US12451067B2 (zh)
KR (1) KR20240156485A (zh)
CN (1) CN118824189A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118865857A (zh) * 2023-04-27 2024-10-29 京东方科技集团股份有限公司 像素电路、显示装置及驱动方法
KR20250004433A (ko) * 2023-06-29 2025-01-08 삼성디스플레이 주식회사 화소 및 그것을 포함하는 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
US10475381B2 (en) * 2016-06-30 2019-11-12 Lg Display Co., Ltd. Organic light emitting display device and driving method of the same
WO2018042907A1 (ja) 2016-08-30 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
US10957720B2 (en) * 2017-11-09 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP7397694B2 (ja) 2020-01-30 2023-12-13 キヤノン株式会社 発光装置、撮像装置、電子機器及び移動体
KR102744869B1 (ko) * 2020-02-06 2024-12-23 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR102628633B1 (ko) 2021-01-26 2024-01-25 주식회사 선익시스템 기판 효과를 제거한 OLEDoS 화소 보상 회로 및 그 제어 방법

Also Published As

Publication number Publication date
US12451067B2 (en) 2025-10-21
KR20240156485A (ko) 2024-10-30
US20240355279A1 (en) 2024-10-24

Similar Documents

Publication Publication Date Title
KR102715248B1 (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102772693B1 (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102884616B1 (ko) 화소 회로 및 이를 포함하는 표시 장치
US12488735B2 (en) Pixel circuit and display device including the same
CN118824189A (zh) 像素电路
US20240242671A1 (en) Pixel circuit and display device including the same
CN115527495A (zh) 像素和有机发光二极管显示装置
CN118506731A (zh) 像素电路和显示装置
KR20250042246A (ko) 표시 장치
KR20240080264A (ko) 픽셀 및 이를 포함하는 표시 장치
KR20240021343A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
US20240290250A1 (en) Pixel circuit and display device including the same
US20240290270A1 (en) Pixel circuit and display device including the same
US20260031040A1 (en) Pixel circuit, display device including the pixel circuit and electronic device including the pixel circuit
US20250166550A1 (en) Display device and method of driving the same
US20250061856A1 (en) Pixel circuit and display device including the same
KR20250025555A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20250045546A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20250179753A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20250179751A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20250045576A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
CN118155544A (zh) 设置面板电压的方法
CN121438739A (zh) 像素电路和包括像素电路的显示装置
CN120833740A (zh) 像素电路、显示装置和电子装置
CN119580647A (zh) 像素和包括像素的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication