CN118800801A - 功率器件及制备方法、功率模块、功率转换电路和车辆 - Google Patents

Abstract

本发明公开了一种功率器件及制备方法、功率模块、功率转换电路和车辆，功率器件包括：半导体结构包括衬底和外延层；第一掺杂类型区位于外延层远离衬底的表面；第一通孔贯穿绝缘层且露出部分第一掺杂类型区；欧姆接触层位于第一通孔内部；沟道层包括第一子区、第二子区和第三子区，第二子区在衬底的正投影和欧姆接触层在衬底的正投影重合；第一子区位于第三子区远离第二子区的一侧；栅氧层覆盖沟道层暴露沟道层两侧边缘的第一子区；第三子区在衬底的正投影和栅极在衬底的正投影重合。本发明可以提高沟道迁移率，且不改变原有的反向击穿特性。

Description

功率器件及制备方法、功率模块、功率转换电路和车辆

技术领域

本发明涉及半导体技术领域，尤其涉及一种功率器件及制备方法、功率模块、功率转换电路和车辆。

背景技术

常规的功率器件中，平面结构碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)的外延层、沟道区均为碳化硅。由于碳化硅材料的界面态密度较高，其沟道迁移率往往低于30cm²/V·s。常规的平面结构SiC MOSFET在4H-SiC(000-1)面形成沟道，但(000-1)面的界面缺陷密度高，使碳化硅的沟道迁移率降低；沟槽结构的SiC MOSFET在4H-SiC(11-20)面形成沟道，(11-20)面界面缺陷密度较低，使SiC的沟道迁移率有一定程度提高。但沟槽结构的SiC MOSFET在槽角及底部的直角(或钝角)结构使电场加剧，反向易被击穿。

发明内容

本发明提供了一种功率器件及制备方法、功率模块、功率转换电路和车辆，可以提高沟道迁移率，且不改变原有的反向击穿特性。

根据本发明的一方面，提供了一种功率器件，包括：

半导体结构，其中，半导体结构包括衬底和外延层，衬底为第一掺杂类型；外延层位于衬底的一侧，外延层与衬底的掺杂类型相同；第一掺杂类型区位于外延层远离衬底的表面；

绝缘层，绝缘层位于外延层远离衬底的一侧，绝缘层设置有第一通孔，第一通孔贯穿绝缘层，且露出部分第一掺杂类型区；

欧姆接触层，欧姆接触层位于第一通孔内部

沟道层，沟道层位于欧姆接触层远离衬底的一侧，沟道层覆盖欧姆接触层和绝缘层；沟道层包括第一子区、第二子区和第三子区，第二子区在衬底的正投影和欧姆接触层在衬底的正投影重合；第一子区位于第三子区远离第二子区的一侧；第一子区和第二子区为第一掺杂类型；

栅氧层，栅氧层位于沟道层远离衬底的一侧，栅氧层覆盖第二子区、第三子区和部分第一子区；

栅极，栅极位于栅氧层远离衬底的一侧，栅极覆盖部分栅氧层，第三子区在衬底的正投影和栅极在衬底的正投影重合。

可选的，沟道层还包括第四子区，第四子区位于第一子区和第三子区之间，以及位于第三子区与第二子区之间；第四子区的掺杂浓度小于第一子区的掺杂浓度。

可选的，功率器件还包括：

第二掺杂类型区和阱区，第二掺杂类型区和阱区位于外延层远离衬底的表面；第二掺杂类型区位于阱区远离第一掺杂类型区的一侧；阱区位于第一掺杂类型区的两侧，且与第一掺杂类型区接触；阱区为第二掺杂类型；

绝缘层还包括第二通孔，第二通孔贯穿绝缘层，且露出部分第二掺杂类型区。

可选的，第二掺杂类型区、阱区的数量为两个；两个阱区之间的部分区域为第一掺杂类型区；

沟道层包括两个第一子区、一个第二子区和两个第三子区，沿第一方向的排列顺序为第一子区、第三子区、第二子区、第三子区和第一子区，第一方向垂直于衬底指向外延层的方向；栅氧层暴露两侧边缘的部分第一子区；

栅极包括第一栅极和第二栅极，第一栅极在衬底的正投影与一个第三子区在衬底的正投影重合；第二栅极在衬底的正投影与另一个第三子区在衬底的正投影重合。

可选的，功率器件还包括：

平坦化层，平坦化层位于栅极远离衬底的一侧，平坦化层覆盖栅极、栅极未覆盖的栅氧层。

可选的，功率器件还包括：

第一电极和第二电极；

第一电极位于衬底远离外延层的一侧，第一电极覆盖衬底；第二电极位于平坦化层远离衬底的一侧，第二电极覆盖平坦化层、第二掺杂类型区和平坦化层未覆盖的第一子区。

可选的，功率器件还包括：

封装结构，封装结构包括钝化层和保护层；

钝化层位于第二电极远离衬底的一侧，钝化层在衬底上的正投影与平坦化层在衬底上的正投影部分交叠；

保护层位于钝化层远离衬底的一侧，保护层覆盖钝化层以及覆盖钝化层远离边缘一侧的侧壁。

根据本发明的另一方面，提供了一种功率模块，包括基板与本发明任意实施例所述的功率器件，基板用于承载功率器件。

根据本发明的另一方面，提供了一种功率转换电路，功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

功率转换电路包括电路板以及本发明任意实施例所述的功率器件，功率器件与电路板电连接。

根据本发明的另一方面，提供了一种车辆，包括负载以及本发明任意实施例所述的功率转换电路，功率转换电路用于将交流电转换为直流电、将交流电转换为交流电、将直流电转换为直流电或者将直流电转换为交流电后，输入到负载。

根据本发明的另一方面，提供了一种功率器件的制备方法，包括：

制备半导体结构，其中，半导体结构包括衬底和外延层，衬底为第一掺杂类型；外延层位于衬底的一侧，外延层与衬底的掺杂类型相同；

在外延层远离衬底的表面形成第一掺杂类型区；在外延层远离衬底的一侧形成绝缘层；绝缘层设置有第一通孔，第一通孔贯穿绝缘层，且露出部分第一掺杂类型区；

在第一通孔内部形成欧姆接触层；

在欧姆接触层远离衬底的一侧形成沟道子层；沟道子层覆盖欧姆接触层和绝缘层；

在沟道子层远离衬底的一侧形成栅氧子层；栅氧子层覆盖沟道子层；

在栅氧子层远离衬底的一侧形成栅极；栅极覆盖部分栅氧子层；

以栅极作为掩膜板，对沟道子层进行第一掺杂类型的离子注入，形成第一子区和第二子区，以形成沟道层；第二子区在衬底的正投影和欧姆接触层在衬底的正投影重合；沟道层包括第一子区、第二子区和第三子区，第三子区在衬底的正投影和栅极在衬底的正投影重合；第一子区位于第三子区远离第二子区的一侧；第一子区和第二子区为第一掺杂类型；

刻蚀栅氧子层形成栅氧层；栅氧层覆盖第二子区、第三子区和部分第一子区。

可选的，以栅极作为掩膜板，对沟道子层进行第一掺杂类型的离子注入，形成第一子区和第二子区，以形成沟道层之后，还包括：

在栅氧子层远远离衬底的一侧形成第一掩膜板；

图案化第一掩膜板；

通过图案化后的第一掩膜板对沟道层进行第一掺杂类型的离子注入，形成第四子区；第四子区位于第一子区和第三子区之间，以及位于第三子区与第二子区之间；第四子区的掺杂浓度小于第一子区的掺杂浓度；

去除第一掩膜板。

可选的，刻蚀栅氧子层形成栅氧层之前，还包括：

在栅极远离衬底的一侧形成平坦化子层；平坦化子层覆盖栅极和栅极未覆盖栅氧子层；

刻蚀栅氧子层形成栅氧层，包括：

同时刻蚀平坦化子层和栅氧子层，形成平坦化层和栅氧层；使得栅氧层和平坦化层暴露沟道层两侧边缘的第一子区。

可选的，在外延层远离衬底的表面形成第一掺杂类型区之前，包括：

在外延层远离衬底的一侧形成第二掩膜板；

图案化第二掩膜板；

通过图案化后的第二掩膜板对外延层进行第二掺杂类型的离子注入，形成第二掺杂类型区；

去除第二掩膜板；

在外延层远离衬底的一侧形成第三掩膜板；

图案化第三掩膜板；

通过图案化后的第三掩膜板对外延层进行第二掺杂类型的离子注入，形成阱区；

去除第三掩膜板。

本发明实施例技术方案提供的功率器件包括：半导体结构，其中，半导体结构包括衬底和外延层，衬底为第一掺杂类型；外延层位于衬底的一侧，外延层与衬底的掺杂类型相同；第一掺杂类型区位于外延层远离衬底的表面；绝缘层，绝缘层位于外延层远离衬底的一侧，绝缘层设置有第一通孔，第一通孔贯穿绝缘层，且露出部分第一掺杂类型区；欧姆接触层，欧姆接触层位于第一通孔内部；沟道层，沟道层位于欧姆接触层远离衬底的一侧，沟道层覆盖欧姆接触层和绝缘层；沟道层包括第一子区、第二子区和第三子区，第二子区在衬底的正投影和欧姆接触层在衬底的正投影重合；第一子区位于第三子区远离第二子区的一侧；第一子区和第二子区为第一掺杂类型；栅氧层，栅氧层位于沟道层远离衬底的一侧，栅氧层覆盖第二子区、第三子区和部分第一子区；栅极，栅极位于栅氧层远离衬底的一侧，栅极覆盖部分栅氧层，第三子区在衬底的正投影和栅极在衬底的正投影重合。本发明实施例通过沟道层可以提高器件沟道迁移率；沟道层与第一掺杂类型区和外延层串联，可以在提高器件沟道迁移率的同时，不会影响器件的反向击穿特性。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种功率器件的结构示意图。

图2是本发明实施例提供的又一种功率器件的结构示意图。

图3是本发明实施例提供的一种功率器件的制备方法的流程图。

图4是本发明实施例提供的一种功率器件的中间结构示意图。

图5是本发明实施例提供的又一种功率器件的中间结构示意图。

图6是本发明实施例提供的又一种功率器件的中间结构示意图。

图7是本发明实施例提供的又一种功率器件的中间结构示意图。

图8是本发明实施例提供的又一种功率器件的中间结构示意图。

图9是本发明实施例提供的又一种功率器件的制备方法的流程图。

图10是本发明实施例提供的又一种功率器件的中间结构示意图。

图11是本发明实施例提供的又一种功率器件的中间结构示意图。

图12是本发明实施例提供的又一种功率器件的制备方法的流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明实施例提供了一种功率器件，图1是本发明实施例提供的一种功率器件的结构示意图，参考图1，功率器件包括：半导体结构，其中，半导体结构包括衬底10和外延层20，衬底10为第一掺杂类型；外延层20位于衬底10的一侧，外延层20与衬底10的掺杂类型相同；第一掺杂类型区40位于外延层20远离衬底10的表面。

绝缘层60，绝缘层60位于外延层20远离衬底10的一侧，绝缘层60设置有第一通孔，第一通孔贯穿绝缘层60，且露出部分第一掺杂类型区40；欧姆接触层70，欧姆接触层70位于第一通孔内部；沟道层80，沟道层80位于欧姆接触层70远离衬底10的一侧，沟道层80覆盖欧姆接触层70和绝缘层60；沟道层80包括第一子区81、第二子区82和第三子区83，第二子区82在衬底10的正投影和欧姆接触层70在衬底10的正投影重合；第一子区81位于第三子区83远离第二子区82的一侧；第一子区81和第二子区82为第一掺杂类型。

栅氧层90，栅氧层90位于沟道层80远离衬底10的一侧，栅氧层90覆盖第二子区82、第三子区83和部分第一子区81；栅极100，栅极100位于栅氧层90远离衬底10的一侧，栅极100覆盖部分栅氧层90，第三子区83在衬底10的正投影和栅极100在衬底10的正投影重合。

其中，功率器件可以为碳化硅MOSFET器件，若器件为N型器件，第一掺杂类型为N型，则第二掺杂类型为P型；若器件为P型器件，第一掺杂类型为P型，则第二掺杂类型为N型。示例性的，若器件为N型器件，则衬底10为N+衬底，例如可以为N+碳化硅衬底；外延层20为N-外延层，例如可以是N-碳化硅外延层；第一掺杂类型区40为N+区，例如可以是N+碳化硅层，可以通过在第一掺杂类型区40注入N型离子形成N+区，N型离子可以为磷(P)离子或氮(N)离子；若器件为P型器件，则衬底10为P+衬底，外延层20为P-外延层。

绝缘层60可以为二氧化硅层，绝缘层60的作用可以使得载流子从沟道层80经欧姆接触层70流至第一掺杂类型区40，避免电流直接流入阱区30，造成电流失控；欧姆接触层70的材料可以是金属，例如可以是镍(Ni)、钛(Ti)、氮化钛(TiN)或者钼(Mo)等金属；欧姆接触层70设置在第二子区82和第一掺杂类型区40之间，用于形成良好的欧姆接触；栅极100的材料可以为多晶硅材料，多晶硅也可以进行磷(P)离子掺杂，使得栅极100成为低阻导线。沟道层80的材料可以是多晶硅或者是铟镓锌氧(IGZO)，若采用多晶硅材料，可以进行整体硼(B)离子掺杂，可以调控沟道层80的阈值电压；第一子区81和第二子区82可以为N+区，例如第一子区81和第二子区82可以为N+多晶硅区，第三子区83为多晶硅层，第一子区81和第二子区82用于增加导电性，降低导通电阻；第三子区83在衬底10的正投影和栅极100在衬底10的正投影重合，使得栅极100在衬底10的正投影和欧姆接触层70在衬底10的正投影无交叠，可以减小寄生电容，减少器件损耗，提高器件性能。

具体的，由于多晶硅和铟镓锌氧材料本申请的材料特性，多晶硅和铟镓锌氧材料的迁移率较高，并且沟道层80与第一掺杂类型区40和外延层20串联，第一掺杂类型区40和外延层20均为碳化硅，碳化硅具有高击穿特性，且具有较大的带隙宽度，可以在提高器件沟道迁移率的同时，不会影响器件的反向击穿特性。栅氧层90的材料可以为二氧化硅，通过硅热氧化形成的栅氧层，可以减少栅氧缺陷。

本发明实施例技术方案提供的功率器件包括：半导体结构，其中，半导体结构包括衬底10和外延层20，衬底10为第一掺杂类型；外延层20位于衬底10的一侧，外延层20与衬底10的掺杂类型相同；第一掺杂类型区40位于外延层20远离衬底10的表面；绝缘层60，绝缘层60位于外延层20远离衬底10的一侧，绝缘层60设置有第一通孔，第一通孔贯穿绝缘层60，且露出部分第一掺杂类型区40；欧姆接触层70，欧姆接触层70位于第一通孔内部；沟道层80，沟道层80位于欧姆接触层70远离衬底10的一侧，沟道层80覆盖欧姆接触层70和绝缘层60；沟道层80包括第一子区81、第二子区82和第三子区83，第二子区82在衬底10的正投影和欧姆接触层70在衬底10的正投影重合；第一子区81位于第三子区83远离第二子区82的一侧；第一子区81和第二子区82为第一掺杂类型；栅氧层90，栅氧层90位于沟道层80远离衬底10的一侧，栅氧层90覆盖第二子区82、第三子区83和部分第一子区81；栅极100，栅极100位于栅氧层90远离衬底10的一侧，栅极100覆盖部分栅氧层90，第三子区83在衬底10的正投影和栅极100在衬底10的正投影重合。本发明实施例通过沟道层80可以提高器件沟道迁移率；沟道层80与第一掺杂类型区40和外延层20串联，可以在提高器件沟道迁移率的同时，不会影响器件的反向击穿特性。

可选的，图2是本发明实施例提供的又一种功率器件的结构示意图，沟道层80还包括第四子区84，第四子区84位于第一子区81和第三子区83之间，以及位于第三子区83与第二子区82之间；第四子区84的掺杂浓度小于第一子区81的掺杂浓度。

其中，第四子区84可以为N-区，示例性的，第四子区84为N-多晶硅区，形成LDD(Light dope drain，低掺杂的漏区)结构；第四子区84也可以承担一部分电压，减小漏极电场，可以提高器件的可靠性，提高器件稳定性。

可选的，参考图1和图2，功率器件还包括：第二掺杂类型区50和阱区30，第二掺杂类型区50位于外延层20远离衬底10的表面；第二掺杂类型区50位于阱区30远离第一掺杂类型区40的一侧；阱区30位于第一掺杂类型区40的两侧，且与第一掺杂类型区40接触；阱区30为第二掺杂类型；绝缘层80还包括第二通孔，第二通孔贯穿绝缘层80，且露出部分第二掺杂类型区50。

其中，若器件为N型器件，阱区30可以为P型阱区(PW区)，可以通过在阱区30注入P型离子形成PW区，P型离子可以为铝(Al)离子或硼(B)离子；第二掺杂类型区50可以为P+区，第二掺杂类型区50掺杂的P型离子可以为铝(Al)离子或硼(B)离子；第二掺杂类型区50用于提高器件的导电性，形成良好的接触区，提高器件的性能；沟道层80、欧姆接触层70和第一掺杂区30为第一导电通路，第二掺杂区50、阱区30和第一掺杂区40为第二导电通路；形成的两个导电通路可以进一步提高器件沟道迁移率的同时，不会影响器件的反向击穿特性。。

可选的，参考图1和图2，第二掺杂类型区50、阱区30的数量为两个；两个阱区30之间的部分区域为第一掺杂类型区40；沟道层80包括两个第一子区81、一个第二子区82和两个第三子区83，沿第一方向的排列顺序为第一子区81、第三子区83、第二子区82、第三子区83和第一子区81，第一方向垂直于衬底10指向外延层20的方向；栅氧层90暴露两侧边缘的部分第一子区81；栅极100包括第一栅极101和第二栅极102，第一栅极101在衬底10的正投影与一个第三子区83在衬底10的正投影重合；第二栅极102在衬底的正投影与另一个第三子区83在衬底的正投影重合。

其中，第一栅极101在衬底10的正投影与一个第三子区83在衬底10的正投影重合；第二栅极102在衬底的正投影与另一个第三子区83在衬底的正投影重合，可以减小寄生电容，减少器件损耗，提高器件性能，通过沟道层80可以提高器件沟道迁移率，沟道层80与第一掺杂类型区40和外延层20串联，可以在提高器件沟道迁移率的同时，不会影响器件的反向击穿特性。

可选的，参考图1和图2，功率器件还包括：平坦化层110，平坦化层110位于栅极100远离衬底10的一侧，平坦化层110覆盖栅极100、栅极100未覆盖的栅氧层90。

其中，平坦化层110的材料可以为二氧化硅，平坦化层110可以起到绝缘隔离的作用。

可选的，参考图1和图2，功率器件还包括：第一电极121和第二电极122；第一电极121位于衬底10远离外延层20的一侧，第一电极121覆盖衬底10；第二电极122位于平坦化层110远离衬底10的一侧，第二电极122覆盖平坦化层110、第二掺杂类型区50和平坦化层110未覆盖的第一子区81。

其中，第一电极121可以为漏极，第二电极122可以为源极；第一电极121和第二电极122的材料可以为钛，氮化钛或者铝；可以将第一电极121和第二电极122设置的厚度较厚，减小电阻。

可选的，参考图1和图2，功率器件还包括：封装结构130，封装结构130包括钝化层131和保护层132；钝化层131位于第二电极122远离衬底10的一侧，钝化层131在衬底10上的正投影与平坦化层110在衬底10上的正投影部分交叠；保护层132位于钝化层131远离衬底10的一侧，保护层132覆盖钝化层131以及覆盖钝化层131远离边缘一侧的侧壁。

其中，未被封装结构130封装的区域为栅极100的引线区域，引线区域用于将栅极100与外部连接，钝化层131的材料包括二氧化硅(SiO₂)和/或氮化硅(SiN)，可以是二氧化硅(SiO₂)和氮化硅(SiN)的叠层结构，也可以是单独的二氧化硅层或氮化硅层；保护层132的材料可以聚酰亚胺(PI)；封装结构130可以保护器件。

本发明实施例在上述实施例的基础上还提供了一种功率模块，包括基板与本发明任意实施例所述的功率器件，基板用于承载功率器件。

本发明实施例技术方案提供的功率模块具有和本发明任意实施例所述的功率器件具有相同的有益效果。

本发明实施例在上述实施例的基础上还提供了一种功率转换电路，功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；功率转换电路包括电路板以及本发明任意实施例所述的功率器件，功率器件与电路板电连接。

本发明实施例技术方案提供的功率转换电路具有和本发明任意实施例所述的功率器件具有相同的有益效果。

本发明实施例在上述实施例的基础上还提供了一种车辆，包括负载以及本发明任意实施例所述的功率转换电路，功率转换电路用于将交流电转换为直流电、将交流电转换为交流电、将直流电转换为直流电或者将直流电转换为交流电后，输入到负载。

本发明实施例技术方案提供的车辆具有和本发明任意实施例所述的功率器件具有相同的有益效果。

本发明实施例在上述实施例的基础上提供了一种功率器件的制备方法，图3是本发明实施例提供的一种功率器件的制备方法的流程图，参考图3，制备方法包括：

S110、制备半导体结构，其中，半导体结构包括衬底和外延层，衬底为第一掺杂类型；外延层位于衬底的一侧，外延层与衬底的掺杂类型相同。

其中，图4是本发明实施例提供的一种功率器件的中间结构示意图，参考图4，可以在衬底10上通过外延生长外延层20。

S120、在外延层远离衬底的表面形成第一掺杂类型区。

其中，图5是本发明实施例提供的又一种功率器件的中间结构示意图，参考图5，利用等离子体增强化学气相沉积(PECVD)和光刻技术，将光罩的图案转移到掩膜板上，依次形成第一掺杂类型区；对外延层20进行第一掺杂类型的离子注入，形成第一掺杂类型区40。

S130、在外延层远离衬底的一侧形成绝缘层；绝缘层设置有第一通孔，第一通孔贯穿绝缘层，且露出部分第一掺杂类型区。

其中，图6是本发明实施例提供的又一种功率器件的中间结构示意图，参考图6，先通过牺牲氧化去除外延层20的表面缺陷，在外延层20远离衬底10的一侧的表面通过热氧化技术生长绝缘层60，绝缘层60可以为二氧化硅层。通过光刻将绝缘层60进行开孔，形成第一通孔。

S140、在第一通孔内部形成欧姆接触层。

其中，参考图6，在第一通孔内进行欧姆接触层70(Ohmic contact)的淀积、光刻，形成欧姆接触层70的图案。欧姆接触层70一般采用镍(Ni)、钛(Ti)、氮化钛(TiN)或者钼(Mo)等金属。

S150、在欧姆接触层远离衬底的一侧形成沟道子层；沟道子层覆盖欧姆接触层和绝缘层。

其中，图7是本发明实施例提供的又一种功率器件的中间结构示意图，参考图7，在欧姆接触层70远离衬底10的一侧形成沟道子层801；示例性的，沟道子层801可以通过沉积本征多晶硅，然后整面进行B离子掺杂，目的是调控沟道子层801的阈值电压，再利用光刻形成沟道子层801的图案。

S160、在沟道子层远离衬底的一侧形成栅氧子层；栅氧子层覆盖沟道子层。

其中，图8是本发明实施例提供的又一种功率器件的中间结构示意图，参考图8，可以通过高温干氧生成栅氧子层91，可以减小栅氧缺陷。

S170、在栅氧子层远离衬底的一侧形成栅极；栅极覆盖部分栅氧子层。

其中，参考图7和图8，在栅氧子层801远离衬底10的一侧沉积栅极100，利用光刻形成栅极100的图案。

S180、以栅极作为掩膜板，对沟道子层进行第一掺杂类型的离子注入，形成第一子区和第二子区，以形成沟道层；第二子区在衬底的正投影和欧姆接触层在衬底的正投影重合；沟道层包括第一子区、第二子区和第三子区，第三子区在衬底的正投影和栅极在衬底的正投影重合；第一子区位于第三子区远离第二子区的一侧；第一子区和第二子区为第一掺杂类型。

其中，参考图7和图8，可以栅极100为掩膜板对沟道子层801进行第一掺杂类型的离子掺杂，形成第一子区81和第二子区82，以形成沟道层80；例如第一掺杂类型的离子可以为磷(P)离子掺杂。离子掺杂的目的是使栅极100变为低阻导线，同时使第一子区81和第二子区82形成欧姆接触区。

S190、刻蚀栅氧子层形成栅氧层；栅氧层覆盖第二子区、第三子区和部分第一子区。

其中，通过刻蚀和光刻工艺刻蚀栅氧子层形成栅氧层。

可选的，图9是本发明实施例提供的又一种功率器件的制备方法的流程图，参考图9，以栅极作为掩膜板，对沟道子层进行第一掺杂类型的离子注入，形成第一子区和第二子区，以形成沟道层之后，还包括：

S210、在栅氧子层远离衬底的一侧形成第一掩膜板。

其中，参考图8，在图8之后还可以在栅氧子层91远离衬底10的一侧形成第一掩膜板。

S220、图案化第一掩膜板。

其中，参考图8和图2，图案化第一掩膜板，暴露后续要注入的第四子区84上的第一掩膜板。

S230、通过图案化后的第一掩膜板对沟道层进行第一掺杂类型的离子注入，形成第四子区；第四子区位于第一子区和第三子区之间，以及位于第三子区与第二子区之间；第四子区的掺杂浓度小于第一子区的掺杂浓度。

其中，参考图2，第一掺杂类型的离子可以为N型离子，第四子区84可以为N-区，示例性的，第四子区84为N-多晶硅区，形成LDD(Light dope drain，低掺杂的漏区)结构；第四子区84也可以承担一部分电压，减小漏极电场，可以提高器件的可靠性，提高器件稳定性。

S240、去除第一掩膜板。

其中，可以通过常规工艺去除第一掩膜板。

可选的，刻蚀栅氧子层形成栅氧层之前，还包括：在栅极远离衬底的一侧形成平坦化子层；平坦化子层覆盖栅极和栅极未覆盖栅氧子层。

其中，可以通过沉积工艺在图8的基础上沉积平坦化子层。

刻蚀栅氧子层形成栅氧层，包括：同时刻蚀平坦化子层和栅氧子层，形成平坦化层和栅氧层；使得栅氧层和平坦化层暴露沟道层两侧边缘的第一子区。

其中，图10-图11是本发明实施例提供的又一种功率器件的中间结构示意图，参考图10-图11，同时刻蚀平坦化子层和栅氧子层，形成平坦化层110和栅氧层90，可以通过开通第二电极的孔，沉积硅化物(silicide)金属，通过快速热处理(RTA)金属退火，与第一子区81接触，形成欧姆接触；通过开通栅极100连接外部的孔，沉积多晶化物(polycide)，降低栅电阻。在之后可以沉积铝金属，形成第一电极121和第二电极122，可以增厚第一电极121和第二电极122，减小电阻。参考图1，后续可以通过PECVD沉积封装结构130。最后执行背面减薄，金属淀积，激光退火，及背金加厚，提高器件性能。

可选的，图12是本发明实施例提供的又一种功率器件的制备方法的流程图，参考图12，在外延层远离衬底的表面形成第一掺杂类型区之前，包括：

S310、在外延层远离衬底的一侧形成第二掩膜板。

其中，参考图4，在图4的基础上可以形成第二掩膜板，第二掩膜板的材料可以是二氧化硅，第二掩膜板覆盖外延层20。

S320、图案化第二掩膜板。

其中，利用等离子体增强化学气相沉积(PECVD)和光刻技术，将光罩的图案转移到第二掩膜板上，去除需要形成第二掺杂类型区上的第二掩膜板。

S330、通过图案化后的第二掩膜板对外延层进行第二掺杂类型的离子注入，形成第二掺杂类型区。

其中，参考图5，第二掺杂类型的离子可以为P型离子掺杂的P型离子可以为铝(Al)离子或硼(B)离子。

S340、去除第二掩膜板。

其中，可以通过常规工艺去除第二掩膜板。

S350、在外延层远离衬底的一侧形成第三掩膜板。

其中，参考图5，在形成第二掺杂区50之后，形成第三掩膜板，第三掩膜板覆盖外延层20以及外延层内的第二掺杂区50。

S360、图案化第三掩膜板。

其中，利用等离子体增强化学气相沉积(PECVD)和光刻技术，将光罩的图案转移到第三掩膜板上，去除需要形成阱区上的第三掩膜板。

S370、通过图案化后的第三掩膜板对外延层进行第二掺杂类型的离子注入，形成阱区。

其中，参考图5，第二掺杂类型的离子可以为P型离子掺杂的P型离子可以为铝(Al)离子或硼(B)离子。

S380、去除第三掩膜板。

其中，可以通过常规工艺去除第三掩膜板。

本发明实施例提供的功率器件的制备方法，与本发明任意实施例所述的功率器件具有相同的有益效果。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (14)

1.一种功率器件，其特征在于，包括：

半导体结构，其中，所述半导体结构包括衬底和外延层，所述衬底为第一掺杂类型；所述外延层位于所述衬底的一侧，所述外延层与所述衬底的掺杂类型相同；第一掺杂类型区位于所述外延层远离衬底的表面；

绝缘层，所述绝缘层位于所述外延层远离所述衬底的一侧，所述绝缘层设置有第一通孔，所述第一通孔贯穿所述绝缘层，且露出部分所述第一掺杂类型区；

欧姆接触层，所述欧姆接触层位于所述第一通孔内部

沟道层，所述沟道层位于所述欧姆接触层远离所述衬底的一侧，所述沟道层覆盖所述欧姆接触层和所述绝缘层；所述沟道层包括第一子区、第二子区和第三子区，所述第二子区在所述衬底的正投影和所述欧姆接触层在所述衬底的正投影重合；所述第一子区位于所述第三子区远离所述第二子区的一侧；第一子区和第二子区为第一掺杂类型；

栅氧层，所述栅氧层位于所述沟道层远离所述衬底的一侧，所述栅氧层覆盖所述第二子区、所述第三子区和部分所述第一子区；

栅极，所述栅极位于所述栅氧层远离所述衬底的一侧，所述栅极覆盖部分所述栅氧层，所述第三子区在所述衬底的正投影和所述栅极在所述衬底的正投影重合。

2.根据权利要求1所述的功率器件，其特征在于：

所述沟道层还包括第四子区，所述第四子区位于所述第一子区和所述第三子区之间，以及位于所述第三子区与所述第二子区之间；所述第四子区的掺杂浓度小于所述第一子区的掺杂浓度。

3.根据权利要求1所述的功率器件，其特征在于，还包括：

第二掺杂类型区和阱区，所述第二掺杂类型区和所述阱区位于所述外延层远离衬底的表面；所述第二掺杂类型区位于所述阱区远离所述第一掺杂类型区的一侧；所述阱区位于所述第一掺杂类型区的两侧，且与所述第一掺杂类型区接触；所述阱区为第二掺杂类型；

所述绝缘层还包括第二通孔，所述第二通孔贯穿所述绝缘层，且露出部分所述第二掺杂类型区。

4.根据权利要求3所述的功率器件，其特征在于：

所述第二掺杂类型区、所述阱区的数量为两个；两个所述阱区之间的部分区域为所述第一掺杂类型区；

所述沟道层包括两个第一子区、一个第二子区和两个第三子区，沿第一方向的排列顺序为第一子区、第三子区、第二子区、第三子区和第一子区，所述第一方向垂直于所述衬底指向所述外延层的方向；所述栅氧层暴露两侧边缘的部分第一子区；

所述栅极包括第一栅极和第二栅极，所述第一栅极在所述衬底的正投影与一个所述第三子区在所述衬底的正投影重合；所述第二栅极在所述衬底的正投影与另一个所述第三子区在所述衬底的正投影重合。

5.根据权利要求1所述的功率器件，其特征在于，还包括：

平坦化层，所述平坦化层位于所述栅极远离所述衬底的一侧，所述平坦化层覆盖所述栅极、所述栅极未覆盖的所述栅氧层。

6.根据权利要求5所述的功率器件，其特征在于，还包括：

第一电极和第二电极；

所述第一电极位于所述衬底远离所述外延层的一侧，所述第一电极覆盖所述衬底；所述第二电极位于所述平坦化层远离所述衬底的一侧，所述第二电极覆盖所述平坦化层、所述第二掺杂类型区和所述平坦化层未覆盖的所述第一子区。

7.根据权利要求6所述的功率器件，其特征在于，还包括：

封装结构，所述封装结构包括钝化层和保护层；

所述钝化层位于所述第二电极远离所述衬底的一侧，所述钝化层在衬底上的正投影与所述平坦化层在衬底上的正投影部分交叠；

所述保护层位于所述钝化层远离所述衬底的一侧，所述保护层覆盖所述钝化层以及覆盖钝化层远离边缘一侧的侧壁。

8.一种功率模块，其特征在于，包括基板与至少一个如权利要求1-7任一项所述的功率器件，所述基板用于承载所述功率器件。

9.一种功率转换电路，其特征在于，所述功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

所述功率转换电路包括电路板以及至少一个如权利要求1-7任一项所述的功率器件，所述功率器件与所述电路板电连接。

10.一种车辆，其特征在于，包括负载以及如权利要求9所述的功率转换电路，所述功率转换电路用于将交流电转换为直流电、将交流电转换为交流电、将直流电转换为直流电或者将直流电转换为交流电后，输入到所述负载。

11.一种功率器件的制备方法，其特征在于，包括：

制备半导体结构，其中，所述半导体结构包括衬底和外延层，所述衬底为第一掺杂类型；所述外延层位于所述衬底的一侧，所述外延层与所述衬底的掺杂类型相同；

在所述外延层远离衬底的表面形成第一掺杂类型区；

在所述外延层远离所述衬底的一侧形成绝缘层；所述绝缘层设置有第一通孔，所述第一通孔贯穿所述绝缘层，且露出部分所述第一掺杂类型区；

在所述第一通孔内部形成欧姆接触层；

在所述欧姆接触层远离所述衬底的一侧形成沟道子层；所述沟道子层覆盖所述欧姆接触层和所述绝缘层；

在所述沟道子层远离所述衬底的一侧形成栅氧子层；所述栅氧子层覆盖所述沟道子层；

在所述栅氧子层远离所述衬底的一侧形成栅极；所述栅极覆盖部分所述栅氧子层；

以所述栅极作为掩膜板，对所述沟道子层进行第一掺杂类型的离子注入，形成第一子区和第二子区，以形成沟道层；所述第二子区在所述衬底的正投影和所述欧姆接触层在所述衬底的正投影重合；所述沟道层包括所述第一子区、所述第二子区和第三子区，所述第三子区在所述衬底的正投影和所述栅极在所述衬底的正投影重合；所述第一子区位于所述第三子区远离所述第二子区的一侧；第一子区和第二子区为第一掺杂类型；

刻蚀所述栅氧子层形成栅氧层；所述栅氧层覆盖所述第二子区、所述第三子区和部分所述第一子区。

12.根据权利要求11所述的制备方法，其特征在于，以所述栅极作为掩膜板，对所述沟道子层进行第一掺杂类型的离子注入，形成第一子区和第二子区，以形成沟道层之后，还包括：

在所述栅氧子层远远离衬底的一侧形成第一掩膜板；

图案化所述第一掩膜板；

通过图案化后的所述第一掩膜板对所述沟道层进行第一掺杂类型的离子注入，形成第四子区；所述第四子区位于所述第一子区和所述第三子区之间，以及位于所述第三子区与所述第二子区之间；所述第四子区的掺杂浓度小于所述第一子区的掺杂浓度；

去除所述第一掩膜板。

13.根据权利要求11所述的制备方法，其特征在于，刻蚀所述栅氧子层形成栅氧层之前，还包括：

在所述栅极远离所述衬底的一侧形成平坦化子层；所述平坦化子层覆盖栅极和所述栅极未覆盖所述栅氧子层；

刻蚀所述栅氧子层形成栅氧层，包括：

同时刻蚀所述平坦化子层和所述栅氧子层，形成平坦化层和栅氧层；使得所述栅氧层和所述平坦化层暴露所述沟道层两侧边缘的第一子区。

14.根据权利要求11所述的制备方法，其特征在于，在所述外延层远离衬底的表面形成第一掺杂类型区之前，包括：

在所述外延层远离衬底的一侧形成第二掩膜板；

图案化所述第二掩膜板；

通过图案化后的所述第二掩膜板对所述外延层进行第二掺杂类型的离子注入，形成第二掺杂类型区；

去除所述第二掩膜板；

在所述外延层远离衬底的一侧形成第三掩膜板；

图案化所述第三掩膜板；

通过图案化后的所述第三掩膜板对所述外延层进行第二掺杂类型的离子注入，形成阱区；

去除所述第三掩膜板。