CN118732878A - 包括显示层和传感器层的电子装置 - Google Patents

Abstract

提供了一种包括显示层和传感器层的电子装置。传感器层包括：第一感测电极，设置在感测区域中，并且在第一方向上延伸；第一迹线，电连接到第一感测电极，并且与感测区域叠置；第二感测电极，设置在感测区域中，并且在第二方向上延伸；以及第二迹线，电连接到第二感测电极。显示层包括：发光元件；叠置线，在第二方向上延伸，并且与发光元件之中的第一组发光元件叠置；以及虚设叠置部，在第一方向上与叠置线间隔开。

Description

包括显示层和传感器层的电子装置

技术领域

本公开涉及一种电子装置，并且更具体地，涉及一种包括显示层和传感器层的电子装置。

背景技术

诸如电视、移动电话、平板计算机、导航单元和游戏控制台的多媒体电子装置显示图像并提供基于触摸的输入方法，该方法允许用户除了使用按钮、键盘、鼠标等的常用输入方法之外还容易且直观地向装置输入信息或命令。

这些基于触摸的电子装置可以被称为触摸屏，并且可以包含显示面板以及触摸感测层。然而，在许多触摸屏装置中，触摸感测层可能被干扰以至于可能降低显示面板的视觉质量。

发明内容

一种电子装置包括：显示层，包括显示区域和至少部分地围绕显示区域的非显示区域；以及传感器层，包括与显示区域对应的感测区域和至少部分地围绕感测区域的外围区域。

传感器层包括：多个第一感测电极，设置在感测区域中，并且在第一方向上延伸；多条第一迹线，电连接到第一感测电极，并且与感测区域叠置；多个第二感测电极，设置在感测区域中，并且在与第一方向交叉的第二方向上延伸；以及多条第二迹线，电连接到第二感测电极。

显示层还包括：多个发光元件，设置在显示区域中；多条叠置线，在第二方向上延伸，并且与发光元件之中的第一组发光元件叠置；以及虚设叠置部，在第一方向上与叠置线间隔开。

一种电子装置包括显示层和设置在显示层上的传感器层。传感器层包括在第一方向上延伸的多个第一感测电极以及在与第一方向交叉的第二方向上延伸的多个第二感测电极。

显示层还包括：多个第一发光元件；多个第二发光元件，沿着第二方向与第一发光元件交替布置；多个第三发光元件，在第一方向上与第一发光元件和第二发光元件间隔开；多条叠置线，在第二方向上延伸，并且与第三发光元件叠置；以及虚设叠置部，在第一方向上与叠置线间隔开。

附图说明

当结合附图考虑时，通过参照以下详细描述，本公开的上述和其它方面将变得明显，在附图中：

图1是根据本公开的实施例的电子装置的透视图；

图2A和图2B是根据本公开的一些实施例的电子装置的剖视图；

图3A和图3B是根据本公开的一些实施例的显示模块的剖视图；

图4是根据本公开的实施例的显示模块的放大剖视图；

图5是根据本公开的实施例的显示模块的分解透视图；

图6A是根据本公开的实施例的输入传感器的平面图；

图6B是图6A的输入传感器的第一感测区域的放大平面图；

图7A是图6B中所示的输入传感器的部分BB的放大平面图；

图7B是图7A中所示的输入传感器的一部分的放大平面图；

图7C是图7B中所示的输入传感器的一部分的剖视图；

图8A是根据本公开的实施例的显示模块的一部分的放大平面图；

图8B和图8C是根据本公开的一些实施例的显示模块的剖视图；

图9A是根据本公开的实施例的输入传感器的一部分的放大平面图；

图9B是图9A中所示的输入传感器的一部分的放大图；

图10是根据本公开的实施例的显示模块的一部分的放大平面图；以及

图11A和图11B是根据本公开的一些实施例的显示模块的放大平面图。

具体实施方式

本公开可以以许多不同的形式不同地修改和实现，因此具体实施例将在附图中例示并在下文中详细描述。然而，本公开不应必须限于具体公开的形式，并且应被解释为包括在本公开的精神和范围内所包括的所有修改、等同物或替换。

在本公开中，将理解的是，当元件(或者区域、层或部分)被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件(或者区域、层或部分)可以直接在所述另一元件或层上、直接连接或直接结合到所述另一元件或层，或者可以存在居间元件或层。

在整个说明书和附图中，同样的标记可以指同样的元件。虽然每个附图可以表示按比例绘制的本公开的一个或更多个特定实施例，使得可以从其推断出相对长度、厚度和角度，但是将理解的是，本发明不必限于所示的相对长度、厚度和角度。可以在本公开的精神和范围内对这些值进行改变，例如，以允许制造限制等。如这里所使用的，术语“和/或”可以包括一个或更多个相关所列项的任何组合和所有组合。

将理解的是，尽管这里可以使用术语第一、第二等来描述各种元件，但是这些元件不应该必须受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。

为了便于描述，这里可以使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等的空间相对术语，以描述如附图中所示的一个元件或特征与另一元件或特征的关系。

还将理解的是，当术语“包括”和/或“包含”用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组。

在下文中，将参照附图描述本公开的实施例。

图1是根据本公开的实施例的电子装置的透视图。

参照图1，电子装置ELD可以响应于电信号而被激活。例如，电子装置ELD可以是蜂窝电话、可折叠电话、膝上型计算机、电视、平板计算机、车辆导航系统、游戏控制台或可穿戴装置，然而，本公开不应该必须限于此。图1示出了电子装置ELD是平板PC。

有效区域AA和外围区域NAA可以限定在电子装置ELD中。电子装置ELD可以通过有效区域AA显示图像。有效区域AA可以包括由第一方向DR1和第二方向DR2限定的表面。外围区域NAA可以至少部分地围绕有效区域AA的外围。在本实施例中，可以省略外围区域NAA。

电子装置ELD的厚度方向可以在与第一方向DR1和第二方向DR2交叉的第三方向DR3上延伸。因此，可以相对于第三方向DR3限定构成电子装置ELD的每个构件的前(或上)表面和后(或下)表面。

条型(或刚性型)的电子装置ELD在图1中被示出为示例，但是本公开不应该必须限于此。例如，下面描述的描述可以应用于诸如可折叠电子装置、可卷曲电子装置或可滑动电子装置的各种电子装置ELD。

电子装置ELD可以感测从电子装置ELD的外部施加到其的外部输入。外部输入可以包括从电子装置ELD的外部提供的各种形式的输入。根据本实施例，电子装置ELD可以感测从电子装置ELD的外部施加到其的用户US的输入TC。用户US的输入TC可以是如由无源型输入装置生成的输入的由用户US的手指生成的输入，并且可以包括引起电容的变化的所有输入。电子装置ELD可以感测用户US的输入TC，输入TC根据电子装置ELD的结构被施加到电子装置ELD的侧表面或后表面，并且本公开不应该必须被特定限制。

图2A和图2B是根据本公开的一些实施例的电子装置的剖视图。

参照图2A，电子装置ELD可以包括显示模块DM和窗WM。显示模块DM生成图像并感测外部输入。显示模块DM可以包括显示面板DP和输入传感器ISP。在本说明书中，显示面板DP可以被称为“显示层”，输入传感器ISP可以被称为“传感器层”。

显示面板DP包括与电子装置ELD(参照图1)的有效区域AA(参照图1)对应的显示区域DA(参照图5)以及与外围区域NAA(参照图1)对应的非显示区域NDA(参照图5)。

例如，显示面板DP可以是诸如有机发光显示面板或无机发光显示面板的发光型显示面板，然而，不应该必须被特定限于此。

输入传感器ISP可以直接设置在显示面板DP上。根据本公开的实施例，输入传感器ISP可以通过连续工艺形成在显示面板DP上。例如，当输入传感器ISP直接设置在显示面板DP上时，可以不在输入传感器ISP与显示面板DP之间设置内部粘合层IAL。如图2B中所示，内部粘合层IAL可以设置在输入传感器ISP与显示面板DP之间。在这种情况下，输入传感器ISP可能不通过连续工艺与显示面板DP一起制造。例如，在通过与显示面板DP分开的工艺制造输入传感器ISP之后，输入传感器ISP可以通过内部粘合层IAL固定在显示面板DP的顶表面上。

电子装置ELD还可以包括设置在显示模块DM上的光学构件。光学构件可以是能够降低外部光的反射率的防反射层。光学构件可以包括偏振器和相位延迟器。偏振器和相位延迟器可以以拉伸光学膜或涂覆光学膜设置。在可拉伸光学膜中，根据功能膜的拉伸方向限定光学轴。涂覆光学膜可以包括布置在基体膜上的液晶分子。

在本实施例中，可以省略光学构件。在这种情况下，显示模块DM还可以包括滤色器和黑矩阵来代替光学构件。滤色器和黑矩阵可以通过连续工艺直接设置在输入传感器ISP的顶表面上。输入传感器ISP的顶表面可以由位于输入传感器ISP的最上侧上的绝缘层提供。

窗WM提供电子装置ELD的外表面。窗WM可以包括基体基底，并且还可以包括诸如防反射层和防指纹层的功能层。

电子装置ELD还可以包括至少一个粘合层ADL。粘合层ADL可以组合电子装置ELD的组件。粘合层ADL可以在显示模块DM与窗WM之间。粘合层ADL可以是光学透明粘合层或压敏粘合层。

如图2A中所示，窗WM可以包括用于限定外围区域NAA(参照图1)的光阻挡图案WBM。例如，可以通过涂覆方式在窗基体层WM_BS的一个表面上形成具有拥有颜色的有机膜的形式的光阻挡图案WBM。

图3A和图3B是根据本公开的一些实施例的显示模块的剖视图。

参照图3A，显示模块DM的显示面板DP可以包括基体层BL、设置在基体层BL上的电路元件层DP-CL、显示元件层DP-ED、封装基底ES和将基体层BL与封装基底ES接合的密封剂SM。

基体层BL可以包括至少一个塑料膜。基体层BL可以包括塑料基底、玻璃基底、金属基底或有机/无机复合基底。根据本实施例，基体层BL可以是具有约数十微米至数百微米的厚度的薄膜玻璃基底。基体层BL可以具有多层结构。例如，基体层BL可以包括有机层(例如，聚酰亚胺层)/至少一个无机层/有机层(例如，聚酰亚胺层)。

电路元件层DP-CL可以包括至少一个绝缘层和电路元件。绝缘层可以包括至少一个无机层和至少一个有机层。电路元件可以包括信号线和像素的驱动电路。这将稍后详细描述。

显示元件层DP-ED可以至少包括发光元件。显示元件层DP-ED还可以包括诸如像素限定层的有机层。

封装基底ES可以与显示元件层DP-ED间隔开预定间隙GP。基体层BL和封装基底ES可以包括塑料基底、玻璃基底、金属基底或有机/无机复合基底。密封剂SM可以包括有机粘合剂或玻璃料。可以在间隙GP中填充预定材料。间隙GP可以被填充有干燥剂或树脂材料。输入传感器ISP可以直接设置在封装基底ES上。

如图3B中所示，显示面板DP可以包括基体层BL、设置在基体层BL上的电路元件层DP-CL、显示元件层DP-ED和上钝化层TFL。上钝化层TFL包括多个薄层。上钝化层TFL可以包括设置为保护发光元件的盖层。上钝化层TFL还可以包括包含至少无机层/有机层/无机层的薄膜封装层。薄膜封装层可以设置在盖层上。输入传感器ISP可以直接设置在上钝化层TFL上。

图4是根据本公开的实施例的显示模块的放大剖视图。图4是图3B的显示模块的放大剖视图。

参照图4，显示模块DM可以包括显示面板DP和直接设置在显示面板DP上的输入传感器ISP。显示面板DP可以包括基体层BL、电路元件层DP-CL、显示元件层DP-ED和上钝化层TFL。输入传感器ISP可以直接设置在上钝化层TFL上。

显示面板DP包括显示区域DA(参照图5)和与外围区域NAA(参见图1)对应的非显示区域NDA(参照图5)。图4示出了显示区域DA的放大部分。

基体层BL可以提供其上设置有电路元件层DP-CL的基体表面。电路元件层DP-CL可以设置在基体层BL上。电路元件层DP-CL可以包括绝缘层、半导体图案、导电图案和信号线。可以通过涂覆工艺或沉积工艺在基体层BL上形成绝缘层、半导体层和导电层。然后，可以通过若干光刻工艺选择性地使绝缘层、半导体层和导电层图案化。可以形成包括在电路元件层DP-CL中的半导体图案、导电图案和信号线。

至少一个无机层可以形成在基体层BL的上表面上。在本实施例中，显示面板DP可以包括缓冲层BFL。缓冲层BFL可以增加基体层BL与半导体图案之间的结合力。缓冲层BFL可以包括氧化硅层和氮化硅层，并且氧化硅层和氮化硅层可以彼此交替堆叠。

半导体图案可以设置在缓冲层BFL上。半导体图案可以包括多晶硅，然而，不应该必须限于此或由此限制。半导体图案可以包括非晶硅或金属氧化物。

图4仅示出了半导体图案的一部分，并且半导体图案可以进一步设置在其它区域中。半导体图案可以以具体规则遍及像素布置。半导体图案可以根据其是否被掺杂或其被掺杂有N型掺杂剂还是P型掺杂剂而具有不同的电性质。半导体图案可以包括具有相对高导电率的第一区和具有相对低导电率的第二区。第一区可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可以包括掺杂有P型掺杂剂的掺杂区。第二区可以是非掺杂区，或者可以与第一区相比以低浓度掺杂。

第一区可以具有比第二区的导电性大的导电性，并且可以基本上用作电极或信号线。第二区可以基本上与晶体管的有源区(或沟道区)对应。例如，半导体图案的一部分可以是晶体管的有源区，并且半导体图案的其它部分可以是晶体管的源区或漏区。

像素中的每个可以具有包括七个晶体管、一个电容器和发光元件的等效电路，并且等效电路可以以各种方式改变。图4示出了包括在像素中的一个晶体管TR-P和发光元件ED。

晶体管TR-P的源区SR、沟道区CHR和漏区DR可以由半导体图案形成。源区SR和漏区DR可以在剖面中在彼此相反的方向上从沟道区CHR延伸。图4示出了与半导体图案设置在同一层的信号传输区SCL的一部分。在平面图中，信号传输区SCL可以电连接到晶体管TR-P。

第一绝缘层IL1可以设置在缓冲层BFL上。第一绝缘层IL1可以公共地与像素叠置，并且可以覆盖半导体图案。第一绝缘层IL1可以是无机层和/或有机层，并且可以具有单层或多层结构。第一绝缘层IL1可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和/或氧化铪。在本实施例中，第一绝缘层IL1可以具有氧化硅层的单层结构。不仅第一绝缘层IL1，而且稍后描述的电路元件层DP-CL的其它绝缘层也可以是无机层和/或有机层，并且可以具有单层或多层结构。无机层可以包括上述材料中的至少一种，然而，不应该必须限于此。

晶体管TR-P的栅极GE可以设置在第一绝缘层IL1上。栅极GE可以是金属图案的一部分。栅极GE可以与沟道区CHR叠置。栅极GE可以在对半导体图案进行掺杂的工艺中用作掩模。

第二绝缘层IL2可以设置在第一绝缘层IL1上，并且可以覆盖栅极GE。第二绝缘层IL2可以公共地与像素叠置。第二绝缘层IL2可以是无机层和/或有机层，并且可以具有单层或多层结构。在本实施例中，第二绝缘层IL2可以具有氧化硅层的单层结构。

第三绝缘层IL3可以设置在第二绝缘层IL2上。在本实施例中，第三绝缘层IL3可以具有氧化硅层的单层结构。第一连接电极CNE1可以设置在第三绝缘层IL3上。第一连接电极CNE1可以经由穿过第一绝缘层IL1、第二绝缘层IL2和第三绝缘层IL3限定的接触孔CNT1电连接到信号传输区SCL。

第四绝缘层IL4可以设置在第三绝缘层IL3上。第四绝缘层IL4可以具有氧化硅层的单层结构。第五绝缘层IL5可以设置在第四绝缘层IL4上。第五绝缘层IL5可以是有机层。可以省略第四绝缘层IL4，并且第五绝缘层IL5可以设置在第三绝缘层IL3上。

第二连接电极CNE2可以设置在第五绝缘层IL5上。第二连接电极CNE2可以经由穿过第四绝缘层IL4和第五绝缘层IL5限定的接触孔CNT2电连接到第一连接电极CNE1。

第六绝缘层IL6可以设置在第五绝缘层IL5上，并且可以覆盖第二连接电极CNE2。第六绝缘层IL6可以是有机层。显示元件层DP-ED可以设置在电路元件层DP-CL上。显示元件层DP-ED可以包括发光元件ED。发光元件ED可以包括第一电极AE、发射层EL和第二电极CE。例如，发光元件ED可以包括有机发光材料、量子点、量子棒、微LED或纳米LED。

第一电极AE可以设置在第六绝缘层IL6上。第一电极AE可以经由穿过第六绝缘层IL6限定的接触孔CNT3电连接到第二连接电极CNE2。

像素限定层IL7可以设置在第六绝缘层IL6上，并且可以覆盖第一电极AE的一部分。可以通过像素限定层IL7限定开口OP7。第一电极AE的至少一部分可以通过像素限定层IL7的开口OP7被暴露。在本实施例中，发射区域PXA可以被限定为与第一电极AE的通过开口OP7暴露的部分对应。非发射区域NPXA可以至少部分地围绕发射区域PXA。

发射层EL可以设置在第一电极AE上。发射层EL可以设置在开口OP7中。例如，发射层EL可以在被划分为多个部分之后形成在像素中的每个中。当发射层EL在被划分为多个部分之后形成在像素中的每个中时，发射层EL中的每个可以发射具有蓝色、红色和绿色中的至少一种的光，然而，不应该必须限于此或由此限制。发射层EL可以不被划分为多个部分，并且可以遍布像素公共地设置。在这种情况下，发射层EL可以提供蓝光或白光。

第二电极CE可以设置在发射层EL上。第二电极CE可以具有一体地形状，并且可以遍布像素公共地设置。共电压可以被施加到第二电极CE，并且第二电极CE可以被称为共电极。

空穴控制层可以设置在第一电极AE与发射层EL之间。空穴控制层可以公共地设置在发射区域PXA和非发射区域NPXA中。空穴控制层可以包括空穴传输层，并且还可以包括空穴注入层。电子控制层可以设置在发射层EL与第二电极CE之间。电子控制层可以包括电子传输层，并且还可以包括电子注入层。空穴控制层和电子控制层可以使用开口掩模公共地形成在多个像素中。

输入传感器ISP可以通过连续工艺直接形成在上钝化层TFL的上表面上。输入传感器ISP可以包括第一传感器绝缘层IIL1、第一传感器导电层ICL1、第二传感器绝缘层IIL2、第二传感器导电层ICL2和第三传感器绝缘层IIL3。根据本公开的实施例，第一传感器绝缘层IIL1可以被称为“基体绝缘层”。

第一传感器导电层ICL1和第二传感器导电层ICL2中的每个可以具有单层结构或具有在第三方向DR3上堆叠的层的多层结构的多个图案。具有单层结构的导电层可以包括金属层或透明导电层。金属层可以包括钼、银、钛、铜、铝或其合金。透明导电层可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锌锡(IZTO)等的透明导电氧化物。另外，透明导电层可以包括诸如PEDOT的导电聚合物、金属纳米线、石墨烯等。

具有多层结构的导电层可以包括金属层。金属层可以具有钛/铝/钛的三层结构。具有多层结构的导电层可以包括至少一个金属层和至少一个透明导电层。

第二传感器绝缘层IIL2可以覆盖第一传感器导电层ICL1，第三传感器绝缘层IIL3可以覆盖第二传感器导电层ICL2。第一传感器绝缘层IIL1、第二传感器绝缘层IIL2和第三传感器绝缘层IIL3具有单层结构，然而，它们不应该必须限于此或由此限制。

第一传感器绝缘层IIL1和第二传感器绝缘层IIL2中的至少一个可以包括至少一个无机层。无机层可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和/或氧化铪。

第二传感器绝缘层IIL2和第三传感器绝缘层IIL3中的至少一个可以包括有机层。有机层可以包括丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯类树脂、乙烯基类树脂、环氧类树脂、氨基甲酸乙酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和/或苝类树脂。

图5是根据本公开的实施例的显示模块的分解透视图。

参照图5，显示模块DM可以包括显示面板DP和输入传感器ISP。

显示面板DP包括用于显示图像的显示区域DA和至少部分地围绕显示区域DA的非显示区域NDA。显示区域DA可以与图1中所示的有效区域AA对应，非显示区域NDA可以与图1中所示的外围区域NAA对应。显示区域DA可以是大体上显示图像的区域，非显示区域NDA可以是其上不显示图像的边框区域。尽管在图5中非显示区域NDA围绕显示区域DA，但是本公开的实施例不必限于此。非显示区域NDA可以仅设置在显示区域DA的至少一侧。

显示面板DP包括多个像素PX和电连接到多个像素PX的信号线。多个像素PX中的每个可以包括发光元件。信号线可以包括数据线、扫描线和电压线。

显示模块DM还可以包括多个数据驱动芯片DIC1、DIC2、DIC3和DIC4、多个柔性膜COF1、COF2、COF3和COF4以及印刷电路板PCB。多个柔性膜COF1、COF2、COF3和COF4可以设置在显示面板DP与印刷电路板PCB之间，以将显示面板DP和印刷电路板PCB电连接。柔性膜COF1、COF2、COF3和COF4中的每个具有结合到显示面板DP的一端和结合到印刷电路板PCB的另一端。

尽管数据驱动芯片DIC1、DIC2、DIC3和DIC4在图5中分别安装到柔性膜COF1、COF2、COF3和COF4，但是本公开的实施例不必限于此。例如，数据驱动芯片DIC1、DIC2、DIC3和DIC4可以通过玻璃上芯片(COG)方法直接安装到显示面板DP上。

用于产生驱动显示面板DP和数据驱动芯片DIC1、DIC2、DIC3和DIC4所需的各种控制信号和电源信号的各种电路可以设置在印刷电路板PCB上。在本公开的实施例中，主控制器MCU可以安装到印刷电路板PCB上，以控制电子装置ELD(参照图1)的整体操作。例如，主控制器MCU可以包括至少一个微处理器。主控制器MCU可以被称为主机。主控制器MCU还可以包括图形控制器。

输入传感器ISP可以设置在显示面板DP上。输入传感器ISP可以感测从外部施加的输入。在本公开的实施例中，输入传感器ISP可以与显示区域DA叠置。输入传感器ISP可以包括多个区域。在图5中，作为示例，输入传感器ISP被虚拟边界线VBL划分为两个区域，但是针对输入传感器ISP设置的区域的数量不必限于此。在下文中，两个区域分别被称为第一区域A1和第二区域A2。第一区域A1和第二区域A2在第一方向DR1上彼此接近。

显示模块DM还可以包括用于控制输入传感器ISP的驱动的感测控制器。尽管两个传感器控制器(例如，第一传感器控制器TIC1和第二传感器控制器TIC2)被示出为本公开的实施例，但是本公开的实施例不必限于此。例如，当显示模块DM的尺寸增加时，传感器控制器(或称为感测控制器)TIC1和TIC2的数量可以进一步增加。

第一传感器控制器TIC1可以控制输入传感器ISP的第一区域A1的驱动，第二传感器控制器TIC2可以控制输入传感器ISP的第二区域A2的驱动。第一传感器控制器TIC1和第二传感器控制器TIC2中的每个可以具有芯片形状，并且安装到印刷电路板PCB上。

第一传感器控制器TIC1和第二传感器控制器TIC2可以从主控制器MCU接收感测控制信号等。感测控制信号可以包括时钟信号或用于确定第一传感器控制器TIC1和第二传感器控制器TIC2的驱动模式(或感测模式)的模式确定信号。第一传感器控制器TIC1和第二传感器控制器TIC2可以基于感测控制信号向输入传感器ISP提供稍后将描述的传输信号。

第一传感器控制器TIC1和第二传感器控制器TIC2可以基于从输入传感器ISP接收的接收信号来计算输入的坐标信息，并且向主控制器MCU提供具有坐标信息的坐标信号。主控制器MCU基于坐标信号执行与输入对应的操作。例如，主控制器MCU可以操作显示面板DP，以基于坐标信号在显示面板DP上显示新图像。

图6A是根据本公开的实施例的输入传感器的平面图。图6B是图6A中所示的第一感测区域的放大平面图。

参照图6A，输入传感器ISP可以包括感测区域SA和至少部分地围绕感测区域SA的非感测区域NSA。感测区域SA和非感测区域NSA可以分别与图5中所示的显示面板DP的显示区域DA和非显示区域NDA对应。感测区域SA可以响应于电信号而被激活。感测控制器TIC1和TIC2可以设置在非感测区域NSA中。

输入传感器ISP可以包括第一感测电极RE和第二感测电极TE。第一感测电极RE和第二感测电极TE可以彼此电绝缘，并且可以彼此交叉。

第一感测电极RE中的每个可以在第一方向DR1上延伸。第一感测电极RE可以在第二方向DR2上彼此间隔开。作为示例，第一感测电极RE可以包括第一行感测电极RE1至第十行感测电极RE10。图6A示出了十个第一感测电极RE，然而，第一感测电极RE的数量不应该必须限于十个。

第二感测电极TE中的每个可以在第二方向DR2上延伸。第二感测电极TE可以在第一方向DR1上彼此间隔开。作为示例，第二感测电极TE可以包括第一列感测电极TE1至第十六列感测电极TE16。图6A示出了十六个第二感测电极TE，然而，第二感测电极TE的数量不应该必须限于十六个。

在本实施例中，第一感测电极RE可以具有比第二感测电极TE长的长度，并且第一感测电极RE的数量可以小于第二感测电极TE的数量。然而，本公开不应该必须限于此或由此限制。

输入传感器ISP可以基于第一感测电极RE与第二感测电极TE之间的互电容的变化来获得关于输入TC(参照图1)的信息。

输入传感器ISP可以包括电连接到第一感测电极RE的第一迹线SL1和电连接到第二感测电极TE的第二迹线SL2。当在平面中观察时，第一迹线SL1中的至少一条可以与感测区域SA叠置。第二迹线SL2可能不与感测区域SA叠置，并且可以与非感测区域NSA叠置。可选地，第一迹线SL1可能不与感测区域SA叠置，并且可以与非感测区域NSA叠置。

第一感测电极RE可以经由第一迹线SL1电连接到感测控制器TIC1和TIC2，第二感测电极TE可以经由第二迹线SL2电连接到感测控制器TIC1和TIC2。第二感测电极TE可以经由第二迹线SL2从感测控制器TIC1和TIC2接收传输信号。可以在输入TC被施加到其的位置处生成第一感测电极RE与第二感测电极TE之间的互电容的变化。感测控制器TIC1和TIC2可以基于从第一迹线SL1提供的信号来生成输入TC被施加到其的位置的坐标值。

图6A中所示的第一感测电极RE和第二感测电极TE中的每个可以包括彼此交叉的多条导电线，并且可以具有带有多个触摸开口的网格形状。

在本实施例中，感测区域SA可以包括在第一方向DR1上顺序布置的多个感测区域。图6A示出了四个感测区域(例如，第一感测区域AR1、第二感测区域AR2、第三感测区域AR3和第四感测区域AR4)，但是感测区域的数量不应该必须限于此。第一感测区域AR1和第二感测区域AR2位于第一区域A1中，第三感测区域AR3和第四感测区域AR4位于第二区域A2中。

第一迹线SL1可以包括分别设置在第一感测区域AR1、第二感测区域AR2、第三感测区域AR3和第四感测区域AR4中的第一第一迹线SL1-1、第一第二迹线SL1-2、第一第三迹线SL1-3和第一第四迹线SL1-4。

第一行感测电极RE1至第十行感测电极RE10中的每个电连接到两条或更多条第一迹线SL1。在本实施例中，第一行感测电极RE1到第十行感测电极RE10中的每个电连接到四条第一迹线SL1。例如，第一行感测电极RE1在第一感测区域AR1中经由接触孔CH1电连接到对应的第一第一迹线SL1-1，并且在第二感测区域AR2中经由接触孔CH2电连接到对应的第一第二迹线SL1-2。第一行感测电极RE1在第三感测区域AR3中经由接触孔CH3电连接到对应的第一第三迹线SL1-3，并且在第四感测区域AR4中经由接触孔CH4电连接到对应的第一第四迹线SL1-4。

图6A示出了其中第一第一迹线SL1-1、第一第二迹线SL1-2、第一第三迹线SL1-3和第一第四迹线SL1-4中的全部与感测区域SA叠置的结构，但是本公开不应该必须限于此或由此限制。可选地，第一第一迹线SL1-1、第一第二迹线SL1-2、第一第三迹线SL1-3和第一第四迹线SL1-4中的至少一者可以与非感测区域NSA叠置。

第一第一迹线SL1-1、第一第二迹线SL1-2、第一第三迹线SL1-3和第一第四迹线SL1-4可以在非感测区域NSA中电连接到感测控制器TIC1和TIC2。在本实施例中，第一第一迹线SL1-1和第一第二迹线SL1-2电连接到第一感测控制器TIC1，第一第三迹线SL1-3和第一第四迹线SL1-4电连接到第二感测控制器TIC2。

第一行感测电极RE1与对应的第一第一迹线SL1-1至第一第四迹线SL1-4之间的连接结构可以同样地应用于第二行感测电极RE2至第十行感测电极RE10。

参照图6B，第一感测电极RE和第二感测电极TE中的每个可以具有网格形状的结构，并且包括金属网格线。

图6B示出了第一迹线SL1(参照图6A)之中的设置在第一感测区域AR1中的一些第一第一迹线SL1-1(参照图6A)。第一第一迹线SL1-1可以包括电连接到第一行感测电极RE1的第一第一第一迹线SL1-11、电连接到第二行感测电极RE2的第一第一第二迹线SL1-12和电连接到第三行感测电极RE3(参照图6A)的第一第一第三迹线SL1-13。

第一第一迹线SL1-1可以在第三方向DR3上设置在第一感测电极RE和第二感测电极TE下方。因此，在平面图中，第一第一迹线SL1-1可以与第一感测电极RE和第二感测电极TE叠置。

图6B示出了第二迹线SL2(参照图6A)之中的设置在第一感测区域AR1中的第二第一迹线SL2-1、第二第二迹线SL2-2、第二第三迹线SL2-3和第二第四迹线SL2-4。第二第一迹线SL2-1、第二第二迹线SL2-2、第二第三迹线SL2-3和第二第四迹线SL2-4分别电连接到第二感测电极TE(见图6A)之中的第一列感测电极TE1(见图6A)、第二列感测电极TE2、第三列感测电极TE3和第四列感测电极TE4。

图7A是图6B中所示的输入传感器的部分BB的放大平面图，图7B是图7A中所示的输入传感器的一部分的放大图。图7C是图7B中所示的输入传感器的一部分的剖视图。

参照图7A和图7B，第一行感测电极RE1可以包括多个子行感测电极。第一行感测电极RE1可以包括三个子行感测电极(例如，第一子行感测电极RE1-1、第二子行感测电极RE1-2和第三子行感测电极RE1-3)，包括在第一行感测电极RE1中的子行感测电极的数量不必限于此。

第一子行感测电极RE1-1、第二子行感测电极RE1-2和第三子行感测电极RE1-3中的每个可以在第一方向DR1上布置。第一子行感测电极RE1-1、第二子行感测电极RE1-2和第三子行感测电极RE1-3中的每个可以包括在第一方向DR1上布置的多个第一感测图案RP1和多个桥接图案BP1。第一感测图案RP1可以具有网格形状。桥接图案BP1中的每个可以将彼此接近的两个第一感测图案RP1连接。桥接图案BP1中的每个可以经由多个接触孔B_CH电连接到第一感测图案RP1。

第一子行感测电极RE1-1、第二子行感测电极RE1-2和第三子行感测电极RE1-3可以在第二方向DR2上彼此电连接。例如，第一子行感测电极RE1-1、第二子行感测电极RE1-2和第三子行感测电极RE1-3中的每个的第一感测图案RP1可以彼此电连接以具有一体形状。

第二行感测电极RE2至第十行感测电极RE10中的每个可以具有与第一行感测电极RE1相同的结构。

第一列感测电极TE1可以包括多个子列感测电极。第一列感测电极TE1可以包括三个子列感测电极(例如，第一子列感测电极TE1-1、第二子列感测电极TE1-2和第三子列感测电极TE1-3)，包括在第一列感测电极TE1中的子列感测电极的数量不必限于此。

第一子列感测电极TE1-1、第二子列感测电极TE1-2和第三子列感测电极TE1-3中的每个可以在第二方向DR2上布置。第一子列感测电极TE1-1、第二子列感测电极TE1-2和第三子列感测电极TE1-3可以共同地电连接到对应的第二第一迹线SL2-1(参照图6B)。

第一子列感测电极TE1-1、第二子列感测电极TE1-2和第三子列感测电极TE1-3中的每个可以包括在第二方向DR2上布置的多个第二感测图案TP1和多个导电图案EP1。导电图案EP1中的每个可以从相邻的第二感测图案TP1延伸。导电图案EP1可以与第二感测图案TP1一体地形成。第二感测图案TP1和导电图案EP1中的每个可以具有网格形状。

参照图7B，第一感测图案RP1中的每个可以通过在第一方向DR1上延伸的第一网格线ML1和与第一网格线ML1交叉并在第二方向DR2上延伸的第二网格线ML2而具有网格形状。第一网格线ML1和第二网格线ML2可以彼此一体地形成。第一感测图案RP1中的每个可以包括具有由第一网格线ML1和第二网格线ML2限定的矩形形状的触摸开口TOP。

第二感测图案TP1中的每个可以通过在第一方向DR1上延伸的第三网格线ML3和与第三网格线ML3交叉并在第二方向DR2上延伸的第四网格线ML4而具有网格形状。第三网格线ML3和第四网格线ML4可以彼此一体地形成。第二感测图案TP1中的每个可以包括具有由第三网格线ML3和第四网格线ML4限定的矩形形状的触摸开口TOP。

发射区域PXA(参见图4)可以限定在触摸开口TOP中。例如，发光元件ED(参照图4)可以设置在触摸开口TOP下方。由于发射区域PXA可以限定在触摸开口TOP中，因此从发射区域PXA发射的光可以正常地输出，而不受第一感测图案RP1和第二感测图案TP1的影响。

在本公开的实施例中，触摸开口TOP中的每个可以包括具有彼此不同的尺寸的三个触摸开口(例如，第一触摸开口TOP1、第二触摸开口TOP2和第三触摸开口TOP3)。第一触摸开口TOP1可以与第一发射区域(即，红色发射区域PXA_R)对应，第二触摸开口TOP2可以与第二发射区域(即，绿色发射区域PXA_G)对应，第三触摸开口TOP3可以与第三发射区域(即，蓝色发射区域PXA_B)对应。在本公开的实施例中，第三触摸开口TOP3可以具有比第二触摸开口TOP2的尺寸大的尺寸，第二触摸开口TOP2可以具有比第一触摸开口TOP1的尺寸小的尺寸。

第一感测图案RP1中的每个可以通过第一切割区域CUT1和第二切割区域CUT2与相邻的第二感测图案TP1间隔开。在第一切割区域CUT1和第二切割区域CUT2中，第一网格线ML1和第二网格线ML2可以与第三网格线ML3和第四网格线ML4间隔开(或分开)。第一网格线ML1和第二网格线ML2可以与第三网格线ML3和第四网格线ML4电绝缘。

如图7B和7C中所示，第一感测图案RP1、第二感测图案TP1和导电图案EP1可以设置在同一层，并且可以通过基本上同时图案化而由相同材料形成。桥接图案BP1可以与第一感测图案RP1、第二感测图案TP1和导电图案EP1设置在不同层。例如，第一感测图案RP1、第二感测图案TP1和导电图案EP1可以设置在第二传感器绝缘层IIL2上，并且桥接图案BP1可以设置在第一传感器绝缘层IIL1上。例如，桥接图案BP1可以设置在第一感测图案RP1、第二感测图案TP1和导电图案EP1下方。第一迹线SL1和第二迹线SL2可以与桥接图案BP1设置在同一层，并且第一感测图案RP1和第二感测图案TP1可以与其中设置有第一迹线SL1和第二迹线SL2的层设置在不同层。

接触孔B_CH设置为穿过第二传感器绝缘层IIL2以暴露桥接图案BP1，并且第一感测图案RP1的第一网格线ML1和第二网格线ML2可以经由接触孔B_CH电连接到桥接图案BP1。

第一网格线ML1至第四网格线ML4设置在第二传感器绝缘层IIL2上，并且第一网格线ML1和第二网格线ML2在第二传感器绝缘层IIL2上与第三网格线ML3和第四网格线ML4间隔开。其中第一网格线ML1和第二网格线ML2与第三网格线ML3和第四网格线ML4间隔开(或分开)的区域可以被定义为第一切割区域CUT1和第二切割区域CUT2。

图8A是根据本公开的实施例的显示模块的一部分的放大平面图，图8B和图8C是根据本公开的一些实施例的显示模块的剖视图。

参照图8A至图8C，相对于第二方向DR2延伸的多条信号线VTL1、VTL2、VTL3、VTL4设置在显示面板DP中。多条信号线VTL1、VTL2、VTL3、VTL4可以包括电连接到像素PX(参照图5)的数据线、读出线和电压线。在本公开的实施例中，电压线可以包括接收第一驱动电压的第一电压线、接收第二驱动电压的第二电压线、接收初始化电压(或参考电压)的第三电压线。

虽然图8A示出了四条信号线(在下文中，称为第一信号线VTL1、第二信号线VTL2、第三信号线VTL3和第四信号线VTL4)作为示例，然而，信号线的数量不应该必须限于此。

第一信号线VTL1、第二信号线VTL2、第三信号线VTL3和第四信号线VTL4中的至少一个可以与发光元件ED(参照图4)中的一些叠置。在本公开的实施例中，发光元件ED中的每个可以是发射第一颜色光的第一发光元件ED_R、发射第二颜色光的第二发光元件ED_G和发射第三颜色光的第三发光元件ED_B中的一个。第二颜色光与第一颜色光不同，第三颜色光与第一颜色光和第二颜色光不同。第一发光元件ED_R可以是发射红色光的红色发光元件，第二发光元件ED_G可以是发射绿色光的绿色发光元件，第三发光元件ED_B可以是发射蓝色光的蓝色发光元件。

尽管图8A示出了第一信号线VTL1和第二信号线VTL2与第三发光元件ED_B叠置，然而，本公开不应该必须限于此。例如，第一信号线VTL1和第二信号线VTL2中的仅一个可以与第三发光元件ED_B叠置，或者第一信号线VTL1至第四信号线VTL4中的全部可以与第三发光元件ED_B叠置。这里，与发光元件ED中的第一组发光元件(即，第三发光元件ED_B)叠置的信号线可以被称为“叠置线”。

在本公开的实施例中，第一信号线VTL1至第四信号线VTL4不与发光元件ED中的第二组发光元件(即，第一发光元件ED_R和第二发光元件ED_G)叠置。

第一发光元件ED_R和第二发光元件ED_G可以在第二方向DR2上交替布置，第三发光元件ED_B可以在第一方向DR1上靠近第一发光元件ED_R和第二发光元件ED_G中的每个。在本公开的实施例中，第三发光元件ED_B具有比第一发光元件ED_R和第二发光元件ED_G的尺寸大的尺寸，第一发光元件ED_R具有比第二发光元件ED_G的尺寸大的尺寸。第一发光元件ED_R和第三发光元件ED_B在平面图中具有在第二方向DR2上伸长的矩形形状，第二发光元件ED_G在平面图中具有在第一方向DR1上伸长的矩形形状。

可以以各种方式修改第一发光元件ED_R、第二发光元件ED_G和第三发光元件ED_B的形状或布置，并且本公开不必限于一个实施例。例如，第一发光元件ED_R和第三发光元件ED_B在平面图中具有在第一方向DR1上伸长的矩形形状，第二发光元件ED_G在平面图中具有在第二方向DR2上伸长的矩形形状。

其中布置第一发光元件ED_R、第二发光元件ED_G和第三发光元件ED_B的顺序可以根据所需显示质量特性以各种组合设置。此外，第一发光元件ED_R的尺寸、第二发光元件ED_G的尺寸和第三发光元件ED_B的尺寸不必限于图8A中所示的实施例。

显示面板DP还包括与信号线VTL1、VTL2、VTL3、VTL4间隔开的虚设叠置部DMP。虚设叠置部DMP可以在第一方向DR1上设置在信号线VTL1、VTL2、VTL3和VTL4之间。虚设叠置部DMP可以与发光元件ED中的第二组发光元件(即，第一发光元件ED_R和第二发光元件ED_G)叠置。

在本公开的实施例中，虚设叠置部DMP包括沿着第二方向DR2延伸的虚设线DUL和平行于虚设线DUL延伸的多个虚设图案DUP。多个虚设图案DUP可以在第二方向DR2上彼此间隔开预定距离。例如，多个虚设图案DUP可以在第一发光元件ED_R与第二发光元件ED_G之间的区域中彼此间隔开。例如，多个虚设图案DUP可以不设置在第一发光元件ED_R与第二发光元件ED_G之间的区域中，并且仅虚设线DUL设置在该区域中。

虚设线DUL和多个虚设图案DUP中的每个在第一方向DR1上的宽度可以等于第一信号线VTL1和第二信号线VTL2中的每个在第一方向DR1上的宽度。例如，虚设线DUL在第一方向DR1上具有与第一信号线VTL1中的每个的宽度w1相等的宽度w3，并且多个虚设图案DUP中的每个在第一方向DR1上具有与第二信号线VTL2中的每个的宽度w2相等的宽度w4。然而，本公开不必限于此。虚设线DUL的宽度w3可以在预设误差范围内大于或小于第一信号线VTL1的宽度w1。多个虚设图案DUP中的每个的宽度w4可以在预设误差范围内大于或小于第二信号线VTL2中的每个的宽度w2。

第一信号线VTL1和第二信号线VTL2可以在第一方向DR1上彼此间隔开第一距离d1，并且虚设线DUL可以在第一方向DR1上与多个虚设图案DUP间隔开第二距离d2。第一距离d1可以等于第二距离d2，但是本公开不必限于此。例如，第二距离d2可以在预设误差范围内大于或小于第一距离d1。

第一信号线VTL1、第二信号线VTL2、第三信号线VTL3和第四信号线VTL4可以与第二连接电极CNE2设置在同一层(即，在第五绝缘层IL5上)。第一信号线VTL1、第二信号线VTL2、第三信号线VTL3和第四信号线VTL4可以通过使第二源极-漏极金属层图案化以形成第二连接电极CNE2的图案化工艺与第二连接电极CNE2同时形成。

虚设线DUL和多个虚设图案DUP可以与第一信号线VTL1、第二信号线VTL2、第三信号线VTL3和第四信号线VTL4设置在同一层(即，在第五绝缘层IL5上)。虚设线DUL和多个虚设图案DUP可以通过使第二源极-漏极金属层图案化以形成第二连接电极CNE2的图案化工艺与第二连接电极CNE2同时形成。

可选地，虚设叠置部DMPa可以包括与第一连接电极CNE1设置在同一层(即，在第三绝缘层IL3上)的虚设线DULa和多个虚设图案DUPa。虚设线DULa和多个虚设图案DUPa可以通过使第二源极-漏极金属层图案化以形成第一连接电极CNE1的图案化工艺与第一连接电极CNE1同时形成。与图8B中所示的设置在第五绝缘层IL5上的虚设线DUL和多个虚设图案DUP不同，图8C(示出了显示模块DMa)中所示的虚设线DULa和多个虚设图案DUPa设置在第三绝缘层IL3上。然而，虚设线DULa和多个虚设图案DUPa可以具有分别与虚设线DUL和多个虚设图案DUP的形状、宽度和距离相同的形状、相同的宽度和相同的距离。

在本公开的实施例中，虚设线DUL和DULa以及多个虚设图案DUP和DUPa可以具有浮置状态。与第一信号线VTL1、第二信号线VTL2、第三信号线VTL3和第四信号线VTL4不同，虚设线DUL和DULa以及多个虚设图案DUP和DUPa不从外部接收任何信号(或任何电压)。

虽然作为示例，信号线VTL1、VTL2、VTL3和VTL4在图8A中是在第二方向DR2上延伸的竖直线，但是本公开不必限于此。例如，信号线VTL1、VTL2、VTL3和VTL4还可以包括在第一方向DR1上延伸的水平线。当水平线中的一些与第三发光元件ED_B叠置时，水平虚设叠置部可以进一步设置在水平线之间以与第一发光元件ED_R和第二发光元件ED_G叠置。

当第一感测电极RE和第二感测电极TE中的每个包括金属网格时，当外部光到达第一感测电极RE和第二感测电极TE时，可能发生外部光反射。例如，当与第一组发光元件(即，第三发光元件ED_B)叠置的信号线的数量不同于与第二组发光元件(即，第一发光元件ED_R和第二发光元件ED_G)叠置的信号线的数量时，其中观察到外部光的形状可以在第三触摸开口TOP3的边缘部分与第一触摸开口TOP1的边缘部分和第二触摸开口TOP2的边缘部分之间变化。然而，当虚设叠置部DMP以与信号线相同的形式布置为与第二组发光元件(即，第一发光元件ED_R和第二发光元件ED_G)叠置时，其中观察到外部光的形状可以在第三触摸开口TOP3的边缘部分与第一触摸开口TOP1的边缘部分和第二触摸开口TOP2的边缘部分之间相似或相同。因此，能够防止其中外部光的可见性形态针对每个区域不同的现象，结果可以提高可见性。

图9A是本公开的实施例的输入传感器的一部分的放大平面图，图9B是图9A中所示的输入传感器的一部分的放大图，图10是根据本公开的实施例的显示模块的一部分的放大平面图。

参照图9A和图9B，第一感测图案RP1中的每个可以通过在第一方向DR1上延伸的第一网格线ML1和与第一网格线ML1交叉并在第二方向DR2上延伸的第二网格线ML2而具有网格形状。第一网格线ML1和第二网格线ML2可以彼此一体地形成。第一感测图案RP1中的每个可以包括具有矩形形状并由第一网格线ML1和第二网格线ML2限定的触摸开口TOP。

可以针对第一感测图案RP1中的每个设置通过切割第一网格线ML1和第二网格线ML2限定的多个第一子切割区域S_CUT1。

第二感测图案TP1中的每个可以通过在第一方向DR1上延伸的第三网格线ML3和与第三网格线ML3交叉并在第二方向DR2上延伸的第四网格线ML4而具有网格形状。第三网格线ML3和第四网格线ML4可以彼此一体地形成。第二感测图案TP1中的每个可以包括具有矩形形状并由第三网格线ML3和第四网格线ML4限定的触摸开口TOP。

可以针对第二感测图案TP1中的每个设置通过切割第三网格线ML3和第四网格线ML4限定的多个第二子切割区域S_CUT2。

第一感测图案RP1中的每个可以通过第一切割区域CUT1和第二切割区域CUT2与相邻的第二感测图案TP1间隔开。在第一切割区域CUT1和第二切割区域CUT2中，第一网格线ML1和第二网格线ML2可以与第三网格线ML3和第四网格线ML4间隔开(或分开)。

参照图10，第一信号线VTL1和第二信号线VTL2可以与发光元件ED中的第一组发光元件(即，第三发光元件ED_B)叠置，并且不与发光元件ED中的第二组发光元件(即，第一发光元件ED_R和第二发光元件ED_G)叠置。

显示面板DP还包括在第一方向DR1上与信号线VTL1、VTL2、VTL3和VTL4间隔开的虚设叠置部DMP。虚设叠置部DMP可以在第一方向DR1上设置在信号线VTL1、VTL2、VTL3和VTL4之间。虚设叠置部DMP可以与发光元件ED中的第二组发光元件(即，第一发光元件ED_R和第二发光元件ED_G)叠置。

在本公开的实施例中，虚设叠置部DMP包括沿着第二方向DR2延伸的虚设线DUL和平行于虚设线DUL延伸的多个虚设图案DUP。多个虚设图案DUP可以在第二方向DR2上彼此间隔开预定距离。

多个虚设图案DUP和虚设线DUL中的每个在第一方向DR1上的宽度可以等于第一信号线VTL1和第二信号线VTL2中的每个在第一方向DR1上的宽度。

第一信号线VTL1和第二信号线VTL2可以在第一方向DR1上彼此间隔开第一距离d1(参照图8B)，虚设线DUL可以在第一方向DR1上与多个虚设图案DUP间隔开第二距离d2(参照图8B)。第一距离d1可以等于第二距离d2，但是本公开不必限于此。

第二距离d2可以小于第一子切割区域S_CUT1在第一方向DR1上的宽度w5。在本公开的实施例中，第一子切割区域S_CUT1在第一方向DR1上的宽度w5可以大于或等于第二距离d2与第三宽度w3和第四宽度w4(参照图8B)之和。因此，在平面图中，虚设线DUL和多个虚设图案DUP可以位于第一子切割区域S_CUT1内。

在第一子切割区域S_CUT1和第二子切割区域S_CUT2分别设置在第一感测电极RE和第二感测电极TE中的情况下，可以进一步避免由外部光反射导致的可见性问题。然而，当针对第一感测电极RE和第二感测电极TE设置第一子切割区域S_CUT1和第二子切割区域S_CUT2时，第一网格线ML1至第四网格线ML4被切割，因此可能发生信号延迟。因此，当可见性问题被虚设叠置部DMP充分解决时，可能不针对网格线ML1至ML4选择性地设置第一子切割区域S_CUT1和第二子切割区域S_CUT2，以提高输入传感器ISP(参照图6A)的性能。

图11A和图11B是根据本公开的一些实施例的显示模块的放大平面图。

参照图11A，第一信号线VTL1和第二信号线VTL2可以与发光元件ED中的第一组发光元件(即，第三发光元件ED_B)叠置，并且不与发光元件ED中的第二组发光元件(即，第一发光元件ED_R和第二发光元件ED_G)叠置。

显示面板DP还包括在第一方向DR1上与信号线VTL1、VTL2、VTL3和VTL4间隔开的虚设叠置部DMP1。虚设叠置部DMP1可以在第一方向DR1上设置在信号线VTL1、VTL2、VTL3和VTL4之间。虚设叠置部DMP1可以与发光元件ED中的第二组发光元件(即，第一发光元件ED_R和第二发光元件ED_G)叠置。

在本公开的实施例中，虚设叠置部DMP1包括多个第一虚设图案DUP1和多个第二虚设图案DUP2。第一虚设图案DUP1沿着第二方向DR2延伸，并且在第二方向DR2上彼此间隔开。第一虚设图案DUP1在第一发光元件ED_R与第二发光元件ED_G之间的区域中彼此间隔开。

第二虚设图案DUP2平行于第一虚设图案DUP1延伸，并且在第二方向DR2上彼此间隔开预定距离。第二虚设图案DUP2在第一发光元件ED_R与第二发光元件ED_G之间的区域中彼此间隔开。例如，虚设叠置部DMP1与第一发光元件ED_R和第二发光元件ED_G叠置，但是可能不设置在第一发光元件ED_R与第二发光元件ED_G之间的区域中。

第一虚设图案DUP1和第二虚设图案DUP2中的每个在第一方向DR1上的宽度可以等于第一信号线VTL1和第二信号线VTL2中的每个在第一方向DR1上的宽度。

第一虚设图案DUP1和第二虚设图案DUP2在第一方向DR1上彼此间隔开。第一信号线VTL1与第二信号线VTL2之间在第一方向DR1上的距离可以等于第一虚设图案DUP1与第二虚设图案DUP2之间在第一方向DR1上的距离。

第一虚设图案DUP1和第二虚设图案DUP2中的每个可以在与第一发光元件ED_R叠置的区域中具有第一长度L1，并且在与第二发光元件ED_G叠置的区域中具有第二长度L2。在本公开的实施例中，第一长度L1可以大于第二长度L2。

参照图11B，显示面板DP还包括在第一方向DR1上与信号线VTL1、VTL2、VTL3和VTL4间隔开的虚设叠置部DMP2。虚设叠置部DMP2可以在第一方向DR1上设置在信号线VTL1、VTL2、VTL3和VTL4之间。虚设叠置部DMP2可以不与发光元件ED中的第二组发光元件(即，第一发光元件ED_R和第二发光元件ED_G)叠置。

在本公开的实施例中，虚设叠置部DMP2包括多个第一虚设图案DUP1a和多个第二虚设图案DUP2a。第一虚设图案DUP1a沿着第二方向DR2延伸，并且在第二方向DR2上彼此间隔开预定距离。第一虚设图案DUP1a与第一发光元件ED_R和第二发光元件ED_G之间的区域叠置，并且在第一发光元件ED_R和第二发光元件ED_G上彼此间隔开。

第二虚设图案DUP2a平行于第一虚设图案DUP1a延伸，并且在第二方向DR2上彼此间隔开预定距离。第二虚设图案DUP2a与第一发光元件ED_R和第二发光元件ED_G之间的区域叠置，并且在第一发光元件ED_R和第二发光元件ED_G上彼此间隔开。例如，虚设叠置部DMP2不与第一发光元件ED_R和第二发光元件ED_G叠置，而是可以设置在第一发光元件ED_R与第二发光元件ED_G之间的区域中。第一虚设图案DUP1a和第二虚设图案DUP2a中的每个可以在第二方向DR2上具有恒定长度L3。

虽然虚设叠置部DMP1或DMP2设置在显示面板DP中(参照图8B)，但是第一子切割区域S_CUT1和第二子切割区域S_CUT2可以设置在第一感测电极RE和第二感测电极TE中。在这种情况下，可以进一步有效地校正由外部光反射导致的可见性问题。

如上所述，当与第一组发光元件叠置的信号线的数量大于与第二组发光元件叠置的信号线的数量时，虚设叠置部以与信号线相同的形式与第二组的发光元件叠置。因此，其中观察到外部光的形式可以与电子装置的整个有效区域相似或相同，结果，可以增加电子装置的可见性。

尽管已经参照附图描述了本公开的实施例，但是理解的是，本公开不应该必须限于这些实施例，而是本领域普通技术人员可以在本公开的精神和范围内进行各种改变和修改。因此，所公开的主题不应该必须限于这里描述的任何单个实施例。

Claims (30)

1.一种电子装置，所述电子装置包括：

显示层，包括显示区域和至少部分地围绕所述显示区域的非显示区域；以及

传感器层，包括与所述显示区域对应的感测区域和至少部分地围绕所述感测区域的外围区域，所述传感器层包括：多个第一感测电极，设置在所述感测区域中，并且在第一方向上延伸；多条第一迹线，电连接到所述第一感测电极，并且与所述感测区域叠置；多个第二感测电极，设置在所述感测区域中，并且在与所述第一方向交叉的第二方向上延伸；以及多条第二迹线，电连接到所述第二感测电极，

其中，所述显示层还包括：

多个发光元件，设置在所述显示区域中；

多条叠置线，在所述第二方向上延伸，并且与所述发光元件之中的第一组发光元件叠置；以及

虚设叠置部，在所述第一方向上与所述叠置线间隔开。

2.根据权利要求1所述的电子装置，其中，所述虚设叠置部与所述发光元件之中的第二组发光元件叠置。

3.根据权利要求2所述的电子装置，其中，所述虚设叠置部包括：

虚设线，在所述第二方向上延伸；以及

多个虚设图案，平行于所述虚设线延伸，并且在所述第一方向上与所述虚设线间隔开预设距离。

4.根据权利要求3所述的电子装置，其中，所述虚设线和所述虚设图案中的每个在所述第一方向上的宽度等于所述叠置线中的每个在所述第一方向上的宽度。

5.根据权利要求3所述的电子装置，其中，所述第二组发光元件包括在所述第二方向上交替设置的第一发光元件和第二发光元件，并且

其中，所述虚设图案在所述第一发光元件与所述第二发光元件之间的区域中彼此间隔开。

6.根据权利要求5所述的电子装置，其中，所述第一发光元件发射第一颜色光，

其中，所述第二发光元件发射与所述第一颜色光不同的第二颜色光，并且

其中，所述第一组发光元件包括第三发光元件，所述第三发光元件发射与所述第一颜色光和所述第二颜色光不同的第三颜色光。

7.根据权利要求3所述的电子装置，其中，所述虚设线和所述虚设图案中的每个处于浮置状态。

8.根据权利要求2所述的电子装置，其中，所述虚设叠置部包括：

多个第一虚设图案，在所述第二方向上延伸，并且在所述第二方向上彼此间隔开预设距离；以及

多个第二虚设图案，平行于所述第一虚设图案延伸，并且所述第二虚设图案在所述第二方向上彼此间隔开预设距离，

其中，所述第一虚设图案在所述第一方向上与所述第二虚设图案间隔开。

9.根据权利要求8所述的电子装置，其中，所述第一虚设图案和所述第二虚设图案中的每个在所述第一方向上的宽度等于所述叠置线中的每个在所述第一方向上的宽度。

10.根据权利要求8所述的电子装置，其中，所述第二组发光元件包括在所述第二方向上交替设置的第一发光元件和第二发光元件，

其中，所述第一虚设图案和所述第二虚设图案均与所述第一发光元件和所述第二发光元件叠置，并且

其中，所述第一虚设图案和所述第二虚设图案不与所述第一发光元件和所述第二发光元件之间的区域叠置。

11.根据权利要求10所述的电子装置，其中，所述第一发光元件发射第一颜色光，

其中，所述第二发光元件发射与所述第一颜色光不同的第二颜色光，并且

其中，所述第一组发光元件包括第三发光元件，所述第三发光元件发射与所述第一颜色光和所述第二颜色光不同的第三颜色光。

12.根据权利要求8所述的电子装置，其中，所述第一虚设图案和所述第二虚设图案中的每个处于浮置状态。

13.根据权利要求1所述的电子装置，其中，所述虚设叠置部不与所述发光元件之中的第二组发光元件叠置。

14.根据权利要求13所述的电子装置，其中，所述虚设叠置部包括：

多个第一虚设图案，在所述第二方向上延伸，并且在所述第二方向上彼此间隔开预设距离；以及

多个第二虚设图案，平行于所述第一虚设图案延伸，并且所述第二虚设图案在所述第二方向上彼此间隔开预设距离，

其中，所述第一虚设图案在所述第一方向上与所述第二虚设图案间隔开。

15.根据权利要求14所述的电子装置，其中，所述第一虚设图案和所述第二虚设图案中的每个在所述第一方向上的宽度等于所述叠置线中的每个在所述第一方向上的宽度。

16.根据权利要求14所述的电子装置，其中，所述第二组发光元件包括在所述第二方向上交替设置的第一发光元件和第二发光元件，并且

其中，所述第一虚设图案和所述第二虚设图案与所述第一发光元件和所述第二发光元件之间的区域叠置。

17.根据权利要求16所述的电子装置，其中，所述第一发光元件发射第一颜色光，

其中，所述第二发光元件发射与所述第一颜色光不同的第二颜色光，并且

其中，所述第一组发光元件包括第三发光元件，所述第三发光元件发射与所述第一颜色光和所述第二颜色光不同的第三颜色光。

18.根据权利要求14所述的电子装置，其中，所述第一虚设图案和所述第二虚设图案中的每个处于浮置状态。

19.根据权利要求1所述的电子装置，其中，所述第一迹线中的每个通过接触孔电连接到所述第一感测电极之中的一个第一感测电极，并且

其中，所述接触孔与所述感测区域叠置。

20.根据权利要求1所述的电子装置，其中，所述第一感测电极中的每个包括：

多个感测图案；以及

多个桥接图案，将所述感测图案彼此电连接，

其中，所述桥接图案和所述第一迹线设置在同一层。

21.根据权利要求20所述的电子装置，其中，所述感测图案与设置有所述第一迹线的层设置在不同层。

22.一种电子装置，所述电子装置包括：

显示层；以及

传感器层，设置在所述显示层上，所述传感器层包括在第一方向上延伸的多个第一感测电极以及在与所述第一方向交叉的第二方向上延伸的多个第二感测电极，

其中，所述显示层还包括：

多个第一发光元件；

多个第二发光元件，沿着所述第二方向与所述第一发光元件交替布置；

多个第三发光元件，在所述第一方向上与所述第一发光元件和所述第二发光元件间隔开；

多条叠置线，在所述第二方向上延伸，并且与所述第三发光元件叠置；以及

虚设叠置部，在所述第一方向上与所述叠置线间隔开。

23.根据权利要求22所述的电子装置，其中，所述虚设叠置部与所述第一发光元件和所述第二发光元件叠置。

24.根据权利要求23所述的电子装置，其中，所述虚设叠置部包括：

虚设线，在所述第二方向上延伸；以及

多个虚设图案，平行于所述虚设线延伸，并且在所述第一方向上与所述虚设线间隔开预设距离。

25.根据权利要求24所述的电子装置，其中，所述虚设线和所述虚设图案中的每个在所述第一方向上的宽度等于所述叠置线中的每个在所述第一方向上的宽度。

26.根据权利要求22所述的电子装置，其中，所述虚设叠置部包括：

多个第一虚设图案，在所述第二方向上延伸，并且在所述第二方向上彼此间隔开预设距离；以及

多个第二虚设图案，平行于所述第一虚设图案延伸，并且所述第二虚设图案在所述第二方向上彼此间隔开预设距离，

其中，所述第一虚设图案在所述第一方向上与所述第二虚设图案间隔开。

27.根据权利要求26所述的电子装置，其中，所述第一虚设图案和所述第二虚设图案均与所述第一发光元件和所述第二发光元件叠置，并且

其中，所述第一虚设图案和所述第二虚设图案不与所述第一发光元件和所述第二发光元件之间的区域叠置。

28.根据权利要求26所述的电子装置，其中，所述第一虚设图案和所述第二虚设图案不与所述第一发光元件和所述第二发光元件叠置，并且

其中，所述第一虚设图案和所述第二虚设图案与所述第一发光元件和所述第二发光元件之间的区域叠置。

29.根据权利要求26所述的电子装置，其中，所述第一虚设图案和所述第二虚设图案中的每个在所述第一方向上的宽度等于所述叠置线中的每个在所述第一方向上的宽度。

30.根据权利要求22所述的电子装置，其中，所述第一感测电极包括：

第一网格线和第二网格线，所述第一网格线在所述第一方向上延伸，所述第二网格线在所述第二方向上延伸，并且电连接到所述第一网格线，并且

其中，所述第二感测电极包括：

第三网格线和第四网格线，所述第三网格线在所述第一方向上延伸，所述第四网格线在所述第二方向上延伸，并且电连接到所述第三网格线。